JP3200258B2 - Power supply - Google Patents

Power supply

Info

Publication number
JP3200258B2
JP3200258B2 JP23025993A JP23025993A JP3200258B2 JP 3200258 B2 JP3200258 B2 JP 3200258B2 JP 23025993 A JP23025993 A JP 23025993A JP 23025993 A JP23025993 A JP 23025993A JP 3200258 B2 JP3200258 B2 JP 3200258B2
Authority
JP
Japan
Prior art keywords
power supply
signal
main power
primary side
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23025993A
Other languages
Japanese (ja)
Other versions
JPH0787734A (en
Inventor
孝一 安部
雄治 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP23025993A priority Critical patent/JP3200258B2/en
Priority to US08/231,848 priority patent/US5914538A/en
Priority to EP19940106491 priority patent/EP0622883B1/en
Priority to KR1019940008798A priority patent/KR0154359B1/en
Priority to ES94106491T priority patent/ES2124336T3/en
Priority to DE1994614165 priority patent/DE69414165T2/en
Priority to CN94105010A priority patent/CN1097380C/en
Publication of JPH0787734A publication Critical patent/JPH0787734A/en
Application granted granted Critical
Publication of JP3200258B2 publication Critical patent/JP3200258B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、外部から制御可能なス
イッチング電源装置に係り、特に低消費電力で、スタン
バイ状態を持つファクシミリ装置などに適した電源装置
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an externally controllable switching power supply, and more particularly to a power supply suitable for a facsimile apparatus having a low power consumption and having a standby state.

【0002】[0002]

【従来の技術】従来より、ファクシミリ装置などのスタ
ンバイ状態を持つ装置においては、概してその電源にス
イッチング電源等が用いられている。そしてスタンバイ
時、あるいは動作中は常にこの電源が立ち上がってい
る。また主電源とは別に、スタンバイ時用のサブ電源を
別に持っている装置もあり、この種のタイプの装置は、
スタンバイ時はサブ電源のみ立ち上がり、動作中のみ主
電源が立ち上がる構成になっており、低消費電力化が図
られている。
2. Description of the Related Art Conventionally, in a device having a standby state such as a facsimile device, a switching power supply or the like is generally used as a power supply. This power is always on during standby or during operation. In addition to the main power supply, some devices have a separate sub power supply for standby. This type of device is
At the time of standby, only the sub power supply rises, and the main power supply rises only during operation, so that power consumption is reduced.

【0003】また、同じくスタンバイ時の低消費電力化
を目的として、全く新しいシステムが提案されている。
すなわち、主電源(スイッチング電源)の起動、停止を
主電源制御部で制御し、この主電源制御部への電力供給
をスタンバイ時は二次電池が行い、動作時は主電源が行
うという構成で、スタンバイ時は主電源は停止してお
り、主電源制御部のみ動作(スタンバイ)し、動作時は
主電源制御部からの制御信号が主電源に与えられている
間主電源が立ち上がるというシステムである。これによ
り、従来よりさらなる低消費電力化が図られる。
[0003] Also, an entirely new system has been proposed for the purpose of reducing power consumption during standby.
That is, the start and stop of the main power supply (switching power supply) are controlled by the main power supply control unit, and the power supply to the main power supply control unit is performed by the secondary battery during standby and by the main power supply during operation. In a system where the main power supply is stopped during standby, only the main power control unit operates (standby), and during operation, the main power supply rises while a control signal from the main power control unit is supplied to the main power supply. is there. As a result, power consumption can be further reduced as compared with the related art.

【0004】[0004]

【発明が解決しようとする課題】ところで、上記のよう
に主電源を制御する主電源制御部に二次電池から電力を
供給するようにした場合、スタンバイ時は主電源が停止
しているので消費電力を小さくすることができるが、主
電源制御部が主電源を制御するため、次のような問題が
ある。
When the power is supplied from the secondary battery to the main power controller for controlling the main power as described above, the power is not supplied during the standby mode because the main power is stopped. Although the power can be reduced, the following problem arises because the main power controller controls the main power.

【0005】すなわち、AC入力が開始された時に必ず
主電源が立ち上がるように構成すると、スタンバイ時に
主電源を停止しておくので常に主電源停止のための制御
信号を主電源制御部が出力し続けなくてはならず、二次
電池の消耗が速まり、低消費電力化が図れなくなってし
まう。
In other words, if the main power supply is always turned on when AC input is started, the main power supply is stopped during standby, so that the main power supply control unit continuously outputs a control signal for stopping the main power supply. In addition, the consumption of the secondary battery is accelerated, and it is impossible to reduce the power consumption.

【0006】また、AC入力が開始された時は主電源が
立ち上がらず、この状態で主電源制御部から主電源立ち
上げのための制御信号を主電源に与えた時に主電源が立
ち上がるように構成すると、二次電池が充電されている
時は問題ないが、二次電池が放電しきっている時は主電
源制御部が主電源立ち上げのための制御信号を主電源に
与えることができない。
In addition, the main power supply does not rise when the AC input is started, and the main power supply rises when a control signal for starting the main power supply is supplied from the main power supply control unit to the main power supply in this state. Then, there is no problem when the secondary battery is charged, but when the secondary battery is completely discharged, the main power control unit cannot supply a control signal for starting the main power to the main power.

【0007】本発明は、上記のような問題点に着目して
なされたもので、低消費電力化が可能で、二次電池が放
電しきっている場合でも主電源を立ち上げることができ
る電源装置を得ることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and is capable of reducing power consumption and starting up a main power supply even when a secondary battery is completely discharged. The purpose is to get.

【0008】[0008]

【課題を解決するための手段】本発明の電源装置は、1
次側の発振により2次側に交流電力を発生する出力トラ
ンスと、その1次側の発振をオン、オフするスイッチ手
段と、このスイッチ手段を外部から制御することができ
るスイッチング制御部と、遅延回路とを備え、前記スイ
ッチング制御部は、電力供給源から電力の供給が開始さ
れた時に前記遅延回路による一定時間のみ前記スイッチ
手段をオンにして前記出力トランスの1次側の発振を行
わせるように構成したものである。
According to the present invention, there is provided a power supply device comprising:
An output transformer for generating AC power on the secondary side by secondary side oscillation, switch means for turning on and off the primary side oscillation, a switching control unit capable of controlling the switch means from the outside, a delay A switching circuit, wherein when the power supply from the power supply source is started, the switching control section turns on the switch means only for a certain period of time by the delay circuit and causes the primary side of the output transformer to oscillate. It is what was constituted.

【0009】また、上記スイッチング制御部は、遅延回
路による一定時間が経過する前に、外部からのオン信号
に従ってスイッチ手段を発振(オン、オフ)させるよう
にしたものである。
Further, the switching control section oscillates (turns on and off) the switch means in accordance with an external ON signal before a predetermined time elapses by the delay circuit.

【0010】また、上記遅延回路は、抵抗とコンデンサ
により構成したものである。
The delay circuit is constituted by a resistor and a capacitor.

【0011】[0011]

【作用】本発明によれば、遅延回路を設けることで、電
力供給源から電力の供給が開始された時にこの遅延回路
による一定時間のみ主電源が立ち上がる。さらに、この
一定時間が経過する前にスイッチングの制御を外部に行
わせるようにすることで、従来のスイッチング電源と同
様に取り扱うことができる。
According to the present invention, by providing the delay circuit, when the supply of the electric power from the power supply source is started, the main power supply rises only for a predetermined time by the delay circuit. Further, by causing the switching control to be performed externally before the fixed time elapses, the switching power supply can be handled in the same manner as a conventional switching power supply.

【0012】[0012]

【実施例】図1は本発明の一実施例による電源装置の構
成を示す回路図である。図において、39は1次側巻線
36の発振により2次側巻線38に交流電力を発生する
絶縁トランス(出力トランス)であり、この電源装置へ
のAC入力は、フィルタ回路40、整流回路41、平滑
回路42を経て、上記1次、2次の絶縁トランス39へ
供給され、スイッチ手段であるFET43により絶縁ト
ランス39の1次側がスイッチング(オン、オフ)され
る。
FIG. 1 is a circuit diagram showing a configuration of a power supply device according to an embodiment of the present invention. In the figure, reference numeral 39 denotes an insulating transformer (output transformer) for generating AC power to the secondary winding 38 by the oscillation of the primary winding 36, and the AC input to the power supply device includes a filter circuit 40, a rectifying circuit. 41, a smoothing circuit 42 is supplied to the primary and secondary insulating transformers 39, and the primary side of the insulating transformer 39 is switched (ON, OFF) by an FET 43 as a switch means.

【0013】44は絶縁トランス39の1次側の発振制
御を行うICであり、入力ポートIN1がLowレベル
の間出力ポートOUT1が発振し続け、その間絶縁トラ
ンス39の1次側が発振し、入力ポートIN1がHig
hレベルの間出力ポートOUT1がLowレベルを維持
し、その間絶縁トランス39の1次側が発振を停止す
る。このIC44の電源(Vdd)は、絶縁トランス3
9に巻き込まれた補助巻線37によって与えられる。ま
た、絶縁トランス39の2次側からは、2次側巻線38
から整流・平滑回路52、53を介して+24V、+5
Vの電源が図1のファクシミリ装置の装置本体1の各部
へ供給される。
Reference numeral 44 denotes an IC for controlling the oscillation of the primary side of the insulating transformer 39. The output port OUT1 keeps oscillating while the input port IN1 is at the Low level, during which the primary side of the insulating transformer 39 oscillates. IN1 is Hig
During the h level, the output port OUT1 maintains the Low level, and during that time, the primary side of the insulating transformer 39 stops oscillating. The power supply (Vdd) of the IC 44 is
9 is provided by an auxiliary winding 37 wound around. Also, from the secondary side of the insulating transformer 39, the secondary winding 38
+ 24V, +5 through the rectifying / smoothing circuits 52 and 53
V power is supplied to each unit of the apparatus main body 1 of the facsimile apparatus of FIG.

【0014】54は電流検出回路、55は過電圧検出回
路であり、これらの出力はそれぞれフォトカプラ56、
57を通してIC44へフィードバックされる。またこ
のIC44は、2次側の電流によりPWM制御を行って
おり、過電圧が検出された場合は全系をシャットダウン
するようになっている。
Reference numeral 54 denotes a current detection circuit, and 55 denotes an overvoltage detection circuit.
The signal is fed back to the IC 44 through 57. Further, the IC 44 performs PWM control using the current on the secondary side, and shuts down the entire system when an overvoltage is detected.

【0015】また外部からこの電源を制御するためのP
S信号は、フォトカプラ45を介してIC44へ入力さ
れ、このPS信号がHighレベルの時トランジスタ4
6がオンとなり、フォトカプラ45に電流が流れる。そ
して、フォトカプラ45は電流電圧変換を行い、IC4
4の入力ポートIN1がLowレベルとなり、これに応
じてIC44の出力ポートOUT1が発振し、FET4
3を介してトランス39の1次側が発振し、2次側に電
力を供給する。これにより、この電源が立ち上がって動
作を開始する。またPS信号がLowレベルの時は、ト
ランジスタ46がオフとなり、IC44の入力ポートI
N1はHighレベルとなり、これに応じてIC44の
出力ポートOUT1はLowレベルとなってFET43
がオフとなる。これにより、トランス39の1次側の発
振が停止し、2次側への電力供給がなくなり、この電源
の動作が停止する。
A P for externally controlling this power supply
The S signal is input to the IC 44 via the photocoupler 45. When the PS signal is at a high level, the transistor 4
6 turns on, and a current flows through the photocoupler 45. Then, the photocoupler 45 performs current-voltage conversion, and
The input port IN1 of the IC 4 goes low, and the output port OUT1 of the IC 44 oscillates accordingly,
The primary side of the transformer 39 oscillates via 3 to supply power to the secondary side. As a result, the power supply rises and starts operating. When the PS signal is low, the transistor 46 is turned off, and the input port I of the IC 44 is turned off.
N1 becomes High level, and accordingly, the output port OUT1 of the IC 44 becomes Low level and the FET 43
Is turned off. As a result, oscillation on the primary side of the transformer 39 stops, power supply to the secondary side stops, and the operation of this power supply stops.

【0016】47、49、50、51は電流制限用の抵
抗であり、58は逆流防止用のダイオード、59は電流
制限用の抵抗である。なお、フォトカプラ45は1次
側、2次側の絶縁も行う。
Reference numerals 47, 49, 50 and 51 denote current limiting resistors, 58 denotes a diode for preventing backflow, and 59 denotes a current limiting resistor. The photocoupler 45 also insulates the primary side and the secondary side.

【0017】35は抵抗48、72とコンデンサ73で
構成された遅延回路であり、抵抗48、72とコンデン
サ73との間で時定数を持ち、抵抗48、72の値とコ
ンデンサ73の電気容量を変えることにより、この時定
数を設定することができる。74はIC44とフォトカ
プラ45とトランジスタ46から構成されたスイッチン
グ制御部であり、外部からの信号によりFET43のオ
ン、オフを制御可能である。
Reference numeral 35 denotes a delay circuit composed of resistors 48 and 72 and a capacitor 73. The delay circuit 35 has a time constant between the resistors 48 and 72 and the capacitor 73, and determines the value of the resistors 48 and 72 and the capacitance of the capacitor 73. By changing the time constant, the time constant can be set. Reference numeral 74 denotes a switching control unit including the IC 44, the photocoupler 45, and the transistor 46, which can control on / off of the FET 43 by an external signal.

【0018】なお、上記スイッチング制御部74は、電
力供給源から電力の供給が開始された時に遅延回路35
による一定時間のみFET43を発振(オン、オフ)さ
せて絶縁トランス39の1次側の発振を行わせるように
なっている。また、一定時間が経過する前に、スイッチ
ング制御部74の制御を外部に行わせ、外部からの指示
(信号)に従ってスイッチング制御部74がFET43
のオン、オフを制御し、絶縁トランス39の1次側の発
振を制御するように構成されている。
Note that the switching control unit 74 starts the delay circuit 35 when the power supply from the power supply source is started.
, The FET 43 is oscillated (on / off) only for a certain period of time to oscillate the primary side of the insulating transformer 39. Further, before the predetermined time elapses, the control of the switching control unit 74 is performed to the outside, and the switching control unit 74 switches the FET 43 according to an instruction (signal) from the outside.
Is controlled so that the oscillation of the primary side of the insulating transformer 39 is controlled.

【0019】また、上記FET43をオフにして絶縁ト
ランス39の1次側の発振を停止させ、絶縁トランス3
9の2次側への電力供給を停止させるオフ信号は、電力
を消費しない信号としている。
Further, the FET 43 is turned off to stop the oscillation on the primary side of the insulation transformer 39, and the insulation transformer 3 is turned off.
The off signal for stopping power supply to the secondary side of No. 9 does not consume power.

【0020】図2は上述の電源装置を主電源16として
用いたファクシミリ装置の構成を示すブロック図であ
る。図中、1は上記ファクシミリ装置の装置本体、2は
マイクロプロセッサなどから構成されているCPUで、
ROM3に格納されているプログラムに従って本装置全
体のシステムの制御を行い、データの読み書きが可能な
RAM4、不揮発性のRAM5、キャラクタジェネレー
タ(CG)6、原稿の読取り部7、記録部8、モデム部
9、網制御ユニット(NCU)10、操作部13及び表
示部14を制御する。
FIG. 2 is a block diagram showing the configuration of a facsimile apparatus using the above-described power supply as the main power supply 16. In the figure, reference numeral 1 denotes an apparatus main body of the facsimile apparatus, and 2 denotes a CPU constituted by a microprocessor and the like.
The system of the entire apparatus is controlled in accordance with a program stored in a ROM 3, and a data read / write RAM 4, a nonvolatile RAM 5, a character generator (CG) 6, a document reading unit 7, a recording unit 8, a modem unit 9, the network control unit (NCU) 10, the operation unit 13, and the display unit 14 are controlled.

【0021】上記RAM4は、読取り部7で読取られた
2値化画像データあるいは記録部8にて記録される2値
化画像データを格納し、モデム部9によって変調された
信号を網制御ユニット10を介して電話回線11に出力
する2値化画像データを格納する。またこのRAM4
は、電話回線11から入力されたアナログ波形信号を網
制御ユニット10及びモデム部9を介して復調した2値
化画像データも格納する。
The RAM 4 stores the binarized image data read by the reading unit 7 or the binarized image data recorded by the recording unit 8 and transmits a signal modulated by the modem unit 9 to the network control unit 10. And stores the binarized image data to be output to the telephone line 11 via the. Also this RAM4
Stores binary image data obtained by demodulating an analog waveform signal input from the telephone line 11 via the network control unit 10 and the modem unit 9.

【0022】また、不揮発性のRAM5は、装置本体1
の電源が遮断された状態でも短縮ダイヤル番号などの保
存しておくべきデータを確実に格納する。ROM3はJ
ISコードやASCIIコードなどのキャラクタを格納
し、CPU2の制御に従い必要に応じて2バイトのデー
タで所定コードに対応するキャラクタデータを取り出
す。
The nonvolatile RAM 5 is provided in the main unit 1.
Even if the power of the device is turned off, data to be stored such as speed dial numbers is securely stored. ROM3 is J
Characters such as an IS code and an ASCII code are stored, and character data corresponding to a predetermined code is extracted as required by 2-byte data under the control of the CPU 2.

【0023】読取り部7は、DMAコントローラ、画像
処理用IC、イメージセンサ、CMOSロジックICな
どから構成され、CPU2の制御に基づいてコンタクト
センサ(CS)を利用して読取ったデータを2値化し、
その2値化データを順次RAM4に送る。なお、この読
取り部7に対する原稿のセット状態は、原稿の搬送路に
設けられた機械的な原稿検知センサにより検出できるよ
うになっており、その原稿検出信号は主電源16を制御
する主電源制御部15とCPU2に入力される。
The reading section 7 is composed of a DMA controller, an image processing IC, an image sensor, a CMOS logic IC, etc., binarizes data read using a contact sensor (CS) under the control of the CPU 2,
The binarized data is sequentially sent to the RAM 4. The setting state of the original on the reading unit 7 can be detected by a mechanical original detection sensor provided on the original conveyance path. The original detection signal is a main power supply control for controlling the main power supply 16. It is input to the unit 15 and the CPU 2.

【0024】記録部8は、DMAコントローラ、インク
ジェット記録装置、CMOSロジックICなどから構成
され、CPU2の制御によってRAM4に格納されてい
る記録データを取り出し、ハードコピーとして記録出力
する。モデム部9は、G3、G2モデムとこれらのモデ
ムに接続されたクロック発生回路などから構成され、C
PU2の制御に基づいてRAM4に格納されている送信
データを変調し、網制御ユニット10を介して電話回線
11に出力する。またこのモデム部9は、電話回線11
のアナログ信号を網制御ユニット10を介して導入し、
その信号を変調した2値化データをRAM4に格納す
る。
The recording section 8 is composed of a DMA controller, an ink jet recording apparatus, a CMOS logic IC, and the like. The recording section 8 takes out recording data stored in the RAM 4 under the control of the CPU 2 and records and outputs it as a hard copy. The modem unit 9 includes G3 and G2 modems and a clock generation circuit connected to these modems.
The transmission data stored in the RAM 4 is modulated based on the control of the PU 2 and output to the telephone line 11 via the network control unit 10. The modem unit 9 is provided with a telephone line 11
Is introduced via the network control unit 10,
The binarized data obtained by modulating the signal is stored in the RAM 4.

【0025】網制御ユニット10は、CPU2の制御に
より電話回線11をモデム部9あるいは電話機12の何
れかに切り換えて接続する。また網制御ユニット10は
呼出信号(CI)を検出する検出手段を有しており、呼
出信号を検出した時はその着信信号を主電源制御部15
とCPU2の両方へ送る。
The network control unit 10 switches and connects the telephone line 11 to either the modem unit 9 or the telephone 12 under the control of the CPU 2. Further, the network control unit 10 has a detecting means for detecting a call signal (CI).
And to both CPU2.

【0026】電話機12は装置本体1と一体化されてお
り、具体的にはハンドセット及びスピーチネットワー
ク、ダイヤラ、テンキーないしワンタッチキーなどから
構成されている。操作部13は、画像送信、受信などを
スタートさせるスタートキーと、送受信時における「フ
ァイン」、「標準」、「自動受信」などの操作モードを
指定するモード選択キーと、ダイヤリング用のテンキー
ないしワンタッチキーなどから構成されている。そし
て、これらのキーが押下されるとそのオン信号が主電源
制御部15とCPU2に入力される。
The telephone 12 is integrated with the apparatus main body 1, and specifically includes a handset, a speech network, a dialer, a numeric keypad, a one-touch key, and the like. The operation unit 13 includes a start key for starting image transmission and reception, a mode selection key for designating operation modes such as “fine”, “standard”, and “automatic reception” during transmission and reception, and a ten-key for dialing or It consists of one-touch keys. Then, when these keys are pressed, an ON signal is input to the main power supply control unit 15 and the CPU 2.

【0027】表示部14は16桁の表示を行う液晶表示
器を有し、CPU2の制御により所定の文字などを表示
する。主電源制御部15は装置本体1の各部(ブロッ
ク)への通電(電力供給)を制御するもので、1チップ
マイクロコンピュータ、コンデンサタイプの二次電池等
から構成され、この二次電池からの供給電力だけでも駆
動することができるようになっている。またこの主電源
制御部15は、読取り部7からの原稿検知信号あるいは
網制御ユニット10からの着信信号あるいは操作部13
からのオン信号が入力されると、起動信号を出力して主
電源16を起動する。この主電源16は、AC入力のス
イッチング電源により構成され、外部からスイッチング
のオン、オフが制御可能で、主電源制御部15からの起
動信号、停止信号によってそれぞれ電力を供給したり、
電力の供給を停止したりする。
The display unit 14 has a liquid crystal display for displaying 16 digits, and displays predetermined characters under the control of the CPU 2. The main power supply control unit 15 controls the energization (power supply) to each unit (block) of the apparatus main body 1 and includes a one-chip microcomputer, a capacitor type secondary battery, and the like. It can be driven only by electric power. The main power supply control unit 15 receives a document detection signal from the reading unit 7, an incoming signal from the network control unit 10, or the operation unit 13.
When the ON signal is input from the CPU, the main power supply 16 is started by outputting a start signal. The main power supply 16 is configured by an AC input switching power supply, and can control switching on and off from the outside. The main power supply 16 supplies power by a start signal and a stop signal from the main power supply control unit 15, respectively.
Or stop supplying power.

【0028】図3は主電源制御部15の内部構成を示す
回路図、図4は装置本体1内の各種スイッチ部とCPU
2周辺の回路構成を示す図である。
FIG. 3 is a circuit diagram showing the internal configuration of the main power supply control unit 15, and FIG.
FIG. 2 is a diagram showing a circuit configuration around 2;

【0029】これらの図において、Vccの電源ライン
は3系統の電力供給源を結んでおり、1つは主電源16
からの+5Vライン、2つ目は太陽電池23、3つ目は
上述のコンデンサタイプの二次電池19である。そし
て、これらの3つの電源の優先度は、各々の電圧と、二
次電池19の充電、逆流防止用のショットキーバリアダ
イオード22及び逆流防止用のダイオード26により決
定され、主電源16からのものはツェナーダイオード1
8とバリアダイオード22により4.8V、太陽電池2
3からのものは4.6V、二次電池19からのものは
4.5V(満充電時)となっている。
In these figures, the power supply line of Vcc connects three power supply sources.
The second is the solar cell 23, and the third is the capacitor type secondary battery 19 described above. The priority of these three power supplies is determined by the respective voltages, the charging of the secondary battery 19, the Schottky barrier diode 22 for backflow prevention, and the diode 26 for backflow prevention. Is Zener diode 1
4.8 V, solar cell 2 by 8 and barrier diode 22
The voltage from the battery 3 is 4.6 V, and the voltage from the secondary battery 19 is 4.5 V (when fully charged).

【0030】また、上記ダイオード22、26の向きに
より、主電源16が立ち上がっている時はその電力供給
が最優位となり、二次電池19を充電するとともに、V
ccのラインに電力を供給する。この時、太陽電池23
は低電位となり、この太陽電池23からは電流は流れ込
まない。また、主電源16が動作しておらず、太陽電池
23が電力を供給している場合、すなわち主電源16は
動作していないが光エネルギーが供給されている場合、
二次電池19の方が太陽電池23より電位が高ければ二
次電池19からVccのラインに電力が供給され、太陽
電池23からは電力が供給されない。二次電池19の方
が太陽電池23より電位が低い時は、太陽電池23から
Vccのラインに電力が供給され、同時に二次電池19
も抵抗20を通して充電される。また主電源16が動作
しておらず、太陽電池23も電力を供給していない場合
は、この二次電池19よりVccのラインに電力が供給
される。
Also, depending on the orientation of the diodes 22 and 26, when the main power supply 16 is turned on, the power supply becomes the dominant, and the secondary battery 19 is charged and V
Supply power to the cc line. At this time, the solar cell 23
Becomes low potential, and no current flows from the solar cell 23. When the main power supply 16 is not operating and the solar cell 23 is supplying power, that is, when the main power supply 16 is not operating but light energy is being supplied,
If the potential of the secondary battery 19 is higher than that of the solar battery 23, power is supplied from the secondary battery 19 to the Vcc line, and no power is supplied from the solar battery 23. When the potential of the secondary battery 19 is lower than that of the solar battery 23, power is supplied from the solar battery 23 to the Vcc line, and at the same time, the secondary battery 19
Is also charged through the resistor 20. When the main power supply 16 is not operating and the solar cell 23 is not supplying power, the secondary battery 19 supplies power to the Vcc line.

【0031】図3において、17は4ビットの1チップ
マイクロコンピュータであり、超低消費電力で動作可能
で、またタイマ手段を内蔵している。そして、太陽電池
23が電力を供給しているか否かは、その電位を抵抗2
4、25によって分圧し、それをコンピュータ17の入
力ポートIN2へ入力することで行う。また二次電池1
9の電圧は、電圧安定用の抵抗21を介してコンパレー
タ27でRAM5をバックアップするための一次電池2
8の電圧と比べることによって検出され、このコンパレ
ータ27の出力は電圧検出手段であるマイクロコンピュ
ータ17の入力ポートIN4へ入力される。なお、2
9、30は一次電池28の電圧を分圧するための抵抗で
ある。
In FIG. 3, reference numeral 17 denotes a 4-bit one-chip microcomputer which can operate with very low power consumption and has a built-in timer means. Whether or not the solar cell 23 supplies power is determined by the potential of the resistor 2.
The voltage is divided by 4 and 25, and the divided voltage is input to the input port IN2 of the computer 17. Rechargeable battery 1
9 is a primary battery 2 for backing up the RAM 5 by the comparator 27 via the voltage stabilizing resistor 21.
The output of the comparator 27 is input to the input port IN4 of the microcomputer 17 which is a voltage detecting means. In addition, 2
Reference numerals 9 and 30 denote resistors for dividing the voltage of the primary battery 28.

【0032】31は主電源16の二次側の電圧Vac
と、主電源16からの+5Vの電圧Vcc1と、二次電
池19の電圧Vcc2とを比較するICであり、Vcc
1が2Vより大きくなるとCE出力ポートがHighレ
ベルとなり、Vacが約2V以下になるとCE出力ポー
トがLowレベルとなる。この出力はマイクロコンピュ
ータ17の入力ポートIN1に入力される。またVcc
2が3V以下になるとRE出力ポートがHighレベル
からLowレベルとなり、リセット信号が出力され続
け、Vcc2が3Vより大きくなるとRE出力ポートが
Highレベルを維持する。この出力は、インバータI
C32とORゲートIC34を通し、マイクロコンピュ
ータ17のRESETポートへ入力される。また、この
出力は図4のANDゲートIC71を通してCPU2の
RESETポートへも入力される。
Reference numeral 31 denotes a voltage Vac on the secondary side of the main power supply 16.
And an IC for comparing the voltage Vcc1 of +5 V from the main power supply 16 with the voltage Vcc2 of the secondary battery 19.
When 1 becomes greater than 2V, the CE output port goes high, and when Vac falls below about 2V, the CE output port goes low. This output is input to the input port IN1 of the microcomputer 17. Also Vcc
When 2 becomes 3 V or less, the RE output port changes from the High level to the Low level, and the reset signal is continuously output. When Vcc2 exceeds 3 V, the RE output port maintains the High level. This output is connected to inverter I
The signal is input to the RESET port of the microcomputer 17 through the C32 and the OR gate IC34. This output is also input to the RESET port of the CPU 2 through the AND gate IC 71 in FIG.

【0033】33はNANDゲートICであり、図4の
フッキングスイッチ60、または機械式の原稿検知スイ
ッチ(あるいはリードスイッチ)61、または呼出信号
検出スイッチ(フォトカプラ)64、またはハンドセッ
トのオフフック検出スイッチ(フォトカプラ)65から
の信号が入力される。このIC33の出力は、IC34
を通してマイクロコンピュータ17のRESETポート
へ入力される。なお、図4中、62、63、66、67
は電圧調整用の抵抗であり、69、70はモジュラージ
ャックである。
Reference numeral 33 denotes a NAND gate IC, which is a hooking switch 60 shown in FIG. 4, a mechanical original detection switch (or reed switch) 61, a call signal detection switch (photocoupler) 64, or a handset off-hook detection switch ( A signal from a photocoupler 65 is input. The output of this IC 33 is
Is input to the RESET port of the microcomputer 17. 4, 62, 63, 66, 67 in FIG.
Is a resistor for voltage adjustment, and 69 and 70 are modular jacks.

【0034】また、上記マイクロコンピュータ17の入
力ポートIN3がHighレベルの時は、CPU2が動
作していることを表す。マイクロコンピュータ17の出
力ポートOUT1からの出力はIC34を通して主電源
16へ入力される。そして、マイクロコンピュータ17
の出力ポートOUT2からは、ANDゲート71を通し
てCPU2ヘリセット信号が出力される。75は電圧調
整用の抵抗である。
When the input port IN3 of the microcomputer 17 is at a high level, it indicates that the CPU 2 is operating. The output from the output port OUT1 of the microcomputer 17 is input to the main power supply 16 through the IC. And the microcomputer 17
, A reset signal is output to the CPU 2 through the AND gate 71. 75 is a resistor for voltage adjustment.

【0035】図4は図2の各部の回路構成を示したもの
で、(a)はCPU2の周辺、(b)は操作部13の内
部、(c)は網制御ユニット10の内部をそれぞれ示し
ている。この図4において、68は抵抗とコンデンサと
で構成された遅延回路であり、入力ポートI1からI4
に入力された信号をCPU2のイニシャライズにかかる
時間だけ遅延させて、出力ポートO1からO4にそれぞ
れ出力する。
FIGS. 4A and 4B show the circuit configuration of each part of FIG. 2. FIG. 4A shows the periphery of the CPU 2, FIG. 4B shows the inside of the operation unit 13, and FIG. 4C shows the inside of the network control unit 10. ing. In FIG. 4, reference numeral 68 denotes a delay circuit composed of a resistor and a capacitor.
Are delayed by the time required for the initialization of the CPU 2 and output to the output ports O1 to O4, respectively.

【0036】図5、図6、図7、図8は本実施例の動作
を表わすフローチャートであり、次にこれらの図面に従
って動作の説明をする。
FIGS. 5, 6, 7 and 8 are flowcharts showing the operation of the present embodiment. Next, the operation will be described with reference to these drawings.

【0037】図5は主電源の動作フローであり、AC入
力が開始されると(ステップ101)、この時遅延回路
35によりIC44の入力ポートIN1がLowレベル
となっているので(ステップ102)、これに従ってI
C44の出力ポートOUT1が発振し(ステップ10
3)、FET43を介してトランス39の1次側が発振
し、2次側に電力を供給する。これにより、この主電源
16が立ち上がる(ステップ104)。そして、この電
力供給が開始された時、マイクロコンピュータ(以下マ
イコンという)17をイニシャライズし(ステップ10
5)、イニシャライズが終了するとマイコン17は出力
ポートOUT1からHighレベルを出力し、これがI
C34を介してPS信号として主電源16に入力される
(ステップ106)。
FIG. 5 shows an operation flow of the main power supply. When the AC input is started (step 101), the input port IN1 of the IC 44 is at the low level by the delay circuit 35 at this time (step 102). According to this I
The output port OUT1 of C44 oscillates (step 10).
3), the primary side of the transformer 39 oscillates via the FET 43 to supply power to the secondary side. As a result, the main power supply 16 starts up (step 104). When the power supply is started, the microcomputer 17 is initialized (step 10).
5) When the initialization is completed, the microcomputer 17 outputs a High level from the output port OUT1,
The signal is input to the main power supply 16 as a PS signal via C34 (step 106).

【0038】上記PS信号によりトランジスタ46がオ
ンすると、フォトカプラ45は電流が流れてオンとなり
(ステップ107)、IC44の入力ポートIN1がL
owレベルとなるので(ステップ108)、これに従っ
てIC44の出力ポートOUT1が発振し(ステップ1
09)、FET43を介してトランス39の1次側が発
振し、2次側に電力を供給する。そしてこの状態を維持
し、主電源16が電力供給を続ける(ステップ11
0)。ここで、遅延回路35の時定数は、AC入力が開
始されてから、マイコン17からのPS信号によりフォ
トカプラ45がオンとなるまでの間は、IC44の入力
ポートIN1がLowレベルを保つように設定する。
When the transistor 46 is turned on by the PS signal, a current flows through the photocoupler 45 and the photocoupler 45 is turned on (step 107), and the input port IN1 of the IC 44 goes low.
ow level (step 108), the output port OUT1 of the IC 44 oscillates accordingly (step 1).
09), the primary side of the transformer 39 oscillates via the FET 43, and supplies power to the secondary side. This state is maintained, and the main power supply 16 continues to supply power (step 11).
0). Here, the time constant of the delay circuit 35 is set so that the input port IN1 of the IC 44 keeps the Low level from the start of the AC input until the photocoupler 45 is turned on by the PS signal from the microcomputer 17. Set.

【0039】そして、PS信号がLowレベルとなると
(ステップ111)、トランジスタ46がオフとなり、
フォトカプラ45もオフとなるので、IC44の入力ポ
ートIN1がHighレベルとなり(ステップ11
2)、これに従ってIC44が出力ポートOUT1をL
owレベルにする(ステップ113)。これによって、
FET43がオフとなり、トランス39の1次側が発振
を停止して2次側への電力供給が停止され、主電源16
が動作を停止する(ステップ114)。この状態でPS
信号がHighレベルとなると(ステップ115)、ト
ランジスタ46がオンし、フォトカプラ45もオンとな
り(ステップ116)、IC44の入力ポートIN1が
Lowレベルとなる(ステップ117)。これに従っ
て、IC44の出力ポートOUT1が発振し(ステップ
118)、FET43を介してトランス39の1次側が
発振して2次側に電力を供給し、主電源16が立ち上が
る(ステップ119)。そしてこの状態を維持し、主電
源16が電力供給を続ける。
When the PS signal goes low (step 111), the transistor 46 is turned off.
Since the photocoupler 45 is also turned off, the input port IN1 of the IC 44 goes high (step 11).
2) According to this, the IC 44 sets the output port OUT1 to L
ow level (step 113). by this,
The FET 43 is turned off, the primary side of the transformer 39 stops oscillating, and the power supply to the secondary side is stopped.
Stops its operation (step 114). PS in this state
When the signal goes high (step 115), the transistor 46 turns on, the photocoupler 45 turns on (step 116), and the input port IN1 of the IC 44 goes low (step 117). Accordingly, the output port OUT1 of the IC 44 oscillates (step 118), the primary side of the transformer 39 oscillates via the FET 43 to supply power to the secondary side, and the main power supply 16 rises (step 119). Then, this state is maintained, and the main power supply 16 continues to supply power.

【0040】図6はFAXスタンバイ状態での動作フロ
ーであり、AC入力が開始されると(ステップ20
1)、まず主電源16がオンとなって立ち上がり(ステ
ップ202)、マイコン17をイニシャライズするとと
もに(ステップ203)、CPU2をイニシャライズし
(ステップ204)、同時に二次電池19の充電を開始
する(ステップ205)。そして、マイコン17のイニ
シャライズが完了した時点でFAXがスタンバイ状態と
なり、このスタンバイ状態が続いている状態で二次電池
19を充電し続ける。
FIG. 6 shows an operation flow in the FAX standby state. When AC input is started (step 20).
1) First, the main power supply 16 is turned on to start up (step 202), the microcomputer 17 is initialized (step 203), the CPU 2 is initialized (step 204), and charging of the secondary battery 19 is started simultaneously (step 202). 205). Then, when the initialization of the microcomputer 17 is completed, the facsimile enters the standby state, and the secondary battery 19 continues to be charged while the standby state continues.

【0041】上記二次電池19の充電が完了した場合
(ステップ206)、すなわちコンパレータ27の出力
がHighレベルとなった場合、またはマイコン17に
内蔵されているタイマで1時間経過した場合は、主電源
16が停止する。この時、前者の場合はマイコン17の
ポートIN4がHighレベルとなるのでそれに従って
マイコン17がCPU2をリセットし(ステップ20
7)、さらに主電源16の動作も停止させ(ステップ2
08)、二次電池19と太陽電池23だけによる電力供
給が開始される(ステップ209)。同様に後者の場合
はそれに従ってマイコン17がCPU2をリセットし、
さらに主電源16の動作も停止させ、二次電池19と太
陽電池23だけによる電力供給が行われる(ステップ2
10)。そして、何れの場合も、太陽電池23が供給す
る電力のうちの余った電力で二次電池19の充電も行う
(ステップ211)。
When the charging of the secondary battery 19 is completed (step 206), that is, when the output of the comparator 27 becomes High level, or when one hour elapses with the timer built in the microcomputer 17, the main operation is performed. The power supply 16 stops. At this time, in the former case, the port IN4 of the microcomputer 17 becomes High level, so the microcomputer 17 resets the CPU 2 accordingly (step 20).
7) Then, the operation of the main power supply 16 is also stopped (step 2).
08), power supply by only the secondary battery 19 and the solar battery 23 is started (step 209). Similarly, in the latter case, the microcomputer 17 resets the CPU 2 accordingly,
Further, the operation of the main power supply 16 is also stopped, and power is supplied only by the secondary battery 19 and the solar battery 23 (step 2).
10). In any case, the secondary battery 19 is charged with the surplus power of the power supplied by the solar cell 23 (step 211).

【0042】上記太陽電池23からの供給電力が減り、
その電圧が2.8V以下となった場合(ステップ21
2)、二次電池19が放電していく。そして、その電圧
が3V以下となった時(ステップ213)、IC31の
REポートがLowレベルとなり、上記のPS信号がH
ighレベルとなるので、フォトカプラ45がオンし、
IC44のポートIN1がLowレベルとなる。これに
従って、IC44のポートOUT1が発振し、FET4
3を介してトランス39の1次側が発振し、2次側に電
力を供給する。これにより、主電源16が立ち上がる
(ステップ214)。そして、この動作時にCPU2を
イニシャライズするとともに、二次電池19の充電を開
始する。これにより、FAXスタンバイ状態を保ちつ
つ、再び二次電池19を充電する。そして、このサイク
ルを繰り返す。
The power supplied from the solar cell 23 is reduced,
When the voltage becomes 2.8 V or less (step 21)
2), the secondary battery 19 is discharged. When the voltage becomes 3 V or less (step 213), the RE port of the IC 31 becomes low level, and the PS signal becomes high.
Since it is at the high level, the photocoupler 45 is turned on,
The port IN1 of the IC 44 becomes Low level. Accordingly, the port OUT1 of the IC 44 oscillates and the FET4
The primary side of the transformer 39 oscillates via 3 to supply power to the secondary side. As a result, the main power supply 16 starts up (step 214). Then, during this operation, the CPU 2 is initialized, and charging of the secondary battery 19 is started. Thus, the secondary battery 19 is charged again while maintaining the fax standby state. Then, this cycle is repeated.

【0043】図7はFAXスタンバイ状態におけるFA
X送信時の割り込みルーチンであり、FAXスタンバイ
状態の時に原稿があった場合(ステップ301)、また
はフッキングボタンが押された場合(ステップ30
2)、または受話器がオフフックされた場合(ステップ
303)、スイッチ61、60、65がそれぞれオンと
なり、そのオン信号が遅延回路68を通してCPU2へ
入力され、またIC33、32、34を通してPS信号
としてフォトカプラ45をオンにするとともに、マイコ
ン17をリセットする。これにより、この割り込み動作
が開始される(ステップ304)。
FIG. 7 shows the FA in the FAX standby state.
This is an interrupt routine for X transmission. When there is a document in the FAX standby state (step 301) or when the hooking button is pressed (step 30).
2) Or, when the receiver is off-hook (step 303), the switches 61, 60, and 65 are turned on, and the ON signals are input to the CPU 2 through the delay circuit 68, and are output as the PS signals through the ICs 33, 32, and 34 as photo signals. While turning on the coupler 45, the microcomputer 17 is reset. Thus, the interrupt operation is started (Step 304).

【0044】上記フォトカプラ45がオンになると、I
C44がFET43を介して1次側を発振させ、2次側
に電力を供給する。これにより、主電源16が立ち上が
る(ステップ305)。この主電源16が立ち上がって
いる間は、二次電池19は常に充電されている(ステッ
プ311)。この状態で相手FAXに電話をかけ(ステ
ップ206)、回線が捕捉されると(ステップ30
7)、通常のファクシミリ送信が行える状態となる(ス
テップ308)。そして、送信が終わり(ステップ30
9)、回線が切断されると(ステップ310)、CPU
2のポートOUT1からマイコン17のポートIN3に
入力される信号がHighレベルからLowレベルとな
り、これに従ってマイコン17がCPU2をリセットす
るとともに、PS信号をLowレベルとして主電源16
の動作を停止させる(ステップ312。そして、この割
り込みが終了して(ステップ313)、FAXスタンバ
イ状態となり、図6のAに戻る。
When the photocoupler 45 is turned on, I
C44 oscillates the primary side via the FET 43 and supplies power to the secondary side. As a result, the main power supply 16 starts up (step 305). While the main power supply 16 is turned on, the secondary battery 19 is constantly charged (step 311). In this state, a call is made to the other party's FAX (step 206), and when the line is captured (step 30).
7), a state where normal facsimile transmission can be performed (step 308). Then, the transmission is completed (step 30).
9) When the line is disconnected (step 310), the CPU
2 changes from a high level to a low level from the port OUT1 of the microcomputer 17 to the port IN3 of the microcomputer 17, the microcomputer 17 resets the CPU 2 in accordance with the signal, and sets the PS signal to a low level, thereby setting the main power supply 16 to a low level.
Is stopped (step 312.) Then, this interrupt is completed (step 313), the FAX standby state is established, and the process returns to A in FIG.

【0045】図8はFAXスタンバイ状態におけるFA
X受信時の割り込みルーチンであり、FAXスタンバイ
状態の時フッキングボタンが押された場合(ステップ4
01)、または受話器がオフフックされた場合(ステッ
プ402)、スイッチ60、65がそれぞれオンとな
り、そのオン信号が遅延回路68を通してCPU2へ入
力され、またIC33、32、34を通してPS信号と
してフォトカプラ45をオンにするとともに、マイコン
17をリセットする。これにより、この割り込み動作が
開始される(ステップ404)。
FIG. 8 shows the FA in the FAX standby state.
This is an interrupt routine at the time of X reception. When the hooking button is pressed in the FAX standby state (step 4
01) or when the receiver is hooked off (step 402), the switches 60 and 65 are turned on, respectively, and the on signals are input to the CPU 2 through the delay circuit 68, and as the PS signal through the ICs 33, 32 and 34 as the PS signal. Is turned on, and the microcomputer 17 is reset. Thus, this interrupt operation is started (step 404).

【0046】上記フォトカプラ45がオンになると、I
C44がFET43を介してトランス39の1次側を発
振させ、2次側に電力を供給する。これにより、主電源
16が立ち上がる(ステップ405)。また呼出信号
(CI)が検出された場合も(ステップ403)、スイ
ッチ64がオンとなり、そのオン信号が遅延回路68を
通してCPU2へ入力され、またIC33、32、34
を通してPS信号として同様にフォトカプラ45をオン
にするとともに、マイコン17をリセットする。これに
より、この割り込み動作が開始される(ステップ40
7)。そして、フォトカプラ45がオンになるとIC4
4がFET43を介して1次側を発振させ、2次側に電
力を供給する。これにより、主電源16が立ち上がる
(ステップ408)。そして、何れの場合も主電源16
が立ち上がっている間は、二次電池19は常に充電され
ている(ステップ413)。
When the photocoupler 45 is turned on, I
C44 oscillates the primary side of the transformer 39 via the FET 43 and supplies power to the secondary side. As a result, the main power supply 16 starts up (step 405). Also, when the calling signal (CI) is detected (step 403), the switch 64 is turned on, the ON signal is input to the CPU 2 through the delay circuit 68, and the ICs 33, 32, 34
Similarly, the photocoupler 45 is turned on as a PS signal, and the microcomputer 17 is reset. Thereby, this interrupt operation is started (step 40).
7). When the photocoupler 45 is turned on, IC4
4 oscillates the primary side via the FET 43 and supplies power to the secondary side. As a result, the main power supply 16 starts up (step 408). In any case, the main power supply 16
While is rising, the secondary battery 19 is constantly charged (step 413).

【0047】上記フッキングボタンが押された場合、ま
たは受話器がオフフックされた場合は、相手FAXに電
話をかけ(ステップ406)、回線が捕捉されると(ス
テップ409)、通常のファクシミリ受信を行う(ステ
ップ410)。また呼出信号が検出された場合は、網制
御ユニット10が回線を捕捉し、自動受信でファクシミ
リ受信を行う。
If the hooking button is pressed or the receiver goes off-hook, a call is made to the other party's FAX (step 406), and when the line is seized (step 409), normal facsimile reception is performed (step 409). Step 410). When a call signal is detected, the network control unit 10 captures the line and performs facsimile reception by automatic reception.

【0048】上記受信が終わり(ステップ411)、回
線が切断されると(ステップ412)、CPU2のポー
トOUT1からマイコン17のポートIN3に入力され
る信号がHighレベルからLowレベルとなり、これ
に従ってマイコン17がCPU2をリセットするととも
に、PS信号をLowレベルとして主電源16の動作を
停止させる(ステップ414)。そして、この割り込み
動作が終了して(ステップ415)、FAXスタンバイ
状態となり、図6のAに戻る。
When the reception is completed (step 411) and the line is disconnected (step 412), the signal input from the port OUT1 of the CPU 2 to the port IN3 of the microcomputer 17 changes from a high level to a low level. Resets the CPU 2 and sets the PS signal to Low level to stop the operation of the main power supply 16 (step 414). Then, the interrupt operation is completed (step 415), the FAX standby state is established, and the process returns to A in FIG.

【0049】以上、図1の構成の主電源16を用いたフ
ァクシミリ装置の各状態における動作について説明した
が、ここで本実施例では上記のように主電源16に遅延
回路35を設けているので、AC入力が開始された時は
必ず主電源16が立ち上がり、ある一定時間が経過した
後に主電源16が動作を停止する。このため、スタンバ
イ時に主電源16を停止しておくために常に主電源停止
の制御信号を主電源制御部15が出力する必要がなく、
二次電池19の消耗が抑えられ、低消費電力化が図れ
る。
The operation in each state of the facsimile apparatus using the main power supply 16 having the configuration shown in FIG. 1 has been described above. However, in this embodiment, the delay circuit 35 is provided in the main power supply 16 as described above. When the AC input is started, the main power supply 16 always rises, and after a certain period of time, the main power supply 16 stops operating. Therefore, it is not necessary for the main power supply control unit 15 to always output a main power supply stop control signal in order to stop the main power supply 16 during standby.
The consumption of the secondary battery 19 is suppressed, and power consumption can be reduced.

【0050】また、AC入力が開始された時は必ず主電
源16が立ち上がるので、二次電池19が放電しきって
いる時も主電源制御部15が主電源立ち上げのための制
御信号を主電源16に与えることができる。さらに、遅
延回路35は抵抗とコンデンサだけで構成でき、低コス
トで実現することができる。
When the AC input is started, the main power supply 16 always rises. Therefore, even when the secondary battery 19 is completely discharged, the main power supply control unit 15 sends a control signal for starting the main power supply to the main power supply. 16 can be given. Further, the delay circuit 35 can be constituted only by a resistor and a capacitor, and can be realized at low cost.

【0051】[0051]

【発明の効果】以上のように、本発明によれば、前記制
御手段から供給されたパワーON信号の供給に応じて、
出力トランスの1次側のスイッチングを外部から制御す
るとともに、電力供給源から電力の供給が開始された時
前記遅延回路による一定時間は、前記パワーON信号
が供給されていなくても、前記出力トランスの1次側の
発振を行わせるので、スタンバイ時に常に主電源の停止
信号を出力する必要がなく、低消費電力化が可能となる
という効果がある。また、パワーON信号を二次電池の
電力でまかなう構成とした場合に、二次電池が放電しき
っている場合でも主電源を立ち上げることができるとい
う効果がある。
As described above , according to the present invention, the control
In response to the power ON signal supplied from the control means,
The switching of the primary side of the output transformer is externally controlled, and when the supply of power from the power supply source is started , the power ON signal
There also need not be supplied, so causing the oscillation of the primary side of the output transformer, always there is no need to output a stop signal for the main power supply during standby, that <br/> the power consumption can be reduced effective. In addition, the power ON signal is
If the configuration is powered by electricity, the secondary battery
That the main power can be turned on even if the
Has the effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本実施例の一実施例の構成を示す回路図FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.

【図2】 図1の構成の主電源を用いたファクシミリ装
置の構成を示すブロック図
FIG. 2 is a block diagram showing a configuration of a facsimile apparatus using the main power supply having the configuration shown in FIG. 1;

【図3】 主電源制御部の内部構成を示す回路図FIG. 3 is a circuit diagram showing an internal configuration of a main power control unit.

【図4】 図2の各部の回路構成を示す図FIG. 4 is a diagram showing a circuit configuration of each unit in FIG. 2;

【図5】 主電源の動作を示すフローチャートFIG. 5 is a flowchart showing the operation of the main power supply.

【図6】 ファクシミリ装置のスタンバイ状態での動作
を示すフローチャート
FIG. 6 is a flowchart showing an operation of the facsimile apparatus in a standby state.

【図7】 ファクシミリ装置のスタンバイ状態における
送信時の割り込みルーチンを示すフローチャート
FIG. 7 is a flowchart showing an interrupt routine at the time of transmission in a standby state of the facsimile apparatus;

【図8】 ファクシミリ装置のスタンバイ状態における
受信時の割り込みルーチンを示すフローチャート
FIG. 8 is a flowchart showing an interrupt routine at the time of reception of the facsimile apparatus in a standby state.

【符号の説明】 1 装置本体 2 CPU 15 主電源制御部 16 主電源 17 1チップマイクロコンピュータ 19 二次電池 35 遅延回路 39 絶縁トランス(出力トランス) 43 FET(スイッチ手段) 74 スイッチング制御部[Description of Signs] 1 Apparatus main body 2 CPU 15 Main power control unit 16 Main power supply 17 1-chip microcomputer 19 Secondary battery 35 Delay circuit 39 Insulation transformer (output transformer) 43 FET (switch means) 74 Switching control unit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/28

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 1次側の発振により2次側に交流電力を
発生する出力トランスと、 その1次側の発振を制御するスイッチ手段と、 このスイッチ手段を外部から制御することができるスイ
ッチング制御部と、 遅延回路とを備え、電話の呼び出し信号に応じて前記スイッチング制御部に
パワーON信号を供給する制御手段と、 前記制御手段から供給されたパワーON信号の供給に応
じて、前記スイッチ手段をオン、オフさせ前記出力トラ
ンスの1次側の発振を行わせ、かつ、 前記スイッチング
制御部は、電力供給源から電力の供給が開始された時に
前記遅延回路による一定時間は、前記パワーON信号が
供給されていなくても、前記スイッチ手段をオン、オフ
させ前記出力トランスの1次側の発振を行わせる電源装
置。
1. An output transformer for generating AC power on a secondary side by a primary side oscillation, a switch for controlling the primary side oscillation, and a switching control capable of controlling the switch from the outside And a delay circuit, wherein the switching control unit responds to a telephone call signal.
And control means for supplying a power ON signal, response to the supply of the supplied power ON signal from said control means
Then, the switch means is turned on and off, and the output
When the power supply is started from the power supply source, the switching control unit causes the power ON signal to be oscillated on the primary side of the power supply signal for a certain period of time by the delay circuit.
A power supply device for turning on and off the switch means to oscillate the primary side of the output transformer even when the power is not supplied .
【請求項2】 スイッチング制御部は、遅延回路による
一定時間が経過する前に、外部からのオン信号に従って
スイッチ手段を発振(オン、オフ)させてトランスの1
次側の発振を継続させることを特徴とする請求項1記載
の電源装置。
2. The switching control section oscillates (turns on and off) switch means in accordance with an external ON signal before a predetermined time by a delay circuit elapses, and switches the switching means.
2. The power supply device according to claim 1, wherein the oscillation of the next side is continued.
【請求項3】 スイッチング制御部は、遅延回路による
一定時間が経過する前に、外部からのオン信号に従って
スイッチ手段を発振(オン、オフ)させてトランスの1
次側の発振を継続させ、その後は外部からのオン信号ま
たはオフ信号に従って、前記スイッチング制御部が前記
スイッチ手段を発振(オン、オフ)させたり、停止させ
たりして前記トランスの1次側の発振を制御することを
特徴とする請求項1記載の電源装置。
3. The switching control section oscillates (turns on and off) a switch means in accordance with an external ON signal before a predetermined time by the delay circuit elapses, and switches the switching means.
The oscillation of the secondary side is continued, and thereafter the switching control unit oscillates (turns on and off) and stops the switching means in accordance with an on signal or an off signal from the outside, and thereby controls the primary side of the transformer. The power supply device according to claim 1, wherein oscillation is controlled.
【請求項4】 遅延回路は、抵抗とコンデンサにより構
成したことを特徴とする請求項1記載の電源装置。
4. The power supply device according to claim 1, wherein the delay circuit comprises a resistor and a capacitor.
【請求項5】 スイッチ手段を停止してトランスの1次
側の発振を停止させ、2次側への電力供給を停止させる
オフ信号は、電力を消費しない信号とすることを特徴と
する請求項3記載の電源装置。
5. The off signal for stopping the switching means to stop oscillation on the primary side of the transformer and stopping power supply to the secondary side is a signal that does not consume power. 3. The power supply device according to 3.
JP23025993A 1993-04-27 1993-09-16 Power supply Expired - Fee Related JP3200258B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP23025993A JP3200258B2 (en) 1993-09-16 1993-09-16 Power supply
US08/231,848 US5914538A (en) 1993-04-27 1994-04-25 Communication apparatus and power supply device therefor
KR1019940008798A KR0154359B1 (en) 1993-04-27 1994-04-26 Communication apparatus and power supply device therefor
ES94106491T ES2124336T3 (en) 1993-04-27 1994-04-26 FEEDING DEVICE AND METHOD FOR AN APPARATUS.
EP19940106491 EP0622883B1 (en) 1993-04-27 1994-04-26 Power supply device and method for an apparatus
DE1994614165 DE69414165T2 (en) 1993-04-27 1994-04-26 Feed arrangement and method for one apparatus
CN94105010A CN1097380C (en) 1993-04-27 1994-04-27 Communication apparatus and power supply device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23025993A JP3200258B2 (en) 1993-09-16 1993-09-16 Power supply

Publications (2)

Publication Number Publication Date
JPH0787734A JPH0787734A (en) 1995-03-31
JP3200258B2 true JP3200258B2 (en) 2001-08-20

Family

ID=16905003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23025993A Expired - Fee Related JP3200258B2 (en) 1993-04-27 1993-09-16 Power supply

Country Status (1)

Country Link
JP (1) JP3200258B2 (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859768A (en) 1997-06-04 1999-01-12 Motorola, Inc. Power conversion integrated circuit and method for programming
CN101963789B (en) * 2010-09-02 2012-10-17 常州市凯迪电器有限公司 Standby zero power consumption switch control system
JP5195874B2 (en) 2010-11-05 2013-05-15 ブラザー工業株式会社 Power supply system and image forming apparatus
JP5316902B2 (en) 2010-11-05 2013-10-16 ブラザー工業株式会社 Power supply system and image forming apparatus
JP5752513B2 (en) 2011-07-29 2015-07-22 ブラザー工業株式会社 Power supply system and image forming apparatus having the same
JP5780120B2 (en) 2011-11-02 2015-09-16 ブラザー工業株式会社 Power supply system, image forming apparatus equipped with the power supply system, and small-capacity power supply circuit
JP5834790B2 (en) 2011-11-09 2015-12-24 ブラザー工業株式会社 Power supply system, image forming apparatus equipped with the same power supply system, and control method of power supply system
JP2013110789A (en) 2011-11-17 2013-06-06 Brother Ind Ltd Power system, image forming apparatus having the same, and low capacity ac processing circuit
JP2013135588A (en) 2011-12-27 2013-07-08 Brother Ind Ltd Power system and image forming apparatus
JP6015069B2 (en) 2012-03-30 2016-10-26 ブラザー工業株式会社 Image forming apparatus
JP6056475B2 (en) 2012-12-28 2017-01-11 ブラザー工業株式会社 Power supply system and image forming apparatus equipped with the power supply system
JP6040768B2 (en) 2012-12-28 2016-12-07 ブラザー工業株式会社 Switching power supply, power supply system, and image forming apparatus
JP6304577B2 (en) 2013-01-31 2018-04-04 ブラザー工業株式会社 Power supply system, image forming apparatus equipped with the same power supply system, and control method of power supply system
JP6111705B2 (en) 2013-02-01 2017-04-12 ブラザー工業株式会社 Power system
JP6020219B2 (en) 2013-02-06 2016-11-02 ブラザー工業株式会社 Power system
JP6044380B2 (en) 2013-02-18 2016-12-14 ブラザー工業株式会社 Power supply system and image forming apparatus equipped with the power supply system
JP5565507B2 (en) * 2013-07-12 2014-08-06 ブラザー工業株式会社 Power supply system and image forming apparatus
JP6124146B2 (en) 2014-03-31 2017-05-10 ブラザー工業株式会社 Power supply system and image forming apparatus
JP6364894B2 (en) 2014-04-01 2018-08-01 ブラザー工業株式会社 Power supply system and image forming apparatus
JP6394353B2 (en) * 2014-12-15 2018-09-26 コニカミノルタ株式会社 Power supply device and image forming apparatus

Also Published As

Publication number Publication date
JPH0787734A (en) 1995-03-31

Similar Documents

Publication Publication Date Title
JP3200258B2 (en) Power supply
US5914538A (en) Communication apparatus and power supply device therefor
JP3416215B2 (en) Facsimile machine
JPH07298612A (en) Power source
JP3187646B2 (en) Power supply
JPH07115484A (en) Facsimile equipment
JP3397500B2 (en) Facsimile machine
JPH06311269A (en) Facsimile equipment
JPH0787246A (en) Facsimile equipment
JP3092689B2 (en) Power supply
JP3152275B2 (en) Facsimile machine
JPH0936997A (en) Communication equipment and facsimile equipment
JPH07288613A (en) Facsimile equipment
JP3517487B2 (en) Facsimile machine
JP3154372B2 (en) Power supply
JP3266765B2 (en) Facsimile machine
JP3595806B2 (en) Facsimile machine
JP3372721B2 (en) Facsimile machine
JPH09130517A (en) Electronic device
JPH08163297A (en) Facsimile equipment
JPH08163298A (en) Facsimile equipment
JPH098971A (en) Facsimile equipment having automatic reception function
JP3472079B2 (en) Terminal device
JPH0936993A (en) Facsimile equipment
JPH098970A (en) Facsimile equipment having automatic reception function

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees