JP3185846B2 - Power converter - Google Patents

Power converter

Info

Publication number
JP3185846B2
JP3185846B2 JP28727994A JP28727994A JP3185846B2 JP 3185846 B2 JP3185846 B2 JP 3185846B2 JP 28727994 A JP28727994 A JP 28727994A JP 28727994 A JP28727994 A JP 28727994A JP 3185846 B2 JP3185846 B2 JP 3185846B2
Authority
JP
Japan
Prior art keywords
switch
voltage
power supply
switches
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28727994A
Other languages
Japanese (ja)
Other versions
JPH08126352A (en
Inventor
浩一 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP28727994A priority Critical patent/JP3185846B2/en
Publication of JPH08126352A publication Critical patent/JPH08126352A/en
Application granted granted Critical
Publication of JP3185846B2 publication Critical patent/JP3185846B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、スイッチング方式の電
力変換装置(AC−DC−ACコンバータ)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching type power converter (AC-DC-AC converter).

【0002】[0002]

【従来の技術】従来のハーフブリッジ型AC/DCコン
バータとDC−ACインバータとの組み合せ回路は、図
1に示すように、交流電源1の一端に接続される交流電
源端子2と、交流電源1の他端に接続される電源側共通
端子即ちグランド端子3と昇圧用の第1のリアクトルL
1と第1及び第2のトランジスタQ1 、Q2 と、第1
及び第2のコンデンサC1 、C2 と、第3及び第4のト
ランジスタQ3 、Q4 と、平滑用の第2のリアクトルL
2 と、第1及び第2の交流出力端子4、5間に接続され
た負荷6と、制御回路7とから成る。なお、第2の交流
出力端子5は電源側共通端子即ちグランド端子3に接続
されている。
2. Description of the Related Art As shown in FIG. 1, a combination circuit of a conventional half-bridge type AC / DC converter and a DC-AC inverter includes an AC power supply terminal 2 connected to one end of an AC power supply 1 and an AC power supply 1. A power-supply-side common terminal or ground terminal 3 connected to the other end of the power supply and the first reactor L for boosting
1 , the first and second transistors Q1, Q2, and the first
And second capacitors C1, C2, third and fourth transistors Q3, Q4, and a second reactor L for smoothing.
2, a load 6 connected between the first and second AC output terminals 4 and 5, and a control circuit 7. In addition, the second exchange
The output terminal 5 is connected to the common terminal on the power supply side, that is, the ground terminal 3.
Have been.

【0003】第1〜第4のトランジスタQ1 〜Q4 はソ
ースをバルク(サブストレート)に接続した構造の絶縁
ゲート型(MOS型)電界効果トランジスタであって第
1、第2、第3及び第4の主スイッチS1 、S2 、S3
、S4 に逆並列に接続された第1、第2、第3及び第
4のダイオードD1 、D2 、D3 、D4 を内蔵してい
る。第1及び第2のトランジスタQ1 、Q2 は相互に直
列に接続され、この接続中点8が第1のリアクトルL1
を介して電源端子2に接続されている。第1のトランジ
スタQ1 のソースは中点8に接続され、このドレインが
第1のコンデンサC1 に接続されている。第2のトラン
ジスタQ2 のドレインが中点8に接続され、このソース
が第2のコンデンサC2 の下端に接続されている。第1
及び第2のコンデンサC1 、C2 は互いに直列に接続さ
れ、これ等の中点9が端子3及びに接続されている。
従って、第1及び第2のトランジスタQ1 、Q2 と第1
及び第2のコンデンサC1 、C2 によってハーフブリッ
ジ型AC−DCコンバータが構成されている。
The first to fourth transistors Q1 to Q4 are insulated gate (MOS) field-effect transistors having a source connected to a bulk (substrate), and include first, second, third and fourth transistors. Main switches S1, S2, S3
, S4 and first, second, third and fourth diodes D1, D2, D3, D4 connected in anti-parallel. The first and second transistors Q1 and Q2 are connected in series with each other, and the connection point 8 is connected to the first reactor L1.
Is connected to the power supply terminal 2 via the. The source of the first transistor Q1 is connected to the midpoint 8 and its drain is connected to the first capacitor C1. The drain of the second transistor Q2 is connected to the midpoint 8 and its source is connected to the lower end of the second capacitor C2. First
And the second capacitors C1, C2 are connected in series with each other, and their midpoint 9 is connected to terminals 3 and 5 .
Therefore, the first and second transistors Q1, Q2 and the first
And the second capacitors C1 and C2 constitute a half-bridge type AC-DC converter.

【0004】第3及び第4のトランジスタQ3 、Q4 は
ハーフブリッジ型インバータを構成するものであって、
互いに直列に接続されている。第3及び第4のトランジ
スタQ3 、Q4 の直列回路は第1及び第2のコンデンサ
C1 、C2 の直列回路に対して並列に接続されている。
そして、第1及び第2のコンデンサC1 、C2 の中点9
と第3及び第4のトランジスタQ3 、Q4 の中点10と
の間に平滑用の第2のリアクトルL2 を介して負荷
接続されている。制御回路7は第1及び第2のトランジ
スタQ1 、Q2 のゲート(制御端子)に接続され、第1
及び第2のトランジスタQ1 、Q2 は交流電源電圧より
も十分に高い周波数のPWM波(パルス幅変調波)で交
互にオン・オフ制御すると共に、第3及び第4のトラン
ジスタQ3 、Q4 のゲート(制御端子)にも接続され、
負荷に交流電圧を供給するように交互にオン・オフす
る。
The third and fourth transistors Q3 and Q4 constitute a half-bridge type inverter.
They are connected in series with each other. The series circuit of the third and fourth transistors Q3 and Q4 is connected in parallel to the series circuit of the first and second capacitors C1 and C2.
And the midpoint 9 between the first and second capacitors C1 and C2.
A load 6 is connected between the transistor and a middle point 10 of the third and fourth transistors Q3 and Q4 via a second reactor L2 for smoothing. The control circuit 7 is connected to the gates (control terminals) of the first and second transistors Q1 and Q2,
And the second transistors Q1 and Q2 are turned on and off alternately by a PWM wave (pulse width modulation wave) having a frequency sufficiently higher than the AC power supply voltage, and the gates of the third and fourth transistors Q3 and Q4 ( Control terminal),
It is turned on and off alternately so as to supply an AC voltage to the load 6 .

【0005】交流電源1が上向きの電圧(正方向電圧)
を発生している期間において、第1のトランジスタQ1
がオン制御され、第2のトランジスタQ2 がオフ制御さ
れている時には、電源1とリアクトルL1 と第1のダイ
オードD1 と第1のコンデンサC1 とから成る第1の閉
回路で第1のコンデンサC1 が充電される。この時、リ
アクトルL1 にエネルギーが蓄積されていると、電源1
とリアクトルL1 の蓄積エネルギーとの両方によって第
1のコンデンサC1 が電源電圧Vinより高い値に充電さ
れる。正方向電圧発生期間において、第1のトランジス
タQ1 がオフ制御、第2のトランジスタQ2 がオン制御
されている時には、第2のコンデンサC2 と電源1とリ
アクトルL1 と第2のトランジスタQ2 とから成る第2
の閉回路が形成され、第2のコンデンサC2 の電圧Vc2
と電源1の電圧Vinとの和がリアクトルL1 に加わり、
このリアクトルL1 にエネルギーが蓄積される。次に、
電源1が下向きの電圧即ち負方向電圧を発生している期
間において、第1のトランジスタQ1 がオン制御、第2
のトランジスタQ2 がオフ制御されている時には、電源
1と第1のコンデンサC1 と第1のトランジスタQ1 と
リアクトルL1 とから成る第3の閉回路が形成され、電
源1の電圧VinとコンデンサC1 の電圧Vc1との和の電
圧がリアクトルL1 に加わり、ここにエネルギーが蓄積
される。負方向電圧期間において、第2のトランジスタ
Q2 がオン制御され第1のトランジスタQ1 がオフ制御
されている時には、電源1と第2のコンデンサC2 と第
2のダイオードD2 とリアクトルL1 とから成る第4の
閉回路が形成され、リアクトルL1 の蓄積エネルギーと
電源1の両方によって第2のコンデンサC2 が電源電圧
Vinよりも高い値に充電される。
When the AC power supply 1 has an upward voltage (positive voltage)
During the period in which the first transistor Q1
Is turned on and the second transistor Q2 is turned off, the first capacitor C1 is connected in a first closed circuit including the power supply 1, the reactor L1, the first diode D1, and the first capacitor C1. Charged. At this time, if energy is stored in reactor L1, power supply 1
The first capacitor C1 is charged to a value higher than the power supply voltage Vin by both of the power and the energy stored in the reactor L1. During the positive voltage generation period, when the first transistor Q1 is off-controlled and the second transistor Q2 is on-controlled, a second capacitor C2, a power supply 1, a reactor L1 and a second transistor Q2 2
Is formed, and the voltage Vc2 of the second capacitor C2 is
And the voltage Vin of the power supply 1 is added to the reactor L1,
Energy is stored in the reactor L1. next,
During a period in which the power supply 1 is generating a downward voltage, that is, a negative voltage, the first transistor Q1 is turned on and the second transistor Q1 is turned on.
Is turned off, a third closed circuit comprising the power supply 1, the first capacitor C1, the first transistor Q1, and the reactor L1 is formed, and the voltage Vin of the power supply 1 and the voltage of the capacitor C1 are formed. A voltage equal to the sum of Vc1 is applied to reactor L1, where energy is stored. In the negative voltage period, when the second transistor Q2 is turned on and the first transistor Q1 is turned off, the fourth transistor consisting of the power supply 1, the second capacitor C2, the second diode D2, and the reactor L1. Is closed, the second capacitor C2 is charged to a value higher than the power supply voltage Vin by both the stored energy of the reactor L1 and the power supply 1.

【0006】第3及び第4のトランジスタQ3 、Q4 は
第1及び第2のコンデンサC1 、C2 を電源として直流
を交流に変換する。即ち、第3のトランジスタQ3 がオ
ンの期間には、第1のコンデンサC1 と第1のトランジ
スタQ3 と平滑用リアクトルL2 と負荷とから成る閉
回路で負荷に第1の方向の電流が流れる。また、第4
のトランジスタQ4 のオン期間には、第2のコンデンサ
C2 と負荷と第2のリアクトルL2 と第4のトランジ
スタQ4 との閉回路で第1の方向と反対の第2の方向の
電流が負荷に流れる。
The third and fourth transistors Q3 and Q4 convert DC to AC using the first and second capacitors C1 and C2 as power supplies. That is, while the third transistor Q3 is on, a current in the first direction flows through the load 6 in a closed circuit including the first capacitor C1, the first transistor Q3, the smoothing reactor L2, and the load 6. . Also, the fourth
During the ON period of the transistor Q4, the current in the second direction opposite to the first direction in the closed circuit of the second capacitor C2, the load 6 , the second reactor L2, and the fourth transistor Q4 is applied to the load 6. Flows to

【0007】[0007]

【発明が解決しようとする課題】ところで、負荷6は交
流電源1よりも高い電圧を常に要求するとは限らず、交
流電源1と同じ周波数及び同じ電圧値の出力電圧を要求
する場合もある。図1の回路では、このような場合であ
ってもトランジスタQ3 、Q4 を高周波でオン・オフす
る必要があり、スイッチングロスが多く効率が悪かっ
た。また、出力電圧が異なる複数の電力変換装置が要求
された場合に、それぞれ個別に製作するとコスト高にな
る。
However, the load 6 does not always require a higher voltage than the AC power supply 1, and may require an output voltage having the same frequency and the same voltage value as the AC power supply 1. In the circuit of FIG. 1, even in such a case, the transistors Q3 and Q4 need to be turned on and off at a high frequency, resulting in large switching loss and poor efficiency. In addition, when a plurality of power converters having different output voltages are required, manufacturing them individually increases the cost.

【0008】そこで本発明の目的は出力電圧を複数段階
に得ることができると共に、入力電圧と出力電圧が実質
的に同一の時にスイッチング損失を低減させることがで
きる電力変換装置を提供することにある。
It is an object of the present invention to provide a power converter capable of obtaining an output voltage in a plurality of stages and reducing switching loss when an input voltage and an output voltage are substantially the same. .

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
の本発明は、交流電源の一端が接続される交流電源端子
と、負荷の一端が接続される交流出力端子と、前記交流
電源の他端が接続され且つ前記負荷の他端が接続され
共通端子と、第1及び第2のスイッチが直列に接続され
且つ前記第1及び第2のスイッチの中点が前記交流電源端
子に接続されている第1の直列回路と、 第3及び第4
のスイッチが直列に接続された回路であり且つ前記第1
の直列回路に対して並列に接続された第2の直列回路
と、 第5及び第6のスイッチが直列に接続された回路
であり且つ前記第1及び第2の直列回路に対して並列に
接続され且つ前記第5及び第6のスイッチの中点が前記共
通端子に接続されている第3の直列回路と、前記第1、
第2及び第3の直列回路に対して並列に接続されたコン
デンサと、前記第3及び第4のスイッチの中点と前記
流出力端子との間に接続されたリクトルと、前記交流
電源の電圧と実質的に同一の交流出力電圧を前記交流出
力端子と前記共通端子との間に得る時には、前記第1及
び第3のスイッチを前記交流電源の電圧と同一の周期で
同時にオン・オフ制御し且つ前記第2及び第4のスイッ
チを前記第1及び第3のスイッチと逆位相でオン・オフ
制御し、前記交流電源の電圧よりも低い交流出力電圧を
前記交流出力端子と前記共通端子との間に得る時には、
前記第1のスイッチを前記交流電源の電圧と同一の周期
でオン・オフ制御し且つ前記第2のスイッチを前記第1
のスイッチと逆位相でオン・オフ制御し且つ前記第3の
スイッチを前記交流電源の電圧の周波数よりも高い繰返
し周波数でオン・オフ制御し且つ前記第4のスイッチを
前記第3のスイッチと逆位相でオン・オフ制御し且つ前
記第5のスイッチを前記交流電源の電圧の周波数よりも
高い繰返し周波数でオン・オフ制御し且つ前記第6のス
イッチを前記第5のスイッチと逆位相でオン・オフ制御
するスイッチ制御回路とを備えた電力変換装置に係わる
ものである。なお、請求項2に示すように入力段リアク
トルL1 と更に別のリアクトルL3とを設けることがで
きる。また、請求項3に示すように出力電圧を入力交流
電源電圧よりも高くすることもできる。また、請求項4
に示すように出力段リアクトルL2 と更に別のリアクト
ルL3とを設けることができる。また、請求項5に示す
ように出力電圧を交流電源電圧と実質的に同一にするこ
と、交流電源電圧よりも低くすること、交流電源電圧よ
りも高くすることもできる。また、請求項6に示すよう
に出力電圧を交流電源電圧よりも低くすること、又は交
流電源電圧よりも高くすることもできる。
The present invention Means for Solving the Problems] To achieve the above object, the ac power supply terminal to which one end of the AC camera turns are connected, and the AC output terminal to which one end of the load is connected, the AC power source is Ru connected other ends and are connected the load
A common terminal and first and second switches are connected in series.
And the midpoint between the first and second switches is the AC power supply terminal.
A first series circuit connected to the
Are switches connected in series and the first
A second series circuit connected in parallel to the series circuit of the above, and a circuit in which fifth and sixth switches are connected in series and connected in parallel to the first and second series circuits. And the midpoint of the fifth and sixth switches is
A third series circuit connected to a communication terminal ;
Second and third and a capacitor connected in parallel with the series circuit, the third and fourth connected re A spectrum between the midpoint of the switch and the intersection <br/> flow output terminal And when obtaining an AC output voltage substantially equal to the voltage of the AC power supply between the AC output terminal and the common terminal, setting the first and third switches to the same cycle as the voltage of the AC power supply. in oN-oFF control of the on-off controlling and said second and fourth switches simultaneously in said first and third switches and opposite phase, wherein the lower AC output voltage than the voltage of the AC power source AC output When obtaining between the terminal and the common terminal,
The first switch is turned on and off at the same cycle as the voltage of the AC power supply, and the second switch is turned on and off at the first cycle.
And the third switch is turned on / off at a repetition frequency higher than the frequency of the voltage of the AC power supply, and the fourth switch is turned on / off at an opposite phase to that of the third switch. ON / OFF control in phase and ON / OFF control of the fifth switch at a repetition frequency higher than the frequency of the voltage of the AC power supply, and ON / OFF control of the sixth switch in an opposite phase to the fifth switch. The present invention relates to a power conversion device including a switch control circuit for performing off control. It should be noted that an input stage reactor L1 and another reactor L3 can be provided as described in claim 2. The output voltage may be higher than the input AC power supply voltage. Claim 4
As shown in FIG. 7, an output stage reactor L2 and still another reactor L3 can be provided. Further, the output voltage may be substantially the same as the AC power supply voltage, may be lower than the AC power supply voltage, or may be higher than the AC power supply voltage. Also, as shown in claim 6
Output voltage lower than the AC power supply voltage, or
It can be higher than the power supply voltage .

【0010】[0010]

【発明の作用及び効果】請求項1〜発明においては、
交流電源電圧と実質的に等しい交流出力電圧を得る場合
に第1〜第6のスイッチのいずれも交流電源電圧の周波
数よりも高い周波数でオン・オフ制御しない。従って、
単位時間当りのスイッチング回数が少なくなり、効率が
向上する。また、請求項1〜の発明によれば共通のス
イッチを使用して出力電圧を複数段階に変えることがで
きる。従って、複数段階の出力電圧を簡単な構成で得る
ことができる。また、請求項1〜の電力変換装置を量
産し、出力電圧の異なる種々の電力変換装置として使用
することができる。
According to the first to sixth aspects of the present invention,
When obtaining an AC output voltage substantially equal to the AC power supply voltage, none of the first to sixth switches performs on / off control at a frequency higher than the frequency of the AC power supply voltage. Therefore,
The number of times of switching per unit time is reduced, and the efficiency is improved. According to the first to sixth aspects of the present invention, the output voltage can be changed in a plurality of stages by using a common switch. Therefore, a plurality of output voltages can be obtained with a simple configuration. Further, the power converters according to claims 1 to 6 can be mass-produced and used as various power converters having different output voltages.

【0011】[0011]

【第1の実施例】次に、図2〜図12を参照して本発明
の実施例の電力変換装置を説明する。但し、図2におい
て図1と実質的に同一の部分には同一の符号を付してそ
の説明を省略する。図2の回路は、図1の第1及び第2
のコンデンサC1 、C2 の代りに1つのコンデンサCを
第1及び第2のトランジスタQ1 、Q2 の直列回路及び
第3及び第4のトランジスタQ3 、Q4 の直列回路に対
して並列に接続し、このコンデンサCに第5及び第6の
トランジスタQ5 、Q6 の直列回路を並列に接続し、第
5及び第6のトランジスタQ5 、Q6 の中点9aをコン
デンサ電圧調整用の第3のリアクトルL3 を介して端子
3及び5に接続し、また第1〜第6のトランジスタQ1
〜Q6 を出力電圧の大小に応じて3段階に異なる制御に
なるように制御回路7aを形成した他は図1と同一に構
成したものである。なお、第5及び第6のトランジスタ
Q5 、Q6 も絶縁ゲート型電界効果トランジスタであっ
て、第5及び第6の主スイッチS5 、S6 とこれに逆並
列接続された内蔵の第5及び第6のダイオードD5 、D
6 とから成る。
First Embodiment Next, a power converter according to an embodiment of the present invention will be described with reference to FIGS. However, in FIG. 2, substantially the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The circuit shown in FIG. 2 is equivalent to the first and second circuits shown in FIG.
Is connected in parallel to the series circuit of the first and second transistors Q1 and Q2 and the series circuit of the third and fourth transistors Q3 and Q4 instead of the capacitors C1 and C2 of FIG. A series circuit of fifth and sixth transistors Q5 and Q6 is connected in parallel to C, and the midpoint 9a of the fifth and sixth transistors Q5 and Q6 is connected to a terminal via a third reactor L3 for adjusting the capacitor voltage. 3 and 5, and the first to sixth transistors Q1
1 except that a control circuit 7a is formed so that .about.Q6 is controlled in three different stages according to the magnitude of the output voltage. The fifth and sixth transistors Q5 and Q6 are also insulated gate field effect transistors, and the fifth and sixth main switches S5 and S6 and the built-in fifth and sixth Diodes D5 and D
6

【0012】制御回路7aは第1〜第6のトランジスタ
Q1 〜Q6 のゲート接続された制御信号出力ライン1
1、12、13、14、15、16を有する。また、端
子2に接続された入力電圧検出ライン17、コンデンサ
Cの上端に接続された直流電圧検出ライン18、及び端
子4に接続された交流出力電圧検出ライン19が制御回
路7aに接続されている。図3は制御回路7aを原理的
に示すものであって、入力交流電圧Vinに同期した50
Hzの方形波パルスを形成するための50Hz方形波パ
ルス形成回路20及びこの方形波パルスの位相反転パル
スを形成するための反転パルス形成回路21を有する。
なお、50Hz方形波パルス形成回路20は入力交流電
圧検出ライン17に接続され、入力交流電圧Vinに基づ
いて方形波パルスを形成する。制御回路7aは更に、第
1、第2、第3、第4、第5及び第6のトランジスタ用
PWMパルス形成回路22、23、24、25、26、
27を有する。8個のパルス形成回路20〜27と6個
の制御信号ライン11〜16との間には、第1、第2及
び第3のモード選択スイッチ群28、29、30が設け
られている。第1のモード選択スイッチ群28は、スイ
ッチa、bによって50Hz方形波パルス形成回路20
と反転パルス形成回路21とをQ1 、Q2 のライン1
1、12に接続し、同時にスイッチc、dによって50
Hz方形波パルス形成回路20と反転パルス形成回路2
1をQ3 、Q4 のライン13、14に接続する。なお、
第1のモードの時には第5及び第6のトランジスタQ5
、Q6 はオフに保たれるので、ここに制御信号は印加
されない。第2のモード選択スイッチ群29は、スイッ
チe、f、g、h、i、jによってパルス形成回路2
0、21、24、25、26、27をライン11、1
2、13、14、15、16に接続する。第3のモード
選択スイッチ群30は、スイッチk、l、m、n、o、
pによってパルス形成回路22、23、20、21、2
6、27をライン11、12、13、14、15、16
に接続する。
The control circuit 7a includes a control signal output line 1 connected to the gates of the first to sixth transistors Q1 to Q6.
1, 12, 13, 14, 15, and 16. The input voltage detection line 17 connected to the terminal 2, the DC voltage detection line 18 connected to the upper end of the capacitor C, and the AC output voltage detection line 19 connected to the terminal 4 are connected to the control circuit 7a. . Figure 3 is a view illustrating the control circuit 7a in principle, 50 synchronized with the input AC voltage Vin
It has a 50 Hz square wave pulse forming circuit 20 for forming a square wave pulse of Hz and an inversion pulse forming circuit 21 for forming a phase inversion pulse of the square wave pulse.
The 50 Hz square wave pulse forming circuit 20 is connected to the input AC voltage detection line 17 and forms a square wave pulse based on the input AC voltage Vin. The control circuit 7a further includes first, second, third, fourth, fifth and sixth transistors comprising a PWM pulse forming circuits 22,23,24,25,26,
27. First, second and third mode selection switch groups 28, 29 and 30 are provided between the eight pulse forming circuits 20 to 27 and the six control signal lines 11 to 16. The first mode selection switch group 28 includes a 50 Hz square wave pulse forming circuit 20 by switches a and b.
And the inverted pulse forming circuit 21 to Q1 and Q2 lines 1
1, 12 and at the same time 50
Hz square wave pulse forming circuit 20 and inverted pulse forming circuit 2
1 is connected to lines 13 and 14 of Q3 and Q4. In addition,
In the first mode, the fifth and sixth transistors Q5
, Q6 are kept off, so that no control signal is applied here. The second mode selection switch group 29 includes a pulse forming circuit 2 by switches e, f, g, h, i, and j.
0, 21, 24, 25, 26 and 27 are connected to lines 11 and 1
2, 13, 14, 15, 16 are connected. The third mode selection switch group 30 includes switches k, l, m, n, o,
The pulse forming circuits 22, 23, 20, 21, 2 by p
6, 27 to lines 11, 12, 13, 14, 15, 16
Connect to

【0013】50Hz方形波パルス形成回路20は図4
に示すように入力交流電圧検出ライン17に接続された
ゼロクロス検出回路31とここに接続されたT型フリッ
プフロップ32とで形成され、図10(A)に示す50
Hz正弦波交流電圧Vinのゼロクロス検出に基づいて図
10(B)に示す50Hzの方形波パルスを発生する。
反転パルス形成回路21は周知の位相反転回路(NOT
回路)から成り、図10(B)のパルスと逆位相の図1
0(C)の方形波パルスを出力する。なお、反転パルス
形成回路21をパルス形成回路20の位相反転によらな
いで、パルス形成回路20と同様の構成のもので逆位相
出力を得るようにするか、又は図4のフリップフロップ
の逆相出力端子から図10(C)の方形波パルスを得る
ことができる。
The 50 Hz square wave pulse forming circuit 20 is shown in FIG.
As shown in FIG. 10, a zero-crossing detection circuit 31 connected to the input AC voltage detection line 17 and a T-type flip-flop 32 connected thereto are formed.
A 50 Hz square wave pulse shown in FIG. 10B is generated based on the zero cross detection of the Hz sine wave AC voltage Vin.
The inversion pulse forming circuit 21 is a well-known phase inversion circuit (NOT
FIG. 1 having the opposite phase to the pulse of FIG.
Output a square wave pulse of 0 (C). It should be noted that the inverted pulse forming circuit 21 does not rely on the phase inversion of the pulse forming circuit 20 and has a configuration similar to that of the pulse forming circuit 20 to obtain an inverted phase output, or the inverted phase of the flip-flop shown in FIG. The square wave pulse shown in FIG. 10C can be obtained from the output terminal.

【0014】Q1 用PWMパルス形成回路22は図5に
示すように、出力電圧検出ライン19に接続された整流
平滑回路19aと、この整流平滑回路19aと基準電圧
源33とに接続され、これ等の電圧の差に対応した電圧
を出力する誤差増幅器34と、入力交流電圧Vinよりも
高い周波数で三角波電圧Vt1を図8(A)に示すように
発生する三角波発生回路35と、誤差増幅器34の出力
Vd1と三角波電圧Vt1とを図8(A)に示すように比較
して図8(B)のPWMパルスを発生する電圧比較器3
6とから成る。このPWMパルスのパルス幅の変化によ
って出力電圧V0 が制御される。図3のQ2 用PWMパ
ルス形成回路23はQ1 用PWMパルス形成回路22の
出力パルスの位相反転回路から成り、図8(C)に示す
PWMパルスを発生する。なお、図8(C)の位相反転
PWMパルスを形成するために、図5の比較器36と同
様なものを追加して設け、これによって三角波Vt1と誤
差出力Vd1とを比較し、図5の比較器36と逆相の出力
パルスを発生するように構成することもできる。
As shown in FIG. 5, the PWM pulse forming circuit 22 for Q1 is connected to the rectifying / smoothing circuit 19a connected to the output voltage detecting line 19, and to the rectifying / smoothing circuit 19a and the reference voltage source 33. , An error amplifier 34 that outputs a voltage corresponding to the difference between the voltages, a triangular wave generating circuit 35 that generates a triangular wave voltage Vt1 at a frequency higher than the input AC voltage Vin as shown in FIG. The voltage comparator 3 which compares the output Vd1 with the triangular wave voltage Vt1 as shown in FIG. 8A and generates a PWM pulse shown in FIG.
6. The output voltage V0 is controlled by the change in the pulse width of the PWM pulse. The PWM pulse forming circuit 23 for Q2 shown in FIG. 3 comprises a phase inverting circuit of the output pulse of the PWM pulse forming circuit 22 for Q1, and generates the PWM pulse shown in FIG. In addition, in order to form the phase-inverted PWM pulse of FIG. 8C, an additional component similar to the comparator 36 of FIG. 5 is additionally provided, thereby comparing the triangular wave Vt1 with the error output Vd1. It may be configured to generate an output pulse having a phase opposite to that of the comparator 36.

【0015】Q3 用PWMパルス形成回路24は、図6
に示すように基準信号形成回路36と、誤差増幅器(比
較回路)37と、三角波発生回路38と、電圧比較器3
9とから成る。基準信号形成回路36は周知のPLL回
路を含み、出力電圧検出ライン17で検出した交流入力
電圧Vinをライン19で検出した交流出力電圧V0 に同
期化した正弦波を形成し、更に所望振幅を有するように
振幅調整して正弦波の基準信号Vacr を形成する。誤差
増幅器37は、基準信号Vacr と出力電圧V0との差に
対応した誤差信号Vd2を図9(A)に示すように形成す
る。三角波発生回路38は出力電圧V0 よりも十分に高
い周波数の三角波電圧Vt2を図9(A)に示すように発
生する。なお、この三角波発生回路38を図5の三角波
発生回路35と兼用することができる。比較器39は誤
差信号Vd2と三角波電圧Vt2とを図9(A)に示すよう
に比較して図9(B)に示すトランジスタQ3 のための
PWMパルスを出力する。図3に示すQ4 用PWMパル
ス形成回路25は位相反転回路からなり、図9(B)の
PWMパルスを位相反転した図9(C)のトランジスタ
Q4 のためのPWMパルスを出力する。なお、Q4 用パ
ルス形成回路として図6の比較器39と同様なものを設
け、この入力の極性を変えてVd2とVt2とを比較して図
9(C)のPWMパルスを形成してもよい。
The PWM pulse forming circuit 24 for Q3 is shown in FIG.
As shown in the figure, a reference signal forming circuit 36, an error amplifier (comparing circuit) 37, a triangular wave generating circuit 38, and a voltage comparator 3
9 The reference signal forming circuit 36 includes a well-known PLL circuit, and forms a sine wave in which the AC input voltage Vin detected on the output voltage detecting line 17 is synchronized with the AC output voltage V0 detected on the line 19, and has a desired amplitude. The amplitude is adjusted as described above to form a sine wave reference signal Vacr. The error amplifier 37 forms an error signal Vd2 corresponding to the difference between the reference signal Vacr and the output voltage V0 as shown in FIG. The triangular wave generating circuit 38 generates a triangular wave voltage Vt2 having a frequency sufficiently higher than the output voltage V0 as shown in FIG. The triangular wave generating circuit 38 can be used also as the triangular wave generating circuit 35 in FIG. The comparator 39 compares the error signal Vd2 with the triangular wave voltage Vt2 as shown in FIG. 9A, and outputs a PWM pulse for the transistor Q3 shown in FIG. 9B. The PWM pulse forming circuit 25 for Q4 shown in FIG. 3 comprises a phase inverting circuit, and outputs a PWM pulse for the transistor Q4 in FIG. 9C obtained by inverting the phase of the PWM pulse in FIG. 9B. A pulse forming circuit similar to the comparator 39 in FIG. 6 may be provided as a Q4 pulse forming circuit, and Vd2 and Vt2 may be compared by changing the polarity of this input to form the PWM pulse in FIG. 9C. .

【0016】Q5 用PWMパルス形成回路26は、図7
に示すように、基準電圧源41と誤差増幅器42と三角
波発生回路43と電圧比較器44とから成る。誤差増幅
器42はライン18のコンデンサ電圧Vc と基準電圧V
r との差に対応する電圧を発生する。三角波発生回路4
3は50Hzよりも高く且つ図5の三角波電圧の周波数
よりも好ましくは数倍高い周波数の三角波電圧を発生す
る。比較器44は三角波電圧と誤差出力とを図8(A)
と同様に比較し、図11(F)に示すようなPWMパル
スを発生する。このPWMパルスの幅はコンデンサCの
電圧を一定にするように制御される。Q6 用PWMパル
ス形成回路27は、位相反転回路から成り、Q5 用PW
Mパルス形成回路26の出力パルスの位相を反転した図
11(G)のパルスを発生する。
The PWM pulse forming circuit 26 for Q5 is shown in FIG.
As shown in FIG. 7, the reference voltage source 41, the error amplifier 42, the triangular wave generation circuit 43, and the voltage comparator 44. The error amplifier 42 includes a capacitor voltage Vc on line 18 and a reference voltage Vc.
Generates a voltage corresponding to the difference from r. Triangular wave generation circuit 4
3 generates a triangular wave voltage having a frequency higher than 50 Hz and preferably several times higher than the frequency of the triangular wave voltage of FIG. The comparator 44 compares the triangular wave voltage and the error output with each other as shown in FIG.
Then, a PWM pulse as shown in FIG. 11F is generated. The width of the PWM pulse is controlled so as to keep the voltage of the capacitor C constant. The PWM pulse forming circuit 27 for Q6 is composed of a phase inverting circuit.
The pulse of FIG. 11 (G) in which the phase of the output pulse of the M pulse forming circuit 26 is inverted is generated.

【0017】次に、図2の装置の動作を説明する。図2
の装置は出力電圧V0 を3段階に変えることができるよ
うに形成されている。即ち、入力交流電圧Vinと同一の
出力電圧V0 を出力する第1のモードと、入力交流電圧
Vinよりも低い出力電圧V0 を出力する第2のモード
と、入力交流電圧Vinよりも高い出力電圧V0 を出力す
る第3のモードとを設定することができる。勿論、3つ
のモードから選択された1つ又は2つのみを得ることが
できるように変形することができる。
Next, the operation of the apparatus shown in FIG. 2 will be described. FIG.
This device is formed so that the output voltage V0 can be changed in three stages. That is, a first mode in which the same output voltage V0 as the input AC voltage Vin is output, a second mode in which the output voltage V0 lower than the input AC voltage Vin is output, and an output voltage V0 higher than the input AC voltage Vin. And a third mode in which is output. Of course, it can be modified so that only one or two selected from the three modes can be obtained.

【0018】[0018]

【第1のモード】入力交流電圧Vinと同一の出力電圧V
0 を得る第1のモードの場合には、図3の第1のモード
選択スイッチ群28のすべてのスイッチa〜dをオンに
する。これにより、第1〜第6のトランジスタQ1 〜Q
6 には図10(B)〜(G)の制御信号が供給される。
即ち、第1及び第3のトランジスタQ1 、Q3 は50H
z方形波パルスによって180度間隔で断続的にオンに
なり、第2及び第4のトランジスタQ2 、Q4 はQ1 、
Q3 と反対に動作する。また、第5及び第6のトランジ
スタQ5 、Q6 はオフに保たれる。これにより、入力交
流電圧Vinが正の半波の期間(t0 〜t1 )では、交流
電源1、第1のリアクトルL1 、第1のトランジスタQ
1 、第3のトランジスタQ3 、第2のリアクトルL2 、
及び負荷6の閉回路で正方向電流が流れる。また、入力
交流電圧Vinが負の半波の期間(t1〜t2 )では、交
流電源1、負荷6、第2のリアクトルL2 、第4のトラ
ンジスタQ4 、第2のトランジスタQ2 、及び第1のリ
アクトルL1 の閉回路で負方向電流が流れる。この第1
のモードでは入力交流電圧Vinが僅かな電圧降下を伴っ
て出力電圧V0 となる。この場合、第1〜第6のトラン
ジスタQ1 〜Q6 は高周波(例えば20kHz)でオン
・オフされないので、単位時間当りのスイッチング回数
が少なくなり、スイッチング損失による効率低下が少な
くなる。
[First mode] The same output voltage V as the input AC voltage Vin
In the first mode for obtaining 0, all the switches a to d of the first mode selection switch group 28 in FIG. 3 are turned on. As a result, the first to sixth transistors Q1 to Q1
6 is supplied with the control signals shown in FIGS.
That is, the first and third transistors Q1 and Q3 are 50H
The z-square wave pulse turns on intermittently at 180-degree intervals, and the second and fourth transistors Q2 and Q4 turn on Q1,
Operates in the opposite direction to Q3. Further, the fifth and sixth transistors Q5 and Q6 are kept off. Thus, during the period (t0 to t1) during which the input AC voltage Vin is a positive half-wave, the AC power supply 1, the first reactor L1, and the first transistor Q
1, the third transistor Q3, the second reactor L2,
A positive current flows in the closed circuit of the load 6. Also, during a period in which the input AC voltage Vin is a negative half-wave (t1 to t2), the AC power supply 1, the load 6, the second reactor L2, the fourth transistor Q4, the second transistor Q2, and the first reactor A negative current flows in the closed circuit of L1. This first
In this mode, the input AC voltage Vin becomes the output voltage V0 with a slight voltage drop. In this case, since the first to sixth transistors Q1 to Q6 are not turned on / off at a high frequency (for example, 20 kHz), the number of times of switching per unit time is reduced, and the decrease in efficiency due to switching loss is reduced.

【0019】[0019]

【第2のモード】入力交流電圧Vinよりも低い出力電圧
V0 を得る第2のモードの場合には、図3の第2のモー
ド選択スイッチ群29のスイッチe〜jをオンにする。
これにより、50Hz方形波パルス形成回路20、反転
パルス形成回路21、Q3 〜Q6用PWMパルス形成回
路24〜27がスイッチe〜jを介して第1〜第6のト
ランジスタQ1 〜Q6 のゲートに接続され、第1〜第6
のトランジスタQ1 〜Q6には図11の(B)〜(G)
のパルスが供給される。この結果、入力交流電圧Vinの
正の半波の期間t0 〜t1 であり且つ第3のトランジス
タQ3 がオンの期間には、交流電源1、第1のリアクト
ルL1 、第1のトランジスタQ1 、第3のトランジスタ
Q3 、第2のリアクトルL2 及び負荷6の閉回路で正方
向電流が流れる。また、入力交流電圧Vinの正の半波の
期間t0 〜t1 であり且つ第4のトランジスタQ4 がオ
ン即ち第3のトランジスタQ3 がオフの期間には、交流
電源1、第1のリアクトルL1 、第1のトランジスタQ
1 、コンデンサC、第4のトランジスタQ4 、第2のリ
アクトルL2 及び負荷6の閉回路で正方向電流が流れ
る。
[Second Mode] In the second mode for obtaining an output voltage V0 lower than the input AC voltage Vin, the switches e to j of the second mode selection switch group 29 in FIG.
Thus, the 50 Hz square wave pulse forming circuit 20, the inverted pulse forming circuit 21, and the PWM pulse forming circuits 24-27 for Q3 to Q6 are connected to the gates of the first to sixth transistors Q1 to Q6 via the switches e to j. And the first to sixth
(B) to (G) of FIG.
Are supplied. As a result, during the positive half-wave period t0 to t1 of the input AC voltage Vin and the period when the third transistor Q3 is on, the AC power source 1, the first reactor L1, the first transistor Q1, the third transistor A positive current flows through the closed circuit of the transistor Q3, the second reactor L2 and the load 6. Further, during the period of the positive half-wave t0 to t1 of the input AC voltage Vin and the period when the fourth transistor Q4 is on, that is, when the third transistor Q3 is off, the AC power source 1, the first reactor L1, One transistor Q
1, a positive current flows in a closed circuit of the capacitor C, the fourth transistor Q4, the second reactor L2, and the load 6.

【0020】第2のモードにおける入力交流電圧Vinの
負の半波の期間t1 〜t2 であり且つ第4のトランジス
タQ4 がオンの期間には、交流電源1、負荷6、第2の
リアクトルL2 、第4のトランジスタQ4 、第2のトラ
ンジスタQ2 及び第1のリアクトルL1 の閉回路で負方
向の電流が流れる。また、入力交流電圧Vinの負の半波
の期間t1 〜t2 であり且つ第3のトランジスタQ3 の
オンの期間即ち第4のトランジスタQ4 のオフの期間に
は、交流電源1、負荷6、第2のリアクトルL2 、第3
のトランジスタQ3 、コンデンサC、第2のトランジス
タQ2 及び第1のリアクトルL1 の閉回路で負方向電流
が流れる。入力交流電圧Vinが第3及び第4のトランジ
スタQ3 、Q4 で高周波で断続されるので、入力交流電
圧Vinよりも低い出力電圧V0 が得られる。
During the period from the negative half-wave t1 to t2 of the input AC voltage Vin in the second mode and the period when the fourth transistor Q4 is on, the AC power source 1, the load 6, the second reactor L2, A negative current flows through the closed circuit of the fourth transistor Q4, the second transistor Q2, and the first reactor L1. Further, during the negative half-wave period t1 to t2 of the input AC voltage Vin and the ON period of the third transistor Q3, that is, the OFF period of the fourth transistor Q4, the AC power source 1, the load 6, the second Reactor L2, 3rd
A negative current flows in a closed circuit of the transistor Q3, the capacitor C, the second transistor Q2, and the first reactor L1. Since the input AC voltage Vin is interrupted at a high frequency by the third and fourth transistors Q3 and Q4, an output voltage V0 lower than the input AC voltage Vin is obtained.

【0021】第2のモードにおいてコンデンサCは第1
〜第4のトランジスタQ1 〜Q4 を通る回路で充電され
る。このため、もしコンデンサCの電圧Vc を制御しな
いと、この電圧Vc は徐々に高くなる。そこで、第5及
び第6のトランジスタQ5 、Q6 を使用してコンデンサ
Cの電荷を放出してこの電圧Vc を制御する。コンデン
サCの放電回路は次のように形成される。まず、入力交
流電圧Vinが正の半波の期間t0 〜t1 であり且つ第6
のトランジスタQ6 のオンの期間には、コンデンサC、
第1のトランジスタQ1 、第1のリアクトルL1 、電源
1、第3のリアクトルL3 及び第6のトランジスタQ6
から成る閉回路でコンデンサCの放電電流が流れる。こ
の時、第1及び第3のリアクトルL1 、L3 にエネルギ
ーが蓄積される。次に、入力交流電圧Vinが正の半波の
期間t0 〜t1 であり且つ第5のトランジスタQ5 のオ
ンの期間には、第3のリアクトルL3 、第5のトランジ
スタQ5 、第1のトランジスタQ1 、第1のリアクトル
L1 及び電源1から成る閉回路でリアクトルL1 、L3
のエネルギーの放出が行われ、リアクトルL3 のエネル
ギーは電源1に帰還される。第5及び第6のトランジス
タQ5 、Q6 が図12(F)(G)に示すように電源1
の電圧Vinよりも十分に高い周波数でPWMパルスで断
続され、このPWMパルスの幅の制御によってコンデン
サCの放電期間が制御され、コンデンサCの電圧Vc は
ほぼ一定に保たれる。なお、入力交流電圧Vinが負の期
間t1 〜t2 であり且つ第5のトランジスタQ5 がオン
の期間には、コンデンサC、第5のトランジスタQ5 、
第3のリアクトルL3 、電源1、第1のリアクトルL1
及び第2のトランジスタQ2 から成る閉回路でコンデン
サCの電荷が放出される。また、入力交流電圧Vinが負
の期間t1 〜t2 であり且つ第6のトランジスタQ6 の
オン期間には、第3のリアクトルL3 、電源1、第1の
リアクトルL1 、第2のトランジスタQ2 及び第6のト
ランジスタQ6 から成る閉回路でリアクトルL1 、L3
のエネルギーが放出される。
In the second mode, the capacitor C is connected to the first
To the circuit passing through the fourth transistors Q1 to Q4. For this reason, if the voltage Vc of the capacitor C is not controlled, this voltage Vc gradually increases. Therefore, the voltage Vc is controlled by discharging the electric charge of the capacitor C by using the fifth and sixth transistors Q5 and Q6. The discharge circuit of the capacitor C is formed as follows. First, when the input AC voltage Vin is in the positive half-wave period t0 to t1 and
During the ON period of the transistor Q6, the capacitor C,
First transistor Q1, first reactor L1, power supply 1, third reactor L3, and sixth transistor Q6
Discharge current of the capacitor C flows in the closed circuit composed of At this time, energy is stored in the first and third reactors L1, L3. Next, when the input AC voltage Vin is in the positive half-wave period t0 to t1 and the fifth transistor Q5 is on, the third reactor L3, the fifth transistor Q5, the first transistor Q1,. In a closed circuit including the first reactor L1 and the power supply 1, the reactors L1, L3
Is released, and the energy of the reactor L3 is returned to the power supply 1. The fifth and sixth transistors Q5 and Q6 are connected to the power source 1 as shown in FIGS.
At a frequency sufficiently higher than the voltage Vin, the discharge period of the capacitor C is controlled by controlling the width of the PWM pulse, and the voltage Vc of the capacitor C is kept substantially constant. During the period when the input AC voltage Vin is negative during the period t1 to t2 and the fifth transistor Q5 is on, the capacitor C, the fifth transistor Q5,
Third reactor L3, power supply 1, first reactor L1
And the charge of the capacitor C is released in a closed circuit including the second transistor Q2. Further, when the input AC voltage Vin is in the negative period t1 to t2 and the sixth transistor Q6 is on, the third reactor L3, the power supply 1, the first reactor L1, the second transistor Q2, and the sixth Reactors L1 and L3 in a closed circuit
Energy is released.

【0022】[0022]

【第3のモード】入力交流電圧Vinよりも高い出力電圧
V0 を得る第3のモードの場合には図3の第3のモード
選択用スイッチ群30のスイッチk〜pをオンにする。
これにより、パルス形成回路22、23、20、21、
26、27がトランジスタQ1 〜Q6 に接続される。こ
れにより、図12に示すように第1及び第2のトランジ
スタQ1 、Q2 は高周波で断続され、第3及び第4のト
ランジスタQ3 、Q4 は入力交流電圧Vinと同じ周期で
オン・オフされ、第5及び第6のトランジスタQ5、Q6
は高周波で断続される。
[Third Mode] In the third mode for obtaining an output voltage V0 higher than the input AC voltage Vin, the switches k to p of the third mode selection switch group 30 in FIG. 3 are turned on.
Thereby, the pulse forming circuits 22, 23, 20, 21,.
26 and 27 are connected to the transistors Q1 to Q6. Thereby, as shown in FIG. 12, the first and second transistors Q1 and Q2 are turned on and off at a high frequency, and the third and fourth transistors Q3 and Q4 are turned on and off at the same cycle as the input AC voltage Vin. Fifth and sixth transistors Q5, Q6
Are intermittent at high frequencies.

【0023】この第3のモードにおいて、入力交流電圧
Vinが正の半波の期間t0 〜t1 であり且つ第1のトラ
ンジスタQ1 のオン期間には、電源1、第1のリアクト
ルL1 、第1のトランジスタQ1 、第3のトランジスタ
Q3 、第2のリアクトルL2、負荷6から成る閉回路で
第1の方向の電流が流れる。この時、第1のリアクトル
L1 に前のサイクルで充電されたエネルギーの放出が生
じ、電源1の電圧Vinと第1のリアクトルL1 の電圧と
の和が出力され、入力交流電圧Vinよりも高い振幅の出
力電圧V0 が得られる。第3のモードにおいて、入力交
流電圧Vinが正の半波の期間t0 〜t1 であり且つ第2
のトランジスタQ2 のオン期間には、電源1、第1のリ
アクトルL1 、第2のトランジスタQ2 、コンデンサ
C、第3のトランジスタQ3 、第2のリアクトルL2 及
び負荷6から成る閉回路で第1の方向の電流が流れ、且
つ第1のリアクトルL1 にエネルギーが蓄積される。こ
の時には入力交流電圧VinにコンデンサCの電圧Vc が
加算されて出力電圧V0 となる。
In the third mode, the power supply 1, the first reactor L1, the first reactor L1, and the first reactor L1 are in the ON period of the first transistor Q1 when the input AC voltage Vin is in the positive half-wave period t0 to t1. A current in the first direction flows in a closed circuit including the transistor Q1, the third transistor Q3, the second reactor L2, and the load 6. At this time, the energy charged in the previous cycle is released to the first reactor L1, and the sum of the voltage Vin of the power supply 1 and the voltage of the first reactor L1 is output, and the amplitude is higher than the input AC voltage Vin. Is obtained. In the third mode, the input AC voltage Vin is in the positive half-wave period t0 to t1, and
During the ON period of the transistor Q2, the first direction is established in a closed circuit including the power supply 1, the first reactor L1, the second transistor Q2, the capacitor C, the third transistor Q3, the second reactor L2, and the load 6. And the energy is stored in the first reactor L1. At this time, the voltage Vc of the capacitor C is added to the input AC voltage Vin to become the output voltage V0.

【0024】第3のモードにおいて、入力交流電圧Vin
が負の半波の期間t1 〜t2 であり且つ第2のトランジ
スタQ2 がオンの期間には、電源1、負荷6、第2のリ
アクトルL2 、第4のトランジスタQ4 、第2のトラン
ジスタQ2 及び第1のリアクトルL1 から成る閉回路で
第2の方向の電流が流れる。この時は入力交流電圧Vin
に第1のリアクトルL1 の電圧が加算されて出力電圧V
0 となる。また、入力交流電圧Vinが負の半波の期間t
1 〜t2 であり且つ第1のトランジスタQ1 がオンの期
間には、電源1、負荷6、第2のリアクトルL2 、第4
のトランジスタQ4 、コンデンサC、第1のトランジス
タQ1 及び第1のリアクトルL1 から成る閉回路で第2
の方向の電流が流れる。この時には入力交流電圧Vinに
コンデンサCの電圧Vc が加算されて出力電圧V0 とな
る。なお、この期間に第1のリアクトルL1 にエネルギ
ーが蓄積される。
In the third mode, the input AC voltage Vin
Is the negative half-wave period t1 to t2 and the second transistor Q2 is on, the power supply 1, the load 6, the second reactor L2, the fourth transistor Q4, the second transistor Q2, and the A current in the second direction flows in a closed circuit including one reactor L1. At this time, the input AC voltage Vin
And the voltage of the first reactor L1 is added to the output voltage V
It becomes 0. Further, the period t during which the input AC voltage Vin is a negative half-wave.
1 to t2 and the period when the first transistor Q1 is on, the power supply 1, the load 6, the second reactor L2, the fourth
A closed circuit comprising a transistor Q4, a capacitor C, a first transistor Q1 and a first reactor L1.
Current flows in the direction of. At this time, the voltage Vc of the capacitor C is added to the input AC voltage Vin to become the output voltage V0. During this period, energy is stored in the first reactor L1.

【0025】第3のモードにおけるAC−AC変換にお
いてコンデンサCの放電が生じ、この電圧が低下する。
そこで、第5及び第6のトランジスタQ5 、Q6 を第1
及び第2のトランジスタQ1 、Q2 よりも高い周波数で
断続することによってコンデンサCの電圧Vc を一定に
する。この詳しい動作を次に述べる。入力交流電圧Vin
が正の半波の期間t0 〜t1 であり且つ第6のトランジ
スタQ6 のオン期間には、電源1、第1のリアクトルL
1 、第1のトランジスタQ1 、コンデンサC、第6のト
ランジスタQ6 及び第3のリアクトルL3 から成る閉回
路でコンデンサを充電する。この時、第3のリアクトル
L3 の蓄積エネルギーの放出があるので、コンデンサC
は、電源1の電圧Vinと第1及び第3のリアクトルL1
、L3 の電圧との和で充電される。即ち、出力電圧V0
よりも高い電圧でコンデンサCが充電される。入力交
流電圧Vinが正の半波の期間t0 〜t1 であり且つ第5
のトランジスタQ5 のオン期間には、電源1、第1のリ
アクトルL1 、第1のトランジスタQ1 、第5のトラン
ジスタQ5 及び第3のリアクトルL3 の閉回路に電流が
流れ、第3のリアクトルL3 にエネルギーが蓄積され
る。入力交流電圧Vinが負の半波の期間t1 〜t2 であ
り且つ第5のトランジスタQ5 がオンの期間には、電源
1、第3のリアクトルL3 、第5のトランジスタQ5 、
コンデンサC、第2のトランジスタQ2 及び第1のリア
クトルL1 から成る閉回路に電流が流れ、電源1の電圧
Vinと第1及び第3のリアクトルL1 、L3の電圧の和
でコンデンサCが充電される。入力交流電圧Vinが負の
半波の期間t1 〜t2 であり且つ第6のトランジスタQ
6 のオンの期間には、電源1、第3のリアクトルL3 、
のトランジスタQ 、第2のトランジスタQ2 及
び第1のリアクトルL1 のから成る閉回路に電流が流
れ、第3のリアクトルL3 にエネルギーが蓄積される。
In the AC-AC conversion in the third mode, discharge of the capacitor C occurs, and this voltage decreases.
Therefore, the fifth and sixth transistors Q5 and Q6 are connected to the first
Further, the voltage Vc of the capacitor C is made constant by switching on and off at a frequency higher than that of the second transistors Q1 and Q2. The detailed operation will be described below. Input AC voltage Vin
During the positive half-wave period t0 to t1 and during the ON period of the sixth transistor Q6, the power supply 1 and the first reactor L
1. The capacitor is charged by a closed circuit including the first transistor Q1, the capacitor C, the sixth transistor Q6, and the third reactor L3. At this time, since the stored energy of the third reactor L3 is released, the capacitor C
Is the voltage Vin of the power supply 1 and the first and third reactors L1
, L3. That is, the output voltage V0
The capacitor C is charged with a higher voltage. The input AC voltage Vin is a positive half-wave period t0 to t1 and the fifth
During the ON period of the transistor Q5, a current flows through the closed circuit of the power supply 1, the first reactor L1, the first transistor Q1, the fifth transistor Q5, and the third reactor L3, and the energy flows through the third reactor L3. Is accumulated. During a period in which the input AC voltage Vin is a negative half-wave period t1 to t2 and the fifth transistor Q5 is on, the power supply 1, the third reactor L3, the fifth transistor Q5,
A current flows through a closed circuit including the capacitor C, the second transistor Q2, and the first reactor L1, and the capacitor C is charged by the sum of the voltage Vin of the power supply 1 and the voltages of the first and third reactors L1, L3. . The input AC voltage Vin is a negative half-wave period t1 to t2 and the sixth transistor Q
6, the power supply 1, the third reactor L3,
Transistor Q 6 of the sixth, the second transistor Q2 and the current to the first closed circuit including a reactor L1 of the flow, energy is stored in the third reactor L3.

【0026】[0026]

【第2の実施例】次に、図13に示す第2の実施例の電
力変換装置を説明する。但し、図13において図2と実
質的に同一の部分には同一の符号を付してその説明を省
略する。図13の回路は図2の回路に、第1〜第6のス
イッチQ1 〜Q6 の内蔵ダイオードD1 〜D6 よりもス
トレージタイムが小さく且つスイッチング速度の速い第
1〜第6の高速ダイオードD1a〜D6aと、6個のリアク
トルL11、L12、L21、L22、L31、L32とを付加した
ものである。
Second Embodiment Next, a power converter according to a second embodiment shown in FIG. 13 will be described. However, in FIG. 13, substantially the same parts as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted. The circuit of FIG. 13 is different from the circuit of FIG. 2 in that first to sixth high-speed diodes D1a to D6a having a shorter storage time and a higher switching speed than the built-in diodes D1 to D6 of the first to sixth switches Q1 to Q6. , And six reactors L11, L12, L21, L22, L31, and L32.

【0027】第1及び第2の付加リアクトルL11、L12
は第1のリアクトルL1 の出力側端子と第1及び第2の
トランジスタQ1 、Q2 の間に接続されている。第1の
高速ダイオードD1aは第1のトランジスタQ1 のドレイ
ン側ライン51と第2のトランジスタQ2 のドレインと
の間に接続されている。第2の高速ダイオードD2aは第
2のトランジスタQ2 のソース側のライン52と第1の
トランジスタQ1 のソースとの間に接続されている。第
3の付加リアクトルL21は第3のトランジスタQ3 のソ
ースと第2のリアクトルL2 との間に接続されている。
第4の付加リアクトルL22は第4のトランジスタQ4 の
ドレインと第2のリアクトルL2 との間に接続されてい
る。第3の高速ダイオードD3aは第3及び第4のトラン
ジスタQ3 、Q4 のドレイン間に接続されている。第4
の高速ダイオードD4aは第3及び第4のトランジスタQ
3 、Q4 のソース間に接続されている。第5及び第6の
付加リアクトルL31、L32は第3のリアクトルL3 と第
5及び第6のトランジスタの間に接続されている。第5
の高速ダイオードD5aは第5及び第6のトランジスタQ
5 、Q6 のドレイン間に接続されている。第6の高速ダ
イオードD6aは第5及び第6のトランジスタQ5 、Q6
のソース間に接続されている。
First and second additional reactors L11, L12
Is connected between the output terminal of the first reactor L1 and the first and second transistors Q1 and Q2. The first high-speed diode D1a is connected between the drain-side line 51 of the first transistor Q1 and the drain of the second transistor Q2. The second high-speed diode D2a is connected between the source-side line 52 of the second transistor Q2 and the source of the first transistor Q1. The third additional reactor L21 is connected between the source of the third transistor Q3 and the second reactor L2.
The fourth additional reactor L22 is connected between the drain of the fourth transistor Q4 and the second reactor L2. The third high-speed diode D3a is connected between the drains of the third and fourth transistors Q3 and Q4. 4th
High-speed diode D4a is connected to the third and fourth transistors Q
3, connected between the sources of Q4. The fifth and sixth additional reactors L31 and L32 are connected between the third reactor L3 and the fifth and sixth transistors. Fifth
High-speed diode D5a is connected to the fifth and sixth transistors Q5
5, connected between the drains of Q6. The sixth high-speed diode D6a is connected to the fifth and sixth transistors Q5 and Q6.
Connected between the sources.

【0028】図13の第1〜第6の高速ダイオードD1a
〜D6a及び第1〜第6の付加リアクトルL11、L12、L
21、L22、L31、L32は図2の回路において第1〜第6
のトランジスタQ1 〜Q6 の内蔵ダイオードD1 〜D6
のストレージタイムのために生じる損失を低減する作用
を有する。第1及び第2のトランジスタQ1 、Q2 の入
力段のスイッチング回路と第3及び第4のトランジスタ
Q3 、Q4 の出力段のスイッチング回路と、第5及び第
6のトランジスタQ5 、Q6 のスイッチング回路におけ
る高周波断続動作は実質的に同一であるので、次に第3
及び第4のトランジスタQ3 、Q4 のスイッチング回路
を例にしてこの動作を説明する。
The first to sixth high-speed diodes D1a shown in FIG.
To D6a and the first to sixth additional reactors L11, L12, L
21, L22, L31 and L32 are the first to sixth in the circuit of FIG.
Built-in diodes D1 to D6 of the transistors Q1 to Q6
Has the effect of reducing the loss that occurs due to the storage time. The high frequency in the switching circuit of the input stage of the first and second transistors Q1, Q2, the switching circuit of the output stage of the third and fourth transistors Q3, Q4, and the switching circuit of the fifth and sixth transistors Q5, Q6 Since the intermittent operation is substantially the same,
This operation will be described by taking a switching circuit of the fourth transistors Q3 and Q4 as an example.

【0029】図14は図2の第3及び第4のトランジス
タQ3 、Q4 を抽出して示す。第2のモードで第3及び
第4のトランジスタQ3 、Q4 を高周波でオン・オフし
ている場合において、第3のトランジスタQ3 のオン期
間には第3のトランジスタQ3 、第2のリアクトルL2
の回路で電流が流れる。次に、第3のトランジスタQ3
がオフになると、電源1、第1のリアクトルL1 、第1
のトランジスタQ1 、コンデンサC、第4のトランジス
タQ4 の内蔵ダイオードD4 、第2のリアクトルL2 、
負荷6の閉回路で電流が流れる。これにより図14に示
す第2のリアクトルL2 の蓄積エネルギーの放出も行わ
れる。次に、再び第3のトランジスタがオンになった時
に、第4のダイオードD4 がストレージタイムのために
直ちにオフにならない。このため、第3のトランジスタ
Q3 と第4のダイオードD4 とによる短絡回路が形成さ
れ、大きな電力損失が生じるばかりでなく、第3及び第
4のトランジスタQ3 、Q4 が損傷する恐れもある。
FIG. 14 shows the extracted third and fourth transistors Q3 and Q4 of FIG. In the case where the third and fourth transistors Q3 and Q4 are turned on and off at a high frequency in the second mode, the third transistor Q3 and the second reactor L2 are turned on while the third transistor Q3 is on.
The current flows in the circuit. Next, the third transistor Q3
Is turned off, the power supply 1, the first reactor L1, the first
, A capacitor C, a built-in diode D4 of a fourth transistor Q4, a second reactor L2,
Current flows in the closed circuit of the load 6. Thus, the energy stored in the second reactor L2 shown in FIG. 14 is also released. Then, when the third transistor is turned on again, the fourth diode D4 does not turn off immediately due to the storage time. As a result, a short circuit is formed by the third transistor Q3 and the fourth diode D4, causing not only a large power loss but also a possibility that the third and fourth transistors Q3 and Q4 may be damaged.

【0030】図13及び図15は上述の問題を解決する
ことができる回路である。図13及び図15において第
3のトランジスタQ3 がオンの期間には第3のトランジ
スタQ3 と第の付加リアクトルL2と第2のリアク
トルL2 とを通って電流が流れる。次に、第3のトラン
ジスタQ3 がオフになると、第の付加リアクトルL2
及び出力ラインの第2のリアクトルL2 に蓄積された
エネルギーは第4のトランジスタQ4 と第4の高速ダイ
オードD4aとの両方を通って放出される。更に詳細に
は、第2のモードにおいて、電源1、第1のリアクトル
L1 、第1のトランジスタQ1 、コンデンサC、第4の
トランジスタQ4 及び第4の高速ダイオードD4a、第3
及び第4の付加リアクトルL21、L22、第2のリアクト
ルL2 及び負荷6の回路で流れる。に、第3のトラン
ジスタQ3 がオンになった時に第3のトランジスタQ3
と第4のトランジスタQ4 の内蔵ダイオードD4とによる
短絡回路が形成されない。なお、第3のトランジスタQ
3 がオン期間と第4の高速ダイオードD4aのオン期間と
の僅かな重なり合いが生じたとしても、これが短時間で
あれば電力損失が小さく且つ第3のトランジスタQ3 又
は高速ダイオードD4aが破壊することはない。なお、第
4の付加リアクトルL22の電圧降下を第4のトランジス
タQ4 の内蔵ダイオードD4 の順方向電圧よりも大きく
設定し、内蔵ダイオードD4 を逆バイアスしてここを通
って電流が流れないようにすることもできる。
FIGS. 13 and 15 show circuits that can solve the above-mentioned problem. 13 and 15 to the third transistor Q3 is ON period of the current flows through the third transistor Q3 and the third additional reactor L2 1 and the second reactor L2. Next, when the third transistor Q3 is turned off, the third additional reactor L2
The energy stored in 1 and the second reactor L2 of the output line is released through both the fourth transistor Q4 and the fourth fast diode D4a. More specifically, in the second mode, the power supply 1, the first reactor L1, the first transistor Q1, the capacitor C, the fourth transistor Q4, the fourth high-speed diode D4a, the third
And the fourth additional reactors L21 and L22, the second reactor L2, and the load 6. To the next, the third transistor when the third transistor Q3 is turned on Q3
And the built-in diode D4 of the fourth transistor Q4 does not form a short circuit. Note that the third transistor Q
Even if there is a slight overlap between the on-period 3 and the on-period of the fourth high-speed diode D4a, if this is a short time, the power loss is small and the third transistor Q3 or the high-speed diode D4a is not damaged. Absent. The voltage drop of the fourth additional reactor L22 is set to be larger than the forward voltage of the built-in diode D4 of the fourth transistor Q4, and the built-in diode D4 is reverse-biased so that no current flows therethrough. You can also.

【0031】[0031]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 第1〜第6のトランジスタQ1 〜Q6 の代りに
IGBT(インシュレーテット・ゲート・バイポーラ・
トランジスタ)から成る半導体スイッチを使用すること
ができる。また、Q1 〜Q6 をバイポーラトランジスタ
とダイオードの逆並列回路とすることができる。 (2) 第1及び第2のトランジスタQ1 、Q2 のオン
期間の相互間、第3及び第4のトランジスタQ3 、Q4
のオン期間、第5及び第6のトランジスタQ5、Q6 の
オン期間の相互間にデットタイム(休止期間)を設けて
ストレージによる短絡を防止してもよい。 (3) 第1及び第2のモードのみ、又は第2及び第3
のモードのみ又は第1及び第3のモードのみが得られる
ように構成することもできる。 (4) 図13において、リアクトルL11とL12、リア
クトルL21、L22、リアクトルL31、L32とをそれぞれ
電磁結合し、一方のリアクトルの蓄積エネルギーを他方
のリアクトルに放出してもよい。また、L1 、L11、L
12の相互電磁結合、L2 、L21、L22の相互電磁結合、
L3 、L31、L32の相互電磁結合も可能である。 (5) 図13において、リアクトルL1 、L2 、L3
のいずれか1つ又は2つ又は全部を省くことができる。 (6) 入力電圧と同一の出力電圧を得る第1のモ−ド
と入力電圧よりも低い電圧を得る第2のモ−ドとの2種
類のみを得る場合には、請求項1示すように第1及び第
3のリアクトルL1 、L3 を省いて第2のリアクトルL
2 のみとすること、又は請求項2に示すように第2のリ
アクトルL2 を省いて第1及び第3のリアクトルL1 、
L3 のみとすることができる。また、入力電圧と同一の
出力電圧を得る第1のモ−ドと入力電圧よりも高い出力
電圧を得る第2のモ−ドの2種類のみを得る場合には、
請求項3に示すように第2及び第3のリアクトルL2 、
L3 を省いて第1のリアクトルL1 のみとすること、又
は請求項4に示すように第1のリアクトルL1 を省いて
第2及び第3のリアクトルL2 、L3 のみとすることが
できる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) An IGBT (insulated gate bipolar transistor) is used instead of the first to sixth transistors Q1 to Q6.
Transistor) can be used. Further, Q1 to Q6 can be an anti-parallel circuit of a bipolar transistor and a diode. (2) Between the ON periods of the first and second transistors Q1, Q2, the third and fourth transistors Q3, Q4
May be provided with a dead time (pause period) between the ON periods of the fifth and sixth transistors Q5 and Q6 to prevent short circuit due to storage. (3) Only the first and second modes, or the second and third modes
, Or only the first and third modes can be obtained. (4) In FIG. 13, the reactors L11 and L12, the reactors L21 and L22, and the reactors L31 and L32 may be respectively electromagnetically coupled, and the energy stored in one reactor may be released to the other reactor. L1, L11, L
12 mutual electromagnetic coupling, L2, L21, L22 mutual electromagnetic coupling,
Mutual electromagnetic coupling of L3, L31 and L32 is also possible. (5) In FIG. 13, the reactors L1, L2, L3
, One or two or all of them can be omitted. (6) In the case where only two types of modes, that is, a first mode for obtaining the same output voltage as the input voltage and a second mode for obtaining a voltage lower than the input voltage, are obtained, The first and third reactors L1 and L3 are omitted and the second reactor L
2, or the first and third reactors L1 and L2, omitting the second reactor L2.
L3 only. Further, when only two types of modes, ie, a first mode for obtaining the same output voltage as the input voltage and a second mode for obtaining the output voltage higher than the input voltage, are obtained,
As shown in claim 3, the second and third reactors L2,
It is possible to omit L3 and use only the first reactor L1, or to omit the first reactor L1 and use only the second and third reactors L2 and L3.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の電力変換装置を示す回路図である。FIG. 1 is a circuit diagram showing a conventional power converter.

【図2】本発明の第1の実施例の電力変換装置を示す回
路図である。
FIG. 2 is a circuit diagram showing a power converter according to a first embodiment of the present invention.

【図3】図2の制御回路を示すブロック図である。FIG. 3 is a block diagram illustrating a control circuit of FIG. 2;

【図4】図3の50Hz方形波パルス形成回路を示すブ
ロック図である。
FIG. 4 is a block diagram showing a 50 Hz square wave pulse forming circuit of FIG. 3;

【図5】図3のQ1 用PWMパルス形成回路を示すブロ
ック図である。
FIG. 5 is a block diagram showing a PWM pulse forming circuit for Q1 in FIG. 3;

【図6】図3のQ3 用PWMパルス形成回路を示すブロ
ック図である。
FIG. 6 is a block diagram showing a PWM pulse forming circuit for Q3 in FIG. 3;

【図7】図3のQ5 用PWMパルス形成回路を示すブロ
ック図である。
FIG. 7 is a block diagram showing a PWM pulse forming circuit for Q5 in FIG. 3;

【図8】図5の各部の状態を示す波形図である。FIG. 8 is a waveform chart showing a state of each unit in FIG. 5;

【図9】図6の各部の状態を示す波形図である。FIG. 9 is a waveform diagram showing a state of each unit in FIG. 6;

【図10】第1のモードにおける図2の各部の状態を示
す波形図である。
FIG. 10 is a waveform chart showing a state of each unit in FIG. 2 in a first mode.

【図11】第2のモードにおける図2の各部の状態を示
す波形図である。
FIG. 11 is a waveform chart showing a state of each unit in FIG. 2 in a second mode.

【図12】第3のモードにおける各部の状態を示す波形
図である。
FIG. 12 is a waveform chart showing a state of each unit in a third mode.

【図13】第2の実施例の電力変換装置を示す回路図で
ある。
FIG. 13 is a circuit diagram showing a power converter according to a second embodiment.

【図14】図2の一部を示す図である。FIG. 14 is a diagram showing a part of FIG. 2;

【図15】図13の一部を示す図である。FIG. 15 is a diagram showing a part of FIG. 13;

【符号の説明】[Explanation of symbols]

Q1 〜Q6 トランジスタ C コンデンサ L1 リアクト Q1 to Q6 Transistor C Capacitor L1 Reactor

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電源の一端が接続される交流電源端
子と、負荷の一端が接続される交流出力端子と 、 前記交流電源の他端が接続され且つ前記負荷の他端が接
続され共通端子と、 第1及び第2のスイッチが直列に接続され且つ前記第1
及び第2のスイッチの中点が前記交流電源端子に接続さ
れている第1の直列回路と、 第3及び第4のスイッチが直列に接続された回路であり
且つ前記第1の直列回路に対して並列に接続された第2
の直列回路と、 第5及び第6のスイッチが直列に接続された回路であり
且つ前記第1及び第2の直列回路に対して並列に接続さ
且つ前記第5及び第6のスイッチの中点が前記共通端子
に接続されている第3の直列回路と、 前記第1、第2及び第3の直列回路に対して並列に接続
されたコンデンサと、 前記第3及び第4のスイッチの中点と前記交流出力端子
との間に接続されたリクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
記交流出力端子と前記共通端子との間に得る時には、前
記第1及び第3のスイッチを前記交流電源の電圧と同一
の周期で同時にオン・オフ制御し且つ前記第2及び第4
のスイッチを前記第1及び第3のスイッチと逆位相でオ
ン・オフ制御し、前記交流電源の電圧よりも低い交流出
力電圧を前記交流出力端子と前記共通端子との間に得る
時には、前記第1のスイッチを前記交流電源の電圧と同
一の周期でオン・オフ制御し且つ前記第2のスイッチを
前記第1のスイッチと逆位相でオン・オフ制御し且つ前
記第3のスイッチを前記交流電源の電圧の周波数よりも
高い繰返し周波数でオン・オフ制御し且つ前記第4のス
イッチを前記第3のスイッチと逆位相でオン・オフ制御
し且つ前記第5のスイッチを前記交流電源の電圧の周波
数よりも高い繰返し周波数でオン・オフ制御し且つ前記
第6のスイッチを前記第5のスイッチと逆位相でオン・
オフ制御するスイッチ制御回路とを備えた電力変換装
置。
And 1. A ac power supply terminal, one end of Ru is connected in an AC power source, an AC output terminal to which one end of the load is connected, the other end of the AC power source is connected and the other end of the load contact
A common terminal that will be continued, the first and second switches are connected in series and the first
And the middle point of the second switch is connected to the AC power supply terminal.
A first series circuit, and a second series circuit in which third and fourth switches are connected in series, and a second series circuit is connected in parallel to the first series circuit.
And a fifth and sixth switch connected in series and connected in parallel with the first and second series circuits, and a midpoint of the fifth and sixth switches. Is the common terminal
A third series circuit connected to the first, a capacitor connected in parallel to the second and third series circuit, the AC output with a midpoint of said third and fourth switches and Li a vector which is connected between the terminal, the voltage of the AC power supply substantially identical to the AC output voltage when obtaining between the common terminal and said AC output terminal, said first and third A switch is simultaneously turned on / off at the same cycle as the voltage of the AC power supply, and the second and fourth switches are controlled.
Switch on and off controlled by the first and third switches and opposite phase, the lower the AC output voltage than the voltage of the AC power source when obtaining between the common terminal and said AC output terminal, said first 1 switch is turned on / off at the same cycle as the voltage of the AC power supply, and the second switch is turned on / off at a phase opposite to that of the first switch, and the third switch is turned on / off at the AC power supply. ON / OFF control at a repetition frequency higher than the frequency of the AC power supply, and ON / OFF control of the fourth switch in a phase opposite to that of the third switch, and sets the fifth switch at the frequency of the voltage of the AC power supply. ON / OFF control at a higher repetition frequency, and ON / OFF of the sixth switch in an opposite phase to the fifth switch.
A power conversion device comprising: a switch control circuit that performs off control.
【請求項2】 交流電源の一端が接続される交流電源端
子と、負荷の一端が接続される交流出力端子と 、 前記交流電源の他端が接続され且つ前記負荷の他端が接
続され共通端子と、 第1及び第2のスイッチが直列に接続された第1の直列
回路と、 第3及び第4のスイッチが直列に接続された回路であり
且つ前記第1の直列回路に対して並列に接続され且つ前
記第3及び第4のスイッチの中点が前記交流出力端子に
接続されている第2の直列回路と、 第5及び第6のスイッチが直列に接続された回路であり
且つ前記第1及び第2の直列回路に対して並列に接続さ
且つ前記第5及び第6のスイッチの中点が前記共通端子
に接続されている第3の直列回路と、 前記第1、第2及び第3の直列回路に対して並列に接続
されたコンデンサと、 前記流電源端子と前記第1及び第2のスイッチの中点
との間に接続された入力段リアクトルと、 前記第5及び第6のスイッチの中点と前記共通端子との
間に接続されクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
交流出力端子と前記共通端子との間に得る時には、前
記第1及び第3のスイッチを前記交流電源の電圧と同一
の周期でオン・オフ制御し且つ前記第2及び第4のスイ
ッチを前記第1及び第3のスイッチと逆位相でオン・オ
フ制御し、前記交流電源の電圧よりも低い交流出力電圧
を前記交流出力端子と前記共通端子との間に得る時に
は、前記第1のスイッチを前記交流電源の電圧と同一の
周期でオン・オフ制御し且つ前記第2のスイッチを前記
第1のスイッチと逆位相でオン・オフ制御し且つ前記第
3のスイッチを前記交流電源の電圧の周波数よりも高い
繰返し周波数でオン・オフ制御し且つ前記第4のスイッ
チを前記第3のスイッチと逆位相でオン・オフ制御し且
つ前記第5のスイッチを前記交流電源の電圧の周波数よ
りも高い繰返し周波数でオン・オフ制御し且つ前記第6
のスイッチを前記第5のスイッチと逆位相でオン・オフ
制御するスイッチ制御回路とを備えた電力変換装置。
Wherein the ac power supply terminal, one end of Ru is connected in an AC power source, an AC output terminal to which one end of the load is connected, which is connected the other end of the AC power source and the other end of the load contact
A common terminal that will be continued, the first series circuit, the third and fourth switch is a circuit connected in series and the first series circuit in which the first and second switches are connected in series connected in parallel to and before
The middle point of the third and fourth switches is connected to the AC output terminal.
A second series circuit connected, connected to and the fifth and in parallel to the fifth and sixth a circuit switch is connected in series and the first and second series circuits The middle point of the switch 6 is the common terminal
A third series circuit connected to the first, a capacitor connected in parallel to the second and third series circuit, the ac power supply terminal and said first and second switches an input stage reactor connected between the midpoint, the fifth and the re a vector which is coupled between said common terminal midpoint of the sixth switch, the alternating current power supply voltage substantially When the same AC output voltage is obtained between the AC output terminal and the common terminal, the first and third switches are turned on and off at the same cycle as the voltage of the AC power supply, and the second and third switches are controlled. the fourth switch on and off controlled by the first and third switches and opposite phase, the lower the AC output voltage than the voltage of the AC power source when obtaining between the common terminal and said AC output terminal, Set the first switch to the same voltage as the AC power supply. On / off control in one cycle and on / off control of the second switch in an opposite phase to the first switch, and operation of the third switch at a repetition frequency higher than the frequency of the voltage of the AC power supply. On / off control and on / off control of the fourth switch in a phase opposite to that of the third switch, and on / off control of the fifth switch at a repetition frequency higher than the frequency of the voltage of the AC power supply And the sixth
And a switch control circuit for performing on / off control of the switch in a phase opposite to that of the fifth switch.
【請求項3】 交流電源の一端が接続される交流電源端
子と、負荷の一端が接続される交流出力端子と 、 前記交流電源の他端が接続され且つ前記負荷の他端が接
続され共通端子と、 第1及び第2のスイッチが直列に接続され第1の直列回
路と、 第3及び第4のスイッチが直列に接続された回路であり
且つ前記第1の直列回路に対して並列に接続され且つ前
記第3及び第4のスイッチの中点が前記交流出力端子に
接続されている第2の直列回路と、 第5及び第6のスイッチが直列に接続された回路であり
且つ前記第1及び第2の直列回路に対して並列に接続さ
且つ前記第5及び第6のスイッチの中点が前記共通端子
に接続されている第3の直列回路と、 前記第1、第2及び第3の直列回路に対して並列に接続
されたコンデンサと、 前記交流電源端子と前記第1及び第2のスイッチの中点
との間に接続されたリクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
交流出力端子と前記共通端子との間に得る時には、前
記第1及び第3のスイッチを前記交流電源の電圧と同一
の周期で同時にオン・オフ制御し且つ前記第2及び第4
のスイッチを前記第1及び第3のスイッチと逆位相でオ
ン・オフ制御し、前記交流電源の電圧よりも高い交流出
力電圧を前記交流出力端子と前記共通端子との間に得る
時には、前記第1のスイッチを前記交流電源の電圧の周
波数よりも高い繰返し周波数でオン・オフ制御し且つ前
記第2のスイッチを前記第1のスイッチと逆位相でオン
・オフ制御し且つ前記第3のスイッチを前記交流電源の
電圧と同一の周期でオン・オフ制御し且つ前記第4のス
イッチを前記第3のスイッチと逆位相でオン・オフ制御
し且つ前記第5のスイッチを前記交流電源の電圧の周波
数よりも高い繰返し周波数でオン・オフ制御し且つ前記
第6のスイッチを前記第5のスイッチと逆位相でオン・
オフ制御するスイッチ制御回路とを備えた電力変換装
置。
3. A ac power supply terminal, one end of Ru is connected in an AC power source, an AC output terminal to which one end of the load is connected, the other end of the AC power source is connected and the other end of the load contact
A common terminal that will be continued, and the first series circuit the first and second switches are connected in series, the third and fourth switches are circuits connected in series and the first series circuit and before being connected in parallel for
The middle point of the third and fourth switches is connected to the AC output terminal.
A second series circuit connected, connected to and the fifth and in parallel to the fifth and sixth a circuit switch is connected in series and the first and second series circuits The middle point of the switch 6 is the common terminal
A third series circuit connected to the first, second, and third series circuits; a capacitor connected in parallel to the first, second, and third series circuits; and an AC power supply terminal and the first and second switches. and Li a vector which is coupled between the point, the voltage of the AC power supply substantially identical to the AC output voltage when obtaining between the common terminal and said AC output terminal, said first and third A switch is simultaneously turned on / off at the same cycle as the voltage of the AC power supply and the second and fourth switches are controlled.
Switch on and off controlled by the first and third switches and opposite phase, the high AC output voltage than the voltage of the AC power source when obtaining between the common terminal and said AC output terminal, said first The first switch is turned on / off at a repetition frequency higher than the frequency of the voltage of the AC power supply, the second switch is turned on / off at an opposite phase to the first switch, and the third switch is turned on / off. On / off control at the same cycle as the voltage of the AC power supply, on / off control of the fourth switch in a phase opposite to that of the third switch, and control of the fifth switch at the frequency of the voltage of the AC power supply. ON / OFF control at a higher repetition frequency, and ON / OFF of the sixth switch in an opposite phase to the fifth switch.
A power conversion device comprising: a switch control circuit that performs off control.
【請求項4】 交流電源の一端が接続される交流電源端
子と、負荷の一端が接続される交流出力端子と 、 前記交流電源の他端が接続され且つ前記負荷の他端が接
続され共通端子と、 第1及び第2のスイッチが直列に接続され且つ前記第1
及び第2のスイッチの中 点が前記交流電源端子に接続さ
れている第1の直列回路と、 第3及び第4のスイッチが直列に接続された回路であり
且つ前記第1の直列回路に対して並列に接続された第2
の直列回路と、 第5及び第6のスイッチが直列に接続された回路であり
且つ前記第1及び第2の直列回路に対して並列に接続さ
れた第3の直列回路と、 前記第1、第2及び第3の直列回路に対して並列に接続
されたコンデンサと、 前記第3及び第4のスイッチの中点と前記交流出力端子
との間に接続された出力段リアクトルと、 前記第5及び第6のスイッチの中点と前記共通端子との
間に接続されクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
記交流出力端子と前記共通端子との間に得る時には、前
記第1及び第3のスイッチを前記交流電源の電圧と同一
の周期でオン・オフ制御し且つ前記第2及び第4のスイ
ッチを前記第1及び第3のスイッチと逆位相でオン・オ
フ制御、前記交流電源の電圧よりも高い交流出力電圧
を前記交流出力端子と前記共通端子との間に得る時に
は、前記第1のスイッチを前記交流電源の電圧の周波数
より高い繰返し周波数でオン・オフ制御し且つ前記第2
のスイッチを前記第1のスイッチと逆位相でオン・オフ
制御し且つ前記第3のスイッチを前記交流電源の電圧と
同一の周期でオン・オフ制御し且つ前記第4のスイッチ
を前記第3のスイッチと逆位相でオン・オフ制御し且つ
前記第5のスイッチを前記交流電源の電圧の周波数より
も高い繰返し周波数でオン・オフ制御し且つ前記第6の
スイッチを前記第5のスイッチと逆位相でオン・オフ制
御するスイッチ制御回路とを備えた電力変換装置。
4. A ac power supply terminal, one end of Ru is connected in an AC power source, an AC output terminal to which one end of the load is connected, the other end of the AC power source is connected and the other end of the load contact
A common terminal that will be continued, the first and second switches are connected in series and the first
And is connected to the middle point the alternating current power supply terminal of the second switch
A first series circuit, and a second series circuit in which third and fourth switches are connected in series, and a second series circuit is connected in parallel to the first series circuit.
A third series circuit which is a circuit in which fifth and sixth switches are connected in series and which is connected in parallel to the first and second series circuits; a capacitor connected in parallel to the second and third series circuit, and an output stage reactor connected between the midpoint of the third and fourth switch and the AC output terminal, the fifth between and the midpoint of the sixth switch and re a vector which is coupled between said common terminal, a voltage substantially identical to the AC output voltage of the AC power supply and the AC output terminal and the common terminal In this case, the first and third switches are turned on and off in the same cycle as the voltage of the AC power supply, and the second and fourth switches are set in opposite phases to the first and third switches. and on-off control, higher exchange than a voltage of the AC power source When obtaining an output voltage between said common terminal and said AC output terminal, the first switch-on at a higher repetition frequency than the frequency of the voltage of the AC power source off controlled and the second
Switch is turned on / off in a phase opposite to that of the first switch, and the third switch is turned on / off at the same cycle as the voltage of the AC power supply, and the fourth switch is turned on / off with the third switch. On / off control in phase opposite to that of the switch, and on / off control of the fifth switch at a repetition frequency higher than the frequency of the voltage of the AC power supply, and setting the sixth switch in antiphase with the fifth switch. And a switch control circuit that performs on / off control with the power converter.
【請求項5】 交流電源の一端が接続される交流電源端
子と、負荷の一端が接続される交流出力端子と 、 前記交流電源の他端が接続され且つ前記負荷の他端が接
続され共通端子と、 第1及び第2のスイッチが直列に接続された第1の直列
回路と、 第3及び第4のスイッチが直列に接続された回路であり
且つ前記第1の直列回路に対して並列に接続された第2
の直列回路と、 第5及び第6のスイッチが直列に接続された回路であり
且つ前記第1及び第2の直列回路に対して並列に接続さ
れた第3の直列回路と、 前記第1、第2及び第3の直列回路に対して並列に接続
されたコンデンサと、 前記交流電源端子と前記第1及び第2のスイッチの中点
との間に接続された第1のリアクトルと、 前記第3及び第4のスイッチの中点と前記交流電源端子
との間に接続された第2のリアクトルと、 前記第5及び第6のスイッチの中点と前記共通端子との
間に接続された第3のリアクトルと、 前記交流電源の電圧と実質的に同一の交流出力電圧を前
交流出力端子と前記共通端子との間に得る時には、前
記第1及び第3のスイッチを前記交流電源の電圧と同一
の周期でオン・オフ制御し且つ前記第2及び第4のスイ
ッチを前記第1及び第3のスイッチと逆位相でオン・オ
フ制御、前記交流電源の電圧よりも低い交流出力電圧
を前記交流出力端子と前記共通端子との間に得る時に
は、前記第1のスイッチを前記交流電源の電圧と同一の
周期でオン・オフ制御し且つ前記第2のスイッチを前記
第1のスイッチと逆位相でオン・オフ制御し且つ前記第
3のスイッチを前記交流電源の電圧の周波数よりも高い
繰返し周波数でオン・オフ制御し且つ前記第4のスイッ
チを前記第3のスイッチと逆位相でオン・オフ制御し且
つ前記第5のスイッチ前記交流電源の電圧の周波数よ
りも高い繰返し周波数でオン・オフ制御し且つ前記第6
のスイッチを前記第5のスイッチと逆位相でオン・オフ
制御し、前記交流電源の電圧よりも高い交流出力電圧を
前記交流出力端子と前記共通端子との間に得る時には、
前記第1のスイッチを前記交流電源の電圧の周波数より
も高い繰返し周波数でオン・オフ制御し且つ前記第2の
スイッチを前記第1のスイッチと逆位相でオン・オフ制
御し且つ前記第3のスイッチを前記交流電源の電圧と同
一周期でオン・オフ制御し且つ前記第4のスイッチを前
記第3のスイッチと逆位相でオン・オフ制御し且つ前記
第5のスイッチ前記交流電源の電圧の周波数よりも高
い繰返し周波数でオン・オフ制御し且つ前記第6のスイ
ッチを前記第5のスイッチと逆位相でオン・オフ制御す
るスイッチ制御回路とを備えた電力変換装置。
5. A ac power supply terminal, one end of Ru is connected in an AC power source, an AC output terminal to which one end of the load is connected, the other end of the AC power source is connected and the other end of the load contact
A common terminal that will be continued, the first series circuit, the third and fourth switch is a circuit connected in series and the first series circuit in which the first and second switches are connected in series The second connected in parallel to
A third series circuit which is a circuit in which fifth and sixth switches are connected in series and which is connected in parallel to the first and second series circuits; A capacitor connected in parallel to the second and third series circuits; a first reactor connected between the AC power supply terminal and a midpoint of the first and second switches; a 3 and a second reactor that is connected between the midpoint and the front Ki交 flow power supply terminal of the fourth switch, connected between the midpoint and the common terminal of the fifth and sixth switch And a third reactor, and when obtaining an AC output voltage substantially equal to the voltage of the AC power supply between the AC output terminal and the common terminal, setting the first and third switches to the AC power supply. ON / OFF control in the same cycle as the voltage of Switch on and off controlled by the first and third switches and opposite phase, the lower the AC output voltage than the voltage of the AC power source when obtaining between the common terminal and said AC output terminal, said first Switch is turned on / off at the same cycle as the voltage of the AC power supply, and the second switch is turned on / off at a phase opposite to that of the first switch, and the third switch is turned on / off at the AC power supply. On / off control at a repetition frequency higher than the frequency of the voltage, and on / off control of the fourth switch in a phase opposite to that of the third switch, and operation of the fifth switch at a frequency lower than the frequency of the voltage of the AC power supply. On / off control at a high repetition frequency and the sixth
When the on / off control of the switch is performed in a phase opposite to that of the fifth switch to obtain an AC output voltage higher than the voltage of the AC power supply between the AC output terminal and the common terminal,
Controlling the first switch to be turned on and off at a repetition frequency higher than the frequency of the voltage of the AC power supply, and controlling the second switch to be turned on and off in a phase opposite to that of the first switch; and A switch is turned on / off in the same cycle as the voltage of the AC power supply, and the fourth switch is turned on / off in an opposite phase to the third switch, and the fifth switch is turned on and off of the voltage of the AC power supply. A power control device comprising: a switch control circuit for performing on / off control at a repetition frequency higher than the frequency and performing on / off control of the sixth switch in a phase opposite to that of the fifth switch.
【請求項6】 交流電源の一端が接続される交流電源端
子と、 負荷の一端が接続される交流出力端子と、 前記交流電源の他端が接続され且つ前記負荷の他端が接
続される共通端子と、 第1及び第2のスイッチが直列に接続された第1の直列
回路と、 第3及び第4のスイッチが直列に接続された回路であり
且つ前記第1の直列回路に対して並列に接続された第2
の直列回路と、 第5及び第6のスイッチが直列に接続された回路であり
且つ前記第1及び第2の直列回路に対して並列に接続さ
れ且つ 前記第5及び第6のスイッチの中点が前記共通
端子に接続されている第3の直列回路と、 前記第1、第2及び第3の直列回路に対して並列に接続
されたコンデンサと、前記第1及び第2のスイッチの中
点と前記交流電源端子との間に接続された第1のリアク
トルと、 前記第3及び第4のスイッチの中点と前記交流出力端子
との間に接続された第2のリアクトルと、 前記交流電源の電圧よりも低い交流出力電圧を前記交流
出力端子と前記共通端子との間に得る時には、前記第1
のスイッチを前記交流電源の電圧と同一の周期でオン・
オフ制御し且つ前記第2のスイッチを前記第1のスイッ
チと逆位相でオン・オフ制御し且つ前記第3のスイッチ
を前記交流電源の電圧の周波数よりも高い繰返し周波数
でオン・オフ制御し且つ前記第4のスイッチを前記第3
のスイッチと逆位相でオン・オフ制御し且つ前記第5の
スイッチを前記交流電源の電圧の周波数よりも高い繰返
し周波数でオン・オフ制御し且つ前記第6のスイッチを
前記第5のスイッチと逆位相でオン・オフ制御し、前記
交流電源の電圧よりも高い交流出力電圧を前記交流出力
端子と前記共通端子との間に得る時には、前記第1のス
イッチを前記交流電源の電圧の周波数よりも高い繰返し
周波数でオン・オフ制御し且つ前記第2のスイッチを前
記第1のスイッチと 逆位相でオン・オフ制御し且つ前記
第3のスイッチを前記交流電源の電圧と同一周期でオン
・オフ制御し且つ前記第4のスイッチを前記第3のスイ
ッチと逆位相でオン・オフ制御し且つ前記第5のスイッ
チを前記交流電源の電圧の周波数よりも高い繰返し周波
数でオン・オフ制御し且つ前記第6のスイッチを前記第
5のスイッチと逆位相でオン・オフ制御するスイッチ制
御回路とを備えた電力変換装置。
6. An AC power supply terminal to which one end of an AC power supply is connected.
And an AC output terminal to which one end of a load is connected, the other end of the AC power supply is connected, and the other end of the load is connected.
A first terminal connected in series with a common terminal connected to the first and second switches;
And a circuit in which the circuit and the third and fourth switches are connected in series.
And a second connected in parallel with the first series circuit.
And a circuit in which fifth and sixth switches are connected in series.
And connected in parallel to the first and second series circuits.
And the midpoint of the fifth and sixth switches is the common
A third series circuit connected to a terminal, and connected in parallel to the first, second and third series circuits
Between the first and second switches.
A first reactor connected between a point and the AC power supply terminal
, A middle point of the third and fourth switches, and the AC output terminal.
And a second reactor connected between the AC power supply and an AC output voltage lower than a voltage of the AC power supply.
When obtaining between the output terminal and the common terminal, the first
Switch on at the same cycle as the voltage of the AC power supply.
Off control and turning the second switch on the first switch.
ON / OFF control in the opposite phase to the first switch and the third switch
A repetition frequency higher than the frequency of the AC power supply voltage
And the fourth switch is turned on and off with the third switch.
On / off control in the opposite phase to the switch of
The switch is repeatedly operated at a frequency higher than the frequency of the AC power supply.
On / off control at a predetermined frequency and the sixth switch
On / off control is performed in a phase opposite to that of the fifth switch,
The AC output voltage is higher than the AC power supply voltage.
When obtaining between the terminal and the common terminal, the first switch
Switch repeatedly higher than the frequency of the AC power supply voltage
On / off control with frequency and before the second switch
The on / off control is performed in a phase opposite to that of the first switch , the on / off control of the third switch is performed in the same cycle as the voltage of the AC power supply, and the fourth switch is controlled in phase opposite to the third switch. And the fifth switch is turned on / off at a repetition frequency higher than the frequency of the voltage of the AC power supply, and the sixth switch is turned on / off in a phase opposite to that of the fifth switch. A power conversion device comprising: a switch control circuit for controlling the power conversion device.
JP28727994A 1994-10-26 1994-10-26 Power converter Expired - Lifetime JP3185846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28727994A JP3185846B2 (en) 1994-10-26 1994-10-26 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28727994A JP3185846B2 (en) 1994-10-26 1994-10-26 Power converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001049042A Division JP3384458B2 (en) 2001-02-23 2001-02-23 Power converter

Publications (2)

Publication Number Publication Date
JPH08126352A JPH08126352A (en) 1996-05-17
JP3185846B2 true JP3185846B2 (en) 2001-07-11

Family

ID=17715350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28727994A Expired - Lifetime JP3185846B2 (en) 1994-10-26 1994-10-26 Power converter

Country Status (1)

Country Link
JP (1) JP3185846B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025540A (en) * 2004-07-08 2006-01-26 Fuji Electric Systems Co Ltd Power converter
WO2016067034A1 (en) * 2014-10-31 2016-05-06 Isis Innovation Limited Inverter with square wave output and dual power supply network

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819576B2 (en) 1999-08-13 2004-11-16 Powerware Corporation Power conversion apparatus and methods using balancer circuits
US6160722A (en) * 1999-08-13 2000-12-12 Powerware Corporation Uninterruptible power supplies with dual-sourcing capability and methods of operation thereof
TW513850B (en) 2000-04-03 2002-12-11 Shan Ken Oenki Kabushiki Kaish Electric power converting apparatus
US8089262B2 (en) * 2008-07-03 2012-01-03 Radioshack Corporation Compact and lightweight power converter for high power comsumption loads
CN102005938B (en) * 2010-08-25 2013-01-30 力博特公司 Control method of bridge arm in UPS (uninterruptible power supply) in case of zero-crossing operation
US9584034B2 (en) * 2014-09-08 2017-02-28 Infineon Technologies Austria Ag Power converter circuit and method with asymmetrical half bridge
US9762134B2 (en) 2014-09-08 2017-09-12 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
US9929662B2 (en) 2014-09-08 2018-03-27 Infineon Technologies Austria Ag Alternating average power in a multi-cell power converter
US9837921B2 (en) 2014-09-08 2017-12-05 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
CN106891736B (en) 2015-12-18 2019-06-21 比亚迪股份有限公司 The control method of electric car and its onboard charger and onboard charger
US9787211B1 (en) * 2016-10-07 2017-10-10 TSi Power Corp. Power converter for AC mains
CN111342677A (en) * 2018-12-18 2020-06-26 协欣电子工业股份有限公司 Power converter
EP3683943B1 (en) * 2019-01-17 2021-03-24 Cotek Electronic Ind. Co., Ltd. Power converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006025540A (en) * 2004-07-08 2006-01-26 Fuji Electric Systems Co Ltd Power converter
JP4556516B2 (en) * 2004-07-08 2010-10-06 富士電機システムズ株式会社 Power converter
WO2016067034A1 (en) * 2014-10-31 2016-05-06 Isis Innovation Limited Inverter with square wave output and dual power supply network

Also Published As

Publication number Publication date
JPH08126352A (en) 1996-05-17

Similar Documents

Publication Publication Date Title
JP3185846B2 (en) Power converter
EP0903841B1 (en) Ac/ac converter
RU2584240C9 (en) Five-level rectifier
US6310787B2 (en) Multiway power converter
US4479175A (en) Phase modulated switchmode power amplifier and waveform generator
US8963372B2 (en) Inverter and power converter having inverter mounted therein
CA1102869A (en) Power circuit for variable frequency, variable magnitude power conditioning system
JP4274023B2 (en) PWM cycloconverter control method and control apparatus
JPH02501704A (en) DC/DC power converter
JP3203464B2 (en) AC power converter
Velliangiri et al. Design of nine step switched capacitor multilevel inverter and its cascaded extension
JP3296425B2 (en) Power converter
RU2216094C2 (en) Resonance-tuned power converter for coil excitation
US4677539A (en) DC to three phase switched mode converters
JP2003023775A (en) Power converter
Nicolás-Apruzzese et al. Design issues of the multilevel active-clamped converter
JP4101544B2 (en) Inverter circuit and photovoltaic device
JP2001258270A (en) Power converter
JP3180522B2 (en) DC power supply
JPH01231661A (en) Switching power supply
JPH0777515B2 (en) Single-phase to three-phase conversion circuit
JPH0690567A (en) Energy-combined high output inverter
Elahi et al. A new double boost single DC source single-phase multilevel inverter
JP3104736B2 (en) Bridge type inverter device
JP3116714B2 (en) Control method of three-level inverter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term