JP3176638B2 - エラー検出用情報付加装置 - Google Patents

エラー検出用情報付加装置

Info

Publication number
JP3176638B2
JP3176638B2 JP54145198A JP54145198A JP3176638B2 JP 3176638 B2 JP3176638 B2 JP 3176638B2 JP 54145198 A JP54145198 A JP 54145198A JP 54145198 A JP54145198 A JP 54145198A JP 3176638 B2 JP3176638 B2 JP 3176638B2
Authority
JP
Japan
Prior art keywords
data
unit
header information
error detection
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54145198A
Other languages
English (en)
Inventor
俊則 前田
英績 秋山
寛之 藪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of JP3176638B2 publication Critical patent/JP3176638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、記録媒体への記録システム又は通信システ
ムにおいて、記録又は通信するデータにエラー検出用の
情報を付加するエラー検出用情報付加装置に関する。
背景技術 近年、各種情報をディジタルデータ化して大量に記録
又は通信する技術が発達してきており、これとともにデ
ータの信頼性を高める技術が急速に進展してきている。
データの信頼性を向上させる技術として、データにエ
ラー訂正用のコードを付加する技術が知られている。
この技術は、データが通信路を介して正しく伝達され
ない場合、例えば光ディスク等の媒体上の小さな傷、汚
れやちり等によりデータの読み取りエラーが発生する場
合や、通信においてマルチパスフェージングによるデー
タデータの受信エラーが発生する場合等に対応すべく、
記憶媒体にデータを記録するとき又はデータを送信する
ときには、予めデータにエラー訂正用のコードを付加
し、記録媒体からデータを読み取る装置又はデータ受信
装置においては、このエラー訂正用のコードを利用して
誤りのあるデータを正しいデータに訂正する技術であ
る。
また、上述のエラー訂正用のコードのエラー訂正能力
を越えたエラーが発生した場合に対応すべく、誤訂正に
よるエラーが生じたか否かの検出を可能とするために、
データの記録側又は送信側において、データにさらにエ
ラー検出用のコードを付加する技術がある。
以下、第１図〜第５図を用いて、従来のデータへのエ
ラー検出用のコードの付加技術等について、従来の光デ
ィスク記録システムにおけるデータの記録のための一連
の処理を例にして説明する。
第１図は、従来の光ディスク記録システム9000の構成
図である。
光ディスク記録システム9000は、外部ホスト装置9900
から転送されるデータを受け取り、当該データに、ヘッ
ダ、エラー検出用コード、エラー訂正用コードを付加し
変調等を施してDVDに書き込む装置であり、バス9001
と、マイクロコンピュータ9010と、DMAコントローラ902
0と、入力インタフェース部9030と、スクランブル部904
0と、EDC発生部9050と、バッファインタフェース部9060
と、バッファメモリ9061と、ECCジェネレータ9070と、
変調部9080と、光ディスク記録部9090とを備える。
なお、DVDは光ディスクであり、以下、DVDを光ディス
クともいう。また、光ディスクに記録するために外部ホ
スト装置9900から転送されてくるデータを後述のデータ
部に相当する量だけまとめて原始データともいう。従っ
て、外部ホスト装置9900からは複数の原始データが転送
されることもある。
ここで、ヘッダ等の光ディスクに記録する情報の構成
について説明する。
第２図は、データセクタのレイアウトを示す図であ
り、第３図は、ECCブロックのレイアウトを示す図であ
る。
ここで、データセクタは、DVDについて規格化されて
いるデータの単位であり、ECC（Error Correcting Cod
e）ブロックは、エラー訂正用コードを付加するための
データの単位である。
第２図に示すように、データセクタはヘッダ部とデー
タ部とエラー検出用コード（Error Detecting Code:ED
C）とで構成され、第３図に示すように、ECCブロックは
16個のデータセクタと、内パリティ訂正コード及び外パ
リティ訂正コードであるエラー訂正用コードとで構成さ
れる。このエラー訂正用コードはリードソロモン符号に
よる積符号である。
ヘッダ部は、IDコードと、IDコードについてのエラー
訂正用コード（IEC）と、リザーブ領域とからなる。こ
のIDコードは、データセクタのアドレス情報等である。
また、データ部は、原始データに後述のスクランブル
が施された2048バイトのデータからなる。
以下、光ディスク記録システム9000の各部について説
明する（第１図参照）。
マイクロコンピュータ9010は、実行するプログラムを
格納したROMを有し、外部ホスト装置9900からのデータ
転送通知を受け付けて光ディスク記録システム9000の全
体の動作を制御するものであり、原始データに付加する
ヘッダを作成してバッファメモリ9061に書き込む機能を
も有する。
DMAコントローラ9020は、マイクロコンピュータ9010
から転送元・転送先のアドレス設定及び転送データ数を
与えられることにより、バッファメモリ9061と他の各部
との間のデータ転送をハードウェア的に実行するもので
ある。
入力インタフェース部9030は、外部ホスト装置9900と
光ディスク記録システム9000とを例えばSCSIインタフェ
ース等により接続する部分であり、外部ホスト装置9900
からのデータ転送通知をマイクロコンピュータ9010に通
知する機能を有する。また、入力インタフェース部9030
は、原始データを構成するデータを一定量蓄積するため
のFIFOバッファ9031を有し、外部ホスト装置9900から転
送される原始データを受け取る機能を実現するものであ
る。
スクランブル部9040は、原始データにスクランブルを
施すものである。
ここで、スクランブルとは、光ディスクに記録するデ
ータ系列を擬似的にランダム化することであり、“1"と
“0"のデータの生起確率を同じにして、振幅変化点の情
報が少なくなることを防止する目的でなす処理である。
この処理により、データ系列を光ディスクから読み取る
再生側において、データ系列自体からタイミング成分を
抽出することができず再生できないという事態を防ぐこ
とができる。なお、データの送受信システムにおいて
は、送信側が送信するデータ系列にスクランブルを施す
ことにより、受信側が受信不能となることを防ぐ。
EDC発生部9050は、原始データに対応するエラー検出
用コードを発生させるものである。
ECCジェネレータ9070は、データに対してエラー訂正
用コードを生成するものである（第３図参照）。
変調部9080は、データにディジタル変調をかけるもの
であり、光ディスク記録部9090は、レーザ光源により光
ディスクにレーザ光を照射することによりデータを記録
するものである。
また、バッファメモリ9061は、ヘッダ、原始データ、
エラー検出用コード、エラー訂正コードを格納するため
のRAMであり、バッファインタフェース部9060は、バッ
ファメモリ9061へのデータの読み書きの制御を行うもの
である。
以下、第４図、第５図を用いて従来の光ディスク記録
システムの動作について説明する。
第４図は、従来の光ディスク記録システム9000の動作
を示すフローチャートである。
第５図は、従来の光ディスク記録システム9000におい
てバッファメモリ9061にエラー検出用コードが格納され
るまでのデータの流れを示す図である。
なお、同図は、１データセクタ分のデータについての
流れを示している。
光ディスク記録システム9000は、入力インタフェース
部9030内のFIFOバッファ9031により外部ホスト装置9900
から送られてくる原始データを受け取るが（第５図中
）、マイクロコンピュータ9010によるアドレス設定等
を受けてDMAコントローラ9020は、FIFOバッファ9031か
らバッファメモリ9061への前記原始データの転送を行う
（ステップS9101、第５図中）。これによりバッファ
メモリ9061内にデータ部に相当するデータが格納される
ことになる。
データ部のデータをバッファメモリ9061に格納した
後、マイクロコンピュータ9010は、ヘッダ部を作成し
（図２参照）、ヘッダ部をバッファメモリ9061に書き込
む（ステップS9102、第５図中）。これによりバッフ
ァメモリ9061内にヘッダ部が格納されることになる。
ヘッダ部をバッファメモリ9061に格納した後、マイク
ロコンピュータ9010がDMAコントローラ9020にアドレス
等を設定することにより、DMAコントローラ9020は、デ
ータ部をバッファメモリ9061からEDC発生部9050に転送
し（第５図中）、これを受けてEDC発生部9050は当該
データ部に基づいてエラー検出用コードを生成し、この
後DMAコントローラ9020は、EDC発生部9050からエラー検
出用コードをバッファメモリ9061に転送する（ステップ
S9103、第５図中）。
バッファメモリ9061にエラー検出用コードが格納され
た後には、スクランブル部9040がバッファメモリ9061中
のデータ部へのスクランブルを施し（ステップS910
4）、ヘッダ部とデータ部とエラー検出用コードとにつ
いてECCジェネレータがエラー訂正用コードを生成して
バッファメモリ9061に書き込む（ステップS9105）。
なお、エラー訂正用コードについては、データセクタ
16個分に対して付加される（第３図参照）。即ち、ステ
ップS9101〜S9104は、データセクタ毎に行う必要があ
り、ステップS9105はデータセクタ16個毎に行う必要が
ある。
以後、光ディスク記録システム9000は、バッファメモ
リ9061に格納されたデータを変調部9080に転送して変調
した後、光ディスク記録部9090で光ディスクに記録す
る。
以上のように、従来の光ディスク記録システム9000に
おいては、変調及び記録の準備として、原始データへの
エラー検出用コードその他の情報の付加等が行われる。
しかしながら、上述の従来例ではエラー検出用コード
を生成するためにエラー検出の対象となる2048バイトも
のデータ部をバッファメモリ9061から読み出してEDC発
生部9050に供給しており、バッファメモリ9061への相当
のアクセス時間を必要とする。従って、これに起因し
て、全体的な処理の遅延の問題が生じる。
発明の開示 そこで、本発明は、かかる問題点に鑑みてなされたも
のであり、本発明は、バッファメモリに格納された原始
データを読み出すことなくエラー検出用コードを生成し
て、原始データに付加するエラー検出用情報付加装置を
提供することを目的とする。
上記目的を達成するために、本発明に係るエラー検出
用情報付加装置は、データに基づきエラー検出用コード
を生成しデータに付加するエラー検出用情報付加装置で
あって、メモリと、外部のデータ供給源から供給される
原始データを受け付けるデータ受付手段と、第１入力部
と第１出力部とを有し、前記第１入力部に与えられたデ
ータに基づいて前記エラー検出用コードの生成を行い、
生成したエラー検出用コードを前記第１出力部から出力
するエラー検出用コード生成手段と、擬似的にランダム
なデータを逐次発生する疑似ランダムデータ発生部と第
２入力部と第２出力部とを有し、前記第２入力部に与え
られた前記原始データと前記疑似ランダムデータ発生部
の発生したデータとの排他的論理和演算の結果を前記第
２出力部から出力するスクランブル手段と、前記データ
受付手段と、前記第１入力部と、前記第２入力部とに接
続された第１データバスと、前記第１出力部と前記第２
出力部のいずれかを前記メモリと接続する選択手段と、
前記選択手段を制御し前記第２出力部を前記メモリと接
続させた状態にして、前記データ受付手段から前記原始
データを前記スクランブル手段を経由させて前記メモリ
へ転送し、当該転送と並行して前記データ受付手段から
前記原始データを前記エラー検出用コード生成手段の前
記第１入力部に転送して、前記メモリへの転送を終えた
時に前記選択手段を制御し前記第１出力部を前記メモリ
と接続させた状態にして前記エラー検出用コードを前記
第１出力部から前記メモリに転送するデータ転送手段と
を備えることを特徴とする。
これにより、一度バッファメモリに格納された原始デ
ータを読み出さずに、エラー検出用コードを生成するこ
とができるので、バッファメモリへのアクセス時間は減
少し、全体的なデータ処理速度が高速化する。また、バ
ッファメモリにはスクランブルを施した原始データに続
けてエラー検出用コードを高速に格納することができ
る。
また、前記エラー検出用情報付加装置はさらに、原始
データに付加するデータであるヘッダ情報を格納するた
めのヘッダ情報格納手段と、前記原始データに付加すべ
きヘッダ情報を生成して前記ヘッダ情報格納手段に書き
込むヘッダ情報生成手段とを備え、前記データ転送手段
はさらに、前記原始データの転送の前に、前記ヘッダ情
報生成手段により生成されたヘッダ情報を前記ヘッダ情
報格納手段から前記メモリと前記エラー検出用コード生
成手段との両方へ転送し、前記データ転送手段による前
記ヘッダ情報の前記メモリへの転送は、前記原始データ
を格納した前記メモリ中の位置と関連する位置への転送
であることとすることもできる。
これにより、外部のデータ供給源から転送された複数
の原始データに対して、それぞれを識別する等のための
ヘッダ情報を付加できるので、外部のデータ供給源は予
めヘッダ情報を作成して原始データとともに転送する必
要がなく負担が軽減される。また、ヘッダ情報と原始デ
ータとの１セットを対象としてエラー検出用コードを生
成する場合に、ヘッダ情報と原始データとはバッファメ
モリ格納と並行してエラー検出用コード生成手段に供給
するのでバッファメモリからのヘッダ情報等の読み出し
を必要とせず処理を高速化する。
また、前記データ転送手段は、DMAコントローラを有
し、前記DMAコントローラに、前記メモリの１つのアド
レス情報をDMA転送先の情報として設定し、前記DMAコン
トローラは、１回のDMA転送として、前記ヘッダ情報に
ついての転送と、前記原始データについての転送と、前
記エラー検出用コードについての転送とをこの順に連続
的に行い、かつ前記ヘッダ情報と前記原始データと前記
エラー検出用コードとをこの順に前記DMA転送先の情報
で示される前記メモリ中のアドレスから連続した位置に
格納するように制御を行うこととすることもできる。
これにより、ヘッダ情報と原始データとを一括して連
続的に転送するため、マイクロコンピュータ等によって
なされるDMAコントローラへのバッファメモリアドレス
設定はヘッダ情報と原始データとであわせて１回で十分
であり、当該マイクロコンピュータ等におけるバッファ
メモリのアドレスの管理負担が軽減され、また、ヘッダ
情報と原始データとがダイナミックRAMであるバッファ
メモリの連続番地に連続的に転送されるので、メモリア
クセスが高速化される。
また、前記原始データは、所定数のデータからなり、
前記データ供給源は、複数の原始データを連続的に供給
するものであり、前記ヘッダ情報は、原始データを識別
するための情報であるIDコードを含み、前記ヘッダ情報
生成手段は、数値を増分する加算部を有し、当該加算部
を用いてIDコードを順次増分することにより、原始デー
タ毎に異なるIDコードを含む前記ヘッダ情報を生成し、
前記データ転送手段は、複数の原始データそれぞれにつ
いて１回の前記DMA転送を行うこととすることもでき
る。
これにより、簡単に原始データ毎に異なるIDコードを
付加することができる。
また、前記第１データバスは前記ヘッダ情報格納手段
とも接続されており、 前記スクランブル手段は、前記第２入力部に前記ヘッ
ダ情報が与えられた場合には当該ヘッダ情報をそのまま
前記第２出力部から出力し、前記第２入力部に前記原始
データが与えられた場合には前記疑似ランダムデータ発
生部の発生したデータと排他的論理和演算をした結果を
前記第２出力部から出力するものであり、前記データ転
送手段は、前記選択手段を制御し前記第２出力部を前記
メモリと接続させた状態にして、前記データ受付手段か
ら前記ヘッダ情報及び原始データを前記スクランブル手
段を経由させて前記メモリへ転送することとしてもよ
い。
これにより、ヘッダ情報及びスクランブルを施す前の
原始データを、エラー検出用コードの生成の基礎とする
とともに原始データにはスクランブルを施すことがで
き、また原始データをバッファメモリに転送した後にエ
ラー検出用コード発生手段をバッファメモリと接続する
ので、原始データに連続してエラー検出用コードをバッ
ファメモリに転送することができる。従って、バッファ
メモリにはスクランブルを施した原始データに続けてエ
ラー検出用コードを高速に格納することができる。
また、前記疑似ランダムデータ発生部は、初期値を与
えられることにより擬似的にランダムなデータを逐次発
生するものであり、前記スクランブル手段はさらに、前
記初期値を複数格納するテーブル部を含み、前記第２入
力部に前記ヘッダ情報が与えられた場合に、当該ヘッダ
情報の一部又は全部に基づいて前記テーブル部に格納し
ている前記初期値のいずれかを前記疑似ランダムデータ
発生部に与えるテーブルROM部を有することとすること
もできる。
これにより、ヘッダ情報中の値によって疑似ランダム
データを生成するための種である初期値を特定すること
ができるので、原始データに施されたスクランブルがど
のようなものかを当該原始データに対応するヘッダ情報
を参照するのみで認識可能となる。従って、例えば、エ
ラー検出用情報付加装置が光ディスク記録システムに用
いられた場合には、光ディスク再生装置においてヘッダ
情報を参照するのみで、デスクランブルにより元の原始
データを得ることができる。
また、前記スクランブル手段はさらに、前記第２入力
部に前記ヘッダ情報が与えられた場合に、当該ヘッダ情
報の一部又は全部を直接前記初期値として前記疑似ラン
ダムデータ発生部に与えるか、前記テーブルROM部によ
り前記初期値を前記疑似ランダムデータ発生部に与える
かを選択する初期値選択部を有することとすることもで
きる。
これにより、ヘッダ情報中の値が疑似ランダムデータ
を生成するための種である初期値そのものであるような
データフォーマットと、ヘッダ情報中の値が疑似ランダ
ムデータを生成するための種である初期値を間接的に特
定するものであるようなデータフォーマットとのいずれ
かを選択的にサポートすることができる。
図面の簡単な説明 第１図は、従来の光ディスク記録システム9000の構成
図である。
第２図は、データセクタのレイアウトを示す図であ
る。
第３図は、ECCブロックのレイアウトを示す図であ
る。
第４図は、従来の光ディスク記録システム9000の動作
を示すフローチャートである。
第５図は、従来のディスク記録システム9000において
バッファメモリ9061にエラー検出用コードが格納される
までのデータの流れを示す図である。
第６図は、本発明の実施例である光ディスク記録シス
テム1000の構成図である。
第７図は、光ディスク記録システム1000においてバッ
ファメモリ1061にエラー検出用コードが格納されるまで
のデータの流れを示す図である。
第８図は、マイクロコンピュータ1010の動作を示すフ
ローチャートである。
第９図は、DMAコントローラ1020による１データセク
タ分のデータの転送制御動作を示すフローチャートであ
る。
第10図は、EDC発生部1050の内部構成を示す図であ
る。
第11図は、スクランブル部1040の内部構成を示す図で
ある。
第12図は、疑似ランダムデータ発生部1044の内部構成
を示す図である。
第13図は、スクランブル部1040の動作を示すフローチ
ャートである。
第14図は、スクランブル部における各データの状態変
化を示す図である。
第15図は、光ディスク記録フォーマットの例を示す図
である。
第16図は、光ディスク記録システム1000の変形例を示
す図である。
第17図は、スクランブル部2040の内部構成を示す図で
ある。
発明を実施するための最良の形態 ［実施例］ 以下に、本発明に係るエラー検出用情報付加装置につ
いての実施例を説明する。
＜構成＞ 第６図は、本発明の実施例である光ディスク記録シス
テム1000の構成図である。
光ディスク記録システム1000は、外部ホスト装置9900
から転送される複数の原始データを受け取り、当該デー
タに、ヘッダ、エラー検出用コード、エラー訂正用コー
ドを付加し変調等を施してDVDに書き込む装置であり、
バス1001と、マイクロコンピュータ1010と、DMAコント
ローラ1020と、入力インタフェース部1030と、付加情報
格納部1035、スクランブル部1040と、EDC発生部1050
と、バッファインタフェース部1060と、バッファメモリ
1061と、選択部1065、ECCジェネレータ1070と、変調部1
080と、光ディスク記録部1090とを備える。
ヘッダ等の光ディスクに記録する情報の構成について
は、第２図、第３図に示したものと同様である。
付加情報格納部1035は、ヘッダ部を格納するための小
容量のメモリである。
マイクロコンピュータ1010は、マイクロプロセッサ及
び実行するプログラムを格納したROMを有し、外部ホス
ト装置9900からのデータ転送通知を受け付けて光ディス
ク記録システム1000の全体の動作を制御するものであ
り、原始データに付加するヘッダ部を作成して付加情報
格納部1035に書き込む機能をも有する。
DMAコントローラ1020は、マイクロコンピュータ1010
から転送元・転送先のアドレス設定及び転送データ数を
与えられることにより、バッファメモリ1061と他の各部
との間のデータ転送をハードウェア的に実行するもので
あり、また、特に、データセクタ毎のデータ転送の開始
と終了とをスクランブル部1040、選択部1065に伝える機
能を有する。
入力インタフェース部1030は、外部ホスト装置9900と
光ディスク記録システム1000とを例えばSCSIインタフェ
ース等により接続する部分であり、外部ホスト装置9900
からのデータ転送通知をマイクロコンピュータ1010に通
知する機能を有する。また、入力インタフェース部1030
は、原始データを構成するデータを一定量蓄積するため
のFIFOバッファ1031を有し、外部ホスト装置9900から転
送される原始データを受け取る機能を実現するものであ
る。ここで、FIFOバッファ1031は、バッファメモリ1061
と比較して小さい容量のメモリである。
スクランブル部1040は、疑似ランダムデータを発生さ
せて、当該疑似ランダムデータと原始データを構成する
データとの排他的論理和をとる演算により、原始データ
にスクランブルを施すものである。なお、スクランブル
部1040の構成及び動作については、後に詳細に説明す
る。
EDC発生部1050は、原始データに対応するエラー検出
用コードを発生させるものであり、入力されたデータを
係数とする情報多項式を、所定の生成多項式で除算して
その剰余からエラー検出用コードを求めて出力する。
ECCジェネレータ1070は、データに対してエラー訂正
用コードを生成するものである（第３図参照）。なお、
第３図に示す外パリティは、16個のデータセクタそれぞ
れの一部を参照して付加するものであるため、ECCジェ
ネレータ1070が外パリティを生成するためには、16個分
のデータセクタのデータが必要となるので、エラー訂正
用コード生成前に、データセクタは、バッファメモリ10
61に格納されていなければならないのである。
変調部1080は、データにディジタル変調をかけるもの
であり、光ディスク記録部1090は、レーザ光源により光
ディスクにレーザ光を照射することによりデータを記録
するものである。
バッファメモリ1061は、ヘッダ、原始データ、エラー
検出用コード、エラー訂正コードを格納するためのダイ
ナミックRAMであり、少なくとも１つのECCブロック（第
３図参照）に相当するデータが格納できる容量を有して
いる。
バッファインタフェース部1060は、バッファメモリ10
61へのデータの読み書きの制御を行うものであり選択部
1065とバスで接続されている。
選択部1065は、スクランブル部1040の出力と、EDC発
生部1050の出力とのいずれかを選択してバッファインタ
フェース部1060に入力するものであり、DMAコントロー
ラ1020の通知によって選択を切り替える。
＜動作＞ 以下、上述の構成を備える光ディスク記録システム10
00の動作について説明する。
まず、第７図を用いて動作概要を説明する。
第７図は、光ディスク記録システム1000においてバッ
ファメモリ1061にエラー検出用コードが格納されるまで
のデータの流れを示す図である。
なお、同図は、１データセクタ分のデータについての
流れを示している。
光ディスク記録システム1000は、外部ホスト装置9900
からデータの転送する旨の通知を受けると、マイクロコ
ンピュータ1010は、ヘッダ部を作成して付加情報格納部
1035に格納する（図中）。
マイクロコンピュータ1010がヘッダ部を作成するのと
並行して、外部ホスト装置9900から入力インタフェース
部1030内のFIFOバッファ1031への原始データの転送が始
まる（図中）。
マイクロコンピュータ1010は、ヘッダ部の付加情報格
納部1035への格納の終了後、DMAコントローラ1020にア
ドレス設定等をすることにより、DMAコントローラ1020
は、付加情報格納部1035からスクランブル部1040を介し
てバッファメモリ1061にヘッダ部を転送し（図中）、
続けてDMAコントローラ1020は、FIFOバッファ1031から
バッファメモリ1061へデータ部の転送を行うと同時にED
C発生部1050にも当該データ部を供給する（図中）。
DMAコントローラはデータ部をバッファメモリ1061に
格納した後、選択部1065を切り替えてEDC発生部1050と
バッファインタフェース部1060とを接続するように制御
して、EDC発生部1050からバッファメモリ1061にエラー
検出用コードを転送する（図中）。
以下、第８図〜第11図を用いて上述した動作を詳細に
説明する。
まず、マイクロコンピュータ1010による全体的な制御
について説明する。
第８図は、マイクロコンピュータ1010の動作を示すフ
ローチャートである。
マイクロコンピュータ1010は、外部ホスト装置9900か
ら入力インタフェース部1030を介して転送するデータの
サイズやヘッダ作成の基礎となる先頭アドレスの情報を
含むデータ転送通知を受ける（ステップS1101）。
マイクロコンピュータ1010は、外部ホスト装置9900か
ら通知された情報に基づきデータセクタのアドレス情報
であるIDコードを作成し、IDコードについてのエラー訂
正用コード（IEC）とリザーブ領域に格納するデータと
を生成して、これらからなるヘッダ部（第２図参照）
を、付加情報格納部1035に格納する（ステップS110
2）。例えば、外部ホスト装置9900から転送するデータ
について先頭アドレスは100番地と通知を受けたなら
ば、マイクロコンピュータ1010は例えば最初のデータセ
クタについてのIDコードは100番地を示す値、次のデー
タセクタについてのIDコードは101番地を示す値、その
次のデータセクタについてのIDコードは102番地を示す
値を生成し、また、エラー訂正用コードは、予め定めら
れた所定の生成式に基づいてIDコードに対応して生成す
る。
付加情報格納部1035にヘッダ部を格納した後、マイク
ロコンピュータ1010は、DMAコントローラ1020に１デー
タセクタ分のヘッダ部とデータ部とをバッファメモリ10
61へ転送するための転送サイズやアドレス情報等を設定
する（ステップS1103）。
このために、マイクロコンピュータ1010は、バッファ
メモリ1061内のデータセクタを格納すべき領域のアドレ
スを管理しており、バッファメモリ1061のどのアドレス
に１データセクタ分のヘッダ部、データ部、エラー訂正
コードを転送すればよいかを認識している。これによ
り、DMAコントローラ1020は、FIFOバッファ1031と、付
加情報格納部1035と、スクランブル部1040と、バッファ
インタフェース部1060と、選択部1065を制御して、DMA
転送を開始する。
DMAコントローラ1020から１データセクタ分のデータ
転送が終了したことを通知されたマイクロコンピュータ
1010は、外部ホスト装置9900からのデータ転送通知が複
数のデータセクタ分のデータを転送する旨であったなら
ば、すべてのデータセクタに対してステップS1102〜S11
05の処理を行った後（ステップS1105）、データセクタ
に対してエラー訂正用コードを付加するためにバッファ
メモリ1061からECCジェネレータ1070へのデータ転送等
の制御処理を続ける。但し、外部ホスト装置からデータ
セクタが16個分以上転送されてくる場合には、マイクロ
コンピュータは16個ごとにエラー訂正用コードを付加す
るためのデータ転送制御を行う。
なお、１データセクタ分のデータをバッファメモリ10
61に格納した後の処理は本発明の特徴部分ではないた
め、これ以後の処理については説明を省略する。
次に、DMAコントローラ1020による１データセクタ分
のデータのバッファメモリ1061への転送制御について説
明する。
第９図は、DMAコントローラ1020による１データセク
タ分のデータの転送制御動作を示すフローチャートであ
る。
DMAコントローラ1020は、１データセクタ分のデータ
の転送指示をマイクロコンピュータ1010から受けると、
データセクタ転送開始通知をスクランブル部1040及び選
択部1065に与える（ステップS1201）。
これにより、スクランブル部1040は、データに対して
スクランブルを施す制御を開始するタイミングを計るこ
とができ、ヘッダ部にはスクランブルを施さないが、デ
ータ部にはスクランブルを施すといった制御を行うこと
になる。
また、選択部1065は、データセクタ転送開始通知を受
けることにより、スクランブル部1040とバッファインタ
フェース部1060とを接続する。
DMAコントローラ1020は、データセクタ転送開始通知
を発した後に、付加情報格納部1035からヘッダ部をスク
ランブル部1040、選択部1065経由でバッファメモリ1061
に転送するよう制御する（ステップS1202）。
即ち、DMAコントローラ1020は、所定のクロックに基
づいて付加情報格納部1035にデータをバス上に出力さ
せ、バッファインタフェース部1060にはバス上からバッ
ファメモリ1061にデータを書き込ませる。DMAコントロ
ーラ1020は、転送元・転送先にバス上へのデータの出力
とバス上からのデータの読み取りのサイクルを交互に割
り当ててデータの転送を制御する点においては、一般的
なDMAコントローラと同様である。なお、バス1001は、3
2ビットバスである。また、DMAコントローラ1020は、ス
クランブル部1040にもデータ発生指示を通知するがこれ
については後述する。
12バイトのヘッダ部の転送を終えた後に、DMAコント
ローラ1020は、FIFOバッファ1031からデータ部をスクラ
ンブル部1040、選択部1065経由でバッファメモリ1061に
転送するとともに、EDC発生部1050にも転送するよう制
御する（ステップS1203）。
即ち、DMAコントローラ1020は、FIFOバッファ1031に
データをバス上に出力させ、バッファインタフェース部
1060にはバス上からバッファメモリ1061にデータを書き
込ませ、EDC発生部1050にもバス上からデータを取り込
ませる。なお、DMAコントローラ1020は、EDC発生部1050
にバス上からデータ部を最初に取り込ませる場合にEDC
発生部1050をリセットする。また、DMAコントローラ102
0は、前述と同様にスクランブル部1040にデータ発生指
示を通知するがこれについては後述する。
2048バイトのデータ部の転送を終えた後に、DMAコン
トローラ1020は、データセクタ転送終了通知をスクラン
ブル部1040及び選択部1065に与える（ステップS120
4）。
これにより、スクランブル部1040は、データに対して
スクランブルを施すのを止めるタイミングを得る。
また、選択部1065は、データセクタ転送終了通知を受
けることにより、スクランブル部1040に替えてEDC発生
部1050とバッファインタフェース部1060とを接続する。
この選択部1065の接続の切替によって、EDC発生部105
0から４バイトのエラー検出用コードがバッファメモリ1
061に転送されることになる（ステップS1205）。
第10図は、EDC発生部1050の内部構成を示す図であ
る。
同図に示すように、EDC発生部1050は、DMAコントロー
ラ1020からリセットされるとシフトレジスタ1051をクリ
アし、データの取り込み指示を受けると、シフトレジス
タ1051をシフトすることにより入力データを取り込むも
のである。但し、EDC発生部1050は、バス幅32ビットの
バスからのデータをシリアルデータに変換してシフトレ
ジスタ1051に与え、シフトレジスタ1051からの出力をパ
ラレルデータに変換して32ビットのバス幅のバスに供給
する。
即ち、EDC発生部1050は、データ部のデータを逐次取
り込んだ結果としてエラー検出用コードを選択部1065に
より接続されたバッファインタフェース部1060までのバ
ス上に生成しているので、DMAコントローラが、2048バ
イトのデータ部の転送後に４バイト分（バス幅が32ビッ
トのバスなので１回）バッファインタフェース部1060に
バス上のデータをバッファメモリ1061に書き込ませる制
御を行うことにより、エラー検出用コードがバッファメ
モリ1061に転送される。
こうして、ヘッダ部とデータ部とエラー検出用コード
がバッファメモリ1061に格納される。
このような光ディスク記録システム1000は、バッファ
メモリからデータを読み出してEDC発生部1050に与える
ことなく、エラー検出用コードを生成するため、従来例
と比べてバッファメモリへのアクセス回数は削減でき
る。
＜スクランブル部＞ 以下、FIFOバッファ1031及び付加情報格納部1035から
バッファメモリ1061へのデータ経路中に存在するスクラ
ンブル部1040について詳細に説明する。
第11図は、スクランブル部1040の内部構成を示す図で
ある。
スクランブル部1040は、制御部1041と、テーブルROM
部1043と、疑似ランダムデータ発生部1044と、演算部10
49を有する。
ここで、制御部1041は、DMAコントローラ1020からデ
ータセクタ転送開始通知とデータセクタ転送終了通知と
データバス上のデータ発生指示とを受けて、スクランブ
ル部各部を制御するものであり、４進カウンタであるカ
ウンタ1042を有する。
第12図は、疑似ランダムデータ発生部1044の内部構成
を示す図である。
疑似ランダムデータ発生部1044は、制御部1041の制御
を受ける制御回路1046の制御下で、テーブルROM部1043
からリニアフィードバックシフトレジスタ1045に初期値
を設定し、リニアフィードバックシフトレジスタ1045を
シフトさせ、シリアルパラレル変換回路1047を制御して
演算部1049に32ビットの疑似ランダムデータを供給する
ものである。
また、テーブルROM部1043は、疑似ランダムデータ発
生部1044に与える初期値を16種類格納するものであり、
入力される値に応じて16種類の値のいずれかを初期値と
して出力するものである。なお、テーブルROM部1043へ
の入力側へは、スクランブル部1040へ入力される32ビッ
トバス中の所定の４ビットが接続されている。
演算部1049は、疑似ランダムデータ発生部1044の出力
である32ビットの疑似ランダムデータと、スクランブル
部1040の入力されている32ビットのデータとの排他的論
理和を行って出力する回路である。
以下、第13図及び第14図を用いてスクランブル部1040
の動作について説明する。
第13図は、スクランブル部1040の動作を示すフローチ
ャートである。
なお、同図のフローチャートは、逐次実行される手順
を示すものではなく、判断ブロックで示す状態が生じた
場合に各処理ブロックに示す処理がなされることを示し
ている。
制御部1041は、DMAコントローラ1020からデータセク
タ転送開始通知を受けるとカウンタ1042を０にする（S1
301）。
また、制御部1041は、DMAコントローラ1020からデー
タセクタ転送終了通知を受け付けると、疑似ランダムデ
ータ発生部1044に疑似ランダムデータを発生させること
を停止させ、演算部1049に演算結果を出力せずにスクラ
ンブル部1040の入力と出力とが同値であるようにさせる
（S1304）。
また、制御部1041は、DMAコントローラ1020からデー
タ発生指示を受けた場合は（S1305）、カウンタ1042が
３であれば、疑似ランダムデータ発生部1044に疑似ラン
ダムデータを発生させて、演算部1049に演算結果を出力
させる（S1306、S1307）。
ここで、カウンタ1042が０であれば（S1308）、制御
部1041は、疑似ランダムデータ発生部1044に初期値をテ
ーブルROM部1043から取り込ませる（S1309）。これは、
ヘッダ部の先頭に位置するIDコード（第２図参照）中の
所定の４ビットを疑似ランダムデータ発生のための初期
値としているからである。
また、カウンタ1042が３以外の場合は、カウンタを１
増加させる（S1310）。
ここで、DMAコントローラ1020からのデータ発生指示
とは、付加情報格納部1035又はFIFOバッファ1031にバス
上にデータを出力するように繰り返し指示するタイミン
グと同一である。また、制御部1041の制御によりバス上
のデータが取り込めるタイミングに、疑似ランダムデー
タによる初期値取り込み処理（S1309）は実行される。
このようにしてスクランブル部1040は、カウンタ1042
を用いることにより、入力されるデータのうちデータセ
クタにおける原始データ即ちデータ部のみについてスク
ランブルを施す。
即ち、データセクタの先頭から12バイトはヘッダ部で
あり、それ以後にデータ部が続くため、光ディスク記録
システム1000においてはバッファメモリ1061へのヘッダ
部及びデータ部のDMA転送を一括して連続的に行ってい
るが、スクランブル部1040は、データセクタ転送開始か
ら12バイトに相当する３回分をカウントすることにより
ヘッダ部を除いてデータ部のみにスクランブルを施して
いるのである。
第14図は、スクランブル部における各データの状態変
化を示す図である。
同図においてデータは32ビットずつまとめて表してお
り、スクランブル部1040に入力されるデータのヘッダ部
をH1、H2、H3、データ部をD1、D2、D3、・・・、D512で
示している。
出力するデータは、H1、H2、H3、Ｄ′１、Ｄ′２、
Ｄ′３、・・・、Ｄ′512であり、これは、カウンタが
３となった場合に入力されるデータと疑似ランダムデー
タ発生部1044の生成する疑似ランダムデータとの各ビッ
ト毎の排他的論理和が出力された結果である。
なお、原始データにスクランブル処理を施した結果に
対して、デスクランブル処理を施せば元の原始データが
得られる。ここで、デスクランブル処理は、スクランブ
ル処理の逆処理であり、上述のスクランブル部と同一の
構成により実現できる。
［変形例］ ＜光ディスク記録システムの変形例＞ 以下、光ディスク記録システム1000の変形例について
説明する。
第15図は、光ディスク記録フォーマットの例を示す図
である。
以下、光ディスク記録システム1000の扱うデータのフ
ォーマットを第15図に示すフォーマットとした場合につ
いて説明する。
この場合は、ヘッダ部3010にデータの属性を示す情報
が含まれており、エラー検出用コード（EDC3030）がヘ
ッダ部とデータ部との両方を対象として求められる点
が、上述した実施例であるDVDの場合と異なっている。
このフォーマットに対応するためには、光ディスク記
録システム1000のDMAコントローラ1020によるデータ転
送の制御を、ヘッダ部を転送する場合にもEDC発生部105
0にはデータを取り込ませるような制御に変更すればよ
く（第９図ステップS1202参照）、これによりヘッダ部
とデータ部との両方を対象としたエラー検出用コードが
バッファメモリ1061に格納されることになる。なお、こ
の場合、ヘッダ部とデータ部とをこの順にEDC発生部に
供給する必要があるため、ヘッダ部のバッファメモリへ
の転送の後に、データ部のバッファメモリへの転送を行
うこと（ステップS1202、S1203）に特に意義がある。
また、ヘッダ部3010のデータ属性3012については、外
部ホスト装置から通知（第８図ステップS1101参照）さ
れる情報中にその生成を可能とする情報が含まれるよう
にすればよく、これに基づいてマイクロコンピュータ10
10がデータ属性を生成し付加情報格納部1035に格納すれ
ばよい。
また、第16図に示すように光ディスク記録システム10
00に加算部2035を追加してもよい。第16図は、光ディス
ク記録システム1000の変形例を示す図である。
加算部2035は、DMAコントローラ1020からデータセク
タ転送開始通知を受けて付加情報格納部内に格納された
IDコードの値を一定数増分させるものである。
これにより、マイクロコンピュータ1010は、IDコード
3011をデータセクタの転送毎に設定する必要がなくな
る。即ち、マイクロコンピュータ1010は、複数の原始デ
ータ、即ち複数のデータセクタ分のデータを転送する旨
の通知が外部ホスト装置9900からなされたときに、付加
情報格納部1035にデータ属性と最初のデータセクタにつ
いてのIDコードを格納するだけでよく、後はIDコードは
加算部2035により自動増分されるので、マイクロコンピ
ュータ1010は付加情報格納部1035にはアクセスする必要
がない。但し、データ属性が、一連のデータセクタにつ
いて同値であるものとしない場合には、データ属性の変
更のためにマイクロコンピュータ1010は付加情報格納部
1035にアクセスする必要が生じる。
＜スクランブル部の変形例＞ また、上述のスクランブル部1040の変形例であるスク
ランブル部2040について説明する。
第17図は、スクランブル部2040の内部構成を示す図で
ある。
スクランブル部2040は、制御部2041と、テーブルROM
部1043と、初期値セレクタ2043と、疑似ランダムデータ
発生部1044と、演算部1049とを有する。
スクランブル部2040がスクランブル部1040と異なる点
は、疑似ランダムデータ発生部1044に与える初期値をテ
ーブルROM部1043から出力されるデータ又はスクランブ
ル部2040に入力されるデータのいずれかを選択する初期
値セレクタ2043を有する点である。
初期値セレクタ2043は、マイクロコンピュータからの
指示に従って制御部2041によって、テーブルROM部1043
から出力されるデータ又はスクランブル部2040に入力さ
れるデータのいずれか１つを選択する。
なお、当該マイクロコンピュータは、上述のマイクロ
コンピュータ1010に相当するものであり、光ディスクの
データフォーマットとして、ヘッダ部中に疑似ランダム
データを発生させるための初期値を直接格納した形式を
用いることとする場合には、初期値セレクタ2043にスク
ランブル部2040へ入力されるデータを選択させ、ヘッダ
部中に疑似ランダムデータを発生させるための初期値を
間接的に示す値を格納した形式を用いることとする場合
には、初期値セレクタ2043にテーブルROM部1043から出
力されるデータを選択させる機能を有するものである。
これにより、光ディスクへ記録するデータのフォーマ
ットとして、ヘッダ部中で疑似ランダムデータを発生さ
せるための初期値を直接指定するデータフォーマット又
は間接的に指定するデータフォーマットを用いることが
できる。
以上、本発明に係るエラー検出用情報付加装置につい
て、実施例（変形例を含む）に基づいて説明したが、本
発明はこれらの実施例の形態に限られないことは勿論で
ある。即ち、 （１）実施例では、バス1001のバス幅は32ビットとした
が、これに限定されることはなく、16ビットであっても
64ビットであっても、その他何ビットであってもよい。
また、実施例では、テーブルROM部1043が、疑似ランダ
ムデータ発生部1044へ与える初期値を16種類もってお
り、入力される４ビットのデータに応じて初期値を選択
することとしたが、これらの数値に限定されることはな
い。
（２）実施例では、ヘッダ部は、IDコードと、IDコード
についてのエラー訂正用コードと、リザーブ領域とから
構成されるものとし、変形例では、ヘッダ部は、IDコー
ドとデータ属性とから構成されるものとしたが、これに
限定されることはなく、原始データに付加する情報であ
れば何でもよい。また、ヘッダ部は、データ部の前部に
あることとしたが、これに限定されることはなく、デー
タ部の後部にあっても、あるいはデータ部の前部と後部
とに存在することとしてもよい。この場合、ヘッダ部と
データ部とをエラー検出用コードの対象とするのであれ
ば、ヘッダ部とデータ部とのならび順に従って順番に連
続してDMA転送することとすればよい。
（３）実施例では、データにスクランブルを施すために
疑似ランダムデータを発生させる種となる初期値を特定
するための情報がIDコード中に存在することとしたが、
これに限定されることはなく、ヘッダ部中の他の位置に
格納されていてもよい。また、ヘッダ部に格納されてい
なくても、マイクロコンピュータから初期値を疑似ラン
ダムデータ発生部に対して設定することとしてもよく、
この場合、データセクタ毎に初期値を格納することとし
ても、複数のデータセクタに対して１つの初期値を格納
することとしてもよい。また、外部ホスト装置から、転
送されてくるデータの属性に関する情報を得て、マイク
ロコンピュータがそのデータの属性に関する情報を参照
し、当該属性に最適な初期値を疑似ランダムデータ発生
部に設定することとしてもよい。
また、スクランブル部の変形例では、初期値セレクタ
2043により、疑似ランダムデータ発生部1044に与える初
期値をテーブルROM部1043から出力されるデータ又はス
クランブル部2040に入力されるデータのいずれかを選択
し得ることとしたが、これに限定されることはなく、初
期値セレクタ2043を用いずに直接スクランブル部2040に
入力されるデータのいずれかを疑似ランダムデータ発生
部1044に与えることとしてもよい。
（４）疑似ランダムデータ発生部1044の内部構成は、第
12図に示したものでなくても、擬似的にランダムデータ
を発生し得る構造であればよい。また同様に、ED4C発生
部1050の内部構成は、第10図に示したものでなくても、
エラー検出用のための何らかのコードを生成し得る構造
であればよい。また、実施例では演算部1049は排他的論
理和の演算を行うこととしたが、これに限定されること
はなく、加算、減算等でもよい。
（５）実施例では、スクランブル部1040は、データ部に
スクランブルを施すこととしたが、この限りではなく、
ヘッダ部にもスクランブルを施すこととしてもよい。ま
た、データ部にスクランブルを施さないものとすること
もでき、この場合は、スクランブル部1040は入力をその
まま出力する単なる32ビットのバスとしてよい。
（６）実施例では、DMAコントローラ1020は、データセ
クタ転送開始通知及びデータセクタ転送終了通知を選択
部1065に通知することとしたが、この通知に限定される
ことはなく、エラー検出用コードの生成が完了したタイ
ミングでEDC発生部1050の出力とバッファインタフェー
ス部1060とが接続されるようにしさえすればよい。
また、実施例では、DMAコントローラ1020は、データ
セクタ転送開始通知及びデータセクタ転送終了通知をス
クランブル部1040に通知することとしたが、この通知に
限定されることはなく、他の方法でスクランブルを施す
対象となる部分を通知してもよい。
（７）実施例では、エラー検出用コードの付加について
説明したが、当該エラー検出用コードは、エラー訂正を
可能とする情報を含むようなエラー訂正コードであると
してもよい。
（８）実施例では、光ディスク記録システムを例として
説明したが、これに限定されることはなく、本発明は、
外部のデータ供給源から供給されるデータにエラー検出
用のコードを付加してバッファメモリに蓄積する技術に
関するものであるため、例えば、データ送信装置等に適
用してもよい。
産業上の利用可能性 本発明に係るエラー検出用情報付加装置は、光ディス
ク、磁気ディスクその他の記録媒体に情報を記録する装
置に適用でき、また、データを送信する装置にも適用で
きる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−273307（ＪＰ，Ａ) 特開 平１−260675（ＪＰ，Ａ) 特開 平８−186547（ＪＰ，Ａ) 特開 平４−295668（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/08 - 11/10 G11B 20/18 G11B 20/12

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】データに基づきエラー検出用コードを生成
    しデータに付加するエラー検出用情報付加装置であっ
    て、 メモリと、 外部のデータ供給源から供給される原始データを受け付
    けるデータ受付手段と、 第１入力部と第１出力部とを有し、前記第１入力部に与
    えられたデータに基づいて前記エラー検出用コードの生
    成を行い、生成したエラー検出用コードを前記第１出力
    部から出力するエラー検出用コード生成手段と、 擬似的にランダムなデータを逐次発生する疑似ランダム
    データ発生部と第２入力部と第２出力部とを有し、前記
    第２入力部に与えられた前記原始データと前記疑似ラン
    ダムデータ発生部の発生したデータとの排他的論理和演
    算の結果を前記第２出力部から出力するスクランブル手
    段と、 前記データ受付手段と、前記第１入力部と、前記第２入
    力部とに接続された第１データバスと、 前記第１出力部と前記第２出力部のいずれかを前記メモ
    リと接続する選択手段と、 前記選択手段を制御し前記第２出力部を前記メモリと接
    続させた状態にして、前記データ受付手段から前記原始
    データを前記スクランブル手段を経由させて前記メモリ
    へ転送し、当該転送と並行して前記データ受付手段から
    前記原始データを前記エラー検出用コード生成手段の前
    記第１入力部に転送して、前記メモリへの転送を終えた
    時に前記選択手段を制御し前記第１出力部を前記メモリ
    と接続させた状態にして前記エラー検出用コードを前記
    第１出力部から前記メモリに転送するデータ転送手段と
    を備える ことを特徴とするエラー検出用情報付加装置。
  2. 【請求項２】前記エラー検出用情報付加装置はさらに、 原始データに付加するデータであるヘッダ情報を格納す
    るためのヘッダ情報格納手段と、 前記原始データに付加すべきヘッダ情報を生成して前記
    ヘッダ情報格納手段に書き込むヘッダ情報生成手段とを
    備え、 前記データ転送手段はさらに、前記原始データの転送の
    前に、前記ヘッダ情報生成手段により生成されたヘッダ
    情報を前記ヘッダ情報格納手段から前記メモリと前記エ
    ラー検出用コード生成手段との両方へ転送し、 前記データ転送手段により前記ヘッダ情報が転送された
    前記メモリ中の位置と前記データ転送手段により前記原
    始データが転送された前記メモリ中の位置は相互に関連
    する位置である ことを特徴とする請求項１記載のエラー検出用情報付加
    装置。
  3. 【請求項３】前記データ転送手段は、 DMAコントローラを有し、 前記DMAコントローラに、前記メモリの１つのアドレス
    情報をDMA転送先の情報として設定し、 前記DMAコントローラは、１回のDMA転送として、前記ヘ
    ッダ情報についての転送と、前記原始データについての
    転送と、前記エラー検出用コードについての転送とをこ
    の順に連続的に行い、かつ前記ヘッダ情報と前記原始デ
    ータと前記エラー検出用コードとをこの順に前記DMA転
    送先の情報で示される前記メモリ中のアドレスから連続
    した位置に格納するように制御を行う ことを特徴とする請求項２記載のエラー検出用情報付加
    装置。
  4. 【請求項４】前記原始データは、所定数のデータからな
    り、 前記データ供給源は、複数の原始データを連続的に供給
    するものであり、 前記ヘッダ情報は、原始データを識別するための情報で
    あるIDコードを含み、 前記ヘッダ情報生成手段は、数値を増分する加算部を有
    し、当該加算部を用いてIDコードを順次増分することに
    より、原始データ毎に異なるIDコードを含む前記ヘッダ
    情報を生成し、 前記データ転送手段は、複数の原始データそれぞれにつ
    いて１回の前記DMA転送を行う ことを特徴とする請求項３記載のエラー検出用情報付加
    装置。
  5. 【請求項５】前記第１データバスは前記ヘッダ情報格納
    手段とも接続されており、 前記スクランブル手段は、前記第２入力部に前記ヘッダ
    情報が与えられた場合には当該ヘッダ情報をそのまま前
    記第２出力部から出力し、前記第２入力部に前記原始デ
    ータが与えられた場合には前記疑似ランダムデータ発生
    部の発生したデータと排他的論理和演算をした結果を前
    記第２出力部から出力するものであり、 前記データ転送手段は、前記選択手段を制御し前記第２
    出力部を前記メモリと接続させた状態にして、前記デー
    タ受付手段から前記ヘッダ情報及び原始データを前記ス
    クランブル手段を経由させて前記メモリへ転送する ことを特徴とする請求項３記載のエラー検出用情報付加
    装置。
  6. 【請求項６】前記疑似ランダムデータ発生部は、初期値
    を与えられることにより擬似的にランダムなデータを逐
    次発生するものであり、 前記スクランブル手段はさらに、 前記初期値を複数格納するテーブル部を含み、前記第２
    入力部に前記ヘッダ情報が与えられた場合に、当該ヘッ
    ダ情報の一部又は全部に基づいて前記テーブル部に格納
    している前記初期値のいずれかを前記疑似ランダムデー
    タ発生部に与えるテーブルROM部を有する ことを特徴とする請求項５記載のエラー検出用情報付加
    装置。
  7. 【請求項７】前記スクランブル手段はさらに、 前記第２入力部に前記ヘッダ情報が与えられた場合に、
    当該ヘッダ情報の一部又は全部を直接前記初期値として
    前記疑似ランダムデータ発生部に与えるか、前記テーブ
    ルROM部により前記初期値を前記疑似ランダムデータ発
    生部を与えるかを選択する初期値選択部を有する ことを特徴とする請求項６記載のエラー検出用情報付加
    装置。
  8. 【請求項８】データ供給源から供給される原始データに
    スクランブル回路を通過させることによりスクランブル
    を施し、スクランブル後の原始データにエラー検出用コ
    ード発生器により生成するエラー検出用コードを付加し
    てメモリに格納するエラー検出用情報付加方法であっ
    て、 前記データ供給源から供給される原始データを受け付け
    るデータ受付ステップと、 前記スクランブル回路の出力側を前記メモリと接続させ
    た状態にして、前記データ受付ステップにより受け付け
    られた前記原始データを前記スクランブル回路を通過さ
    せて前記メモリへ転送し、当該転送と並行して前記デー
    タ受付ステップにより受け付けられた前記原始データを
    前記エラー検出用コード発生器に転送して、前記メモリ
    への転送を終えた時に前記エラー検出用コード発生器の
    出力側を前記メモリと接続させた状態にして前記エラー
    検出用コードを当該エラー検出用コード発生器の出力側
    から前記メモリに転送するデータ転送ステップとを含む ことを特徴とするエラー検出用情報付加方法。
  9. 【請求項９】前記エラー検出用情報付加方法はさらに、 前記原始データに付加するデータであるヘッダ情報を生
    成するヘッダ情報生成ステップと、 前記データ転送ステップの前に、前記ヘッダ情報生成ス
    テップにより生成された前記ヘッダ情報を前記メモリと
    前記エラー検出用コード発生器との両方へ転送するヘッ
    ダ情報転送ステップとを含み、 前記ヘッダ情報転送ステップにより前記ヘッダ情報が転
    送された前記メモリ中の位置と前記データ転送ステップ
    により前記原始データが転送された前記メモリ中の位置
    は相互に関連する位置である ことを特徴とする請求項８記載のエラー検出用情報付加
    方法。
JP54145198A 1997-04-02 1998-03-30 エラー検出用情報付加装置 Expired - Fee Related JP3176638B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8363897 1997-04-02
JP8363797 1997-04-02
JP9-83638 1997-04-02
JP9-83637 1997-04-02
PCT/JP1998/001452 WO1998044415A1 (fr) 1997-04-02 1998-03-30 Equipement servant a ajouter des informations de detection d'erreurs

Publications (1)

Publication Number Publication Date
JP3176638B2 true JP3176638B2 (ja) 2001-06-18

Family

ID=26424672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54145198A Expired - Fee Related JP3176638B2 (ja) 1997-04-02 1998-03-30 エラー検出用情報付加装置

Country Status (3)

Country Link
US (1) US6253349B1 (ja)
JP (1) JP3176638B2 (ja)
WO (1) WO1998044415A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE39771E1 (en) * 1996-07-31 2007-08-14 Matsushita Electric Industrial Co., Ltd. Code conversion method and apparatus, code recording medium, code recording apparatus and code reproducing apparatus
EP1055990A1 (en) 1999-05-28 2000-11-29 Hewlett-Packard Company Event logging in a computing platform
EP1056010A1 (en) * 1999-05-28 2000-11-29 Hewlett-Packard Company Data integrity monitoring in trusted computing entity
US6629199B1 (en) * 1999-08-20 2003-09-30 Emc Corporation Digital data storage system including directory for efficiently providing formatting information for stored records and utilization of a check value for verifying that a record is from a particular storage location
US20020046359A1 (en) * 2000-03-16 2002-04-18 Boden Scott T. Method and apparatus for secure and fault tolerant data storage
US7155015B2 (en) * 2000-08-08 2006-12-26 Hitachi, Ltd. Optical disk apparatus and data randomizing method using for optical disk apparatus
GB2372594B (en) * 2001-02-23 2004-10-06 Hewlett Packard Co Trusted computing environment
GB2372591A (en) * 2001-02-23 2002-08-28 Hewlett Packard Co Method of investigating transactions in a data processing environment
GB2372595A (en) * 2001-02-23 2002-08-28 Hewlett Packard Co Method of and apparatus for ascertaining the status of a data processing environment.
GB2372592B (en) * 2001-02-23 2005-03-30 Hewlett Packard Co Information system
EP1282023A1 (en) * 2001-07-30 2003-02-05 Hewlett-Packard Company Trusted platform evaluation
GB2378272A (en) * 2001-07-31 2003-02-05 Hewlett Packard Co Method and apparatus for locking an application within a trusted environment
US20030135798A1 (en) * 2001-12-13 2003-07-17 Yukari Katayama Optical disk device and data randomizing method for optical disk device
TWI227869B (en) * 2002-11-04 2005-02-11 Mediatek Inc Data coding method and system
CN1288658C (zh) 2002-04-25 2006-12-06 三洋电机株式会社 数据处理装置
US6874054B2 (en) * 2002-12-19 2005-03-29 Emulex Design & Manufacturing Corporation Direct memory access controller system with message-based programming
JP4112520B2 (ja) * 2004-03-25 2008-07-02 株式会社東芝 訂正符号生成装置、訂正符号生成方法、誤り訂正装置、および誤り訂正方法
KR100539261B1 (ko) * 2004-05-04 2005-12-27 삼성전자주식회사 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법
JP2005332543A (ja) * 2004-05-21 2005-12-02 Sanyo Electric Co Ltd データ符号化回路、データ符号化方法およびデータ記録装置
JP2005332545A (ja) * 2004-05-21 2005-12-02 Sanyo Electric Co Ltd データ符号化回路、データ符号化方法およびデータ記録装置
JP2005332544A (ja) * 2004-05-21 2005-12-02 Sanyo Electric Co Ltd データ符号化回路、データ符号化方法およびデータ記録装置
WO2006100522A1 (en) 2005-03-22 2006-09-28 Hewlett-Packard Development Company, L.P. Methods, devices and data structures for trusted data
US20060242450A1 (en) * 2005-04-11 2006-10-26 Li-Lien Lin Methods and apparatuses for selectively rebuffering and decoding a portion of a data block read from an optical storage medium
TWI332650B (en) * 2007-01-31 2010-11-01 Realtek Semiconductor Corp Error detection code generating circuit and encoding circuit utilizing which and the method of which
US9971644B2 (en) * 2015-12-24 2018-05-15 Intel Corporation Serial I/O functional tester
US11245569B2 (en) * 2019-09-20 2022-02-08 T-Mobile Usa, Inc. System and method for enhancing identification of network node initiator errors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309755A (en) * 1979-08-22 1982-01-05 Bell Telephone Laboratories, Incorporated Computer input/output arrangement for enabling a simultaneous read/write data transfer
US4736352A (en) * 1983-11-25 1988-04-05 Matsushita Electric Industrial Co., Ltd. Optical recording medium and apparatus for recording and reproducing data therein
US5349671A (en) * 1989-03-23 1994-09-20 Matsushita Electric Industrial Co., Ltd. Microprocessor system generating instruction fetch addresses at high speed
US5590356A (en) * 1994-08-23 1996-12-31 Massachusetts Institute Of Technology Mesh parallel computer architecture apparatus and associated methods
JPH08273307A (ja) * 1995-03-27 1996-10-18 Sony Corp 符号装置及び復号装置
EP0806839B1 (en) * 1995-10-03 2002-01-30 Matsushita Electric Industrial Co., Ltd. Device and method for error correcting coding, and device and method for error correcting decoding
US5778180A (en) * 1995-11-06 1998-07-07 Sun Microsystems, Inc. Mechanism for reducing data copying overhead in protected memory operating systems
US6092186A (en) * 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
DE69837123T2 (de) * 1997-04-02 2007-11-29 Matsushita Electric Industrial Co., Ltd., Kadoma Hochgeschwindigkeits-Daten-Ein/Ausgangsgerät zur Übertragung der Daten in den internen Speicher, Behandlungsausführung auf den Daten und Ausgabe der Daten

Also Published As

Publication number Publication date
WO1998044415A1 (fr) 1998-10-08
US6253349B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
JP3176638B2 (ja) エラー検出用情報付加装置
JP2569478B2 (ja) デ−タ記録装置
JP4202658B2 (ja) データ書き込み装置及びｄｖｄフォーマットデータ生成方法
JP5115914B2 (ja) デジタルデータの符号化装置とｄｖｄへの記録装置及びその方法
JP4531146B2 (ja) 記録可能なコンパクトディスク用のコントローラ、コンピュータシステムおよびｃｄ−ｒディスクに信号データのセットを表す信号を記録する方法
KR20010107509A (ko) 재생 오류의 처리 방법 및 이를 이용한 디스크 장치
JP2005078120A (ja) パイプライン処理システムおよび情報処理装置
TWI234137B (en) Apparatus and method for scrambling and descrambling data wordwise in optical disk system
JP3869598B2 (ja) デジタルデータ符号化処理回路、符号化処理方法、及び符号化処理回路を備えるデジタルデータ記録装置
EP1460543B1 (en) Method and apparatus of error processing according to data types
JP2005078656A (ja) パイプライン処理システムおよび情報処理装置
JP2005250700A (ja) データ記憶装置
JP2823615B2 (ja) ディスク記憶装置
JPH0721700A (ja) エラー訂正用メモリ装置
JP3311770B2 (ja) ハードディスクドライブ装置
JP2989152B2 (ja) ディスク記憶装置およびディスク制御用ｌｓｉ
JPH1186465A (ja) 信号処理装置
JP3651332B2 (ja) データ処理方法およびデータ処理装置
JP3302896B2 (ja) 誤り訂正回路及びこれを用いたディスク再生装置及びｃｄ−ｒｏｍドライブ
JP3917710B2 (ja) 信号処理回路
US20060077841A1 (en) Method of recording data on optical storage medium and apparatus thereof
JP3176885B2 (ja) 情報再生装置
KR930010933B1 (ko) Dat의 데이타 기록 제어장치 및 방법
JP2002074838A (ja) 光ディスクの記録再生用ディジタル信号処理回路
JP2002319233A (ja) デジタル信号記録再生装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees