JP3153950B2 - Image compression encoding apparatus and an image compression decoding apparatus - Google Patents

Image compression encoding apparatus and an image compression decoding apparatus

Info

Publication number
JP3153950B2
JP3153950B2 JP5910194A JP5910194A JP3153950B2 JP 3153950 B2 JP3153950 B2 JP 3153950B2 JP 5910194 A JP5910194 A JP 5910194A JP 5910194 A JP5910194 A JP 5910194A JP 3153950 B2 JP3153950 B2 JP 3153950B2
Authority
JP
Japan
Prior art keywords
signal
circuit
image compression
sub
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5910194A
Other languages
Japanese (ja)
Other versions
JPH07274164A (en
Inventor
忠昭 吉中
正二郎 柴田
隆夫 鈴木
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP5910194A priority Critical patent/JP3153950B2/en
Publication of JPH07274164A publication Critical patent/JPH07274164A/en
Application granted granted Critical
Publication of JP3153950B2 publication Critical patent/JP3153950B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明はデジタルVTR、有線及び無線伝送(放送)システム等に適用して好適な、エラー修整を考慮した画像圧縮符号化装置及び画像圧縮復号化装置に関する。 The present invention is a digital VTR BACKGROUND OF THE applies to wired and wireless transmission (broadcast) systems such as suitable, an image compression encoding device and the image compression decoding apparatus considering error correction.

【0002】 [0002]

【従来の技術】以下に、図2を参照して、従来の画像圧縮符号化装置(特公平1−240088号公報参照)について説明する。 BACKGROUND OF THE INVENTION Hereinafter, with reference to FIG. 2, the conventional image compression encoding apparatus (see Japanese Patent Kokoku 1-240088) will be described. 時間軸上に順次配された離散的な画素データからなるデジタル画像信号(入力デジタル画像信号)を、画面毎に、図3に示す如く、画面の水平方向及び垂直方向に所定個数ずつマトリクス状に配された画素データからなる複数のブロック信号(主ブロック信号) The digital image signal (input digital image signal) consisting of discrete pixel data sequentially arranged on the time axis, for each screen, as shown in FIG. 3, in a matrix by a predetermined number in the horizontal direction and the vertical direction of the screen a plurality of block signal consisting arranged pixel data (main block signal)
に細分化する如く時系列変換して、主ブロック化デジタル画像信号を得る。 And as time-series conversion subdivided into, obtain the main blocking the digital image signal. ここでは、主ブロック信号は、水平方向及び垂直方向に所定個数ずつ、、例えば、8×8個の画素データから構成される。 Here, the main block signal, ,, for example, a 8 × 8 pieces of pixel data in the horizontal and vertical directions by a predetermined number. 図3は画面を構成する画素データの一部を丸で表したもので、隣接画素データを区別するために、画素データを水平方向及び垂直方向において、1つ置きの白丸及び黒丸で示している。 Figure 3 is a representation of a part of the pixel data constituting the screen with a circle, in order to distinguish the neighboring pixel data in the horizontal direction and the vertical direction pixel data are indicated by white circles and black circles every other .

【0003】かかる時系列変換されて得られた主ブロック化デジタル画像信号を、入力端子32から分割処理回路33に供給にして、各主ブロック信号をサブサンプル構成によって複数の副ブロック信号に分割処理して、副ブロック化デジタル画像信号を得る。 [0003] Such time-series transformed mainly blocked digital image signal obtained by, in the supply from the input terminal 32 to the division processing circuit 33, division process into a plurality of sub-blocks signals each main block signal by a sub-sample configuration to obtain a sub-block of the digital image signal. この分割処理回路33による分割処理の方法としては、例えば、図4〜図6に示すような3種類の方法が可能である。 As a method of dividing process by the division processing circuit 33, for example, it is possible to three methods as shown in FIGS. 4 to 6. 第1の分割方法では、図3における8×8個の画素データからなる主ブロック信号を構成する8本の垂直方向の画素データの列(各列は8個の画素データから構成される)を、図4に示す如く、4本の奇数番目の列からなる第1の副ブロック信号(水平及び垂直方向の4×8個の画素データからなる)と、4本の偶数番目の列からなる第2の副ブロック信号(水平及び垂直方向に4×8個の画素データからなる)とに分割する。 In the first division method, the eight vertical pixel data constituting the main block signal consisting of 8 × 8 pieces of pixel data in Fig. 3 columns (each column is composed of 8 pieces of pixel data) as shown in FIG. 4, the first sub-block signal consisting of four odd-numbered column of (consisting horizontal and vertical 4 × 8 pieces of pixel data), consisting of four even-numbered rows of the It is divided into two sub-block signal (consisting of 4 × 8 pieces of pixel data in the horizontal and vertical directions).

【0004】第2の分割方法では、図3における8×8 [0004] In the second division method, 8 in FIG. 3 × 8
個の画素データからなる主ブロック信号を構成する8本の垂直方向の画素データの列(各列は8個の画素データから構成される)を、図5に示す如く、4本の奇数番目の行からなる第1の副ブロック信号(水平及び垂直方向に4×8個の画素データからなる)と、4本の偶数番目の行からなる第2の副ブロック信号(水平及び垂直方向に8×4個の画素データからなる)とに分割する。 Number of eight vertical pixel data constituting the main block signal consisting of pixel data sequence (each column is composed of 8 pieces of pixel data), as shown in FIG. 5, four odd-numbered of the first and the sub block signal (consisting of 4 × 8 pieces of pixel data in the horizontal and vertical directions), the second sub-block signals (horizontal and vertical direction 8 × composed of four even numbered rows of rows of four pixel data) and to divide.

【0005】第3の分割方法では、図3における主ブロックを構成する8×8個の画素データを、図6に示す如く、4本の奇数番目の画素データの列の内のそれぞれ4 [0005] In the third division method, the 8 × 8 pieces of pixel data constituting the main block in FIG. 3, as shown in FIG. 6, each of the four odd-numbered pixel data string 4
個の奇数番目の画素データ(白丸)からなる第1の副ブロック信号、4本の偶数番目の画素データの列の内のそれぞれ4個の奇数番目の画素データ(黒丸)からなる第2の副ブロック信号、4本の奇数番目の画素データの列の内のそれぞれ4個の偶数番目の画素データ(黒丸)からなる第3の副ブロック信号、4本の偶数番目の画素データの列の内のそれぞれ4個の偶数番目の画素データ(白丸)からなる第4の副ブロック信号に分割する。 The first sub-block signal comprising a number of odd-numbered pixel data (open circles), four even-numbered pixel data odd pixel data of each of four of the columns (closed circles) from the composed second sub block signal, the third sub-block signal consisting of the even-numbered pixel data of each of four of the four odd-numbered pixel data strings (black circles), of the four even-numbered pixel data string respectively divided into the fourth sub-block signals of four even-numbered pixel data (open circles).

【0006】このように、分割処理回路33によって、 [0006] By this way, the division processing circuit 33,
主ブロック化デジタル画像信号の各主ブロック信号が2 Each main block signal of the main blocking the digital image signal 2
個又は4個の副ブロック信号に分割処理されて得られた副ブロック化デジタル画像信号が、直交変換回路(2次元離散コサイン変換回路)34に供給されて、上述の主ブロック毎に直交変換処理(2次元離散コサイン変換処理)される。 Vice blocked digital image signal obtained by the dividing process into individual or four sub-block signal is supplied to the orthogonal transform circuit (2-dimensional discrete cosine transformation circuit) 34, orthogonal transform processing for each main block above It is (2-dimensional discrete cosine transform).

【0007】直交変換回路34よりの変換係数は、量子化回路(再量子化回路)35に供給されて量子化(再量子化)された後、エンコーダ36に供給されて所定の伝送レートの伝送信号に変調された後、出力端子37から伝送路に供給される。 [0007] transform coefficients from the orthogonal transform circuit 34, after being quantized (requantization) are supplied to the quantization circuit (re-quantizing circuit) 35, the transmission is supplied to the encoder 36 by the predetermined transmission rate after being modulated into a signal, it is supplied to the transmission path from the output terminal 37.

【0008】かかる従来例によれば、時間軸上に順次配された離散的な画素データからなるデジタル画像信号を、画面毎に、画面の水平方向及び垂直方向に所定個数ずつマトリクス状に配された画素データからなる複数のブロック(主ブロック)に細分化する如く時系列変換した後、その各主ブロックを構成する画素データを、水平方向又は垂直方向に隣接する画素データに分離し、画面の水平方向及び垂直方向に所定個数ずつマトリクス状に配された画素データからなる2個又は4個の互いに隣接する副ブロック信号にサブサンプル構成によって分割してから、その主ブロック信号毎に直交変換して伝送している。 [0008] according according to the conventional example, a digital image signal consisting of discrete pixel data sequentially arranged on the time axis, for each screen, arranged in a matrix by a predetermined number in the horizontal direction and the vertical direction of the screen and was as time-series conversion subdivided into a plurality of blocks (main block) consisting of pixel data, the pixel data constituting the respective main blocks, separated into pixel data adjacent in the horizontal direction or the vertical direction of the screen after dividing by the sub-sample configuration in the horizontal direction and two or four sub-blocks signals adjacent to each other consisting of pixel data arranged in a predetermined number by a matrix in the vertical direction, orthogonal transform for respective main block signal It is transmitting Te.

【0009】このため、その伝送信号に伝送路でビットエラーが生じても、その伝送信号を逆直交変換した後、 [0009] Therefore, after the bit error in the transmission path on the transmission signal even if, in which inverse orthogonal transforms the transmission signal,
サブサンプル逆構成するときに、2個又は4個の隣接副ブロックの内、ビットエラーによって全部の画素データがエラーとなった副ブロック信号の画素データを、他の隣接副ブロック信号の画素データを用いてエラー修整(エラーコンシール)することができるの、元のデジタル画像信号を容易に復元することができる。 When subsample reverse configuration, among the two or four neighboring sub-blocks, the pixel data of the sub-block signals all the pixel data has an error by the bit error, the pixel data of the other adjacent sub-block signal can be error correction (error concealment) using, it is possible to easily restore the original digital image signal.

【0010】 [0010]

【発明が解決しようとする課題】一般に、直交変換等の変換符号化、予測符号化等の高能率符号化は、人の目の感度が高い低周波の信号成分に対しては振れ幅の大きな変換係数(符号化係数)が得られ、感度が低い高周波の信号成分に対しては振れ幅の小さな変換係数(符号化係数)が得られるように、デジタル画像信号を符号化して画像圧縮するものである。 Generally [0005], transform coding of orthogonal transform such as high-efficiency coding, such as predictive coding, it size of amplitude for signal components of the sensitive low-frequency of the human eye transform coefficient (coded coefficients) are obtained, as small transform coefficients amplitude for signal components of the low sensitivity frequency (coding coefficients) are obtained, which image compression by coding a digital image signal it is.

【0011】ところが、上述の従来例では、デジタル画像信号を直交変換するに先立って、主ブロック化デジタル画像信号の各主ブロック信号を、主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、それぞれ画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割しているが、これは取りも直さず、ブロック化デジタル画像信号の隣接画素データ間の相関性を故意に崩すことになるので、副ブロック化デジタル画像信号を主ブロック信号毎に直交変換すると、サブサンプル構成しないで直交変換するのに比べて、直交変換によって得られる変換係数(符号化係数)の低周波集中度 [0011] However, the pixel in the conventional example described above, prior to the orthogonal transform of digital image signals, each main block signal in the main blocking the digital image signal, constituting each main block signal in the main blocking the digital image signal separates the data into pixel data adjacent to each other in the horizontal or vertical direction, are divided into respective screen a plurality of sub-block signal consisting of horizontal and pixel data to the vertical direction are arranged in the form of a matrix by a predetermined number of but this is not healed also take, it means that the break deliberately the correlation between the neighboring pixel data of a block of digital image signals, the orthogonal transform sub blocked digital image signal for each main block signal, the sub-sample configuration compared to the orthogonal transform without the low frequency concentration of the transform coefficients obtained by the orthogonal transform (coded coefficients) 低下し、即ち、変換効率が低下するため、復元されたデジタル画像信号の画質が低下してしまう。 Reduced, i.e., because the conversion efficiency is reduced, the image quality of the reconstructed digital image signal is lowered.

【0012】かかる点に鑑み、本発明は、入力デジタル画像信号を、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して得た主ブロック化デジタル画像信号を画像圧縮符号化するようにした画像圧縮符号化装置において、その画像圧縮符号化信号に伝送路でビットエラーが生じて、主ブロック信号を構成する全ての画素データがエラーとなっても、元の入力デジタル画像信号を復元することができると共に、 [0012] In view of the above problems, the present invention, an input digital image signal, for each screen, a plurality of main blocks signal composed of pixel data arranged in each matrix by a predetermined number in the horizontal direction and the vertical direction of the screen in image compression coding apparatus adapted to image compression encoding the main blocking the digital image signal obtained by subdividing all the image bit errors occurring in the transmission path to the compression coded signal, constituting the main block signal even when the pixel data is an error, it is possible to restore the original input digital image signal,
特に、画像圧縮符号化しようとする主ブロック化デジタル画像信号の主ブロック信号のフレーム相関が高いときは、圧縮効率の低下を回避することのできる画像圧縮符号化装置及びその画像圧縮符号化装置によって画像圧縮符号化された主ブロック化デジタル画像信号を圧縮復号化して元のデジタル画像信号を復元することができると共に、画像圧縮符号化された主ブロック化デジタル画像信号の主ブロック信号のフレーム相関が高いときは、圧縮効率の低下を回避することのできる画像圧縮復号化装置を提案しようとするものである。 In particular, when the frame correlation of the main block signal of the main blocking the digital image signal to be image compression coding is high, the image compression encoding apparatus and an image compression encoding apparatus capable of avoiding a decrease in compression efficiency the main block of the digital image signal on which the image is compressed and encoded with compression decoding it is possible to restore the original digital image signal, frame correlation of the main block signal of the image compression-encoded main blocked digital image signal high time is intended to provide an image compression decoding apparatus capable of avoiding a decrease in compression efficiency.

【0013】 [0013]

【課題を解決するための手段】第1の本発明は、入力デジタル画像信号を、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して、 SUMMARY OF THE INVENTION The first aspect of the present invention, an input digital image signal, for each screen, the consisting pixel data respectively in the horizontal and vertical directions are arranged in the form of a matrix by a predetermined number of screen and subdivided into main block signal,
主ブロック化デジタル画像信号を得る時系列変換回路2 Time series conversion circuit 2 to obtain the main blocking the digital image signal
と、その時系列変換回路2よりの主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、それぞれ画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して、副ブロック化デジタル画像信号を得るサブサンプル構成回路5と、主ブロック化画像信号の主ブロック信号毎のフレーム相関(又はフィールド相関)の有無を判別するフレーム相関(又はフィールド相関)判別回路FCと、そのフレーム相関(又はフィールド相関)判別回路FCによるフレーム相関(又はフィールド相関)の有無の判別結果に基づいて、フレーム相関(又はフィールド相関)があるときは、時系列変換回路 If, at that time the pixel data constituting each main block signal in the main blocking the digital image signal from the stream conversion circuit 2 separates the pixel data adjacent to each other in the horizontal or vertical direction, the horizontal and vertical directions of the screen, respectively each divided into a plurality of sub-block signal consisting of pixel data arranged in a matrix by a predetermined number, a sub-sample configuration circuit 5 to obtain a sub-block of the digital image signal, for each of the main block signal of the main blocking image signals based on the frame correlation (or field correlation) frame correlation to determine the presence or absence of (or field correlation) and determination circuit FC, the presence or absence of the discrimination result of the frame correlation (or field correlation) frame correlation by the discrimination circuit FC (or field correlation) Te, when there is a frame correlation (or field correlation) is a time series conversion circuit よりの主ブロック信号を選択し、 Select more of the main block signal,
フレーム相関(又はフィールド相関)がないときは、その主ブロック信号に対応するサブサンプル構成回路5よりの副ブロック信号を選択してブロック化画像信号を得る選択手段7と、その選択手段7よりのブロック化デジタル画像信号を、画像圧縮符号化して画像圧縮符号化信号を得る画像圧縮符号化回路9と、その画像圧縮符号化回路9よりの画像圧縮符号化信号を、エラー訂正符号化してエラー訂正符号化信号を得るエラー訂正符号化回路14とを有することを特徴とする画像圧縮符号化装置である。 When there is no frame correlation (or field correlation) is includes a selection means 7 to obtain a blocked image signal by selecting the sub-block signals from the sub-sample configuration circuit 5 corresponding to the main block signals, than the selection means 7 the blocked digital image signal, and image compression coding with image compression encoding circuit 9 to obtain an image compression coded signal, the image compression coded signal from the image compression coding circuit 9, and error correction coding the error correction an image compression encoding apparatus characterized by having an error correction encoding circuit 14 to obtain an encoded signal.

【0014】第2の本発明は、入力デジタル画像信号が、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化されて得られた主ブロック化デジタル画像信号の主ブロック信号並びにその主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して得られた副ブロック化デジタル画像信号の副ブロック信号のうち、主ブロック信号にフレーム相関(又はフィールド相関)があるときはその主ブロック信号が選択され、フレーム相関(又はフィ [0014] The second present invention, an input digital image signal, for each screen, subdivided into a plurality of main blocks signal composed of pixel data arranged in each of the horizontal and vertical directions of a screen-like matrix by a predetermined number separated into pixel data adjacent to each other pixel data in the horizontal or vertical direction constituting the main block signal and each main block signal of the main block of the digital image signal has been mainly blocked digital image signal obtained, the screen among the sub-block signal in the horizontal direction and the sub blocked digital image signal to the vertical direction obtained by dividing into a plurality of sub-block signal consisting of pixel data arranged in a matrix by a predetermined number of, in the main block signal when there is frame correlation (or field correlation) is the principal block signal is selected, the frame correlation (or Fi ルド相関)がないときはその主ブロック信号に対応する副ブロック信号が選択されて構成されたブロック化デジタル画像信号のエラー訂正符号化・画像圧縮符号化信号を供給してエラー訂正すると共に、そのエラー訂正によってエラー訂正できなかったエラーにエラーフラグを付するエラー訂正回路17と、そのエラー訂正回路17よりの画像圧縮符号化信号を供給して、ブロック化デジタル画像信号を得る画像圧縮復号化回路16と、その画像圧縮復号化回路16よりのブロック化デジタル画像信号中の主ブロック信号のエラー訂正回路17でエラー訂正できなかったエラーを、1フレーム(又は1フィールド)前の対応する主ブロック信号を用いてエラー修整する第1のエラー修整回路FCと、 When field correlation) is not supplying the error correction coding and image compression coding signals of the sub-block signal is composed is selected block of digital image signals corresponding to the main block signals as well as error correction, the an error correction circuit 17 to subject the error flag to the error that could not be error-corrected by the error correction, and supplies the image compression coded signal from the error correction circuit 17, the image compression decoding circuit for obtaining a blocked digital image signal and 16, an error that can not be error-corrected error correction circuit 17 of the main block signal in the block of the digital image signal from the image compression decoding circuit 16, one frame (or one field) before the corresponding main block signal a first error correction circuit FC for error correction using,
画像圧縮復号化回路16よりのブロック化デジタル画像信号中の副ブロック信号のエラー訂正回路17でエラー訂正できなかったエラーを、その副ブロック信号に対応する隣接副ブロック信号を用いてエラー修整する第2のエラー修整回路23と、その第2のエラー修整回路23 The error concealment by using the sub-block signal errors that could not be error corrected by the error correction circuit 17 in the block of the digital image signal from the image compression decoding circuit 16, the adjacent sub-block signal corresponding to the sub-block signals and second error correction circuit 23, the second error correction circuit 23
よりのエラー修整された副ブロック信号をサブサンプル逆構成して、元の主ブロック信号を得るサブサンプル逆構成回路23と、第1のエラー修整回路FC及びサブサンプル逆構成回路23よりの主ブロック信号の合成信号からなるブロック化デジタル画像信号を元の入力デジタル画像信号に戻す時系列逆変換回路28とを有することを特徴とする画像圧縮復号化装置である。 More sub-block signal error correction of subsampled reverse configuration, a sub-sample inverse configuration circuit 23 to obtain the original main block signal, the main block than the first error correction circuit FC and sub-sample inverse configuration circuit 23 an image compression decoding apparatus characterized by comprising a time sequence inverse converting circuit 28 to return the blocked digital image signal comprising a composite signal of the signal to the original input digital image signal.

【0015】第3の本発明は、第1の本発明において、 A third of the present invention, in the first invention,
選択手段7よりのブロック化デジタル画像信号を、ブロックを単位としてシャフリングするシャフリング回路8 The blocked digital image signal from the selecting means 7, shuffling circuit 8 shuffling block units
を、選択手段7と画像圧縮符号化回路9との間に設けたことを特徴とする画像圧縮符号化装置である。 And an image compression encoding apparatus, characterized in that provided between the selection means 7 and the image compression coding circuit 9.

【0016】第4の本発明は、第2の本発明において、 The fourth of the present invention, in the second invention,
エラー訂正符号化・画像圧縮符号化信号のブロック化デジタル画像信号はブロックを単位としてシャフリングされてなり、画像圧縮復号化回路16よりのブロックを単位としてシャフリングされたブロック化デジタル画像信号をデシャフリングするデシャフリング回路22を、画像圧縮復号化回路16と、第1及び第2のエラー修整回路23との間に設けたことを特徴とする画像圧縮復号化装置である。 Blocking the digital image signal of the error correction coding and image compression coded signal will be shuffled to block units, deshuffling the shuffled blocked digital image signal blocks from the image compression decoding circuit 16 as a unit the deshuffling circuit 22 for an image compression decoding circuit 16, an image compression decoding apparatus, characterized in that provided between the first and second error correction circuit 23.

【0017】第5の本発明は、第1又は第3の本発明において、画像圧縮符号化回路9は、高能率符号化器10 The fifth of the present invention, in the first or third aspect of the present invention, image compression coding circuit 9, high efficiency encoder 10
を含むことを特徴とする画像圧縮符号化装置である。 An image compression encoding apparatus, which comprises a.

【0018】第6の本発明は、第2又は第4の本発明において、画像圧縮復号化回路16は、高能率復号化器2 [0018] The present sixth aspect of the present invention of the second or fourth, image compression decoding circuit 16, the high-efficiency decoder 2
1を含むことを特徴とする画像圧縮符号化装置である。 1 is an image compression encoding apparatus, which comprises a.

【0019】第7の本発明は、第5の本発明において、 [0019] The present seventh aspect of the fifth invention,
画像圧縮符号化回路9は、可変長符号化器12を含むことを特徴とする画像圧縮符号化装置である。 Image compression encoding circuit 9, an image compression encoding apparatus which comprises a variable length coder 12.

【0020】第8の本発明は、第6の本発明において、 [0020] The eighth aspect of the present invention to the sixth,
画像圧縮復号化回路16は、可変長復号化器19を含むことを特徴とする画像圧縮符号化装置である。 Image compression decoding circuit 16 is an image compression encoding apparatus comprising a variable length decoder 19.

【0021】 [0021]

【作用】第1の本発明によれば、入力デジタル画像信号を時系列変換回路2に供給して、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して、主ブロック化デジタル画像信号を得る。 In accordance with the first aspect of the present invention, by supplying an input digital image signal into a time-series conversion circuit 2, for each screen, pixels each arranged in a matrix by a predetermined number in the horizontal direction and the vertical direction of the screen segmented by a plurality of main blocks signals comprising data, obtaining a main blocking the digital image signal. この主ブロック化デジタル画像信号をサブサンプル構成回路5に供給して、その各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、それぞれ画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して、副ブロック化デジタル画像信号を得る。 The main block of the digital image signal is supplied to the sub-sample configuration circuit 5, the pixel data constituting the respective main block signals separated into pixel data adjacent to each other in the horizontal or vertical direction, horizontal direction and the screen, respectively to the vertical direction is divided into a plurality of sub-block signal consisting of pixel data arranged in a matrix by a predetermined number, to obtain a sub-block of the digital image signal. フレーム相関判別回路FCによって主ブロック化画像信号の主ブロック信号毎のフレーム相関の有無を判別し、そのフレーム相関の有無の判別結果に基づいて、選択手段6を制御する。 The frame correlation determination circuit FC discriminates whether the frame correlation of each main block signal of the main blocking image signals, based on the discrimination result of the presence or absence of frame correlation, controls the selection means 6. フレーム相関があるときは、時系列変換回路2よりの主ブロック信号を選択し、フレーム相関がないときは、サブサンプル構成回路5よりのその主ブロック信号に対応する副ブロック信号を選択する。 When there is frame correlation, when selecting a main block signal from the stream conversion circuit 2, when there is no frame correlation selects the sub-block signal corresponding to the main block signal from the sub-sample configuration circuit 5. この選択手段6よりブロック化画像信号(主ブロック信号又は副ブロック線図) Blocked image signal from the selecting means 6 (the main block signal or the sub block diagram)
が得られる。 It is obtained. その選択手段7よりのブロック化デジタル画像信号を画像圧縮符号化回路9に供給して、画像圧縮符号化して画像圧縮符号化信号を得る。 And it supplies a blocked digital image signal from the selection unit 7 to the image compression coding circuit 9, to obtain an image compression coded signal and image compression coding. その画像圧縮符号化回路9よりの画像圧縮符号化信号を、エラー訂正符号化回路14に供給してエラー訂正符号化してエラー訂正符号化信号を得る。 The image compression coding signal from the image compression coding circuit 9, to obtain an error correction encoded signal and the error correction coding is supplied to the error correction encoding circuit 14.

【0022】第2の本発明によれば、入力デジタル画像信号が、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化されて得られた主ブロック化デジタル画像信号の主ブロック信号並びにその主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して得られた副ブロック化デジタル画像信号の副ブロック信号のうち、主ブロック信号にフレーム相関があるときはその主ブロック信号が選択され、フレーム相関がないときはその主ブロック According to a second aspect of the present invention, the input digital image signal, for each screen, a plurality of main blocks signal consisting of horizontal and pixel data to the vertical direction are arranged in the form of a matrix by a predetermined number of screen separated into pixel data adjacent to each other pixel data constituting each main block signal in the main block signal and its main mass of the digital image signal in the main blocking the digital image signal obtained is subdivided in the horizontal or vertical direction of the sub-block signals of the sub-blocks a digital image signal obtained by dividing into a plurality of sub-block signal consisting of pixel data arranged in each matrix by a predetermined number in the horizontal direction and the vertical direction of the screen, the main block when there is a frame correlation signal whose main block signal is selected, when there is no frame correlation its main mass 号に対応する副ブロック信号が選択されて構成されたブロック化デジタル画像信号のエラー訂正符号化・画像圧縮符号化信号を、エラー訂正回路1 The error correction coding and image compression coding signals of the sub-block signal is selected by the configured blocked digital image signal corresponding to the item, the error correction circuit 1
7供給してエラー訂正すると共に、そのエラー訂正によってエラー訂正できなかったエラーにエラーフラグを付する。 7 the supply to correct errors, subjecting the error flag to the error that could not be error-corrected by the error correction. 画像圧縮復号化回路16に、そのエラー訂正回路17よりの画像圧縮符号化信号を供給して、ブロック化デジタル画像信号を得る。 The image compression decoding circuit 16 supplies the image compression coded signal from the error correction circuit 17, to obtain a blocked digital image signal. その画像圧縮復号化回路16 The image compression decoding circuit 16
よりのブロック化デジタル画像信号中の主ブロック信号のエラー訂正回路17でエラー訂正できなかったエラーを、第1のエラー修整回路FCによって、1フレーム(又は1フィールド)前の対応する主ブロック信号を用いてエラー修整する。 The errors that could not be error-corrected by the error correction circuit 17 of more of the main block signal in the block of the digital image signal, the first error concealment circuit FC, one frame (or one field) before the corresponding main block signal to error correction using. 画像圧縮復号化回路16よりのブロック化デジタル画像信号中の副ブロック信号のエラー訂正回路17でエラー訂正できなかったエラーを、その副ブロック信号に対応する隣接副ブロック信号を用いて第2のエラー修整回路23によってエラー修整する。 The sub block signal errors that could not be error corrected by the error correction circuit 17 in the block of the digital image signal from the image compression decoding circuit 16, a second error using the adjacent sub-block signal corresponding to the sub-block signals retouching error by concealment circuit 23. 第2のエラー修整回路23よりのエラー修整された副ブロック信号をサブサンプル逆構成回路23に供給して、サブサンプル逆構成して、元の主ブロック信号を得る。 By supplying sub-block signal error correction than the second error correction circuit 23 to the sub-sample inverse configuration circuit 23, and sub-sample inverse configuration, to obtain the original main block signal. 第1のエラー修整回路FC及びサブサンプル逆構成回路2 The first error correction circuit FC and sub-sample inverse configuration circuit 2
3よりの主ブロック信号の合成信号からなるブロック化デジタル画像信号を時系列逆変換回路28に供給して、 3 is supplied in time series inverse conversion circuit 28 blocked digital image signal comprising a composite signal of the main block signal from,
元の入力デジタル画像信号に戻す。 Back to the original input digital image signal.

【0023】 [0023]

【実施例】以下に、図1を参照して、本発明をカメラ一体型デジタルVTRに適用した実施例を説明する。 EXAMPLES Hereinafter, with reference to FIG. 1, an embodiment of applying the present invention to a camera-integrated digital VTR. 先ず、図1(A)を参照して、実施例の画像圧縮符号化装置(カメラ一体型デジタルVTRの記録系に設けられる)を説明する。 First, referring to FIG. 1 (A), explaining an image compression encoding apparatus in embodiment (provided in the recording system of the camera-integrated digital VTR). 入力端子Tinからアナログ画像信号をA/D変換器1に供給してA/D変換(量子化)して、 And A / D converter (quantizer) from the input terminal Tin to supply the analog image signal to the A / D converter 1,
時間軸上に順次配された複数の離散的画素データからなるデジタル画像信号を得る。 Obtaining a digital image signal comprising a time sequence arranged a plurality of discrete pixel data on the axis.

【0024】A/D変換器1からのデジタル画像信号を時系列変換回路2に供給して、上述した従来例の場合と同様に、画面毎に、図3に示す如く、画面の水平方向及び垂直方向に所定個数、例えば、8×8個ずつマトリクス状に配された画素データからなる複数のブロック信号(主ブロック信号)に細分化する如く時系列変換して、 [0024] supplies the digital image signal from the A / D converter 1 in a time series conversion circuit 2, as in the conventional example described above, for each screen, as shown in FIG. 3, the horizontal direction and the screen predetermined number in a vertical direction, for example, to as time-series conversion subdivided into a plurality of blocks signals consisting of pixel data arranged in 8 × 8 pieces each matrix (main block signal),
主ブロック化デジタル画像信号を得る。 Obtaining a main blocking the digital image signal. 図3は画面を構成する画素データを丸で表したもので、隣接画素データを区別するために、画素データを水平方向及び垂直方向において、1つ置きに白丸及び黒丸で表している。 Figure 3 is a representation of the pixel data constituting the screen with a circle, in order to distinguish the neighboring pixel data represents a pixel data in the horizontal and vertical directions, one placed in open circles and by a black circle.

【0025】時系列変換回路2よりの主ブロック化デジタル画像信号を、サブサンプル構成回路5に供給して、 [0025] When the main block of the digital image signal from the stream conversion circuit 2 is supplied to the sub-sample configuration circuit 5,
上述の従来例の分割処理と同様のサブサンプル構成処理を行って、副ブロック化デジタル画像信号を得る。 Performing conventional dividing process the same sub-sample configuration process described above, to obtain a sub-block of the digital image signal. 即ち、このサブサンプル構成回路5によるサブサンプル構成処理の方法としては、上述の従来例と同様に、例えば、図4〜図6に示すような3種類の方法が可能である。 That is, the method of sub-sample configuration processing by the sub-sample configuration circuit 5, as in the conventional example described above, for example, it is possible to three methods as shown in FIGS. 4 to 6. 第1の処理方法では、図3における8×8個の画素データからなる主ブロック信号を構成する8本の垂直方向の画素データの列(各列は8個の画素データから構成される)を、図4に示す如く、4本の奇数番目の列からなる第1の副ブロック信号(水平及び垂直方向に4×8 In the first processing method, the eight vertical pixel data constituting the main block signal consisting of 8 × 8 pieces of pixel data in Fig. 3 columns (each column is composed of 8 pieces of pixel data) as shown in FIG. 4, × 4 to the first sub-block signals (horizontal and vertical directions consisting of four odd-numbered column of 8
個の画素データからなる)と、4本の偶数番目の列からなる第2の副ブロック信号(水平及び垂直方向に4×8 To consist of pieces of pixel data), the four even-numbered second sub block signal comprising a train of (the horizontal and vertical directions 4 × 8
個の画素データからなる)とに分割する。 Split from becomes) and pieces of pixel data.

【0026】第2の処理方法では、図3における8×8 [0026] In the second processing method, 8 in FIG. 3 × 8
個の画素データからなる主ブロック信号を構成する8本の垂直方向の画素データの列(各列は8個の画素データから構成される)を、図5に示す如く、4本の奇数番目の行からなる第1の副ブロック信号(水平及び垂直方向に4×8個の画素データからなる)と、4本の偶数番目の行からなる第2の副ブロック信号(水平及び垂直方向に8×4個の画素データからなる)とに分割する。 Number of eight vertical pixel data constituting the main block signal consisting of pixel data sequence (each column is composed of 8 pieces of pixel data), as shown in FIG. 5, four odd-numbered of the first and the sub block signal (consisting of 4 × 8 pieces of pixel data in the horizontal and vertical directions), the second sub-block signals (horizontal and vertical direction 8 × composed of four even numbered rows of rows of four pixel data) and to divide.

【0027】第3の処理方法では、図3における主ブロック信号を構成する8×8個の画素データを、図6に示す如く、4本の奇数番目の画素データの列の内のそれぞれ4個の奇数番目の画素データ(白丸)からなる第1の副ブロック信号、4本の偶数番目の画素データの列の内のそれぞれ4個の奇数番目の画素データ(黒丸)からなる第2の副ブロック信号、4本の奇数番目の画素データの列の内のそれぞれ4個の偶数番目の画素データ(黒丸)からなる第3の副ブロック信号、4本の偶数番目の画素データの列の内のそれぞれ4個の偶数番目の画素データ(白丸)からなる第4の副ブロック信号に分割する。 [0027] In the third processing method, the 8 × 8 pieces of pixel data constituting the main mass signal in FIG. 3, as shown in FIG. 6, each four of the four odd-numbered pixel data string odd-numbered first sub-block signal consisting of pixel data (open circles), the second sub-block of odd-numbered pixel data of each of four of the four even-numbered pixel data strings (black circles) of signal, a third sub-block signal consisting of the even-numbered pixel data of each of four of the four odd-numbered pixel data strings (black circles), each of the four even-numbered pixel data string of four even-numbered pixel data (open circles) is divided into the fourth sub-block signals.

【0028】サブサンプル構成回路5よりの主ブロック信号が2個又は4個の副ブロック信号にサブサンプル処理された副ブロック化デジタル画像信号及び時系列変換回路2よりの時系列変換された主ブロック化デジタル画像信号は、切換えスイッチ6で切り換えられてシャフリング回路8に供給される。 The sub-sample configuration main block signal from circuit 5 are two or four time series transformed main mass than subsampled processed sub blocked digital image signal and the time-series conversion circuit 2 to the sub block signal of the digital image signal is switched by the changeover switch 6 is supplied to the shuffling circuit 8.

【0029】次に、この切換えスイッチ6の切換えを制御するフレーム相関判別回路FCについて説明する。 A description will now be given frame correlation determination circuit FC for controlling the switching of the changeover switch 6. 時系列変換回路2よりの主ブロック化デジタル画像信号と、そのデジタル画像信号が1フレーム遅延器3によって1フレーム期間遅延された遅延主ブロック化デジタル画像信号とが、差分絶対値算出回路4に供給されて、画素データ毎の差分絶対値が算出された後、その算出された差分絶対値が積算器8に供給されて、主ブロック信号毎の積算(算術平均又は荷重平均)が行われ、その積算値を基準値と比較することによって、主ブロック信号毎のフレーム相関の有無の判別信号を得るようにしている。 When the main block of the digital image signal from the stream conversion circuit 2, the digital image signal and a 1-frame period delayed delayed main block of the digital image signal by one frame delay device 3, supplied to the difference absolute value calculating circuit 4 is, after the absolute difference value of each pixel data is calculated, the calculated difference absolute value is supplied to the integrator 8, integration of each main block signals (arithmetic average or weighted average) is performed, the by comparing the reference value the accumulated value is taken to obtain a determination signal of the presence or absence of a frame correlation of each main block signal.

【0030】そして、フレーム相関判別回路FCよりの判別信号によって切換えスイッチ6を切換え、フレーム相関ありと判別されたときは、時系列変換回路2側に切換えて主ブロック信号を選択して出力し、主ブロック信号がフレーム相関なしと判別されたときは、切換えスイッチ6をサブサンプル構成回路5側に切換えて、その主ブロック信号に対応する副ブロック信号を選択し、これら主ブロック信号及び副ブロック信号の合成によって、 [0030] Then, switching the changeover switch 6 by discrimination signal from frame correlation determination circuit FC, when it is determined that there is frame correlation, when switched to the stream conversion circuit 2 side selects and outputs the main block signal, when the main block signal is determined to no frame correlation, by switching the changeover switch 6 in the sub-sample configuration circuit 5 side, and select the sub-block signal corresponding to the main block signals, these main block signals and the sub block signal by the synthesis,
ブロック化デジタル画像信号を得る。 Get blocked digital image signal.

【0031】切換えスイッチ6のよりのブロック化デジタル画像信号は、シャフリング回路8に供給されて、ブロック(主ブロック及び副ブロック)を単位としたシャフリングが行われた後、画像圧縮符号化回路9に供給されて、画像圧縮符号化が行われる。 The more blocked digital image signal of the changeover switch 6 is supplied to a shuffling circuit 8, block after (main block and the sub block) shuffling was a unit has been performed, the image compression coding circuit 9 is supplied to the image compression encoding is performed.

【0032】次に、この画像圧縮符号化回路9について説明する。 Next, a description will be given of the image compression coding circuit 9. シャフリング回路8よりのシャフリングされたデジタル画像信号は、2次元離散コサイン変換回路(2次元DCT回路)10に供給されて、8×8個の画素データデータからなる主ブロック信号毎に又は2個又は4個の副ブロック信号からなる8×8個の画素データデータ毎に変換符号化されて、変換係数データが出力される。 Shuffled digital image signal from the shuffling circuit 8, two-dimensional discrete cosine transformation circuit is supplied to the (two-dimensional DCT circuit) 10, 8 × 8 pieces of pixel data data consists primarily block signals each or 2 pieces or 4 is converted coded 8 × every 8 pieces of pixel data data consisting of the sub-block signals, the transform coefficient data is output. デジタル画像信号の主ブロック信号の水平方向及び垂直方向のN×N個の画素データ又は2個或いは4個の副ブロック信号からなる水平方向及び垂直方向のN× Horizontal and vertical N × N pieces of pixel data or two or four horizontal and vertical N × consisting subblocks signal of the main block signal of the digital image signal
N個の画素データから構成される場合の2次元離散コサイン変換の変換係数データは数1の式(1−1)ように表される。 Transform coefficient data of the two-dimensional discrete cosine transform in the case composed of N pixel data is expressed by Equation 1 (1-1). 尚、(1−3)式はその但し書きの式である。 Incidentally, (1-3) equation is an expression of its proviso.

【0033】 [0033]

【数1】 [Number 1]

【0034】2次元DCT回路10よりの変換係数データは、量子化回路(再量子化回路)11に供給されて、 The transform coefficient data from the 2-dimensional DCT circuit 10 is supplied to the quantization circuit (re-quantizing circuit) 11,
量子化(再量子化)された後、その量子化された変換係数データは可変長符号化回路(VLC符号化回路)12 Quantized after being (re-quantization), transform coefficient data that has been quantized variable-length coding circuit (VLC encoding circuit) 12
に供給されて可変長符号化される。 It is supplied to the variable length coding. 量子化回路11における量子化レベルは、符号量制御器15によって、高域の変換係数程量子化レベルが小さくなるように制御される。 Quantization levels in the quantization circuit 11, the code amount control unit 15, transform coefficient as the quantization level of the high band is controlled to be small. この符号量制御器15はVLC符号化回路15によって制御される。 The code amount control unit 15 is controlled by the VLC coding circuit 15. 又、フレーム相関判別回路FCの積算器7の基準値が符号量制御器15によって制御される。 The reference value of the integrator 7 of frame correlation determination circuit FC is controlled by the code amount control unit 15.

【0035】VLC符号化回路12よりのVLC符号化された変換係数データはパッキング回路(バッファリング回路)13に供給されて、例えば、10DCTブロック(8×8個の画素データに対する変換係数データを1 [0035] The transform coefficient data VLC coding than VLC coding circuit 12 is supplied to a packing circuit (buffering circuit) 13, for example, the transform coefficient data for 10DCT block (8 × 8 pieces of pixel data 1
DCTブロックと称する)で係数のデータ量が一定になるようにデータ量の調整が行われると共に、符号量制御器15よりのその10DCTブロック毎の量子化レベルのテーブルの選択情報データ、積算器8よりのブロック構成選択情報データ(フレーム相関の有無に基づく主ブロック及び副ブロックの別の情報データ)等が付加された後、送信部14に供給される。 Together with data amount of the coefficient in the DCT block hereinafter) is the adjustment of the amount of data to be constant is performed, the code amount control unit for each the 10DCT blocks than 15 quantization level table selection information data, the multiplier 8 after more of the block configuration selection information data (different information data in the main block and the sub block based on the presence or absence of frame correlation) or the like is added, it is supplied to the transmission unit 14.

【0036】送信部14はエラー訂正符号化回路、変調回路等を備え、パッキング回路13から出力されたVL The transmitter 14 error correction encoding circuit, a modulation circuit, etc., is output from the packing circuit 13 VL
C符号化された変換係数データがエラー訂正符号化回路14によってエラー訂正符号化されると共に、このエラー訂正符号化・VLC符号化変換係数データは、10D With C coded transform coefficient data is error correction encoded by the error correction encoding circuit 14, the error correction coding · VLC coded transform coefficient data, 10D
CTブロック毎の量子化レベルのテーブルの選択情報データ、ブロック構成選択情報データ等と共に、伝送路(磁気ヘッド−磁気テープ系−磁気ヘッド)に適した変調方式によって変調されると共に、伝送路に適した伝送レートを以て伝送路に出力される。 Quantization level table selection information data for each CT block, together with block selection information data, the transmission line while being modulated by the modulation method suitable for (magnetic head - - Magnetic Tape magnetic head), suitable for transmission line is output to the transmission path with a transmission rate was.

【0037】次に、図1(B)を参照して、実施例の画像圧縮復号化装置(デジタルVTRの再生系に設けられる)を説明する。 Next, with reference to FIG. 1 (B), explaining an image compression decoding apparatus in embodiment (provided in the playback system of a digital VTR). 図1(A)の画像圧縮符号化装置の送信部14によって伝送路(磁気ヘッド−磁気テープ系− Transmission path by the transmission section 14 of the image compression encoding apparatus of FIG. 1 (A) (magnetic head - Magnetic Tape -
磁気ヘッド)に伝送された被変調エラー訂正符号化・V Modulated error correction coding · V transmitted to the magnetic head)
LC符号化変換係数データ及び10DCTブロック毎の量子化テーブルの選択情報データの被変調信号、ブロック構成選択情報データの被変調信号等が、その伝送路から受信部17に供給されて、それぞれ復調されると共に、その復調されて得られたがエラー訂正符号化・VL LC coded transform coefficient data and the modulated signal of the selected information data of the quantization table of 10DCT each block, the modulated signal or the like of a block configuration selected information data, are supplied from the transmission path to the receiver 17, demodulated respectively Rutotomoni, were obtained is the demodulation error correction coding · VL
C符号化変換係数データがエラー訂正され、そのエラー訂正されたVLC符号化変換係数データ、エラー訂正し得なかったVLC符号化変換係数エラーデータ及びこれに付されたエラーフラグ並びに10DCTブロック毎の量子化テーブルの選択情報データ、ブロック構成選択情報データ等が、デパッキング回路18に供給される。 C encoded transform coefficient data is error corrected, the error corrected VLC coded transform coefficient data, error correction and VLC encoded transform coefficient error data could not be error attached thereto flag and quantum 10DCT each block quantization table selection information data block selection information data and the like are supplied to the de-packing circuit 18.

【0038】デパッキング回路18では、受信部17よりの出力データから、エラー訂正されたVLC符号化変換係数データ、VLC符号化変換係数エラーデータ、エラーフラグ、10DCTブロック毎の量子化テーブルの選択情報データ、ブロック構成選択情報データ等が分離される。 [0038] In the de-packing circuit 18, the output data from the receiving unit 17, error corrected VLC coded transform coefficient data, VLC coding transform coefficients error data, the error flag, the selection information of the quantization table for each 10DCT block data block selection information data and the like are separated. その内、エラー訂正されたVLC符号化変換係数データ及びVLC符号化変換係数エラーデータは可変長復号化回路(VLC復号化回路)19に供給され、エラーフラグはエラー修整制御回路25に供給され、ブロック構成選択情報データはブロック構成切換え情報データとして、後述する切換えスイッチ24及び2次元離散コサイン逆変換回路(IDCT回路)21に供給され、 Of the error-corrected VLC coded transform coefficient data and VLC encoded transform coefficient error data is supplied to the variable-length decoding circuit (VLC decoding circuit) 19, an error flag is supplied to the error correction control circuit 25, block selection information data as block switching information data is supplied to the changeover switch 24 and the two-dimensional discrete cosine inverse transform circuit (IDCT circuit) 21 will be described later,
量子化テーブルの選択情報データは後述する逆量子化回路20に供給される。 Selection information data of the quantization table is supplied to the inverse quantization circuit 20 to be described later.

【0039】VLC復号化回路19よりのエラー訂正された変換係数データ及び変換係数エラーデータは、逆量子化回路20に供給されて、量子化テーブルの選択情報データに基づいて逆量子化された後、2次元離散コサイン逆変換回路(2次元IDCT回路)21に供給される。 The transform coefficient data and conversion coefficient error corrected data errors than VLC decoding circuit 19 is supplied to the inverse quantization circuit 20, after being inverse quantized based on selection information data of the quantization table It is supplied to the two-dimensional discrete cosine inverse transform circuit (2-dimensional IDCT circuit) 21.

【0040】2次元IDCT回路21では、ブロック構成切換え情報(主ブロック信号及び副ブロック信号の別)に基づいて、数1の式(1−2)に従って、変換係数データが逆変換されてブロック化デジタル画像信号が得られ、これがデシャフリング回路22に供給されて、 [0040] In the two-dimensional IDCT circuit 21, based on the block configuration switching information (another main block signal and the sub block signal), according to Equation 1 (1-2), blocking the conversion coefficient data is inverse transform digital image signal is obtained, which is supplied to the deshuffling circuit 22,
ブロックを単位としたデシャフリングが行われる。 Deshuffling in which the block as a unit are carried out.

【0041】デシャフリング回路22よりのデシャフリンブされたブロック化デジタル画像信号の内、互いに隣接する2個又は4個の副ブロック信号がエラー修整/サブサンプル逆構成回路23に供給されて、エラー修整制御回路25の制御の下に、副ブロック信号のエラーのある画素データに対しエラー修整が行われると共に、その副ブロック信号が逆サンプル構成処理されて、主ブロック信号に戻される。 [0041] Of Deshafurinbu blocks of digital image signals from the deshuffling circuit 22, two or four sub-block signal adjacent is supplied to the error correction / subsample reverse configuration circuit 23 to each other, the error concealment control circuit under the control of 25, with an error the error correction to the pixel data with the sub-block signal is performed, the sub-block signal is reversed sample configuration process, is returned to the main block signal. この場合のエラー修整は隣接画素データによって行われるが、伝送路におけるビットエラーによって、2個又は4個の隣接副ブロックの内、ビットエラーによって全部の画素データがエラーとなった副ブロックの画素データは、他の隣接副ブロックの画素データを用いてエラー修整される。 This error correction in this case is performed by the neighboring pixel data, the bit error in the transmission path, among the two or four neighboring sub-blocks, the sub-block that became all the pixel data is an error by the bit error pixel data is the error correction using pixel data of the other adjacent sub-blocks.

【0042】エラー修整/サブサンプル逆構成回路23 The error correction / sub-sample reverse configuration circuit 23
よりのエラー修整された主ブロック信号並びにデシャフリング回路22よりのエラー修整されていない主ブロック信号及びエラーのない主ブロック信号が、ブロック構成切換え情報データによって制御される切換えスイッチ24によって切換えられた後、エラー修整回路ECに供給される。 The main block signal and error-free main block signal which is not error correction than the main block signal and deshuffling circuit 22 is more error concealment is, after being switched by the changeover switch 24 controlled by the block switching information data, It is supplied to the error correction circuit EC.

【0043】切換えスイッチ24は、デシャッフリン回路22の出力が副ブロック信号であるときは、エラー修整/サブサンプル逆構成回路23よりのエラー修整された主ブロック信号を出力し、主ブロック信号であるときはそのエラー訂正されていない主ブロック信号及びエラーのない主ブロック信号を出力するように切換えられる。 The changeover switch 24, when the output of Deshaffurin circuit 22 is by-block signal, and outputs the main block signal error correction than the error correction / subsample reverse configuration circuit 23, when the main block signal It is switched to output the main block signal without the main block signal and error that is not the error correction.

【0044】エラー修整回路ECは、1フレーム遅延器26及びエラー修整制御回路25によって制御される切換えスイッチ27からなり、切換えスイッチ27の一方の固定接点に切換えスイッチ24よりの切換え出力が供給され、切換えスイッチ24の可動接点よりの出力が1 The error correction circuit EC consists changeover switch 27 controlled by a 1-frame delay unit 26 and the error correction control circuit 25, the switching output of from changeover switch 24 to one fixed contact of the changeover switch 27 is supplied, the output from the movable contact of the changeover switch 24 1
フレーム遅延器26に供給され、その1フレーム遅延器26よりの出力が切換えスイッチ27の他方の固定接点に供給されるようにして構成される。 It is supplied to a frame delay unit 26, configured as an output than the one-frame delay circuit 26 is supplied to the other fixed contact of the switch 27. この場合、切換えスイッチ24よりの主ブロック信号の画素データにエラーがあるときは、切換えスイッチ27の可動接点が1フレーム遅延器26側に切換えられて、エラーのある画像データを含む主ブロック信号のエラーは1フレーム前の主ブロック信号画像データによってエラー修整され、切換えスイッチ24よりの主ブロック信号の画素データにエラーないときは、切換えスイッチ6の可動接点が切換えスイッチ24側に切り換えれて、その主ブロック信号は切換えスイッチ27を単に通過する。 In this case, the more change-over switch 24 when there is an error in the main block signal of pixel data, the movable contact of the changeover switch 27 is switched to 1-frame delay unit 26 side, of the main block signal including the image data with errors the error is the error correction by the previous frame of the main block signal image data, when no error in the pixel data of the main block signal from the changeover switch 24, the movable contact of the changeover switch 6 is switched to the changeover switch 24 side, the the main block signal simply passes through the changeover switch 27.

【0045】エラー修整回路ECよりのエラー修整された主ブロックデジタル画像信号は、時系列逆変換回路2 The main block digital image signal error correction than the error correction circuit EC is chronological inverse transform circuit 2
8に供給されて、時間軸上に順次配された複数の画素データからなるデジタル画像信号に逆変換され、このデジタル画像信号がD/A変換器29に供給されてアナログ信号に変換されて、出力端子Tout にそのアナログ画像信号が出力される。 8 is supplied to, be converted back to a digital image signal comprising a plurality of pixel data sequentially arranged on the time axis is converted into an analog signal the digital image signal is supplied to the D / A converter 29, an analog image signal is output to the output terminal Tout.

【0046】上述の画像圧縮符号変換装置によれば、主ブロック化デジタル画像信号の主ブロック信号にフレーム相関がないときは、画像圧縮復号化装置におけるエラー修整のために、主ブロック化デジタル画像信号の各主ブロック信号を、主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、それぞれ画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割してから、この複数の副ブロック信号を2次元DCT10に供給して2次元離散コサイン変換することになる。 [0046] According to the above image compression code conversion apparatus, when there is no frame correlation is the main block signal of the main blocking the digital image signal, for error correction in the image compression decoding apparatus, the main blocking the digital image signal each predetermined each primary block signals, the pixel data constituting each main block signal in the main blocking the digital image signal is separated into pixel data adjacent to each other in the horizontal or vertical direction, the horizontal and vertical directions of each screen the number after divided into a plurality of sub-block signal consisting of pixel data arranged in a matrix each, will be supplied to convert two-dimensional discrete cosine the plurality of sub-block signal in a two-dimensional DCT10. 従って、この場合は、ブロック化デジタル画像信号の隣接画素データ間の相関性を故意に崩すことになるので、サブサンプル構成しないで直交変換するのに比べて、直交変換によって得られる変換係数(符号化係数)の低周波集中度が低下し、即ち、変換効率が低下するため、画像圧縮復号化装置の2次元IDC回路21で2次元離散逆コサイン変換して復元したブロック化デジタル画像信号の画質は低下する。 Therefore, in this case, it means that the break deliberately the correlation between the neighboring pixel data of a block of digital image signals, as compared to the orthogonal transform without subsampling structure, transform coefficients obtained by the orthogonal transformation (code reduces the low frequency degree of concentration factor), i.e., because the conversion efficiency is reduced, the image quality of the two-dimensional IDC circuit 21 in a two-dimensional discrete inverse cosine transform to the restored block of digital image signals of the image compression decoding apparatus It decreases.

【0047】上述の画像圧縮符号変換装置によれば、主ブロック化デジタル画像信号の主ブロック信号にフレーム相関があるときは、画像圧縮復号化装置において、1 [0047] According to the above image compression code conversion apparatus, when there is a frame correlation to the main block signal of the main blocking the digital image signal, the image compression decoding apparatus, 1
フレーム前の対応する主ブロック信号を用いてエラー修整できるので、その主ブロック信号を直接2次元DCT Since it error correction using the corresponding main block signal of the previous frame, direct two-dimensional DCT and the main block signal
回路10に供給して離散コサイン変換することになる。 Will discrete cosine transform is supplied to the circuit 10.
この場合は、ブロック化デジタル画像信号の隣接画素データ間の相関性を故意に崩すことはないので、直交変換によって得られる変換係数(符号化係数)の低周波集中度が低下はなく、即ち、変換効率の低下はないので、画像圧縮復号化装置の2次元IDC回路21で2次元離散逆コサイン変換して復元したブロック化デジタル画像信号に画質低下は生じない。 In this case, since no breaking deliberately correlation between the neighboring pixel data of a block of digital image signals, a low frequency concentration of the transform coefficients obtained by the orthogonal transformation (coding coefficients) is not reduced, namely, since there is no decrease in the conversion efficiency, image quality degradation in a two-dimensional discrete inverse cosine transform to the restored block of digital image signals in two-dimensional IDC circuit 21 of the image compression decoding apparatus does not occur.

【0048】上述の実施例のフレーム相関判別回路FC The frame correlation determination circuit of the above-described embodiments FC
は、フィールド相関判別回路でもよく、それに応じて、 May be a field correlation determination circuit, accordingly,
エラー修整回路ECは、主ブロック信号にエラーがあるときは、1フィールド前の対応する主ブロック信号用いてエラー訂正する回路に変更される。 Error correction circuit EC, when there is an error in the main block signal is changed to a circuit for correcting errors by using the previous field of the corresponding main block signal.

【0049】上述の実施例の画像圧縮符号化装置の回路10は離散コサイン変換回路に限られるものではなく、 The circuit 10 of the image compression encoding apparatus of the above embodiment is not limited to the discrete cosine transformation circuit,
直交変換回路等の変換符号化回路、予測符号化回路、ベクトル量子化回路、エントロピー符号化回路等の高能率符号化回路であれば良く、それに応じて画像圧縮復号化装置の回路21は、直交逆変換回路等の変換復号化回路、予測復号化回路、ベクトル逆量子化回路、エントロピー復号化回路等の高能率復号化回路を用いることになる。 Transform coding circuit such as an orthogonal transform circuit, predictive coding circuit, the vector quantization circuit may be a high-efficiency encoding circuit such as the entropy coding circuit, the circuit 21 of the image compression decoding apparatus accordingly, the orthogonal transformation and decoding circuits, such as the inverse transform circuit, predictive decoding circuit, vector dequantization circuit, so that the use of high efficiency decoder, such as entropy decoding circuit.

【0050】実施例の第1の装置(画像圧縮符号化装置)によれば、入力デジタル画像信号を、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して、主ブロック化デジタル画像信号を得る時系列変換回路2と、その時系列変換回路2よりの主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、それぞれ画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して、副ブロック化デジタル画像信号を得るサブサンプル構成回路5と、主ブロック化画像信号の主ブロック信号毎のフレーム相関 [0050] According to a first apparatus embodiment (image compression encoding apparatus), an input digital image signal, for each screen, horizontal and pixels respectively arranged in a matrix by a predetermined number in the vertical direction of the screen segmented by a plurality of main blocks signal consisting of data, constituting a time-series conversion circuit 2 to obtain the main blocking the digital image signal, each main block signal in the main blocking the digital image signal from the time-series conversion circuit 2 pixels separates the data into pixel data adjacent to each other in the horizontal or vertical direction, each divided into a plurality of sub-block signal consisting of pixel data arranged in a matrix by a predetermined number respectively in the horizontal direction and the vertical direction of the screen, a subsample configuration circuit 5 to obtain a sub-block of the digital image signal, frame correlation of each main block signal of the main blocking image signals 又はフィールド相関)の有無を判別するフレーム相関(又はフィールド相関)判別回路F Or frame correlation (or field correlation to determine the presence or absence of a field correlation)) discriminating circuit F
Cと、そのフレーム相関(又はフィールド相関)判別回路FCによるフレーム相関(又はフィールド相関)の有無の判別結果に基づいて、フレーム相関(又はフィールド相関)があるときは、時系列変換回路2よりの主ブロック信号を選択し、フレーム相関(又はフィールド相関)がないときは、その主ブロック信号に対応するサブサンプル構成回路5よりの副ブロック信号を選択してブロック化画像信号を得る選択手段7と、その選択手段7 And C, and the frame correlation (or field correlation) based on the presence or absence of the discrimination result of the frame correlation by the discrimination circuit FC (or field correlation), when there is a frame correlation (or field correlation), when the from-series conversion circuit 2 select the primary block signal, when no frame correlation (or field correlation) is includes a selection means 7 to obtain a blocked image signal by selecting the sub-block signals from the sub-sample configuration circuit 5 corresponding to the main block signal , the selection means 7
よりのブロック化デジタル画像信号を、画像圧縮符号化して画像圧縮符号化信号を得る画像圧縮符号化回路9 Image compression encoding circuit 9 to obtain a more blocked digital image signal, and image compression encoding an image compression encoding signal
と、その画像圧縮符号化回路9よりの画像圧縮符号化信号を、エラー訂正符号化してエラー訂正符号化信号を得るエラー訂正符号化回路14とを有するようにしたので、次のような効果が得られる。 When the image compression coded signal from the image compression coding circuit 9, since to have an error correction code encoding circuit 14 to obtain an error correction encoded signal by error correction coding, the following effects can get.

【0051】即ち、入力デジタル画像信号を、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して得た主ブロック化デジタル画像信号を画像圧縮符号化するようにした画像圧縮符号化装置において、その画像圧縮符号化信号に伝送路でビットエラーが生じて、主ブロック信号を構成する全ての画素データがエラーとなっても、元の入力デジタル画像信号を復元することができると共に、特に、画像圧縮符号化しようとする主ブロック化デジタル画像信号の主ブロック信号のフレーム相関(又はフィールド相関)が高いときは、圧縮効率の低下を回避することのできる画像圧縮符号化装置を得ることができる。 [0051] That is, an input digital image signal, for each screen, the horizontal direction and the main block obtained by subdividing the plurality of main blocks signals each composed of pixel data arranged in a matrix by a predetermined number in the vertical direction of the screen in image compression coding apparatus adapted to image compression encoding of digital image signals, the bit error in the transmission line to the image compression coded signal is generated, all the pixel data constituting the main block signals an error even, it is possible to restore the original input digital image signal, in particular, when the frame correlation of the main block signal of the main blocking the digital image signal to be image compression coding (or field correlation) is high, the compression it is possible to obtain an image compression encoding apparatus capable of avoiding a reduction in efficiency.

【0052】実施例の第2の装置(画像圧縮復号化装置)によれば、入力デジタル画像信号が、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化されて得られた主ブロック化デジタル画像信号の主ブロック信号並びにその主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して得られた副ブロック化デジタル画像信号の副ブロック信号のうち、主ブロック信号にフレーム相関(又はフィールド相関)があるときはその主ブロック信号 [0052] According to a second device of the embodiment (image compression decoding apparatus), a pixel input digital image signal is arranged for each screen, the horizontal and vertical directions, respectively a matrix by a predetermined number of screen the pixel data constituting each main block signal in the main block signal and its main mass of the digital image signals of a plurality of main blocks of the digital image signal obtained is subdivided into a main block signal consisting of data in the horizontal or vertical direction separating the adjacent pixel data to each other, the screen in the horizontal direction and the sub blocked digital image signal to the vertical direction obtained by dividing into a plurality of sub-block signal consisting of pixel data arranged in a matrix by a predetermined number vice of block signal, when there is a main block signal frame correlation (or field correlation) is its main block signals 選択され、フレーム相関(又はフィールド相関)がないときはその主ブロック信号に対応する副ブロック信号が選択されて構成されたブロック化デジタル画像信号のエラー訂正符号化・画像圧縮符号化信号を供給してエラー訂正すると共に、そのエラー訂正によってエラー訂正できなかったエラーにエラーフラグを付するエラー訂正回路17と、そのエラー訂正回路1 Is selected, when there is no frame correlation (or field correlation) is supplies an error correction coding and image compression coding signals of the sub-block signal is composed is selected block of digital image signals corresponding to the main block signal thereby correcting errors Te, an error correction circuit 17 to subject the error flag to the error that could not be error-corrected by the error correction, the error correction circuit 1
7よりの画像圧縮符号化信号を供給して、ブロック化デジタル画像信号を得る画像圧縮復号化回路16と、その画像圧縮復号化回路16よりのブロック化デジタル画像信号中の主ブロック信号のエラー訂正回路17でエラー訂正できなかったエラーを、1フレーム(又は1フィールド)前の対応する主ブロック信号を用いてエラー修整する第1のエラー修整回路ECと、 画像圧縮復号化回路16よりのブロック化デジタル画像信号中の副ブロック信号のエラー訂正回路17でエラー訂正できなかったエラーを、その副ブロック信号に対応する隣接副ブロック信号を用いてエラー修整する第2のエラー修整回路2 Supplies the image compression coded signal than 7, the image compression decoding circuit 16 to obtain a blocked digital image signal, error correction of the main block signal in the block of the digital image signal from the image compression decoding circuit 16 the errors that could not be error-corrected circuit 17, one frame (or one field) before the first and error correction circuit EC for error correction using the corresponding main block signals, the block of the from the image compression decoding circuit 16 the sub block signal error which can not be error corrected by the error correction circuit 17 in the digital image signal, a second error correction circuit for error correction using the adjacent sub-block signal corresponding to the sub-block signals 2
3と、その第2のエラー修整回路23よりのエラー修整された副ブロック信号をサブサンプル逆構成して、元の主ブロック信号を得るサブサンプル逆構成回路23と、 And 3, a sub-block signal error correction than the second error correction circuit 23 and subsampled reverse configuration, a sub-sample inverse configuration circuit 23 to obtain the original main block signal,
第1のエラー修整回路EC及びサブサンプル逆構成回路23よりの主ブロック信号の合成信号からなるブロック化デジタル画像信号を元の入力デジタル画像信号に戻す時系列逆変換回路28とを有するので、次の効果が得られる。 Because it has a time series inverse conversion circuit 28 back to the first error correction circuit EC and subsampling inverse configuration circuit original input digital image signal blocked digital image signal comprising a composite signal of the main block signal from 23, the following effect can be obtained.

【0053】即ち、画像圧縮符号化装置によって画像圧縮符号化された主ブロック化デジタル画像信号を圧縮復号化して元のデジタル画像信号を復元することができると共に、画像圧縮符号化された主ブロック化デジタル画像信号の主ブロック信号のフレーム相関(又はフィールド相関)が高いときは、圧縮効率の低下を回避することのできる画像圧縮復号化装置を得ることができる。 [0053] That is, the main mass of the digital image signal subjected to image compression encoded by the image compression encoding apparatus compresses decrypted it is possible to restore the original digital image signals, a main blocking subjected to image compression coding when frame correlation of the main block signal of the digital image signal (or field correlation) is high, it is possible to obtain an image compression decoding apparatus capable of avoiding a decrease in compression efficiency.

【0054】実施例の第3の装置(画像圧縮符号化装置)によれば、実施例の第1の装置において、選択手段6よりのブロック化デジタル画像信号を、ブロックを単位としてシャフリングするシャフリング回路8を、選択手段6と画像圧縮符号化回路9との間に設けたので、実施例の第1の装置における効果に加えて、伝送路におけるビットエラーの発生によって、主ブロック信号から分割された互いに隣接する複数の副ブロック信号をそれぞれ構成する画素データが共に全てエラーとなって、その主ブロック信号に属する画素データの復元が不可能になる虞はなくなる。 [0054] According to a third device embodiment (image compression encoding apparatus), in the first apparatus embodiment, the blocked digital image signal from the selecting means 6, Schaff shuffling block units a ring circuit 8, since there is provided between the selection means 6 and the image compression coding circuit 9, in addition to the effects of the first apparatus embodiment, the occurrence of bit errors in the transmission path, divided from the main block signal It becomes a plurality of both all error pixel data to the sub-block signals constituting each adjacent to each other, which is, no longer a risk that the restoration of the pixel data belonging to the main block signal becomes impossible.

【0055】実施例の第4の装置(画像圧縮復号化装置)によれば、実施例の第2の装置において、エラー訂正符号化・画像圧縮符号化信号のブロック化デジタル画像信号はブロックを単位としてシャフリングされてなり、画像圧縮復号化回路16よりのブロックを単位としてシャフリングされたブロック化デジタル画像信号をデシャフリングするデシャフリング回路22を、画像圧縮復号化回路16と、第1及び第2のエラー修整回路23 [0055] According to a fourth device embodiment (image compression decoding apparatus), in the second apparatus of the embodiment, error correction coding and image blocking the digital image signal compression coded signal block units as shuffled it by the deshuffling circuit 22 for deshuffling the shuffled blocked digital image signal blocks from the image compression decoding circuit 16 as a unit, the image compression decoding circuit 16, the first and second error correction circuit 23
との間に設けたので、実施例の第2の装置の効果に加えて、伝送路におけるビットエラーの発生によって、主ブロック信号から分割された互いに隣接する複数の副ブロック信号をそれぞれ構成する画素データが共に全てエラーとなって、その主ブロック信号に属する画素データの復元が不可能になる虞はなくなる。 Since there is provided between the pixel in addition to the effect of the second device, constituted by the occurrence of bit errors in the transmission path, a plurality of sub-blocks signals adjacent divided from the main block signal each example data becomes both all errors, no longer a risk that the restoration of the pixel data belonging to the main block signal becomes impossible.

【0056】実施例の第5の装置(画像圧縮符号化装置)によれば、実施例の第1又は第3の装置において、 [0056] According to a fifth apparatus embodiment (image compression encoding apparatus) in the first or third device embodiment,
画像圧縮符号化回路9は、高能率符号化器10を含むので、実施例の第1又は第3の装置の効果に加えて、デジタル画像信号の圧縮効率が頗る高くなる。 Image compression coding circuit 9, since it contains a high-efficiency encoder 10, in addition to the effect of the first or third device embodiment, the compression efficiency of the digital image signal is extremely high.

【0057】実施例の第6の装置(画像圧縮復号化装置)によれば、実施例の第2又は第4の装置において、 [0057] According to the apparatus of the sixth embodiment (image compression decoding apparatus), in the second or fourth apparatus embodiment,
画像圧縮復号化回路16は、高能率復号化器21を含むので、実施例の第2又は第4の装置の効果に加えて、高い圧縮効率を以て圧縮したデジタル画像信号を確実に復元することができる。 Image compression decoding circuit 16, since it contains a high-efficiency decoder 21, that in addition to the second or the effects of the fourth device embodiment, to reliably recover the digital image signal compressed with high compression efficiency it can.

【0058】実施例の第7の装置(画像圧縮符号化装置)によれば、実施例の第5の装置において、画像圧縮符号化回路9は、可変長符号化器12を含むので、第5 [0058] According to the apparatus of the seventh embodiment (image compression encoding device), the fifth apparatus embodiment, the image compression coding circuit 9, since it contains a variable length encoder 12, the fifth
の装置の効果に加えて、デジタル画像信号の圧縮効率が一層高くなる。 In addition to the effect of the device, it is even higher compression efficiency of the digital image signal.

【0059】実施例の第8の装置(画像圧縮復号化装置)によれば、実施例の第6の装置において、画像圧縮復号化回路16は、可変長復号化器19を含むので、実施例の第6の装置の効果に加えて、一層高き圧縮効率を以て圧縮したデジタル画像信号を確実に復元することができる。 [0059] According to the apparatus of the eighth embodiment (image compression decoding apparatus), in the apparatus of the sixth embodiment, the image compression decoding circuit 16, since it contains a variable length decoder 19, Example in addition to the sixth effect of the apparatus, it is possible to reliably recover the digital image signal compressed with a more High compression efficiency.

【0060】 [0060]

【発明の効果】第1の本発明の画像圧縮符号化装置によれば、入力デジタル画像信号を、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して、主ブロック化デジタル画像信号を得る時系列変換回路と、その時系列変換回路よりの主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、それぞれ画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して、副ブロック化デジタル画像信号を得るサブサンプル構成回路と、主ブロック化画像信号の主ブロック信号毎のフレーム相関(又はフィー Effects of the Invention] According to the image compression encoding device of the first present invention, the input digital image signal, for each screen, the horizontal direction and pixel data to the vertical direction are arranged in the form of a matrix by a predetermined number of screen segmented by a plurality of main blocks signal consisting of a stream conversion circuit when obtaining primary blocking the digital image signal, the pixel data constituting each main block signal in the main blocking the digital image signal from the time-series converter horizontal or each other separate adjacent pixel data in the vertical direction, each divided into a plurality of sub-block signal consisting of horizontal and pixel data to the vertical direction are arranged in the form of a matrix by a predetermined number of screen sub-blocks and sub-sample configuration circuit for obtaining a digital image signal, frame correlation of each main block signal of the main blocking image signals (or fee ド相関)の有無を判別するフレーム相関(又はフィールド相関)判別回路と、そのフレーム相関(又はフィールド相関)判別回路によるフレーム相関(又はフィールド相関)の有無の判別結果に基づいて、フレーム相関(又はフィールド相関)があるときは、時系列変換回路よりの主ブロック信号を選択し、フレーム相関(又はフィールド相関)がないときは、その主ブロック信号に対応するサブサンプル構成回路よりの副ブロック信号を選択してブロック化画像信号を得る選択手段と、その選択手段よりのブロック化デジタル画像信号を、画像圧縮符号化して画像圧縮符号化信号を得る画像圧縮符号化回路と、その画像圧縮符号化回路よりの画像圧縮符号化信号を、エラー訂正符号化してエラー訂正符号化信号を得るエラー訂正符号化回 A frame correlation (or field correlation) determination circuit for determining whether the de-correlation), based on the presence or absence of the discrimination result of the frame correlation (or field correlation) discriminating circuit frame correlation by (or field correlation), frame correlation (or when field correlation) is, when selecting a main block signal from the stream conversion circuit, when there is no frame correlation (or field correlation) is the sub block signal from the sub-sample configuration circuit corresponding to the main block signal and selecting means for obtaining a blocked image signal by selecting, blocked digital image signal from the selecting means, and image compression coding circuit for image compression coding to obtain image compression coded signal, the image compression coding circuit more image compression coded signal, error correction coding times to obtain an error correction encoded signal by error correction coding とを有するので、次の効果が得られる。 Since having the bets, the following effects can be obtained.

【0061】即ち、入力デジタル画像信号を、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して得た主ブロック化デジタル画像信号を画像圧縮符号化するようにした画像圧縮符号化装置において、その画像圧縮符号化信号に伝送路でビットエラーが生じて、主ブロック信号を構成する全ての画素データがエラーとなっても、元の入力デジタル画像信号を復元することができると共に、特に、画像圧縮符号化しようとする主ブロック化デジタル画像信号の主ブロック信号のフレーム相関(又はフィールド相関)が高いときは、圧縮効率の低下を回避することのできる画像圧縮符号化装置を得ることができる。 [0061] That is, an input digital image signal, for each screen, the horizontal direction and the main block to the vertical direction obtained by subdividing into a plurality of main blocks signal composed of pixel data arranged in a matrix by a predetermined number of screen in image compression coding apparatus adapted to image compression encoding of digital image signals, the bit error in the transmission line to the image compression coded signal is generated, all the pixel data constituting the main block signals an error even, it is possible to restore the original input digital image signal, in particular, when the frame correlation of the main block signal of the main blocking the digital image signal to be image compression coding (or field correlation) is high, the compression it is possible to obtain an image compression encoding apparatus capable of avoiding a reduction in efficiency.

【0062】第2の本発明の画像圧縮復号化装置によれば、入力デジタル画像信号が、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化されて得られた主ブロック化デジタル画像信号の主ブロック信号並びにその主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、 [0062] According to the image compression decoding device of the second present invention, the input digital image signal, for each screen, consisting of the pixel data respectively in the horizontal and vertical directions are arranged in the form of a matrix by a predetermined number of screen adjacent pixel data constituting each main block signal in the main block signal and its main mass of the digital image signals of a plurality of main blocks of the digital image signal obtained is subdivided into a main block signal in the horizontal or vertical direction separated into pixel data,
画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して得られた副ブロック化デジタル画像信号の副ブロック信号のうち、主ブロック信号にフレーム相関(又はフィールド相関)があるときはその主ブロック信号が選択され、フレーム相関(又はフィールド相関)がないときはその主ブロック信号に対応する副ブロック信号が選択されて構成されたブロック化デジタル画像信号のエラー訂正符号化・画像圧縮符号化信号を供給してエラー訂正すると共に、そのエラー訂正によってエラー訂正できなかったエラーにエラーフラグを付するエラー訂正回路と、そのエラー訂正回路よりの画像圧縮符号化信号を供給して、ブロック化デジタル画像信号を得る画像圧縮復号化 Among the sub-block signals of the screen in the horizontal direction and the sub blocked digital image signal to the vertical direction obtained by dividing into a plurality of sub-block signal consisting of pixel data arranged in a matrix by a predetermined number, the main block signal frame correlation (or field correlation) when there is the main block signal is selected, the frame correlation (or field correlation) when there is no blocking of the sub block signal corresponding to the main block signal is configured by selecting while error correction by supplying the error correction coding and image compression coded signal of a digital image signal, an error correction circuit for subjecting the error flag to the error that could not be error-corrected by the error correction than the error correction circuit supplies the image compression coded signal, image compression decoding to obtain a blocked digital image signal 路と、その画像圧縮復号化回路よりのブロック化デジタル画像信号中の主ブロック信号のエラー訂正回路でエラー訂正できなかったエラーを、1フィールド前の対応する主ブロック信号を用いてエラー修整する第1のエラー修整回路と、画像圧縮復号化回路よりのブロック化デジタル画像信号中の副ブロック信号のエラー訂正回路でエラー訂正できなかったエラーを、その副ブロック信号に対応する隣接副ブロック信号を用いてエラー修整する第2のエラー修整回路と、その第2のエラー修整回路よりのエラー修整された副ブロック信号をサブサンプル逆構成して、元の主ブロック信号を得るサブサンプル逆構成回路と、第1のエラー修整回路及びサブサンプル逆構成回路よりの主ブロック信号の合成信号からなるブロック化デジタル画像 The error concealment by using the road, the blocking of the from the image compression decoding circuit in the digital image signal a main block signal errors that could not be error-corrected by the error correction circuit of one field before the corresponding main block signal using 1 of the error correction circuit, an error that could not be error corrected by the error correction circuit of the sub-block signal in the block of the digital image signal from the image compression decoding circuit, the adjacent sub-block signal corresponding to the sub-block signals a second error correction circuit for modifying the error Te, a sub-block signal error correction than the second error correction circuit by the sub-sample inverse configuration, the sub-sample inverse configuration circuit for obtaining the original main block signal, the first error correction circuit and a sub-sample inverse structure of a synthetic signal of the main block signal from the circuit blocks digital image 号を元の入力デジタル画像信号に戻す時系列逆変換回路とを有するので、 Because it has a sequence inverse converting circuit when returning to the original input digital image signal to issue,
次の効果が得られる。 The following effects can be obtained.

【0063】即ち、画像圧縮符号化装置によって画像圧縮符号化された主ブロック化デジタル画像信号を圧縮復号化して元のデジタル画像信号を復元することができると共に、画像圧縮符号化された主ブロック化デジタル画像信号の主ブロック信号のフレーム相関(又はフィールド相関)が高いときは、圧縮効率の低下を回避することのできる画像圧縮復号化装置を得ることができる。 [0063] That is, the main mass of the digital image signal subjected to image compression encoded by the image compression encoding apparatus compresses decrypted it is possible to restore the original digital image signals, a main blocking subjected to image compression coding when frame correlation of the main block signal of the digital image signal (or field correlation) is high, it is possible to obtain an image compression decoding apparatus capable of avoiding a decrease in compression efficiency.

【0064】第3の本発明の画像圧縮符号化装置によれば、第1の本発明において、選択手段よりのブロック化デジタル画像信号を、ブロックを単位としてシャフリングするシャフリング回路を、選択手段と画像圧縮符号化回路との間に設けたので、第1の本発明の効果に加えて、伝送路におけるビットエラーの発生によって、主ブロック信号から分割された互いに隣接する複数の副ブロック信号をそれぞれ構成する画素データが共に全てエラーとなって、その主ブロック信号に属する画素データの復元が不可能になる虞はなくなる。 [0064] According to the image compression encoding apparatus of the third invention, in the first aspect of the present invention, the blocked digital image signal from the selecting means, a shuffling circuit for shuffling the block units, selection means and since there is provided between the image compression coding circuit, in addition to the effects of the first aspect of the present invention, the occurrence of bit errors in the transmission path, a plurality of sub-blocks signals adjacent divided from the main block signal is pixel data constituting each with both all errors, no longer a risk that the restoration of the pixel data belonging to the main block signal becomes impossible.

【0065】第4の本発明の画像圧縮復号化装置によれば、第2の本発明において、エラー訂正符号化・画像圧縮符号化信号のブロック化デジタル画像信号はブロックを単位としてシャフリングされてなり、画像圧縮復号化回路よりのブロックを単位としてシャフリングされたブロック化デジタル画像信号をデシャフリングするデシャフリング回路を、画像圧縮復号化回路と、第1及び第2 [0065] According to the image compression decoding apparatus of the fourth invention, in the second invention, the blocked digital image signal of the error correction coding and image compression coding signal is shuffled block units becomes, the deshuffling circuit for deshuffling the shuffled blocked digital image signal blocks from the image compression decoding circuit as a unit, and the image compression decoding circuit, the first and second
のエラー修整回路との間に設けたので、第2の本発明の効果に加えて、伝送路におけるビットエラーの発生によって、主ブロック信号から分割された互いに隣接する複数の副ブロック信号をそれぞれ構成する画素データが共に全てエラーとなって、その主ブロック信号に属する画素データの復元が不可能になる虞はなくなる。 Since there is provided between the error correction circuit, in addition to the effects of the second invention, each structure a plurality of sub-blocks signals by the generation of bit errors, the adjacent divided from the main block signal in the transmission path becomes all the pixel data are both errors, no longer a risk that the restoration of the pixel data belonging to the main block signal becomes impossible.

【0066】第5の本発明の画像圧縮符号化装置によれば、第1又は第3の本発明において、画像圧縮符号化回路は、高能率符号化器を含むので、第1又は第3の本発明の効果に加えて、デジタル画像信号の圧縮効率が頗る高くなる。 [0066] According to the image compression encoding apparatus of the present invention of the fifth, the first or third aspect of the present invention, image compression encoding circuit, because it contains a high-efficiency encoder, the first or third in addition to the effect of the present invention, the compression efficiency of the digital image signal is extremely high.

【0067】第6の本発明の画像圧縮復号化装置によれば、第2又は第4の本発明において、画像圧縮復号化回路は、高能率復号化器を含むので、第2又は第4の本発明の効果に加えて、高い圧縮効率を以て圧縮したデジタル画像信号を確実に復元することができる。 [0067] According to the image compression decoding apparatus of the sixth invention, in the present invention the second or fourth, image compression decoding circuit because it contains a high-efficiency decoder, the second or fourth in addition to the effect of the present invention, it is possible to reliably recover the digital image signal compressed with high compression efficiency.

【0068】第7の本発明の画像圧縮符号化装置によれば、第5の本発明において、画像圧縮符号化回路は、可変長符号化器を含むので、第5の本発明の効果に加えて、デジタル画像信号の圧縮効率が一層高くなる。 [0068] According to the image compression encoding apparatus of the present invention of the seventh, the fifth of the present invention, image compression encoding circuit, because it contains a variable length coder, in addition to the effects of the fifth invention Te, it is even higher compression efficiency of the digital image signal.

【0069】第8の本発明の画像圧縮復号化装置によれば、第6の本発明において、画像圧縮復号化回路は、可変長復号化器を含むので、第6の本発明の効果に加えて、一層高き圧縮効率を以て圧縮したデジタル画像信号を確実に復元することができる。 [0069] According to the image compression decoding apparatus of the present invention of the eighth, the sixth invention, the image compression decoding circuit because it includes a variable length decoder, in addition to the effects of the present invention of a 6 Te, it is possible to reliably recover the digital image signal compressed with a more High compression efficiency.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】(A) 本発明の画像圧縮符号化装置の実施例を示すブロック線図 (B) 本発明の画像圧縮復号化装置の実施例を示すブロック線図 [1] (A) a block diagram showing an embodiment of an image compression decoding apparatus of a block diagram illustrating an embodiment of an image compression encoding device (B) the invention of the present invention

【図2】画像圧縮符号化装置の従来例を示すブロック線図 2 is a block diagram showing a conventional example of a picture compression encoding apparatus

【図3】従来例の動作説明に供する原画素データの配置図 [Figure 3] layout of the original pixel data for explaining the operation of the conventional example

【図4】従来例の動作説明に供するサブサンプル構成の画素データの配置図(1) [4] arrangement diagram of the pixel data of the sub-sample configuration for explaining the operation of the conventional example (1)

【図5】従来例の動作説明に供するサブサンプル構成の画素データの配置図(2) [5] layout view of a pixel data of the sub-sample configuration for explaining the operation of the prior art (2)

【図6】従来例の動作説明に供するサブサンプル構成の画素データの配置図(3) [6] layout view of a pixel data of the sub-sample configuration for explaining the operation of the prior art (3)

【符号の説明】 DESCRIPTION OF SYMBOLS

1 A/D変換器 2 時系列変換回路 FC フレーム相関判別回路 3 1フィールド遅延器 4 差分絶対値算出回路 5 サブサンプル構成回路 6 切換えスイッチ 7 積算器 8 シャフリング回路 9 画像圧縮符号化回路 10 離散コサイン変換回路 11 量子化回路 12 可変長符号化回路 13 パッキング回路 14 送信部(エラー訂正符号化/変調器等) 15 符号量制御器 16 画像圧縮復号化回路 17 受信部(復調/エラー訂正回路等) 18 デパッキング回路 19 可変長復号化器 20 逆量子化回路 21 離散コサイン逆変換回路 22 デシャフリング回路 23 エラー修整/サブサンプル逆構成回路 24 切換えスイッチ 25 エラー修整制御回路 EC エラー修整回路 26 1フィールド遅延器 27 切換えスイッチ 28 時系列逆変換回路 1 A / D converter 2 time-series converter FC frame correlation determination circuit 3 1-field delay unit 4 difference absolute value calculating circuit 5 subsample configuration circuit 6 changeover switch 7 integrators 8 shuffling circuit 9 image compression coding circuit 10 discrete cosine transformation circuit 11 quantization circuit 12 variable-length coding circuit 13 packing circuit 14 transmitting unit (error correction coding / modulation or the like) 15 code amount control unit 16 the image compression decoding circuit 17 receiving unit (demodulation / error correction circuit, etc. ) 18 depacking circuit 19 variable length decoder 20 inverse quantization circuit 21 inverse discrete cosine transformation circuit 22 deshuffling circuit 23 error correction / subsample reverse configuration circuit 24 changeover switch 25 error correction control circuit EC error correction circuit 26 1 field delay vessel 27 changeover switch 28 chronologically inverse transform circuit 9 D/A変換器 9 D / A converter

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−240088(JP,A) 特開 平3−139083(JP,A) (58)調査した分野(Int.Cl. 7 ,DB名) H04N 5/91 - 5/956 H04N 7/24 - 7/68 ────────────────────────────────────────────────── ─── of the front page continued (56) reference Patent flat 1-240088 (JP, a) JP flat 3-139083 (JP, a) (58 ) investigated the field (Int.Cl. 7, DB name) H04N 5/91 - 5/956 H04N 7/24 - 7/68

Claims (8)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 入力デジタル画像信号を、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化して、主ブロック化デジタル画像信号を得る時系列変換回路と、 該時系列変換回路よりの主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、 The method according to claim 1 input digital image signal, for each screen, subdivided into a plurality of main blocks signal consisting pixel data respectively in the horizontal and vertical directions are arranged in the form of a matrix by a predetermined number of screens, a main blocking a time series conversion circuit for obtaining a digital image signal, separates the adjacent pixel data to each other pixel data constituting each main block signal in the main blocking the digital image signal from said time-series converter in the horizontal or vertical direction,
    それぞれ画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して、副ブロック化デジタル画像信号を得るサブサンプル構成回路と、 上記主ブロック化画像信号の主ブロック信号毎のフレーム相関(又はフィールド相関)の有無を判別するフレーム相関(又はフィールド相関)判別回路と、 該フレーム相関(又はフィールド相関)判別回路によるフレーム相関(又はフィールド相関)の有無の判別結果に基づいて、フレーム相関(又はフィールド相関)があるときは、上記時系列変換回路よりの主ブロック信号を選択し、フレーム相関(又はフィールド相関)がないときは、該主ブロック信号に対応する上記サブサンプル構成回路よりの副ブロック信号を選択してブ Each divided into a plurality of sub-blocks signals respectively in the horizontal direction and the vertical direction consisting of pixel data arranged in a matrix by a predetermined number of screens, a sub-sample configuration circuit for obtaining a sub-block of the digital image signal, the main block of frame correlation to determine the presence or absence of a frame correlation of each main block signal of the image signal (or field correlation) (or field correlation) and determination circuit, the frame correlation (or field correlation) discriminating circuit frame correlation by (or field correlation) based on the presence or absence of the discrimination result of, when there is a frame correlation (or field correlation) selects a main block signal from the time-series conversion circuit, when there is no frame correlation (or field correlation) is the main block Bed select sub block signal from the sub-sample configuration circuit corresponding to the signal ック化画像信号を得る選択手段と、 該選択手段よりのブロック化デジタル画像信号を、画像圧縮符号化して画像圧縮符号化信号を得る画像圧縮符号化回路と、 該画像圧縮符号化回路よりの画像圧縮符号化信号を、エラー訂正符号化してエラー訂正符号化信号を得るエラー訂正符号化回路とを有することを特徴とする画像圧縮符号化装置。 And selecting means for obtaining a click of an image signal, the blocking digital image signal from said selecting means, and image compression coding circuit for obtaining an image compression coded signal by the image compression encoding, the more the image compression coding circuit the image compression coded signal, image compression encoding apparatus, comprising an error correction encoding circuit for obtaining an error correction coded signal by error correction coding.
  2. 【請求項2】 入力デジタル画像信号が、画面毎に、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の主ブロック信号に細分化されて得られた主ブロック化デジタル画像信号の主ブロック信号並びに該主ブロック化デジタル画像信号の各主ブロック信号を構成する画素データを水平又は垂直方向において互いに隣接する画素データに分離して、画面の水平方向及び垂直方向にそれぞれ所定個数ずつマトリクス状に配された画素データからなる複数の副ブロック信号に分割して得られた副ブロック化デジタル画像信号の副ブロック信号のうち、上記主ブロック信号にフレーム相関(又はフィールド相関)があるときは該主ブロック信号が選択され、フレーム相関(又はフィールド相関)がな Wherein the input digital image signal, for each screen, obtained is subdivided into a plurality of main blocks signal composed of pixel data arranged in each matrix by a predetermined number in the horizontal direction and the vertical direction of the screen separates the pixel data constituting each main block signal in the main block signal and the main blocking the digital image signal in the main blocking the digital image signal to a pixel data adjacent to each other in the horizontal or vertical direction, horizontal and vertical screen among the sub-block signals of the sub-blocks a digital image signal obtained by dividing into a plurality of sub-block signal consisting of pixel data arranged in each of the directions a matrix by a predetermined number, frame correlation to the main block signal (or when the field correlation) is the main block signal is selected, the frame correlation (or field correlation) Gana いときは該主ブロック信号に対応する副ブロック信号が選択されて構成されたブロック化デジタル画像信号のエラー訂正符号化・画像圧縮符号化信号を供給してエラー訂正すると共に、該エラー訂正によってエラー訂正できなかったエラーにエラーフラグを付するエラー訂正回路と、 該エラー訂正回路よりの上記画像圧縮符号化信号を供給して、上記ブロック化デジタル画像信号を得る画像圧縮復号化回路と、 該画像圧縮復号化回路よりの上記ブロック化デジタル画像信号中の上記主ブロック信号の上記エラー訂正回路でエラー訂正できなかったエラーを、1フレーム(又は1 Itoki together with correct error by supplying the error correction coding and image compression coding signals of the sub-block signal is selected by the configured blocked digital image signal corresponding to the main block signal, an error by the error correction an error correction circuit for subjecting the error flag to not be corrected error, and supplies the image compression coded signal from said error correction circuit, and an image compression decoding circuit for obtaining the blocked digital image signal, the image the main block signal errors that could not be error corrected by the error correction circuit in the blocked digital image signal of the compression decoding circuit, one frame (or one
    フィールド)前の対応する主ブロック信号を用いてエラー修整する第1のエラー修整回路と、 上記画像圧縮復号化回路よりの上記ブロック化デジタル画像信号中の上記副ブロック信号の上記エラー訂正回路でエラー訂正できなかったエラーを、該副ブロック信号に対応する隣接副ブロック信号を用いてエラー修整する第2のエラー修整回路と、 該第2のエラー修整回路よりのエラー修整された副ブロック信号をサブサンプル逆構成して、元の主ブロック信号を得るサブサンプル逆構成回路と、 上記第1のエラー修整回路及び上記サブサンプル逆構成回路よりの主ブロック信号の合成信号からなるブロック化デジタル画像信号を元の入力デジタル画像信号に戻す時系列逆変換回路とを有することを特徴とする画像圧縮復号化装置。 A first error correction circuit for error correction using the main block signal field) before the corresponding error in the error correction circuit of the sub-block signal in the blocked digital image signal from the image compression decoding circuit sub that could not be error-corrected, and a second error correction circuit for error correction using the adjacent sub-block signals corresponding to the sub block signal, a sub-block signal error correction than the error correction circuit of the second samples opposite configuration to a sub-sample inverse configuration circuit for obtaining the original main block signals, the block of digital image signal comprising a composite signal of the first error correction circuit and the main block signal from the sub-sample inverse configuration circuit image compression decoding apparatus characterized by having a sequence inverse converting circuit when returning to the original input digital image signal.
  3. 【請求項3】 請求項1に記載の画像圧縮符号化装置において、 上記選択手段よりのブロック化デジタル画像信号を、ブロックを単位としてシャフリングするシャフリング回路を、上記選択手段と上記画像圧縮符号化回路との間に設けたことを特徴とする画像圧縮符号化装置。 In image compression coding apparatus according to claim 1, further comprising: a blocking digital image signal from the selecting means, a shuffling circuit for shuffling the block as a unit, said selection means and said image compression coding image compression encoding apparatus, characterized in that provided between the circuit.
  4. 【請求項4】 請求項2に記載の画像圧縮復号化装置において、 上記エラー訂正符号化・画像圧縮符号化信号のブロック化デジタル画像信号はブロックを単位としてシャフリングされてなり、 上記画像圧縮復号化回路よりの上記ブロックを単位としてシャフリングされたブロック化デジタル画像信号をデシャフリングするデシャフリング回路を、上記画像圧縮復号化回路と、上記第1及び第2のエラー修整回路との間に設けたことを特徴とする画像圧縮復号化装置。 4. The image compression decoding apparatus according to claim 2, blocking the digital image signal of the error correction coding and image compression coded signal will be shuffled to block units, the image compression decoding the deshuffling circuit for deshuffling the shuffled blocked digital image signal the block as a unit of more circuits that, provided between the above-mentioned image compression decoding circuit, and said first and second error correction circuit image compression decoding apparatus according to claim.
  5. 【請求項5】 請求項1又は3に記載の画像圧縮符号化装置において、 上記画像圧縮符号化回路は、高能率符号化器を含むことを特徴とする画像圧縮符号化装置。 In image compression coding apparatus according to claim 5] according to claim 1 or 3, the image compression encoding circuit, picture compression encoding apparatus comprising a high-efficiency encoder.
  6. 【請求項6】 請求項2又は4に記載の画像圧縮復号化装置において、 上記画像圧縮復号化回路は、高能率復号化器を含むことを特徴とする画像圧縮復号化装置。 6. The image compression decoding apparatus according to claim 2 or 4, the image compression decoding circuit, an image compression decoding apparatus comprising a high-efficiency decoder.
  7. 【請求項7】 請求項5に記載の画像圧縮符号化装置において、 上記画像圧縮符号化回路は、可変長符号化器を含むことを特徴とする画像圧縮符号化装置。 7. The image compression encoding apparatus according to claim 5, the image compression encoding circuit, picture compression encoding apparatus comprising a variable length coder.
  8. 【請求項8】 請求項6に記載の画像圧縮復号化装置において、 上記画像圧縮復号化回路は、可変長復号化器を含むことを特徴とする画像圧縮復号化装置。 8. The image compression decoding apparatus according to claim 6, the image compression decoding circuit, an image compression decoding apparatus comprising a variable length decoder.
JP5910194A 1994-03-29 1994-03-29 Image compression encoding apparatus and an image compression decoding apparatus Expired - Fee Related JP3153950B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5910194A JP3153950B2 (en) 1994-03-29 1994-03-29 Image compression encoding apparatus and an image compression decoding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5910194A JP3153950B2 (en) 1994-03-29 1994-03-29 Image compression encoding apparatus and an image compression decoding apparatus

Publications (2)

Publication Number Publication Date
JPH07274164A JPH07274164A (en) 1995-10-20
JP3153950B2 true JP3153950B2 (en) 2001-04-09

Family

ID=13103612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5910194A Expired - Fee Related JP3153950B2 (en) 1994-03-29 1994-03-29 Image compression encoding apparatus and an image compression decoding apparatus

Country Status (1)

Country Link
JP (1) JP3153950B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9113846B2 (en) 2001-07-26 2015-08-25 Given Imaging Ltd. In-vivo imaging device providing data compression
IL155175A (en) * 2003-03-31 2012-01-31 Given Imaging Ltd Diagnostic device using data compression
JP5726724B2 (en) * 2009-09-02 2015-06-03 株式会社東芝 Image transmission apparatus and an image receiving apparatus

Also Published As

Publication number Publication date
JPH07274164A (en) 1995-10-20

Similar Documents

Publication Publication Date Title
EP0588653B1 (en) Image data coding and restoring method and apparatus for restoring the same
US6529634B1 (en) Contrast sensitive variance based adaptive block size DCT image compression
US5777678A (en) Predictive sub-band video coding and decoding using motion compensation
US5477397A (en) Digital high definition television receiver with features that facilitate trick-play modes on a digital VCR
EP0519962B1 (en) Digital image coding using a random scanning of image frames
US5091782A (en) Apparatus and method for adaptively compressing successive blocks of digital video
US5404168A (en) Method and apparatus for encoding an image signal using a multi-stage quantizing number determiner
CN1044064C (en) Picture signal coding and decoding methods and picture signal coding and decoding appts.
JP3074211B2 (en) Video signal encoding apparatus
KR0155784B1 (en) Adaptable variable coder/decoder method of image data
KR101377021B1 (en) Encoding device and method, decoding device and method, and transmission system
EP0613297B1 (en) Digital high definition television video recorder with trick-play features
JP2909239B2 (en) High efficiency coding recording and reproducing apparatus
CN1027483C (en) Transmission system
US5212549A (en) Error concealment apparatus for a compressed video signal processing system
KR100256005B1 (en) Image signal compression device
KR0148130B1 (en) Apparatus and method for encoding/decoding due to restrain blocking artifact
US4665436A (en) Narrow bandwidth signal transmission
US5949908A (en) Method of reducing quantization noise generated during a decoding process of image data and device for decoding image data
JP3381855B2 (en) Picture signal coding method and picture signal coding apparatus, and picture signal decoding method and picture signal decoding apparatus
KR100788220B1 (en) Quality based image compression
JP3462208B2 (en) Video signal decompressor for compressed independently even and odd field data
EP0570818A2 (en) Apparatus for and method of transmitting video signal
JP3855286B2 (en) The image coding apparatus and image coding method, image decoding apparatus and method, and recording medium
JP3085024B2 (en) Image recompression apparatus and image recording apparatus

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees