JP3125339B2 - レジストパターン形成方法 - Google Patents

レジストパターン形成方法

Info

Publication number
JP3125339B2
JP3125339B2 JP03183428A JP18342891A JP3125339B2 JP 3125339 B2 JP3125339 B2 JP 3125339B2 JP 03183428 A JP03183428 A JP 03183428A JP 18342891 A JP18342891 A JP 18342891A JP 3125339 B2 JP3125339 B2 JP 3125339B2
Authority
JP
Japan
Prior art keywords
gas
etching
resist
resist pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03183428A
Other languages
English (en)
Other versions
JPH05175169A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03183428A priority Critical patent/JP3125339B2/ja
Publication of JPH05175169A publication Critical patent/JPH05175169A/ja
Application granted granted Critical
Publication of JP3125339B2 publication Critical patent/JP3125339B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はレジストパターン形成方
法に関し、特に、多層レジストをドライエッチングして
レジストパターンを形成するレジストパターン形成方法
に関するものである。本発明は、各種の分野におけるレ
ジストパターン形成技術として用いることができ、例え
ば、電子材料(半導体装置等)の製造プロセスにおいて
用いるレジストパターン形成に適用することができる。
【0002】
【従来の技術】例えば半導体装置の製造プロセスにおけ
る多層レジスト法を用いた微細パターン形成技術は、集
積度の向上に伴い複雑さを増し、大きい段差を有するよ
うになったLSI製造プロセスにおいては必要不可欠な
ものとなりつつある。多層レジストプロセス自体の歴史
は古く、1979年にJ.M.Moranらによってそ
のコンセプトが発表されている(J.M.Moran
and D.Maydan,J.Vac.Sci.Te
chnol,16(1979)P1620)。これは、
下地段差を平坦化する下層レジスト層と、この下層レジ
ストをエッチング加工する際のマスクとなる無機材料の
中間層、及び平坦化された基板上に微細パターンを形成
する上層レジストという構成からなり、上層レジストを
マスクに、中間層の無機材料のパターニングを行い、こ
の中間層をマスクに下層レジストをO2 ガスプラズマで
パターニングすることにより、段差上でも高解像度の微
細パターンを形成するという技術である。
【0003】しかし、この時の下層レジストパターン形
成用エッチング条件は、有機膜であるレジストと、エッ
チングガスからの反応種である酸素ラジカルとの燃焼反
応に起因するアンダーカットを抑制するため、物理的な
反応、言いかえるとスパッタ反応を強めた条件としなく
てはならない。従って、いわゆる低圧高Vdcといわれ
るイオン主体の反応をおこし易いエッチング条件が、多
層レジストのドライエッチング現象には不可欠であるこ
とになる。
【0004】ところが、こういったエッチング条件の採
用は、ドライエッチング現象を伴う多層レジストプロセ
スの実用化を防げる主因ともなっている。これは、上記
のスパッタ反応によって、オーバーエッチング時に下地
材料のスパッタ物がパターン側壁に再付着してしまい、
その再付着物の除去が困難となるからである。このよう
な問題点についてはすでに報告があり(例えば篠原、佐
藤他、1986年春季応物学会2p−Q−8P542参
照)、周知のところである。この再付着の制御、防止に
は、入射イオンエネルギーの低減が最も効果的であるの
は明白だが、エッチングガスをO2 (酸素)とした従来
技術例では、その反応性から考えてアンダーカットの発
生を防止できない。このため、入射イオンエネルギーの
抑制と、アンダーカット防止とを両立する多層レジスト
のドライエッチング方法が切望されており、これについ
て各種の提案や報告がなされている。代表的なものとし
ては、 N2 ガスを用いたプロセス(I.Higashika
wa and T.Arikado,Proc.of
5th Dry Process,1983,41) ECRを用いた超低圧プロセス(山田、江畑、昭和6
3年春季応物予稿集28p−G−12,1988,50
2) 低温エッチング(川上、辻本、昭和63年春季応物予
稿集28a−G−4,1988,496) 等が挙げられる。しかしこれらはいずれも、解決すべき
問題点を残している。
【0005】
【発明が解決しようとする問題点】上記した技術の内、
は、有機物とラジカル反応がおこりにくいN2 (窒
素)を用いることにより、低入射イオンエネルギーでの
異方性加工を達成したものであるが、逆にこの低反応性
が低エッチレートという問題を引きおこす。 は、10-4Torr〜10-5Torr台の圧力でのエ
ッチングによって、ラジカルを減らし、イオンのみでの
エッチングを可能にしているが、イオン化率か考えて、
イオンのみではやはりエッチレートが確保できないの
と、5000リットル/secクラスの大排気量型ター
ボモレキュラーポンプが不可欠であるという機器設備上
の制約や、10-5Torr台での圧力制御の設備がまだ
無い等の問題がある。 は、低温下でのラジカル反応凍結によって問題解決を
はかるもので、原理的には最も優れた方法と言えるが、
異方性確保には、−100℃以下という極低温が不可欠
であり、量産装置への対応には、真空シール材、温度の
制御性等に問題が残る。
【0006】こう言った点に鑑みて、本発明者は、各種
ガス系を用いた各種の低温レジストエッチング法等を研
究し、提案しており、これらにより、反応生成物の低温
下での堆積物を側壁保護膜に利用して、ある程度のエッ
チレートを確保した上で、低Vdc下での異方性加工
を、実用的な温度で達成する技術の開発を進めて来た。
【0007】しかし、下地基板の段差が大きく、100
%にも達する激しいオーバーエッチングが必要な場合
や、被エッチング材の下地材料層によっては、オーバー
エッチング時の再付着を防止できない場合があり、この
問題を解決しなければならない。
【0008】この問題への対策としては、 オーバーエッチング時に下地材料層をエッチングする
ガスを、レジストエッチングのガス中に添加する。 再付着物を後で除去する。 下地からの再付着を生じないよう、エッチング条件の
更なる低入射イオンエネルギー化をはかる。 等が考えられる。
【0009】しかし、に関しては、オーバーエッチン
グのステップ切り換えのタイミングによっては、それ以
前のステップでの高Vdcに起因する再付着の懸念はぬ
ぐえず、も、後で除去可能とはいえ、過剰な再付着物
の存在は、下地材料エッチング工程での寸法変換差の増
大につながりかねない。
【0010】従って、やの対策実施をより容易なも
の、マージンの大きいものとしてゆくためには、再付着
物のできうる限りの抑制、即ちの対策であるエッチン
グ条件の更なる低Vdc化が不可欠である。ところが、
例えばO2 /Cl2 系のガスを用いる場合等についてこ
の対策を講じようとすると、低Vdc下での異方性確保
に更なるCl2 添加量の増大が必要となり、好ましくな
い。
【0011】
【発明の目的】本発明は上述した諸問題点に鑑みてなさ
れたもので、低Vdc下での良好な異方性加工を実用的
に達成でき、しかもオーバーエッチングを大きく行う必
要があるときや、下地材料等によっては、オーバーエッ
チング時に再付着が起こるという場合にもこのような問
題も解決できる、多層レジストのエッチングによるレジ
ストパターン形成方法を提供せんとするものである。
【0012】
【問題点を解決するための手段】本出願の請求項1の発
明は、多層レジストをドライエッチングしてレジストパ
ターンを形成するレジストパターン形成方法において、
エッチングガスとして、酸素に、硫黄と塩素を構成元素
として分子中に有するガスを添加して成るガスを含むガ
ス系を用いるとともに、被エッチング基板を−100℃
以上室温以下に制御することにより該被エッチング基板
上に遊離の硫黄を堆積しつつ、ドライエッチングにより
パターン形成を行うことを特徴とするレジストパターン
形成方法であって、この構成により上記目的を達成した
ものである。本出願の請求項2の発明は、酸素への添加
ガスとして、 2 Cl 2 、S 2 Cl 3 、SCl 4 、SC
6 よりなる化合物群のうちのいずれか少なくともひと
つを用いることを特徴とする請求項1に記載のレジスト
パターン形成方法であって、この構成により上記目的を
達成したものである。本出願の請求項3の発明は、多層
レジストをドライエッチングしてレジストパターンを形
成するレジストパターン形成方法において、エッチング
ガスとして、酸素に、硫黄と臭素を構成元素として分子
中に有するガスを添加して成るガスを含むガス系を用い
るドライエッチングによりパターン形成を行うことを特
徴とするレジストパターン形成方法であって、この構成
により上記目的を達成したものである。 本出願の請求項
4の発明は、酸素への添加ガスとして、S 2 Br 2 、S
2 Br 3 、SBr 4 、SBr 6 よりなる化合物群のうち
のいずれか少なくともひとつを用いることを特徴とする
請求項3に記載のレジストパターン形成方法であって、
この構成により上記目的を達成したものである。
【0013】本発明者は、多層レジストエッチング条件
の更なる低Vdc化実現のために鋭意検討を行う過程
で、従来のO2 /Cl2 系に代わって、エッチングガス
としてO2 /S2 Cl2 系またはO2 /S2 Br2 系等
のガス系を利用して研究を進めた結果、CClx ,CB
rx の他に、硫黄ないしは硫黄系化合物の堆積も側壁保
護に併用することが好適であることを見い出し、この知
見にもとづいて本発明を提案するに至ったものである。
【0014】
【作用】本発明で採用したO2 への添加ガスであるSと
ClまたはSとBrを構成元素として有する化合物を含
有するガスは、Sを含まないガス系、例えば、O2 /C
2 系のガス系と比較すると、側壁保護に寄与する反応
生成物として、従来のレジストとハロゲンとの化合物の
他に、硫黄系物質の堆積物特に硫黄の堆積物も利用でき
るので、より強固な側壁保護膜を、少ない添加ガス量で
形成できる。従って、エッチングの低Vdc化による入
射イオンエネルギーの抑制をはかっても、形状にアンダ
ーカットを生ずる心配がなく、本発明の目的に合致した
レジストパターニングを実現できる。この効果は、必ず
しも低温にしなくても充分発揮されるもので、例えば室
温下でも、下地の不要なエッチングは、低Vdcのた
め、問題を生じない程度である。例えば、下地がポリサ
イド構造である場合についても、オーバーエッチングに
ついて問題は生じない。
【0015】
【実施例】以下、本発明の具体的な実施例を示す。なお
当然のことではあるが、本発明は以下述べる実施例によ
り限定されるものではない。
【0016】実施例1 この実施例は、本発明を半導体装置製造の際の多層レジ
ストのエッチングによるレジストパターン形成に利用し
たものであり、より具体的には、図2に示す構造のSR
AM(きびしい段差を有する層間絶縁膜13を有する)
製造プロセスの第2層目の配線14(ここではW−ポリ
サイド配線)のパターニングに本発明を適用した。図
中、10は基板、特にSi基板であり、11は基板1上
に形成された素子間分離のためのシャロートレンチアイ
ソレーション領域(ここではSiO2 から成る)、12
はゲートであり、ここではW−ポリサイド配線から成
る。13は層間絶縁膜(ここではSiO2 )である。1
4が2層目の配線層であるW−ポリサイド層、15が下
層レジストであり、ここではOFPR800を1.0μ
m厚で使用した。16は中間層で、ここではSOG東京
応化製OCD−Type2を1500Å厚で使用、17
は上層レジストで、ここではSAL−601(シプレー
社製)を5000Å厚で使用したものである。これら
は、エキシマレーザステッパーを用いてパターニングし
ている。なお、16の中間層(SOG)は、17の上層
レジストをマスクに、ヘキソード型のSiO2 RIEを
用いて、ガス流量CHF3 /O2 =75/8SCCM、
ガス圧力50mTorr、RFパワー1350Wの条件
でパターニングしてある。図2の構造のサンプルを、R
Fバイアス印加型のECRエッチング装置を用いて、 使用ガス系:O2 /S2 Cl2 =45/5SCCM 圧力:5mTorr マイクロ波電力:850W RF電力:30W(2MHz) ウェハ温度:−60℃ なる条件で下層レジスト15のエッチングを行った。
【0017】エッチング終了後の状態を示したのが図1
である。図1に示すように、エッチングされたレジスト
パターン(下層レジストパターン15a)側壁には、レ
ジストCl2 の反応生成物及び硫黄の堆積物よりなる側
壁保護膜18(図示するため厚く記してある)が形成さ
れた。本実施例においては、硫黄を含まないガスを用い
た場合、例えばO2 /Cl2 系ガス系を用いた場合の1
/3のRFバイアス、半分の添加ガス量にもかかわら
ず、良好な異方性形状が達成され、低入射イオンエネル
ギーの効果で、下地からの再付着も生じなかった。なお
この側壁保護膜18は、レジスト除去のためレジストア
ッシング時に容易に除去可能であるのは言うまでもな
い。
【0018】実施例2 実施例1と同様に、図2に示すサンプルをエッチングし
てレジストパターンを形成したが、ここではエッチング
ガスとして、O2 /S2 Br2 系ガス系を用いた。エッ
チング装置は、RFバイアス印加型のECRエッチング
装置で、以下の条件でエッチングした。 使用ガス系:O2 /S2 Br2 =45/5SCCM 圧力:5mTorr マイクロ波電力:850W RF電力:20W(2MHz) ウェハ温度:−30℃ エッチング終了後の状態は、図1に示すとおりであっ
た。
【0019】本実施例においては、エッチングされたレ
ジストパターン(下層レジストパターン15a)側壁に
は、レジストと臭素の反応生成物及び硫黄の堆積物より
なる側壁保護膜18が形成され、実施例1と同様、O2
/Cl2 系より低RFバイアス、少ない添加ガス量で、
良好な異方性形状が達成された。また低RFバイアスの
効果で、下地からの再付着も生じなかった。
【0020】更に本実施例では、実施例1であるO2
2 Cl2 系ガス系を用いた場合に比べても、より高い
温度(実施例1が−60℃なのに対し、本実施例では−
30℃)、より低いRFバイアス(同じく30Wに対し
て20W)での異方性加工が達成されている。これは、
実施例1で用いたCl系のガスに比べてBr系ガス添加
では、レジストとの反応生成物がより堆積しやすいため
と考えられる。(例えば、レジスト中の炭素との生成物
として考えられるCCl4 は沸点が77℃なのに対し、
CBr4 は189.5℃とかなり高い)。本実施例につ
いても、生成した側壁保護膜18は、レジストアッシン
グ時に容易に除去可能であるのは言うまでもない。
【0021】なお、各実施例は、当然のことながら、上
記具体的構成に限定されるものではなく、発明の主旨を
逸脱しない範囲で条件等は適宜変更可能であることは言
うまでもない。
【0022】
【発明の効果】本発明を採用することによって、従来技
術よりも少ない添加ガス量で、実用的な中低温で、低入
射イオンエネルギーでの多層レジストの異方性加工が達
成でき、オーバーエッチング時に生じる下地からの再付
着を防止または抑制できる。よって本発明によれば、低
Vdc下での良好な異方性加工を実用的に達成でき、し
かもオーバーエッチングを大きく行う必要があるとき
や、下地材料等によっては、オーバーエッチング時に再
付着が起こるという場合にもこのような問題も解決でき
る、多層レジストのエッチングによるレジストパターン
形成方法が提供できるものである。
【図面の簡単な説明】
【図1】本発明のレジストパターン形成方法を、SRA
M製造プロセスの2層目のポリサイド配線形成工程に適
用した場合の実施例を示すもので、下層レジストエッチ
ング終了後の状態を示す断面図である。
【図2】同じく、多層レジストの中間層パターニング後
の状態の断面図である。
【符号の説明】
10・・・半導体基板(Si基板) 11・・・シャロートレンチアイソレーション領域 12・・・ゲート(W−ポリサイド) 13・・・層間絶縁膜(SiO2 ) 14・・・配線層(2層目のポリサイド) 15・・・下層レジスト 15a・・・下層レジストパターン 16・・・中間層(SOG) 17・・・上層レジスト 18・・・側壁保護膜

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】多層レジストをドライエッチングしてレジ
    ストパターンを形成するレジストパターン形成方法にお
    いて、 エッチングガスとして、酸素に、硫黄と塩素を構成元素
    として分子中に有するガスを添加して成るガスを含むガ
    ス系を用いるとともに、 被エッチング基板を−100℃以上室温以下に制御する
    ことにより該被エッチング基板上に遊離の硫黄を堆積し
    つつ、 ドライエッチングによりパターン形成を行うこと
    を特徴とするレジストパターン形成方法。
  2. 【請求項2】酸素への添加ガスとして、 2 Cl 2 、S
    2 Cl 3 、SCl 4 、SCl 6 よりなる化合物群のうち
    のいずれか少なくともひとつを用いることを特徴とする
    請求項1に記載のレジストパターン形成方法。
  3. 【請求項3】多層レジストをドライエッチングしてレジ
    ストパターンを形成するレジストパターン形成方法にお
    いて、 エッチングガスとして、酸素に、硫黄と臭素を構成元素
    として分子中に有するガスを添加して成るガスを含むガ
    ス系を用いるドライエッチングによりパターン形成を行
    うことを特徴とするレジストパターン形成方法。
  4. 【請求項4】酸素への添加ガスとして、S 2 Br 2 、S
    2 Br 3 、SBr 4 、SBr 6 よりなる化合物群のうち
    のいずれか少なくともひとつを用いることを特徴とする
    請求項3に記載のレジストパターン形成方法。
JP03183428A 1991-06-28 1991-06-28 レジストパターン形成方法 Expired - Fee Related JP3125339B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03183428A JP3125339B2 (ja) 1991-06-28 1991-06-28 レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03183428A JP3125339B2 (ja) 1991-06-28 1991-06-28 レジストパターン形成方法

Publications (2)

Publication Number Publication Date
JPH05175169A JPH05175169A (ja) 1993-07-13
JP3125339B2 true JP3125339B2 (ja) 2001-01-15

Family

ID=16135606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03183428A Expired - Fee Related JP3125339B2 (ja) 1991-06-28 1991-06-28 レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JP3125339B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns

Also Published As

Publication number Publication date
JPH05175169A (ja) 1993-07-13

Similar Documents

Publication Publication Date Title
KR0176715B1 (ko) 드라이에칭방법
US5880035A (en) Dry etching method
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
JPH04142738A (ja) ドライエッチング方法
US5994226A (en) Dry etching method
JP3111661B2 (ja) ドライエッチング方法
JPH0484414A (ja) ドライエッチング方法
JPH09191002A (ja) プラズマエッチング方法
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
JP3125339B2 (ja) レジストパターン形成方法
JP3116276B2 (ja) 感光膜のエッチング方法
JP3353462B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JP3318777B2 (ja) ドライエッチング方法
JPH05175168A (ja) ドライエッチング方法
JP3246145B2 (ja) ドライエッチング方法
JP3166242B2 (ja) ドライエッチング方法
JPH07263425A (ja) 積層配線のドライエッチング方法
JP3344027B2 (ja) ドライエッチング方法
JPH07263426A (ja) 積層配線のドライエッチング方法
KR100468700B1 (ko) 반도체장치의미세패턴을형성하기위한건식식각방법
JPH08274077A (ja) プラズマエッチング方法
JP3277422B2 (ja) ドライエッチング方法
KR100201448B1 (ko) 드라이에칭방법
JP2882284B2 (ja) 導電層形成法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees