JP3114467B2 - Voltage clamp circuit - Google Patents

Voltage clamp circuit

Info

Publication number
JP3114467B2
JP3114467B2 JP29373193A JP29373193A JP3114467B2 JP 3114467 B2 JP3114467 B2 JP 3114467B2 JP 29373193 A JP29373193 A JP 29373193A JP 29373193 A JP29373193 A JP 29373193A JP 3114467 B2 JP3114467 B2 JP 3114467B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
voltage
circuit
input
output
side transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29373193A
Other languages
Japanese (ja)
Other versions
JPH07147524A (en )
Inventor
健一 有村
英俊 藤本
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は例えば電子回路に入力電圧を取り入れる際に用いられる電圧クランプ回路であって、入力電圧を受けて上下限がそれぞれ所定電圧値にクランプされた出力電圧を出力するための回路に関する。 The present invention relates to a voltage clamp circuit for use in incorporating the input voltage, for example, an electronic circuit, and outputs an output voltage upper and lower limit is respectively clamped to a predetermined voltage value by receiving an input voltage It relates to a circuit for.

【0002】 [0002]

【従来の技術】上述のように、電子回路への種々な信号の入力に際してそのままの電圧で取り入れたのでは回路が障害を受けたりその動作に支障が発生することがあり、このため入力信号の電圧変化の範囲をそれを受ける回路に適合させる必要がしばしば生じる。 DESCRIPTION OF THE PRIOR ART As described above, than was introduced in intact voltage upon input of various signals to the electronic circuit has the circuit hinder occurs the operation or damaged, for this reason the input signal necessary to adapt the range of the voltage variation on the circuit receiving it often occurs. 図4に示す電圧クランプ回路はこの目的に適する従来の代表例であり、図示のように入力回路10とクランプ回路40からなる。 Voltage clamping circuit shown in FIG. 4 is a conventional typical example suitable for this purpose, consisting of an input as illustrated circuit 10 and the clamp circuit 40. 入力回路10は入力電圧Viに対する出力電圧Voの変化特性を設定するためのいわゆる加算回路であって、入力信号Viの抵抗11と13による分圧電圧と電源電圧Vの抵抗 Input circuit 10 is a so-called adder circuit for setting a variation characteristic of the output voltage Vo with respect to the input voltage Vi, the divided voltage by the resistors 11 and 13 of the input signal Vi and the resistance of the power supply voltage V
12と13による分圧電圧を加算して出力電圧Voを作る。 By adding the divided voltage by 12 and 13 produce an output voltage Vo. クランプ回路40の演算増幅器41, 42およびそれらに付属するダイオード41a, 42aは出力電圧Voをそれぞれ所定の下限値と上限値にクランプするためのものである。 Operational amplifier 41, 42 and a diode 41a that comes into their clamping circuit 40, 42a is used to clamp the output voltage Vo to the respective predetermined lower and upper limits.

【0003】演算増幅器41の方は最低電圧VLの設定値と出力電圧Voとを受け、入力回路10による出力電圧Voが最低電圧VLより低いときに後者と同じ電圧をダイオード41 [0003] receiving the set value of the minimum voltage VL toward the operational amplifier 41 and the output voltage Vo, the same voltage as the latter when the output voltage Vo by the input circuit 10 is lower than the lowest voltage VL diode 41
aを介し出力して出力電圧Voを最低電圧VLまで持ち上げる。 Output and via the a lifting of the output voltage Vo to the lowest voltage VL. 演算増幅器42の方は最高電圧VHの設定値と出力電圧 Towards the operational amplifier 42 and the set value of the highest voltage VH output voltage
Voとを受け、入力回路10による出力電圧Voが逆に最高電圧VHよりも高いときに前者をダイオード41aを介して後者と同じ電圧まで吸い込んで出力電圧Voを最高電圧VHに引き下げる。 Receives the Vo, inhale the former when the output voltage Vo by the input circuit 10 is higher than the highest voltage VH in the reverse to the same voltage as the latter via a diode 41a pulls down the output voltage Vo to the highest voltage VH. このようして図4の電圧クランプ回路によって、クランプ回路40により下限が最低電圧VLに, 上限が最高電圧VHにそれぞれクランプされ, かつ上下限の間では電圧値が入力電圧Viの変化に対して入力回路10により設定された傾斜をもつ出力電圧Voが得られる。 Such to the voltage clamp circuit of FIG. 4, the lower limit is the lowest voltage VL by the clamp circuit 40, the upper limit is respectively clamped to the highest voltage VH, and the voltage value between the upper and lower limit is to changes in the input voltage Vi the output voltage Vo with a slope that is set by the input circuit 10 is obtained.

【0004】 [0004]

【発明が解決しようとする課題】上述の従来の電圧クランプ回路により、出力電圧Voの上下限値と傾斜を非常に正確に設定することができるが、回路構成にかなり多数のトランジスタが必要になる。 [SUMMARY OF THE INVENTION] The conventional voltage clamping circuit described above, the inclined upper and lower limit values ​​of the output voltage Vo can be set very accurately, it is necessary to considerably large number of transistors in the circuit configuration . すなわち、図4中の演算増幅器41と42は周知のようにふつう各10個程度のトランジスタで構成されるので全体では20個程度のトランジスタが必要になる。 That is, the operational amplifier 41 in FIG. 4 and 42 are required about twenty transistors throughout because it is constituted in a known manner usually each about ten transistors. このため、例えば集積回路装置に入力信号点数が多い電子回路を作り込む場合に貴重なチップ面積中の相当な部分を電圧クランプ回路用に割く必要があるほか、最低電圧VLと最高電圧VHの設定用の電圧を作るためにも別回路が必要になるため集積回路装置が高価につきやすくなる問題がある。 The setting of this, for example an integrated circuit device to the input signal except that the number needs to devote to a voltage clamp circuit a significant portion of valuable chip in area when fabricated more electronic circuits, the lowest voltage VL and the highest voltage VH integrated circuit device for also need another circuit to make the voltage of use there is a problem that tends per expensive.

【0005】かかる問題を解決するため、本発明は少ないトランジスタ数で構成できる電圧クランプ回路を提供することを目的とする。 To solve such problems, the present invention aims to provide a voltage clamping circuit that can be configured with a small number of transistors.

【0006】 [0006]

【課題を解決するための手段】上記目的は本発明の電圧クランプ回路によれば、入力電圧と電源電圧を受けて入力電圧に応じた制御電圧を発する入力回路と、その制御電圧をベースに受ける入力側トランジスタと、そのエミッタにベースが接続された出力側トランジスタと、電源電圧を所定比に分圧してその分圧点に出力側トランジスタのエミッタが接続された出力回路を設け、出力回路の分圧点から入力電圧に応じて変化しかつ最低電圧が入力側トランジスタのエミッタの電位により,最高電圧が出力回路の分圧比によりそれぞれ設定された値にクランプされた出力電圧を取り出すことによって達成される。 SUMMARY OF THE INVENTION The above object is achieved according to the voltage clamp circuit of the present invention, an input circuit for receiving an input voltage and power supply voltage emits a control voltage according to the input voltage, receiving the control voltage to the base an input-side transistor, and an output-side transistor whose base is connected to its emitter, the output circuit having an emitter connected to the output side transistor to the voltage dividing point provided by dividing a power supply voltage to a predetermined ratio, minute output circuit the emitter potential of the changed and a minimum voltage input transistors in response to an input voltage from the pressure point is achieved by taking out the output voltage clamped to each value set by the division ratio of the highest voltage output circuit .

【0007】なお、上記構成にいう入力回路には例えば従来と同様に入力電圧の分圧回路と電源電圧の分圧回路を重ね合わせた加算回路を用いることができる。 [0007] Note that the input circuit referred to in the above configuration can be used adder circuit superimposed voltage divider of the voltage divider circuit and the power supply voltage of the input voltage similarly to the example prior art. 出力回路は抵抗からなる分圧回路として構成することでよいが、場合によりその分圧要素として抵抗のかわりに常時オンの状態に保たれる電界効果トランジスタを用いてもよい。 The output circuit but may be to configure a voltage dividing circuit composed of a resistor, may optionally be used field-effect transistor is kept in its as voltage dividing elements resistors instead always-on state. 入力側および出力側トランジスタにはもちろんバイポーラトランジスタを用いるが、前者を npn形とし, The input side and the output side transistor course using bipolar transistors, but the former an npn type,
後者を pnp形とするのがよい。 The latter preferably set to pnp type.

【0008】出力電圧の下限値である上述の最低電圧は1V以下のごく低い値でよいことが多く、この場合にはそれを設定する入力側トランジスタのエミッタ電位をゼロとすれば、出力電圧の最低電圧を入力側トランジスタのベース・エミッタ間電圧に等しい 0.5〜0.6Vの範囲に簡単に設定でき、このためには入力側トランジスタのエミッタをエミッタ抵抗を介して接地するのがよい。 [0008] From the aforementioned voltage which is the lower limit of the output voltage is often may be less very low value 1V, in this case if an emitter potential of the input side transistor to set it to zero, the output voltage the minimum voltage can easily be set in the range of 0.5~0.6V equal to the base-emitter voltage of the input side transistor, it is preferable to ground through an emitter resistor emitter of input transistor for this purpose.

【0009】しかし、出力電圧の最低電圧をこれより高めたい場合は入力側トランジスタのエミッタ抵抗に電源電圧を受ける抵抗を直列に接続して、電源電圧を直列抵抗とエミッタ抵抗により分圧した電圧まで入力側トランジスタのエミッタ電位を引き上げるのがよい。 [0009] However, you may want to be more than this minimum voltage of the output voltage by connecting a resistor for receiving the power supply voltage to the emitter resistor of the input-side transistor in series, the power supply voltage to a voltage obtained by dividing by the series resistors and the emitter resistor good to raise the emitter potential of the input side transistor. また、入力側トランジスタのエミッタと出力側トランジスタのベースとの間および出力回路の分圧点と出力側トランジスタのエミッタとの間にそれぞれダイオードを必要個数だけ直列に接続することによっても入力側トランジスタのエミッタ電位, 従って最低電圧の設定を調整できる。 Further, the input-side transistor by connecting in series a necessary number of each diode between the voltage dividing point between and the output circuit and the base of the emitter and the output side transistor of the input-side transistor and the emitter of the output-side transistor emitter potential, thus adjusting the settings of the minimum voltage.

【0010】 [0010]

【作用】図4に示した従来の電圧クランプ回路では出力電圧をクランプすべき上下限である最低電圧と最高電圧の設定に演算増幅器を用いていたためにトランジスタの所要個数が多かったのであるが、本発明は2個のトランジスタだけでもそのオンオフ状態の組み合わせを利用すれば出力電圧を最低電圧や最高電圧にクランプしかつ入力電圧に応じて両電圧の間で変化させ得ることに着目して、電圧クランプ回路のトランジスタの個数の大幅に削減するものである。 [Action] Although conventional voltage clamping circuit shown in FIG. 4 is the required number of transistors were many to have used operational amplifiers to set the lowest voltage and the highest voltage is the lower limit on should clamp the output voltage, the present invention is focused on that can be varied between the two voltages in accordance with the two transistors alone clamp vital input voltage the output voltage by utilizing a combination of the on-off state to the lowest voltage and the highest voltage, the voltage it is intended to significantly reduce the number of transistors of the clamp circuit. このため、本発明では前項の構成にいうよう入力回路により入力電圧に応じた制御電圧を作って入力側トランジスタのベースに与え、そのエミッタにベースが接続された出力側トランジスタのエミッタを電源電圧を所定の設定比に分圧する出力回路の分圧点に接続してそこから出力電圧を取り出すようにする。 Therefore, the present invention applied to the base of the input-side transistor making a control voltage corresponding to the input voltage by an input circuit as referred to in the preceding paragraph of configuration, the power supply voltage the emitter of the output-side transistor whose base is connected to the emitter so that taking out an output voltage therefrom is connected to the voltage dividing point of the output circuit for dividing a predetermined set ratio.

【0011】これにより、制御電圧が充分に低い場合は入力側トランジスタがオフ,出力側トランジスタがオンの状態で前者のエミッタ電位により決まる最低電圧を後者のエミッタから導出して出力電圧を下限にクランプし、制御電圧が充分高い場合は逆に入力側トランジスタがオン,出力側トランジスタがオフの状態で出力電圧を出力回路の分圧比により決まる最高電圧である上限にクランプし、さらにこれら上下限の中間では両トランジスタがともにオンした状態で出力電圧を制御電圧,従って入力電圧に応じて変化させることができるので、本発明では電圧クランプ回路の動作に必要なトランジスタの個数が2個に減少する。 [0011] Thus, the control voltage may sufficiently low input-side transistor is off, the output side transistor clamps the derived output voltage minimum voltage determined by the former emitter potential in the state of on-the latter emitter to the lower limit and the input-side transistor is on the contrary when the control voltage is high enough, then clamped to the upper limit is a maximum voltage determined by the voltage division ratio of the output circuit of the output voltage output side transistor is off, further between these upper and lower limit the control voltage output voltage in a state in which both transistors are both turned on, thus it is possible to change according to the input voltage, the present invention is the number of transistors necessary for the operation of the voltage clamp circuit is reduced to two. さらに、本発明では出力電圧をクランプすべき最低電圧を入力側トランジスタに与えるエミッタ電位により,最高電圧を出力回路に与える分圧比により,その入力電圧に応じた電圧変化の勾配を入力回路に発生させる制御電圧の入力電圧および電源電圧に対する依存性によりそれぞれ正確に設定することができる。 Further, the emitter potential in the present invention to provide a minimum voltage to be clamped to the output voltage to the input side transistor, the voltage dividing ratio which gives the highest voltage to the output circuit, to generate a gradient of the voltage change corresponding to the input voltage to the input circuit each the dependence on the input voltage and the supply voltage of the control voltage can be set precisely.

【0012】 [0012]

【実施例】以下、図面を参照して本発明の若干の実施例を説明する。 BRIEF DESCRIPTION some embodiments of the present invention with reference to the drawings. 図1は本発明の電圧クランプ回路の実施例回路およびその電圧クランプ特性を,図2は本発明の電圧クランプ回路の異なる実施例回路を,図3は本発明の電圧クランプ回路に入力側トランジスタのエミッタ電位用の調整手段を組み込む場合の互いに異なる2個の実施例回路をそれぞれ示す。 Figure 1 is an example circuit and voltage clamping characteristic thereof of the voltage clamping circuit of the present invention, different embodiments circuits in voltage clamp circuit of Figure 2 the present invention, FIG. 3 of the input-side transistor to the voltage clamp circuit of the present invention It shows a different two embodiments circuit when incorporating the adjusting means for the emitter potential, respectively.

【0013】図1(a) の実施例回路に示されたように本発明による電圧クランプ回路は入力回路10,入力側トランジスタ21,出力側トランジスタ22,および出力回路30 [0013] FIGS. 1 (a) voltage clamp circuit input circuit 10 according to the present invention as shown in the embodiment circuit of the input-side transistor 21, the output side transistor 22, and the output circuit 30
から構成される。 It consists of. 入力回路10は入力電圧Viと電源電圧V Input circuit 10 is the input voltage Vi and the power supply voltage V
を受けて入力電圧Viに応じた制御電圧Vcを出力し、入力側トランジスタ21はこの制御電圧Vcをベースに受け、出力側トランジスタ22はベースが入力側トランジスタ21のエミッタに接続され、出力回路30は電源電圧Vを受ける1個の分圧回路であり出力側トランジスタ22のエミッタがその分圧点に接続され、さらに出力回路30の分圧点から出力電圧Voが取り出される。 Outputs a control voltage Vc corresponding to the input voltage Vi receiving, the input-side transistor 21 receives a control voltage Vc to the base, the output-side transistor 22 is connected to the emitter of the base input side transistor 21, the output circuit 30 the emitter of one of a voltage divider circuit output transistor 22 receiving a power supply voltage V is connected to the dividing point, more the output voltage Vo from the voltage dividing point of the output circuit 30 is taken out.

【0014】入力回路10は前の図4と同じ加算回路であって、その出力である制御電圧Vcは抵抗11〜13の抵抗値をそれぞれR1〜R3とすると入力電圧Viと電源電圧Vとに比例する関数としてVc=aVi+bVの式により表せる。 The input circuit 10 is the same adder circuit as Figure 4 before, the control voltage Vc which is the output of the input voltage Vi to the resistance value of the resistor 11 to 13 the respectively R1~R3 ​​and the supply voltage V represented by the formula Vc = aVi + bV as proportional function.
ただし、ここでaとbは比例係数であり、R 2 =R1R2+R However, where a and b are proportionality coefficient, R 2 = R1R2 + R
2R3+R3R1と置くとa=R2R3/R 2 , b=R1R3/R 2である。 2R3 + R3R1 with placing the a = R2R3 / R 2, b = a R1R3 / R 2. かかる制御電圧Vcをベースに受ける入力側トランジスタ21は npn形とするのがよく、図の例ではそのコレクタに電源電圧Vを受けてエミッタが抵抗21aを介して接地される。 Input-side transistor 21 which receives such a control voltage Vc to the base may have to the npn type, in the example of FIG emitter receives power supply voltage V to the collector is grounded through a resistor 21a. この入力側トランジスタ21のエミッタにベースが接続される出力側トランジスタ22は pnp形とするのがよく、図の例ではそのコレクタを接地した状態でエミッタに出力回路30内の抵抗31を介して電源電圧Vを受ける。 Output-side transistor 22 whose base is connected to the emitter of the input-side transistor 21 is good to a pnp type through the resistor 31 in the output circuit 30 to the emitter in a state of being grounded and its collector in the example of FIG Power receive the voltage V. 出力回路30は一対の抵抗31と32からなる分圧回路であって、出力側トランジスタ22のエミッタが接続される分圧点から出力電圧Voが導出される。 The output circuit 30 is a voltage divider circuit comprising a pair of resistors 31 and 32, the output voltage Vo is derived from a voltage dividing point of the emitter of the output-side transistor 22 is connected. この分圧点の出力側トランジスタ22がオフのときの電位voは、抵抗31と32 Potential vo when the output side transistor 22 of the voltage dividing point is off, resistor 31 and 32
の抵抗値をr1とr2としかつ比例係数cをc=r2/(r1+r The resistance value r1 and r2 Toshikatsu the proportionality coefficient c c = r2 / (r1 + r
2) と置くとvo=cVである。 2) a put and a vo = cV.

【0015】図1(a) のように構成された本発明の電圧クランプ回路において入力電圧Viに応じて出力電圧Voが変化する様子を図1(b) の特性図に示す。 [0015] The manner in which the output voltage Vo is varied in response to the input voltage Vi in the voltage clamping circuit of the present invention constituted as shown in FIG. 1 (a) shows the characteristic diagram of FIG. 1 (b). 図のように本発明回路は、横軸に示す入力電圧Viの0から最大Vdまでの変化範囲内の入力電圧Viが図のV1よりも低い範囲では縦軸に示す出力電圧Voが最低電圧VLにクランプされ、入力電圧Viが図のV2より高い範囲では出力電圧Voが最高電圧VHにクランプされ、かつ入力電圧Viが図のV1とV2の間にある中間範囲では出力電圧Voが入力電圧Viの値に応じて直線的に変化する特性を備える。 The present invention circuit as shown in Fig., The output voltage Vo is the lowest voltage VL shown in the vertical axis in a range lower than the voltage V1 of the input voltage Vi FIG within variation range from 0 to the input voltage Vi indicated on the horizontal axis to a maximum Vd is clamped to the input voltage Vi is in a high range above V2 in FIG clamped output voltage Vo is the maximum voltage VH, and the output voltage Vo in the middle range input voltage is between the input voltage Vi and V1 in FIG V2 Vi comprising a linearly varying characteristics depending on the value. 以下、かかる特性に関連して本発明回路の動作を説明する。 Hereinafter, the operation of the inventive circuit in connection with such properties.

【0016】入力電圧ViがV1より低く, 従って制御電圧 [0016] The input voltage Vi is lower than V1, and therefore control voltage
Vcも低いと入力側トランジスタ21にベース電流を供給できないため入力側トランジスタ21はオフ状態になり、これに対し出力側トランジスタ22はそのベースがエミッタ抵抗21aを介して接地されているから出力回路30からベース電流を供給されてオンする。 Vc input-side transistor 21 can not supply a base current to be low input-side transistor 21 is turned off, the output circuit 30 because contrast output transistor 22 whose base is grounded through an emitter resistor 21a from the base current is supplied to turn on. この状態では出力側トランジスタ22のごく僅かなベース電流がエミッタ抵抗21 Negligible base current emitter resistance of the output side transistor 22 is in this state 21
aに流れるに過ぎないから、入力側トランジスタ21のエミッタはほぼ接地Eの0の電位にあり、従って出力電圧 Since only flows in a, the emitter of the input-side transistor 21 is in the zero potential of approximately earth E, so that the output voltage
Voがクランプされる最低電圧VLである出力側トランジスタ22のエミッタ電位はそのベース・エミッタ間電圧V be Emitter potential is the base-emitter voltage V be of the output side transistor 22 Vo is the lowest voltage VL is clamped
になる。 become.

【0017】また、制御電圧Vcに両トランジスタ21と22 [0017] In addition, the control voltage Vc both transistors 21 and 22
のふつう同じ値のベース・エミッタ間電圧が互いに逆方向に加わったものが出力側トランジスタ22のエミッタ電位であるから、この状態での制御電圧Vcの値はこのエミッタ電位である最低電圧VLと同じV beである。 Since those usually base-emitter voltage of the same value of applied in opposite directions to each other are the emitter potential of the output side transistor 22, the value of the control voltage Vc in this state is the same as the lowest voltage VL is the emitter potential a V be. これと前述の制御電圧Vcの式から最低電圧VLに対応する上述の入力信号Viの最大値V1はV1=(V be −bV)/aで与えられる。 At the maximum value of the input signal Vi described above corresponding to the lowest voltage VL from the above equations of the control voltage Vc V1 is given by V1 = (V be -bV) / a.

【0018】入力電圧ViがこのV1の値より高くなると入力側トランジスタ21はベース電流を供給されてオンする。 The input voltage Vi is input transistors 21 and higher than the value of the V1 is turned on is supplied to the base current. この両トランジスタ21と22がともにオンの状態でも前述のように制御電圧Vcは出力側トランジスタ22のエミッタ電位と同じであり、従ってVc=Voの関係が成立しているから、出力電圧Voは前述の制御電圧Vcの式と同じく The control voltage Vc as described above in both transistors 21 and 22 are both turned on is the same as the emitter potential of the output side transistor 22, thus from the relationship Vc = Vo is satisfied, the output voltage Vo is above same formula of the control voltage Vc of the
Vo=aVi+bVで表せる。 Expressed by Vo = aVi + bV. これからわかるように、入力電圧 As can be seen, the input voltage
ViがV1〜V2の間では出力電圧Voの値は入力回路10により設定された傾斜ないし特性で入力電圧Viに応じて直線的に変化する。 Vi is Between V1~V2 value of the output voltage Vo varies linearly with input voltage Vi in inclined or properties set by the input circuit 10. この状態では入力側トランジスタ21からエミッタ抵抗21aに電流が流れ、その電圧降下によって入力側トランジスタ21のエミッタ電位は入力信号Viの増加に応じて上昇して行く。 Current flows from the input side transistor 21 to the emitter resistor 21a in this state, the emitter potential of the input side transistor 21 by the voltage drop rises with an increase in the input signal Vi.

【0019】入力信号Viの増加に応じて出力電圧Voが上昇してその値が出力回路30の前述の分圧電位voに達すると、出力側トランジスタ22のベースにエミッタ側から電流が注入されなくなるので今度は出力側トランジスタ22 [0019] When the output voltage Vo in response to the increase of the input signal Vi is the value reaches the aforementioned divided potential vo of the output circuit 30 rises, the current from the emitter side is no longer injected into the base of the output side transistor 22 This time the output side transistor 22
の方がオフし、この状態では出力電圧Voは入力電圧Viとは関係なく出力回路30の分圧比で決まる最高電圧VHにクランプされる。 It is turned off, the output voltage Vo in this state, the input voltage Vi is clamped to the highest voltage VH determined by voltage division ratio of the output circuit 30 regardless. この最高電圧VHの値はもちろん分圧電位 The value of the highest voltage VH is of course divided potential
vo=cVと等しくなり、このクランプが始まる入力電圧Vi vo = cV and equal, the input voltage Vi of the clamp begins
の値V2は前述の制御電圧Vcと分圧電位voの式の関係から From the value V2 relation formula of the aforementioned control voltage Vc and the divided potential vo
V2=(cb)V/aで表される。 V2 = represented by (cb) V / a.

【0020】以上説明した図1の実施例では、例えば入力回路10の抵抗11〜13に10kΩ程度以上の抵抗値のもの, 出力回路の抵抗31と32に数〜数十kΩの抵抗のものをそれぞれ用いる。 [0020] In the embodiment of FIG. 1 described above, such as those of 10kΩ about more resistance to the resistor 11 to 13 of the input circuit 10, those resistors 31 and 32 in several to several tens of kΩ resistor of the output circuit used, respectively. 入力側および出力側トランジスタ21 Input and output transistors 21
と22は電流容量が1mAないしはそれ以下のものでよいが、電流増幅率が極力高いものが望ましく、そのベース・エミッタ間電圧V beは通常の 0.5〜0.6Vである。 If 22 is the current capacity may be of 1mA or less, desirably one current amplification factor as high as possible, the base-emitter voltage V be is the normal 0.5~0.6V. また、入力側トランジスタ21のエミッタ抵抗21aは数kΩ The emitter resistors 21a of the input-side transistor 21 is several kΩ
程度にするのがよい。 It is preferable to the degree.

【0021】図2に示す実施例では、出力回路30用に一対の電界効果トランジスタ33と34を図1(a) の抵抗31と [0021] In the embodiment shown in FIG. 2, the resistor 31 of FIGS. 1 (a) a pair of field effect transistors 33 and 34 for the output circuit 30
32のかわりに用いる。 32 is used in place of. 図の例では電界効果トランジスタ Field effect transistor in the example of FIG.
33をpチャネル形, 電界効果トランジスタ34をnチャネル形として、前者のゲートに電源電圧Vより低い電圧Vp 33 p-channel type, the field effect transistor 34 as an n-channel type, the power supply voltage V lower than the voltage Vp of the former gate
を, 後者のゲートに接地電位Eより高い電圧Vnをそれぞれ与えていずれも常時オンの状態として飽和領域で動作させる。 The Both latter gate high voltage Vn than the ground potential E given respectively to operate in the saturation region as the state of the always-on. これらトランジスタ33と34のオン抵抗を周知のゲート長とゲート幅の比により設定することにより、出力回路30の分圧比を所望値に設定できる。 By setting the ratio of the ON resistance of the transistors 33 and 34 known in the gate length and the gate width, the dividing ratio of the output circuit 30 can be set to a desired value. なお、図2中の残余の部分は図1(a) と変わるところはなく、上述の回路動作も同じである。 Incidentally, the remaining portion in FIG. 2 is not where changes FIG 1 (a), is the same circuit operation as described above.

【0022】以上の図1と図2の実施例では出力電圧Vo [0022] In the above embodiments of FIGS. 1 and 2 the output voltage Vo
を下限にクランプする最低電圧VLがトランジスタ21や22 Minimum voltage VL transistor 21 to clamp the lower limit and 22
のベース・エミッタ間電圧V beの 0.5〜0.6Vに限られるが、この最低電圧VLを自由に設定できる実施例を図3に示す。 Limited to the base-emitter voltage V be of 0.5~0.6V but illustrates an embodiment that can be set to the minimum voltage VL freely in FIG. 前述の動作からわかるように、この最低電圧VLはオフ状態の入力側トランジスタ21のエミッタ電位よりベース・エミッタ間電圧V beだけ高くなるから、それを変えるには入力側トランジスタ21のエミッタ電位の初期設定を変えればよい。 As can be seen from the foregoing operation, since the lowest voltage VL becomes higher by the base-emitter voltage V be from the emitter potential of the input side transistor 21 in the OFF state, the initial emitter potential of the input-side transistor 21 is in turn it the setting may be changed.

【0023】このために図3(a) の実施例では、電源電圧Vを受ける抵抗23を入力側トランジスタ21のエミッタ抵抗21aに対し直列に接続して電流を供給し、入力側トランジスタ21のオフ時にそのエミッタ電位Veをこの電流によるエミッタ抵抗21a内の電圧降下分だけ接地電位E [0023] In the embodiment of FIGS. 3 (a) to this, supplies a current to resistor 23 which receives a supply voltage V relative to the emitter resistor 21a of the input-side transistor 21 connected in series, off the input-side transistor 21 sometimes the emitter potential Ve by a voltage drop in the emitter resistor 21a due to the current ground potential E
から持ち上げる。 Lift from. また、図3(b) の実施例では入力側トランジスタ21のエミッタに直列にダイオード24を必要な個数, 図の例では2個接続して、そのエミッタ電位Veを接地電位Eからこれらのダイオード24の順方向電圧分だけ持ち上げる。 The number needed to diode 24 in series with the emitter of the input-side transistor 21 in the embodiment of FIG. 3 (b), connecting two in the example shown, the emitter potential Ve from the ground potential E of the diodes 24 lift of only the forward voltage. また、出力側トランジスタ22のベースをダイオード24とエミッタ抵抗21aの相互接続点に接続し、かつ図のようにそのエミッタ側に同じ個数のダイオード25を直列に接続する。 Also, a base connected to the output side transistor 22 to the interconnection point of the diodes 24 and emitter resistor 21a, and connecting the emitter side to the same number of diodes 25 as shown in FIG serially.

【0024】これら図3(a) と(b) のいずれの実施例でも入力側トランジスタ21のオフ時のエミッタ電位Veにより出力電圧Voを下限にクランプする最低電圧VLの設定を調整することができ、容易にわかるようにVL=Ve+V be [0024] it is possible to adjust these shown in FIG. 3 (a) and (b) setting of any of the embodiments lowest voltage clamp to limit the output voltage Vo by the emitter potential Ve at the OFF time of the input-side transistor 21 in the example VL , as can be readily seen VL = Ve + V be
であり、クランプ範囲の入力電圧Viの最大値V1はV1=(V , And the maximum value V1 of the input voltage Vi of the clamping range V1 = (V
e+V be -bV)/aである。 a e + V be -bV) / a . なお、この最低電圧VLを除いた図3の実施例の回路動作やクランプ特性は図1や図2の実施例ともちろん変わるところはない。 The circuit operation and clamping characteristics of the embodiment of FIG. 3 except for the lowest voltage VL is no place to change course as in Example 1 and 2.

【0025】 [0025]

【発明の効果】以上のとおり本発明では、入力回路により入力電圧に応じた制御電圧を作って入力側トランジスタのベースに与え、そのエミッタにベースが接続された出力側トランジスタのエミッタを電源電圧を所定比に分圧する出力回路の分圧点に接続して出力電圧を取り出すことにより、次の効果を上げることができる。 As in the present invention above, according to the present invention, to create a control voltage according to the input voltage by the input circuit applied to the base of the input-side transistor, a power supply voltage to the emitter of the output-side transistor whose base is connected to the emitter by taking out an output voltage connected to the voltage dividing point of the output circuit for dividing a predetermined ratio, it is possible to increase the following effects.

【0026】(a) 入力側トランジスタと出力側トランジスタのオンオフ状態の組み合わせを有効利用しながら、 [0026] (a) while effectively utilizing a combination of on-off state of the input-side transistor and the output side transistor,
出力電圧を前者がオフ,後者がオンの状態で下限の最低電圧にクランプし、前者がオン,後者がオフの状態で上限の最高電圧にクランプし、かつ両者がともにオンの状態で入力電圧に応じて最低電圧と最高電圧の間に変化させるので、電圧クランプ回路に要するトランジスタの個数を従来よりも格段に少ない2個に減少させることができる。 Output voltage of the former is off, the latter is clamped to the minimum voltage limit in the ON state, the former is on, the latter is clamped to the highest voltage of the upper limit in the state of off, and the input voltage at both both turned on since changing between the lowest voltage and the highest voltage in response, it is possible to reduce the number of transistors required for the voltage clamp circuit to two much smaller than conventional.

【0027】(b) 出力電圧をクランプすべき最低電圧値を入力側トランジスタのオフ状態のエミッタ電位により,最高電圧値を出力回路がもつ分圧比によりそれぞれ互いに独立に正確に設定することができ、さらに最低電圧値および最高電圧値の間では出力電圧の入力電圧に応じた電圧変化の勾配を入力回路によって正確に設定することができるので、電圧クランプ回路の動作が非常に確実になる。 [0027] (b) by the emitter potential of the OFF state of the input-side transistor minimum voltage value should clamp the output voltage, it is possible to accurately set each, independently of one another by the voltage division ratio with the output circuit a maximum voltage value, since yet between the lowest voltage and the highest voltage value can be accurately set by the input circuit the slope of the voltage change corresponding to the input voltage of the output voltage, the operation of the voltage clamping circuit becomes very reliable.

【0028】(c) 最低電圧と最高電圧の間では入力側と出力側トランジスタがともにオンの状態で出力電圧を駆動するので、両トランジスタのゲインを利用して出力電圧を受ける負荷に対する駆動能力を従来より高めることができ、最低電圧にクランプ時は出力側トランジスタにより,最高電圧にクランプ時は出力回路によってそれぞれクランプ能力を充分に上げることができる。 [0028] The the output side transistor and the input side between the (c) the lowest voltage and the highest voltage to drive the output voltage in both the on state, the driving capability for a load receiving the output voltage using the gain of both transistors conventionally it can be increased, when clamped to the minimum voltage by the output-side transistor, when clamped to the maximum voltage can be increased sufficiently respective clamping capability by the output circuit.

【0029】本発明のこれらの特長は電圧クランプ回路を組み込む集積回路装置の経済性と動作信頼性を向上させる著効を奏し得るものである。 [0029] These features of the present invention are those can achieve remarkable effects of improving the operational reliability and economy of the integrated circuit device incorporating a voltage clamp circuit.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明による電圧クランプ回路の一実施例を示し、同図(a) はその回路図で、同図(b) はその電圧クランプ特性線図である。 [1] shows one embodiment of a voltage clamping circuit according to the present invention, FIG. (A) is a circuit diagram thereof, FIG. (B) is a voltage clamping characteristic diagram.

【図2】本発明の電圧クランプ回路の異なる実施例を示す回路図である。 2 is a circuit diagram showing a different embodiment of a voltage clamping circuit of the present invention.

【図3】本発明の電圧クランプ回路に入力側トランジスタのエミッタ電位の設定手段が組み込まれた実施例を示し、同図(a) および同図(b) はそれぞれ異なる実施例の回路図である。 Figure 3 shows an embodiment in which setting means of the emitter potential is incorporated in the input-side transistor to the voltage clamp circuit of the present invention, FIG. (A) and FIG. (B) is a circuit diagram of a different embodiment, respectively .

【図4】従来の電圧クランプ回路の回路図である。 4 is a circuit diagram of a conventional voltage clamping circuit.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 入力回路 21 入力側トランジスタ 21a 入力側トランジスタのエミッタ抵抗 22 出力側トランジスタ 23 入力側トランジスタのエミッタ電位設定用抵抗 24 入力側トランジスタのエミッタ電位設定用ダイオード 30 出力回路 V 電源電圧 Vc 制御電圧 Ve 入力側トランジスタのオフ時のエミッタ電位 VH 出力電圧をクランプする最高電圧 Vi 入力電圧 VL 出力電圧をクランプする最低電圧 Vo 出力電圧 10 Input circuit 21 input-side transistor 21a input emitter potential setting diode 30 output circuit V power supply voltage Vc control voltage Ve input of the emitter potential setting resistor 24 input-side transistor of the emitter resistor 22 the output side transistor 23 input-side transistor of the transistor minimum voltage Vo output voltage for clamping the maximum voltage Vi input voltage VL output voltage to clamp the emitter potential VH output voltage during off transistor

フロントページの続き (58)調査した分野(Int.Cl. 7 ,DB名) H03G 11/00 - 11/08 Of the front page Continued (58) investigated the field (Int.Cl. 7, DB name) H03G 11/00 - 11/08

Claims (5)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】入力電圧と電源電圧を受けて入力電圧に応じた制御電圧を出力する入力回路と、入力回路の制御電圧をベースに受ける入力側トランジスタと、そのエミッタにベースが接続された出力側トランジスタと、電源電圧を所定比に分圧してその分圧点に出力側トランジスタのエミッタが接続された出力回路とを備え、出力回路の分圧点から入力電圧に応じて変化しかつ最低電圧が入力側トランジスタのエミッタの電位により,最高電圧が出力回路の分圧比によりそれぞれ設定された電圧値にクランプされた出力電圧を取り出すようにしたことを特徴とする電圧クランプ回路。 1. A input circuit for receiving an input voltage and a power supply voltage and outputs a control voltage corresponding to the input voltage, the input side transistor receiving a control voltage of the input circuit to the base, the base is connected to the emitter of the output and side transistor, and a power supply voltage dividing a predetermined ratio and an output circuit having an emitter connected to the output side transistor to the voltage dividing point, varies with input voltage from the voltage dividing point of the output circuit and the minimum voltage There by the emitter potential of the input-side transistor, a voltage clamp circuit, characterized in that they were taken out of the clamped output voltage to the voltage value set respectively by the voltage division ratio of the highest voltage output circuit.
  2. 【請求項2】請求項1に記載の回路において、入力回路として入力電圧用の分圧回路と電源電圧用の分圧回路を重ね合わせた加算回路を用いることを特徴とする電圧クランプ回路。 2. A circuit according to claim 1, the voltage clamp circuit, which comprises using a voltage divider circuit and adding circuit superimposed voltage divider for the supply voltage for the input voltage as an input circuit.
  3. 【請求項3】請求項1に記載の回路において、出力回路用の分圧回路要素として常時オンの状態に保たれる電界効果トランジスタを用いることを特徴とする電圧クランプ回路。 3. A circuit according to claim 1, the voltage clamp circuit, which comprises using a field-effect transistor is kept on at all times of the state as the voltage dividing circuit elements for the output circuit.
  4. 【請求項4】請求項1に記載の回路において、最低電圧の調整のため入力側トランジスタのエミッタ抵抗に電源電圧を受ける抵抗を直列接続するようにしたことを特徴とする電圧クランプ回路。 4. The circuit of claim 1, the voltage clamping circuit is characterized in that so as to serially connect a resistor receiving the power supply voltage to the emitter resistor of the input-side transistor for adjusting the minimum voltage.
  5. 【請求項5】請求項1に記載の回路において、最低電圧の調整のため入力側トランジスタのエミッタと出力側トランジスタのベースの間,および出力回路の分圧点と出力側トランジスタのエミッタとの間にそれぞれダイオードを接続するようにしたことを特徴とする電圧クランプ回路。 In the circuit according to 5. The method of claim 1, between the emitter of the dividing point between the output side transistor of the emitter and between the base of the output-side transistors, and the output circuit of the input-side transistor for adjusting the minimum voltage voltage clamp circuit, characterized in that as each connecting diode.
JP29373193A 1993-11-25 1993-11-25 Voltage clamp circuit Expired - Fee Related JP3114467B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29373193A JP3114467B2 (en) 1993-11-25 1993-11-25 Voltage clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29373193A JP3114467B2 (en) 1993-11-25 1993-11-25 Voltage clamp circuit

Publications (2)

Publication Number Publication Date
JPH07147524A true JPH07147524A (en) 1995-06-06
JP3114467B2 true JP3114467B2 (en) 2000-12-04

Family

ID=17798517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29373193A Expired - Fee Related JP3114467B2 (en) 1993-11-25 1993-11-25 Voltage clamp circuit

Country Status (1)

Country Link
JP (1) JP3114467B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114158A1 (en) 2006-03-31 2007-10-11 Zeon Corporation Direct-type backlight device
US8091734B2 (en) 2004-10-12 2012-01-10 S.C. Johnson & Son, Inc. Compact spray device
US8342363B2 (en) 2004-10-12 2013-01-01 S.C. Johnson & Son, Inc. Compact spray device
US9108782B2 (en) 2012-10-15 2015-08-18 S.C. Johnson & Son, Inc. Dispensing systems with improved sensing capabilities

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312368A (en) * 2006-04-20 2007-11-29 Fuji Electric Device Technology Co Ltd Signal amplifier circuit
JP5352369B2 (en) * 2009-07-30 2013-11-27 ローム株式会社 Clamp circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9457951B2 (en) 2004-10-12 2016-10-04 S. C. Johnson & Son, Inc. Compact spray device
US8091734B2 (en) 2004-10-12 2012-01-10 S.C. Johnson & Son, Inc. Compact spray device
US8342363B2 (en) 2004-10-12 2013-01-01 S.C. Johnson & Son, Inc. Compact spray device
US8678233B2 (en) 2004-10-12 2014-03-25 S.C. Johnson & Son, Inc. Compact spray device
US8887954B2 (en) 2004-10-12 2014-11-18 S.C. Johnson & Son, Inc. Compact spray device
US10011419B2 (en) 2004-10-12 2018-07-03 S. C. Johnson & Son, Inc. Compact spray device
WO2007114158A1 (en) 2006-03-31 2007-10-11 Zeon Corporation Direct-type backlight device
US9108782B2 (en) 2012-10-15 2015-08-18 S.C. Johnson & Son, Inc. Dispensing systems with improved sensing capabilities

Also Published As

Publication number Publication date Type
JPH07147524A (en) 1995-06-06 application

Similar Documents

Publication Publication Date Title
US4075574A (en) Wideband differential amplifier
US5999044A (en) Differential driver having multiple output voltage ranges
US3962592A (en) Current source circuit arrangement
US4586000A (en) Transformerless current balanced amplifier
US3990020A (en) DC linear power amplifier
US4797629A (en) Wide range operational amplifier input stage
US3582807A (en) Amplifier gain control circuit including diode bridge
US4833422A (en) Programmable gain instrumentation amplifier
US5907262A (en) Folded-cascode amplifier stage
US4065725A (en) Gain control circuit
US5659266A (en) Low volatage output stage with improved output drive
US5030923A (en) Variable gain amplifier
US5682119A (en) Variable gain circuit
US3813607A (en) Current amplifier
US4379268A (en) Differential amplifier circuit
US4463319A (en) Operational amplifier circuit
US5399990A (en) Differential amplifier circuit having reduced power supply voltage
US4956615A (en) Input circuit for high-frequency amplifiers
US5216382A (en) Single ended push pull amplifier circuit
US4259601A (en) Comparison circuit having bidirectional hysteresis
US4406955A (en) Comparator circuit having hysteresis
US4403199A (en) Gain control systems
US7102440B2 (en) High output current wideband output stage/buffer amplifier
US5065053A (en) Exponential function circuitry
US4516041A (en) Voltage controlled variable capacitor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees