JP3111990B2

JP3111990B2 - 平面インダクタの評価方法

Info

Publication number: JP3111990B2
Application number: JP10197549A
Authority: JP
Inventors: 仁之矢野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-07-13
Filing date: 1998-07-13
Publication date: 2000-11-27
Anticipated expiration: 2018-07-13
Also published as: JP2000028662A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はMIC（マイクロ波集
積回路）、MMIC（モノリシックマイクロ波集積回路）の
平面型インダクタ素子に関し、その等価回路評価および
MIC、MMICの誘電体膜厚の評価に関する。

【０００２】

【従来の技術】近年、移動体通信の需要の増大と共に、
マイクロ波ICやモノリシックマイクロ波ICなどが盛んに
作られるようになった。これらのICでは、基板面積やチ
ップ面積の増大を防ぐためインダクタンス素子として
は、集中定数素子であるスパイラルインダクタやミヤン
ダ型のインダクタが用いられる。これらの素子を用いて
増幅器、ミキサなどのアナログ信号処理回路を作る場合
には、素子を的確にモデリングする必要がある。特に、
シリコン基板上にこれらの素子を形成して回路要素とし
て使用する場合には、シリコン基板の導電性のために等
価回路が複雑であり、等価回路を得るためにパラメータ
フィッティング（回路網行列の各周波数に対する測定値
と、該回路網の等価回路モデルによって計算される当該
回路網行列値との差が指定した範囲内に収まるように、
モデルの回路定数を機械的（試行錯誤的）に、または、
Newton法等の近似アルゴリズムに従って変化させて決め
る方法）のような機械的な演算をする必要がある。例え
ば文献IEEE Transactions on Microwave Theory and Te
chniques, pp. 2375-2378,VOL. 44, NO. 12,December 1
996には低抵抗基板上に絶縁膜を介して形成されたスパ
イラルインダクタの等価回路が記載されている。図６は
その等価回路を示す。図６において、Ｌはスパイラルイ
ンダクタのインダクタンス成分を表し、Ｒはスパイラル
インダクタの導体損に対応する等価抵抗を表す。Ciはイ
ンダクタと基板間の容量であり、RSUBは基板による誘電
損失に対応する等価抵抗である。この論文においては、
インダクタの測定値をフィッティングしてパラメータを
求め、それを基にしてシリコンバイポーラを用いた整合
型のアンプやミキサを設計している。

【０００３】

【発明が解決しようとする課題】上記のスパイラルイン
ダクタの評価方法においては、多数のスパイラルインダ
クタ素子の中から回路に適合する素子を見つけるために
多数のスパイラルインダクタ素子を作り、それら素子の
すべてに対してフィッティングしてデータを収集しなけ
ればならないので、非常に手間と時間がかかるという問
題点がある。

【０００４】本発明の目的は、測定データに基づいて等
価回路のパラメータ（集中常数）を決める方法を提供す
ることにある。

【０００５】

【課題を解決するための手段】本発明が対象とする平面
型インダクタは、基本的に、高抵抗率基板の上面に形成
した平面型インダクタ素子で、該基板の下面または該平
面型インダクタンス素子と同一面に設けられたグラウン
ド面に対して、2端子対を持つ構造を有する。以下の記
述において２端子対を第１、第２の端子として表現す
る。

【０００６】前掲の課題を解決するために、本発明の平
面型インダクタの評価方法は、該平面型インダクタ素子
の低周波信号に対する、散乱行列の基準となるインピー
ダンスとしてZ₀をもちい散乱行列を測定し、２端子対の
第２の端子を短絡したときの、第１の端子から当該平面
型インダクタ素子を見たインピーダンス（以下、第１の
入力インピーダンスと記す）を散乱行列の測定値を用い
て演算し、当該平面型インダクタ素子の第２の端子をZ₀
で終端したときの、第１の端子から当該平面型インダク
タ素子を見たインピーダンス（以下、第２の入力インピ
ーダンスと記す）を、前記散乱行列の測定値を用いて演
算し、第１の入力インピーダンスと第２の入力インピー
ダンスとを用いて当該平面型インダクタ素子の等価回路
の回路定数を定める。

【０００７】このインダクタ素子の等価回路はπ型回路
であって、主に、インダクタンスＬと、該インダクタ素
子の導体損に対応する直列抵抗Ｒと、インダクタ素子
の、グラウンドに対する浮遊容量（以下、対地容量と記
す）ＣＳから成る。π型回路は、２つの端子間に直列に
接続されたインダクタンスＬと抵抗Ｒとの合成インピー
ダンスである第１のインピーダンスと、前記対地容量の
等価容量として前記第１のインピーダンスの両端とグラ
ウンドとの間に接続されている第２、第３のインピーダ
ンスとを有する。この平面型インダクタ素子が実用され
るためには、対地容量のインピーダンス1/（Cω）がイ
ンダクタ素子のインダクタンスによるインピーダンスL
ωより十分に大きいことが必要である。すなわち、不等
式1/Cω≫ Lω、したがって、LCω²≪1が成り立つ必要
がある。以下の記述において、オーダー１（O(1)）に対
してLCω²を無視する近似を低周波近似と記す。

【０００８】本発明の方法においては、第１のインピー
ダンスのインダクタンス成分と直列の抵抗成分とを、第
１および第２の入力インピーダンスのうちの一方の虚数
成分および実数成分から求め、対地容量を、第１および
第２の入力インピーダンスの他方から求める。

【０００９】第１、および第２のインピーダンスは、原
理的には、第１、および第２のインピーダンスのそれぞ
れを、任意の回路網行列（例えば、Ｚ、Ｙ、Ｆ行列）お
よび第２の端子を終端させる負荷インピーダンスＺ_Lで
表し、該回路網行列および負荷インピーダンスＺ_Lの実
測値を用いて定めることができる。

【００１０】しかし、マイクロ波のような超高周波領域
においては、電力の伝送が分布常数回路による電圧波の
伝送として行われるので、回路パラメータとしては散乱
パラメータ（Ｓパラメータ）を用いることが適切であ
る。

【００１１】本発明においては、第１、第２のインピー
ダンスは第１の端子、第２の端子における電圧反射係数
から求める。

【００１２】以下の記述において、第１の端子における
入射電圧波、反射電圧波をそれぞれa₁, b₁とし、第２の
端子における入射電圧波、反射電圧波をそれぞれa₂, b₂
とし、散乱行列（S_ij）を

【００１３】

【数２】によって定義する。

【００１４】本発明においては、第１の端子を特性イン
ピーダンスZ₀に接続し、第１の入力インピーダンスZ₁を
次式 Γ_in = S₁₁ - [S₁₂S₂₁/(1+S₂₂)] (2) Z₁ = [(1+Γ_in)/(1-Γ_in)] Z₀ (3) に従って計算する。また、第２の入力インピーダンスZ₂
を次式 Γ_in = S₁₁ (4) Z₂ = [(1+Γ_in)/(1-Γ_in)] Z₀ (5) に従って計算する。（これらの式の説明は、「作用」の
項で説明する。）上記のようにして、本発明によって等
価回路の回路定数を定めることができるが、等価回路が
実際の回路を正確に記述していない場合には、散乱パラ
メータの実測値から定められた回路定数値から、逆に求
めた散乱パラメータ値は、実測された散乱パラメータ値
とは一致しなくなる。例えば、基板に誘電損失があった
り（等価回路としては対地容量と抵抗との直列回路で表
現される）、基板の電気伝導性のために抵抗損失があっ
たり（等価回路としては対地容量と抵抗との並列回路で
表現される）する場合には、上記の第１、第２、第３の
インピーダンスで構成されるπ型等価回路は実際の回路
を正確に表現していない。このような場合には、散乱パ
ラメータの実測値から求めた回路定数値によって定めら
れた散乱パラメータ値は、実測された散乱パラメータ値
とは一致しない。したがって、散乱パラメータの実測値
によって定められた等価回路の回路定数から逆に散乱行
列を計算し、散乱行列の計算値と散乱行列の測定値とを
比較して、回路定数の精度を評価することができる。

【００１５】本発明は、半導体基板の抵抗率が高けれ
ば、当該半導体基板の上面に形成した平面型インダクタ
素子にも適用することができる。

【００１６】半導体基板の抵抗率が低い場合には、半導
体基板に誘電体膜を成膜し、さらにその上面に平面型イ
ンダクタ素子を形成することによって、本発明の方法を
そのまま適用することができる。

【００１７】半導体基板の抵抗率が導体と考えてもよい
程度に低い場合には、誘電体膜を挟んで半導体基板上面
に平面型インダクタ素子を形成する。通常、半導体基板
の基板厚は、使用する周波数域に対する表皮厚より小さ
い。したがって、半導体基板は、平面インダクタの磁気
的性質に関する限り、誘電体基板と同様に働く。その結
果、この平面インダクタが構成するπ型等価回路は、対
地容量の代わりに、誘電体膜を挟んで平面型インダクタ
素子と半導体基板との間にを形成される容量と半導体基
板の抵抗との直列回路をもつことになる。しかし、半導
体基板の抵抗率が導体と考えてもよい程度に低い場合に
は、半導体基板の上面は、ほぼ、グラウンド電位になる
ので、この場合においても、誘電体基板の場合と同様に
本発明を適用することができる。すなわち、低周波信号
に対する散乱行列の基準となるインピーダンスとしてZ₀
をもちい散乱行列を測定し、その散乱行列の測定値を用
いて、２端子のうちの第２の端子を短絡したときの、第
１の端子から当該平面型インダクタ素子をみた第１のイ
ンピーダンスを計算し、第１の入力インピーダンスから
当該平面型インダクタ素子の直列のインダクタンス成分
と直列の抵抗成分を求め、また、第２の端子をZ₀で終端
したときの、第１の端子から当該平面型インダクタ素子
をみた第２のインピーダンスを計算し、第２の入力イン
ピーダンスと先に求めた直列のインダクタンス成分およ
び直列の抵抗成分から当該平面型インダクタ素子の半導
体基板に対する容量（誘電体膜を挟んで形成される容
量）を求め、当該平面型インダクタの等価回路を定め
る。（以上、第７項参照）このようにして、誘電体膜を
挟んで形成される容量Cが定められると、平面インダク
タの面積Sと、誘電体膜の誘電率εから、C=Sε/dの関係
によって、誘電体膜の厚さを評価することができる。
（以上第９項参照）

【００１８】

【作用】ここで、本発明の第１、第２の入力インピーダ
ンスの求める方法を記す。第１の端子における入射電圧
波、反射電圧波をそれぞれa₁, b₁とし、第２の端子にお
ける入射電圧波、反射電圧波をそれぞれa₂, b₂とすれ
ば、

【００１９】

【数３】のように４つのパラメータを導入して電圧入射波、電圧
反射波が関係づけられる。いま、第１の端子を特性イン
ピーダンスZ₀の線路を介して電圧源に接続し（内部イン
ピーダンスZ₀の電圧源を第１の端子に接続したことと等
価である）、第２の端子に特性インピーダンスZ₀の線路
を介して、負荷インピーダンスZ₀に接続した場合を考え
る。第２の端子側に接続されたインピーダンスZ₀と線路
との間ではインピーダンスマッチングされているので、
当該負荷インピーダンスZ₀で反射して、第２の端子に戻
ってくる電圧反射波a₂はゼロである。したがって、式
（６）でa₂＝０とおくことによってS₁₁は S₁₁＝b₁/a₁ (6a) になる。すなわち、S₁₁は第２の端子をZ₀に終端したと
きの端子１における電圧波の比b₁/a₁として測定され
る。実際の測定では、第１の端子側に接続されている線
路上に方向性結合器を挿入して入射波と反射波とを分離
してその比を求めることになる。

【００２０】S₂₁も同様に、第２の端子をZ₀に終端し、a
₂＝０とおくことによって、式(6)から S₂₁＝b₂/a₁ (6b) になる。実際の測定では、第１の端子側に接続した線路
上に方向性結合器を挿入して第１の端子への入射波を測
定し、第２の端子側に接続した線路上に方向性結合器を
挿入してZ₀に入射する電圧反射波を測定してその比を求
めることによってS₂₁の測定値を求める。

【００２１】次に、これまでに説明した回路の接続を、
第１の端子と第２の端子とをいれかえて、第２の端子
を、特性インピーダンスZ₀の線路を介して電源に接続
し、第１の端子を、特性インピーダンスZ₀の線路を介し
てインピーダンスZ₀で終端する場合を考える。この場合
には、端子番号が入れ替わっただけであるから、式(6)
にa ₁＝０を代入し、式(6a)、(6b)の添字（下付き）の１
と２とを入れ替えて、 S₂₂＝b₂/a₂ (6c) S₁₂＝b₁/a₂ (6d) が得られる。式(6a)、(6c)の右辺から明らかなように、
S₁₁、S₂₂はそれぞれ端子１および端子２における電圧反
射係数Γ₁、Γ₂である。

【００２２】ここで、請求項１に記されている「散乱行
列の基準となるインピーダンス」という用語について説
明する。周知のように、散乱行列は、端子１、端子２に
入力する電圧波(a₁,a₂)と端子１、端子２から出る電圧
波、すなわち反射電圧波(b₁, b₂)との間の線形的は関係
を示す行列である。また、電圧波は次のように定義され
ている。

【００２３】いま、端子１における入射電圧波をv_i1と
し、端子１に流れ込む電流波をi_i1とし、端子１のイン
ピーダンスZ₁を、端子１における電圧を端子１における
電流で除算した比として定義する。また同様に、端子２
のインピーダンスZ₂を、端子２における電圧を端子２に
おける電流で除算した比として定義する。このとき、端
子１の入射電圧波a₁は式a₁ = v_i1/(Z₁)^1/2で定義されて
いる。もし、端子１に特性インピーダンスZ₀の線路を接
続すれば、端子１のインピーダンスはZ₁= Z₀であるこ
とは勿論である。したがってこの場合には、端子１の入
射電圧波a₁はa₁ =v_i1/(Z₀)^1/2になる。同様に、電圧波
の入射および反射をそれぞれ添え字のiおよびrで標識
し、端子番号を数字の添え字で標識すると、例えば、端
子２の反射電圧波b₂ = v_r2/(Z₂)^1/2になる。

【００２４】前記したように、散乱行列の行列要素を決
定するとき、例えば、端子２をある負荷インピーダンス
Zで終端し、その負荷インピーダンスZから端子２への反
射電圧波がゼロになるようにその負荷インピーダンスの
大きさを定める。そのためには、当該負荷インピーダン
スZは、上記のように定義された端子２のインピーダン
スZ₂に等しくなるように定められる。このように、端子
のインピーダンスは、散乱行列要素を定めるために当該
端子を終端するインピーダンスの大きさを定める基準に
なる。

【００２５】通常、高周波回路の信号入出力端子は、あ
る特性インピーダンスZ₀をもつ線路に接続されている。
したがって、その線路が接続されている端子のインピー
ダンスは、線路の特性インピーダンスの定義から明らか
なように、Z₀になる。請求項１に記載されている「散乱
行列の基準となるインピーダンス」とは、もし、第１、
第２の端子に、ある特定インピーダンスをもつ線路が接
続されている場合には、この特性インピーダンスのこと
である。

【００２６】本発明において、上記のインピーダンスを
「基準となる」インピーダンスという用語を用いて記述
したのは、次の理由による。前掲の説明から分かるよう
に、例えば、S₁₁、S₂₁を定めるときに、a₂ = 0になるよ
うに端子２を終端する。このとき、S₁₁、S₂₁を定めるた
めに大切なことはa₂ = 0にすることであって、端子２と
負荷インピーダンスとの間に線路があるか、ないかは本
質的なことではない。したがって、本願の「基準となる
インピーダンス」とは、a₂ = 0になるように端子２を終
端するインピーダンスのことである。このことは、端子
１についても同様である。端子１側の「基準となるイン
ピーダンス」とは、a₁ = 0になるように端子1を終端す
るインピーダンスのことである。本願においては、平面
型インダクタ素子は対称回路（π型回路、請求項２参
照）であるので、基準となるインピーダンスとしては、
１つの値Z₀が設定されている。以下、このインピーダン
スを基準インピーダンスと記す。

【００２７】第２の端子がインピーダンスZ_Lで終端され
るとき、第２の端子における電圧反射係数Γ₂を、イン
ピーダンスZ_Lから反射して端子に入射する電圧波a₂と端
子２から出てインピーダンスZ_Lに入射する電圧波b₂との
比 Γ₂ = a₂/b₂ (7) として定義される。

【００２８】式(6),(7)からa₂、b₂を消去すると、

【００２９】

【数４】端子１における電圧反射係数Γ₁は定義によってb₁/a₁に
等しい。したがって、式(8)から

【００３０】

【数５】一方、特性インピーダンスが基準インピーダンスである
線路をインピーダンスZの負荷で終端したとき、電圧反
射係数Γは Γ =(Z - Z₀)/(Z + Z₀) (10) である。したがって、平面型インダクタ素子の第１の端
子に特性インピーダンスZ₀の線路を接続し、第２の端子
を任意の負荷インピーダンスZ_Lで終端したとき、第１の
端子からZ_IN（入力インピーダンス）と見えたとする
と、第１の端子における電圧反射係数Γ₁は次式で表さ
れる。

【００３１】 Γ₁ = (Z_in - Z₀)/(Z_in + Z₀) (11) ∴ Z_in = [(1+Γ₁)/(1-Γ₁)]Z₀ (12) このようにして、Γ₂の既知の値と、予め測定されてい
るＳパラメータを用いて式(9)からΓ₁を求め、そのΓ₁
を式(12)に代入して端子１における入力インピーダンス
を求めることができる。

【００３２】Γ₂の値は次のようにして知ることができ
る。第２の端子（端子のインピーダンスは基準インピー
ダンスZ₀）を任意のインピーダンスZ_Lで終端したとき、
インピーダンスZ_Lによる電圧反射係数Γ₂は次式で表さ
れる。

【００３３】 Γ₂ = (Z_L - Z_c)/(Z_L + Z_c) (13) これは、特性インピーダンスZ₀の線路にZ_Lが接続された
ときの電圧反射係数と等価である。第２の端子を短絡し
たときには、Z_L＝０を式(13)に代入して、Γ₂ =-1にな
り、Γ₁は次式で表される。

【００３４】 Γ₁ = S₁₁ -[S₁₂S₂₁/(1 + S₂₂)] (14) 第２の端子を基準インピーダンスZ_cで終端したときに
は、Z_L＝Z₀を式(13)に代入してΓ₂ = 0になり、Γ₁ は
次式で与えられる。

【００３５】 Γ₁ = S₁₁ (15)

【００３６】

【発明の実施の形態】本発明の実施形態を、図面を参照
して詳細に説明する。図１（ａ）には本発明の第１の実
施形態のミアンダ型インダクタ素子１０２の斜視図が示
されている。インダクタ素子１０２は、２端子対１０
４，１０５の構造で、誘電体基板１０１の下面がグラウ
ンドされている。この構造において２端子対パラメータ
である散乱行列を実測することは容易に行うことができ
る。図１（ａ）のインダクタ素子１０２はグラウンド１
０３に対して容量CSを持っている。したがって、インダ
クタ素子１０２は、図１（ｂ）、（ｃ）の等価回路で示
されているように、L,R,CSという集中定数をもつ回路素
子で表すことができる。ここで、Lはインダクタ素子１
０２の持つインダクタンス値、Rはインダクタンス素子
１０２の持つ直列抵抗（導体損に対応する等価抵抗）、
CSはインダクタンス素子１０２とグラウンド１０３の間
に発生する容量を表す。

【００３７】図１（ｂ）は等価回路の片側が短絡した状
態を示す。この時、他方側のＰ１から見たインピーダン
スは、不等式Lω/(1/(Cω)≪1、かつ、R/(1/(Cω)≪1が
成り立つとき、すなわち、入力信号の周波数ωがLとCS
の共振周波数より十分低く（LCSω² ≪1)、かつ、R²C²
ω²≪1が成り立つときには、等価インダクタンスL'と抵
抗Rの直列接続で表される。等価インダクタンスL'は式
（１）によって求めることができる。

【００３８】 L' = L-CS×R² (16) ここでRが小さいときには(インダクタとして働かせる素
子であるので、通常、Rは十分小さいと考えて良い)、式
（１）のCS×R²の項を無視し、インダクタンスの値Lは
L'となる。測定にて得られた低周波における散乱行列測
定から、Ｐ１からみた入力インピーダンスを求め、その
虚数成分、実数成分からL'、Rを求めることができる。

【００３９】さらに、図１（ｃ）に示すように測定系の
特性インピーダンスZ0を含めたときの等価回路はやはり
低周波ではインダクタL''と抵抗R+Z0の直列で表され
る。この時のL''は、先ほどと同様に、LとCSの共振周波
数より十分低い周波数では、式（２）に示すようにL,
R, CS, Z0で表される。

【００４０】 L" = L-CS(2Z₀ ²+2R×Z₀+R²) (17) L, Rはすでに求められており、Z₀は基準インピーダンス
として導入されており既知である。一方L"は散乱行列と
負荷Z0から計算で求めることができるので、CSの値が直
接計算で求められる。本実施形態の方法では散乱パラメ
ータの測定値をフィッティングすることなく、インダク
タの等価回路を該測定値から直接求めるので、パラメー
タを抽出するために要する手間と時間を大幅に低減する
ことができる。

【００４１】以上に述べた誘電体上の平面インダクタ回
路のパラメータの測定法は、図１（ａ）に記載されてい
るようなミアンダ型インダクタでなくても、平面インダ
クタであれば適用することができる。図１（ｂ）、
（ｃ）に示されている等価回路によって平面インダクタ
を精度良くモデリングすることができる。

【００４２】図２は誘電体基板上に配線された２端子対
２０４，２０５構造の平面スパイラルインダクタを示す
図である。スパイラルインダクタ２０２は誘電体基板２
０１上にスパイラル状に配線されている。ただし、この
場合には、配線が交差しないように配線の層を複数用意
する必要がある。この場合においても、スパイラル配線
の別層の配線部分は短いので、スパイラルインダクタの
等価回路はミアンダ型インダクタと同様の等価回路でモ
デリングすることができる。

【００４３】図３は、他の構造をもつスパイラルインダ
クタを示す図である。誘電体基板３０１の上にもう１つ
の誘電体３０６を積層し、その上に２端子対３０４，３
０５をもつスパイラルインダクタ３０２が作製されてい
る。この構造においても同様な等価回路でモデリングす
ることができるので、図１および図２と同様に実測され
たＳパラメータを用いて回路パラメータを決定すること
ができる。

【００４４】図４は、他の構造をもつスパイラルインダ
クタを示す図である。この構造においては、誘電体基板
４０１の底部に設けられているグラウンド４０３の他
に、２端子対４０４，４０５構造のスパイラルインダク
タ４０２の配線と同一平面に、もう１つのグランド面４
０７が設けられている。この構造においても図２、図３
と同様に、等価回路でモデリングして、その等価回路の
回路パラメータを実測されたＳパラメータから決定する
ことができる。

【００４５】以上、誘電体基板上に形成された平面イン
ダクタについて述べたが、誘電体基板を用いる代わりに
半導体基板を用いても、その半導体基板が抵抗率が高
く、かつ、十分低い周波数においても誘電緩和する半導
体材料でなる基板、例えば、半絶縁性GaAs基板や半絶縁
性InP基板、高純度で抵抗率が1000Ωcm以上のシリコン
基板についても同様な等価回路が成り立つ。したがっ
て、図２の誘電体基板２０１，図３の誘電体基板３０
１、図４の誘電体基板４０１が前記高抵抗半導体基板に
置き換わった場合にも本方法を適用することができる。
GaAsのMMICは図３のような半絶縁性基板に薄膜誘電体層
としてシリコン酸化膜やシリコン窒化膜を挟んで配線す
る構造が一般的であり、このような構造においても本方
法を適用することができる。

【００４６】半導体基板で抵抗率が低い場合は、誘電体
としての近似が成り立たないが、次に示すように、適切
な条件を設定すれば、その条件が成立する範囲で同様な
取り扱いができる。図５は、半導体基板の抵抗率ρに対
する表皮厚（表皮効果による電流密度が導体表面におけ
る電流密度の１／ｅになる表面からの深さ）曲線の一例
を示す。このグラフで一般的なLSI用のシリコン基板の
領域をプロットすると図５の斜線を施した領域になる。
図５から明らかなようにシリコン基板の厚さは表皮厚よ
りも十分薄い。このことはインダクタに加わる高周波の
磁界成分が半導体基板の下面まで届くことを意味してい
る。従ってこのような半導体基板は、インダクタの高周
波磁束に起因する性質に関する限り、誘電体と同様に働
くので、誘電体基板を用いたときと同じインダクタンス
値を持つことになる。一方電気力線に関しては抵抗率が
低いので、半導体基板の表面はほぼグラウンドされる。
図３の平面インダクタのように、半導体基板の表面をシ
リコン酸化膜やシリコン窒化膜などの誘電体膜で覆って
絶縁しその上にスパイラルインダクタ等の平面インダク
タを作製する構造の場合には、平面インダクタは、図６
に示されているように、図１（ｂ）、（ｃ）の浮遊容量
CSの代わりにCIとRSUBが付加された等価回路で表される
ことになる。ここで、CIは平面インダクタと半導体の間
の誘電膜による容量、RSUBは半導体基板の抵抗である。
図６の等価回路で表される平面インダクタは、図７に示
されているイメージになる。この構造であってもRSUBに
対してCIのインピーダンスが充分大きくなる低い周波数
という条件下であれば、RSUBを無視して図１の実施形態
で述べた議論をそのまま適用することができる。したが
って、図１（ｂ）、図１（ｃ）の等価回路のCSをCIに置
き換えて図７の平面インダクタを評価することができ
る。ただし、この場合に求められる容量CIは対グラウン
ドの容量ではなく対半導体基板の容量である。また、半
導体基板に対する容量CIを求めれば配線の面積Sと薄膜
誘電体膜の誘電率εから薄膜誘電体膜の厚みdを評価す
ることができる(d=kεS/CI, kは比例定数)。

【００４７】本発明を図８に示す平面型スパイラルイン
ダクタに実際に適用した結果を以下に記す。抵抗率5Ωc
mのシリコン基板にシリコン酸化膜を成膜し、該シリコ
ン酸化膜の上面に平面型スパイラルインダクタを形成し
た。セグメントの数は２１本と１３本の２種類である。
また膜厚の異なる２種類シリコン酸化膜について本発明
の平面インダクタ評価方法を適用した。

【００４８】まず、Sパラメータをネットワークアナラ
イザーで0.1GHzから10GHzまで測定した。その結果を基
に本方法に従い、片方の端子を短絡したときの入力イン
ピーダンスからL'を求めて、これをインダクタのLと
し、さらに片方の端子に特性インピーダンス50Ωをつけ
たときの入力インピーダンスからL''を求める。この
時、低周波の近似の成り立つ170MHzの時のデータを用い
た。この結果からCIおよび、シリコン酸化膜の誘電率と
配線の面積からシリコン酸化膜の厚さを求めた。

【００４９】表１にその結果が示されている。表に示さ
れているように、セグメント数が違うが膜厚条件（表１
の膜厚１、膜厚２で示されている。膜厚１，２は膜生成
時に設定された膜厚の番号を示す。したがって、同一の
膜厚番号は同一の膜厚を設定して生成された膜である）
が同じ場合はCS、およびシリコン酸化膜の厚さがほぼ一
致している。また、膜厚がかなり近い2種類の膜（各セ
グメントに対応する膜厚１および膜厚２）も判別できる
精度でCSおよび膜厚が測定されることもわかる。

【００５０】

【表１】図９および図１０は、本発明の方法によって得られたパ
ラメータを用いて等価回路から計算したＳパラメータS
₁₁と、測定したＳパラメータS₁₁とを比較した図であ
る。図９は、低抵抗率のシリコン基板に形成したスパイ
ラルインダクタでセグメント数が２１の時のS₁₁と、本
発明により得た等価回路から計算したS₁₁をスミスチャ
ートにプロットした結果を示す。スミスチャートは図の
中心を原点として周波数を媒介変数にS₁₁をプロットと
した軌跡線図である。黒丸が実測データを示し、実線と
白丸が等価回路の計算結果を示す。周波数0.1GHzから10
GHzのデータがスミスチャートの中心部から時計周りに
軌跡を描いている。同様に図１０は、低抵抗率のシリコ
ン基板に形成したスパイラルインダクタでセグメント数
が１３の時のS₁₁と本発明により得た等価回路から計算
したS₁₁をスミスチャートにプロットした結果を示す。
これらの図から明らかなように、実用上必要な範囲で共
振周波数付近までかなり良くあっている。

【００５１】図１１は、低抵抗率のシリコン基板に形成
したスパイラルインダクタでセグメント数が２１の時の
反射係数と本発明により得た等価回路から計算した反射
係数から求めたL''とRの周波数依存性を示す。点線が実
測データを示し、実線が等価回路の計算結果を示す。
L''とRは、いずれも低周波から共振周波数付近まで良く
再現できていることがわかる。

【００５２】最後に、シリコン酸化膜の厚さがかなり精
度良く求められることから、平面インダクタによりシリ
コン酸化膜の厚さの基板内分布やロット間のばらつきな
どの評価にも本方法を用いることがわかる。

【００５３】なお、本発明は上記各実施例に限定され
ず、特許請求の範囲に開示された技術思想の範囲内にお
いて、各施形態は適宜変更され得ることは明らかであ
る。

【００５４】

【発明の効果】以上説明したように、本発明によって、
平面インダクタの評価を簡便に行うことができ、精度の
良いモデリングが可能になる。また、精度の良いシリコ
ン酸化膜厚の評価を提供することができる。

【図面の簡単な説明】

【図１】（ａ）本発明の第１の実施例として示した平面
インダクタがミアンダ型の場合の斜視図である。（ｂ）
平面インダクタの片側の端子を短絡したときの等価回路
を表す。（ｃ）平面インダクタの片側の端子をZ₀のイン
ピーダンスにつなげたときの等価回路を表す。

【図２】平面インダクタの別の形式であるスパイラルイ
ンダクタの斜視図である。

【図 3】平面インダクタの別の形式である薄層誘電体膜
を挟んだスパイラルインダクタの斜視図である。

【図４】平面インダクタの別の形式でスパイラルインダ
クタの配線面と同一面にグラウンドを配した構造の斜視
図である。

【図５】抵抗率と表皮厚の関係を示し、それにシリコン
基板の領域をプロットしたグラフである。

【図６】低抵抗率のシリコン基板に薄膜の誘電体層を挟
んで平面インダクタを構成したときの等価回路を表す。

【図７】低抵抗率のシリコン基板に薄膜のシリコン酸化
膜を挿入したときの等価回路の原理を示す。

【図８】低抵抗率のシリコン基板に形成したスパイラル
インダクタの具体的実施構造の平面図である。

【図９】低抵抗率のシリコン基板に形成したスパイラル
インダクタでセグメント数が２１の時の反射係数と本発
明により得た等価回路から計算した反射係数をスミスチ
ャートにプロットした結果を示す。点線が実測データを
示し、実線が等価回路の計算結果を示す。

【図１０】低抵抗率のシリコン基板に形成したスパイラ
ルインダクタでセグメント数が１３の時の反射係数と本
発明により得た等価回路から計算した反射係数をスミス
チャートにプロットした結果を示す。点線が実測データ
を示し、実線が等価回路の計算結果を示す。

【図１１】低抵抗率のシリコン基板に形成したスパイラ
ルインダクタでセグメント数が２１の時の反射係数と本
発明により得た等価回路から計算した反射係数から周波
数に対するL''とRを求めプロットした結果を示す。点線
が実測データを示し、実線が等価回路の計算結果を示
す。

【符号の説明】

１０１、２０１、３０１基板１０２ミアンダ型平面インダクタ素子１０３、２０３、３０３，４０３グラウンド１０４，１０５、２０４，２０５、３０４，３０５，４
０４，４０５端子対２０２，３０２，４０２スパイラル型平面インダクタ３０６誘電体膜４０７グラウンド

Claims

(57)【特許請求の範囲】

【請求項１】誘電体基板の上面に形成した平面型イン
ダクタ素子であって、該基板の下面、または該平面型イ
ンダクタンス素子と同一面に設定されたグラウンド面に
対して、2端子対を持つ構造を有する平面型インダクタ
素子の評価方法において、該平面型インダクタ素子の低周波信号に対する散乱行列
の基準となるインピーダンスとしてZ₀を用い散乱行列を
測定し、前記２端子対の第２の端子を短絡したときの、第１の端
子から当該平面型インダクタ素子を見たインピーダンス
を前記散乱行列の測定値を用いて演算し、該インピーダ
ンスを第１の入力インピーダンスとし、当該平面型インダクタ素子の第２の端子をZ₀で終端した
ときの、第１の端子から当該平面型インダクタ素子を見
たインピーダンスを、前記散乱行列の測定値を用いて演
算し、当該インピーダンスを第２の入力インピーダンス
とし、第１の入力インピーダンスと第２の入力インピーダンス
とを用いて当該平面型インダクタ素子の等価回路の回路
定数を定めることを特徴とする平面型インダクタの評価
方法。
【請求項２】前記平面型インダクタ素子の等価回路の
回路定数は、当該インダクタ素子のインダクタンスと、
当該インダクタ素子の導体損に対応する抵抗と、当該平
面型インダクタ素子の対地容量であり、前記等価回路は
π型回路であって、該π型回路は、２つの端子間に直列
に接続された前記インダクタンスと前記抵抗でなる第１
のインピーダンスと、前記対地容量の等価容量として前
記第１のインピーダンスの両端とグラウンドとの間に接
続されている第２、第３のインピーダンスとを有し、前
記低周波信号の周波数を前記インダクタンスと前記対地
容量による共振周波数より低い周波数領域に設定し、前
記インダクタンスと前記抵抗とを、それぞれ、第１およ
び第２の入力インピーダンスのうちの一方の虚数成分お
よび実数成分から求め、前記対地容量を、第１および第
２の入力インピーダンスの他方から求める請求項１に記
載の方法。
【請求項３】前記第１、第２の入力インピーダンスを
演算する処理過程は、第１の端子を特性インピーダンスZ₀に接続し、第１の端
子における入射電圧波、反射電圧波をそれぞれa₁, b₁と
し、第２の端子における入射電圧波、反射電圧波をそれ
ぞれa₂, b₂として、散乱行列（S_ij）を【数１】と定義し、第１の入力インピーダンスZ₁を次式 Γ_in = S₁₁ - [S₁₂S₂₁/(1+S₂₂)] Z₁ = [(1+Γ_in)/(1-Γ_in)] Z₀ に従って計算し、第２の入力インピーダンスZ₂を次式 Γ_in = S₁₁ Z₂ = [(1+Γ_in)/(1-Γ_in)] Z₀ に従って計算する処理を含んでいる、請求項１に記載の
方法。
【請求項４】前記等価回路の定められた回路定数から
散乱行列を計算し、散乱行列の計算値と散乱行列の測定
値とを比較して、前記定められた回路定数の精度を評価
する請求項３に記載の方法。
【請求項５】抵抗率の高い半導体基板の上面に形成し
た平面型インダクタ素子であって、該基板の下面、また
は該平面型インダクタンス素子と同一面に設定されたグ
ラウンド面に対して、2端子対を持つ構造を有する平面
型インダクタ素子の評価方法において、該平面型インダクタ素子の低周波信号に対する散乱行列
の基準となるインピーダンスとしてZ₀を用い散乱行列を
測定し、前記２端子対の第２の端子を短絡したときの、第１の端
子から当該平面型インダクタ素子を見たインピーダンス
を前記散乱行列の測定値を用いて演算し、該インピーダ
ンスを第１の入力インピーダンスとし、当該平面型インダクタ素子の第２の端子を、Z₀で終端し
たときの、第１の端子から当該平面型インダクタ素子を
見たインピーダンスを、前記散乱行列の測定値を用いて
演算し、当該インピーダンスを第２の入力インピーダン
スとし、第１の入力インピーダンスと第２の入力インピーダンス
とを用いて当該平面型インダクタ素子の等価回路の回路
定数を定めることを特徴とする平面型インダクタの評価
方法。
【請求項６】半導体基板に誘電体膜を成膜し、さらに
その上面に形成した平面型インダクタ素子であって、該
基板の下面、または該平面型インダクタンス素子と同一
面に設定されたグラウンド面に対して、2端子対を持つ
構造を有する平面型インダクタ素子の評価方法におい
て、該平面型インダクタ素子の低周波信号に対する散乱行列
の基準となるインピーダンスとしてZ₀をもちい散乱行列
を測定し、前記２端子対の第２の端子を短絡したときの、第１の端
子から当該平面型インダクタ素子を見たインピーダンス
を前記散乱行列の測定値を用いて演算し、該インピーダ
ンスを第１の入力インピーダンスとし、当該平面型インダクタ素子の第２の端子をZ₀で終端した
ときの、第１の端子から当該平面型インダクタ素子を見
たインピーダンスを、前記散乱行列の測定値を用いて演
算し、当該インピーダンスを第２の入力インピーダンス
とし、第１の入力インピーダンスと第２の入力インピー
ダンスとを用いて当該平面型インダクタ素子の等価回路
の回路定数を定めることを特徴とする平面型インダクタ
の評価方法。
【請求項７】使用する周波数域に対する表皮厚が基板
厚より大きい半導体基板に誘電体膜を挟んで半導体基板
上面に形成した平面型インダクタ素子であって、該基板
の下面または該平面型インダクタンス素子と同一面にあ
るグランド面に対して、2端子対を持つ構造を有する平
面型インダクタ素子の評価方法において、低周波信号に対する散乱行列の基準となるインピーダン
スとしてZ₀をもちい散乱行列を測定し、その散乱行列の
測定値を用いて、第２の端子を短絡したときの、第１の
端子から当該平面型インダクタ素子をみたインピーダン
スを計算して、第１の入力インピーダンスとし、第１の
入力インピーダンスから当該平面型インダクタ素子の直
列のインダクタンス成分と直列の抵抗成分を求め、ま
た、第２の端子をZ₀で終端したときの、第１の端子から
当該平面型インダクタ素子をみたインピーダンスを計算
して、第２の入力インピーダンスとし、第２の入力イン
ピーダンスと先に求めた直列のインダクタンス成分と抵
抗成分から当該平面型インダクタ素子の半導体基板に対
する容量を求め、当該平面型インダクタの等価回路を定
めることを特徴とする平面型インダクタの評価方法。
【請求項８】平面インダクタ素子としてミアンダ型、
またはスパイラル型のインダクタ素子を用いる請求項７
に記載の方法。
【請求項９】使用する周波数域に対する表皮厚が基板
厚より大きい半導体基板に誘電体膜を挟んで半導体基板
上面に形成した平面型インダクタ素子であって、該基板
の下面または該平面型インダクタンス素子と同一面にあ
るグランド面に対して、2端子対を持つ構造を有する平
面型インダクタ素子の、誘電体膜の評価方法において、低周波信号に対する、散乱行列の基準となるインピーダ
ンスとしてZ₀をもちい散乱行列を測定し、その散乱行列
の測定値を用いて、第２の端子を短絡したときの、第１
の端子から当該平面型インダクタ素子をみたインピーダ
ンスを計算して、第１の入力インピーダンスとし、第１
の入力インピーダンスから当該平面型インダクタ素子の
直列のインダクタンス成分と直列の抵抗成分を求め、ま
た、第２の端子をZ₀で終端したときの、第１の端子から
当該平面型インダクタ素子をみたインピーダンスを計算
して、第２の入力インピーダンスとし、第２の入力イン
ピーダンスと先に求めた直列のインダクタンス成分と直
列の抵抗成分から当該平面型インダクタ素子の半導体基
板に対する容量を求め、この容量から平面インダクタと
半導体基板間に形成された誘電体膜厚を評価する誘電体
膜評価方法。