JP3110086U6 - Transistor structure capable of shielding electrical interference - Google Patents

Transistor structure capable of shielding electrical interference Download PDF

Info

Publication number
JP3110086U6
JP3110086U6 JP2005000036U JP2005000036U JP3110086U6 JP 3110086 U6 JP3110086 U6 JP 3110086U6 JP 2005000036 U JP2005000036 U JP 2005000036U JP 2005000036 U JP2005000036 U JP 2005000036U JP 3110086 U6 JP3110086 U6 JP 3110086U6
Authority
JP
Japan
Prior art keywords
chip
adhesive layer
lead frame
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005000036U
Other languages
Japanese (ja)
Other versions
JP3110086U (en
Inventor
重興 資
士儀 張
Original Assignee
利順精密科技股▲ふん▼有限公司
Filing date
Publication date
Priority claimed from TW093219845U external-priority patent/TWM274640U/en
Application filed by 利順精密科技股▲ふん▼有限公司 filed Critical 利順精密科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3110086U publication Critical patent/JP3110086U/en
Publication of JP3110086U6 publication Critical patent/JP3110086U6/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】電気ノイズによる干渉を低減し、動作速度を高めるトランジスタ構造の提供。
【解決手段】チップ1のボンディングワイヤ接続部の面には、順番に、選択的に設置可能な封止樹脂層2、第一の粘着層3、導電層4、および第二の粘着層3’が設けられており、それにより前記導電層4は、前記第一の粘着層3と前記第二の粘着層3’との間に固定されており、最も外側にある第二の粘着層3’にはリードフレーム5が粘着固定されている。前記導電層4は、金属片、金属膜、または導電繊維等の各種導電性材料によって構成することができ、前記チップ1の少なくとも一つのボンディングワイヤ接続部は導体6’によって前記導電層4と電気的に接続されており、導電層4によって、電気ノイズを遮蔽でき、電磁波障害を低減させることができ、動作速度を高めることができる。
【選択図】図2
Provided is a transistor structure in which interference due to electrical noise is reduced and operation speed is increased.
A sealing resin layer 2, a first adhesive layer 3, a conductive layer 4, and a second adhesive layer 3 'that can be selectively installed in order on a surface of a bonding wire connecting portion of a chip 1. So that the conductive layer 4 is fixed between the first adhesive layer 3 and the second adhesive layer 3 ′, and the outermost second adhesive layer 3 ′. The lead frame 5 is adhesively fixed. The conductive layer 4 can be made of various conductive materials such as a metal piece, a metal film, or a conductive fiber, and at least one bonding wire connecting portion of the chip 1 is electrically connected to the conductive layer 4 by a conductor 6 ′. Are electrically connected, and the conductive layer 4 can shield electrical noise, reduce electromagnetic interference, and increase the operation speed.
[Selection] Figure 2

Description

本考案は電気的干渉を遮蔽できるトランジスタの構造に関し、特に遮蔽構造、およびアース構造を有しており、電気ノイズによる干渉を低減することができ、動作速度を高めることができるチップの封止構造に関わる。   The present invention relates to a transistor structure capable of shielding electrical interference, and in particular, has a shielding structure and a grounding structure, can reduce interference due to electrical noise, and can increase the operating speed. Involved.

図1は、公知技術によるチップの封止構造を示すものであり、ダイパッド20上にチップ10が設けられており、チップ10両側には外部と通電できるリードフレーム30が設けられており、前記リードフレーム30は複数のリード301が配列して構成されており、選定されたチップ10の接点とリードフレーム30の複数のリード301との間はボンディングワイヤ40によって接続されており、前記チップ10の外部には絶縁性を有する封止樹脂体50が設けられており、これによって前記チップ10、ボンディングワイヤ40等の内部素子は保護され、固定されている。 FIG. 1 shows a chip sealing structure according to a known technique, in which a chip 10 is provided on a die pad 20, and lead frames 30 capable of energizing the outside are provided on both sides of the chip 10. The frame 30 is configured by arranging a plurality of leads 301. The contact points of the selected chip 10 and the plurality of leads 301 of the lead frame 30 are connected by bonding wires 40. Is provided with an insulating sealing resin body 50, and internal elements such as the chip 10 and the bonding wire 40 are thereby protected and fixed.

しかし、全ての電子製品は、それを作動させた時、電磁波障害(electromagnetic interference、EMI)、ノイズ(noise、ショットノイズ、フリッカノイズ、インパルスノイズ、熱ノイズ、分配ノイズ等)、および高温等が発生し、そのうち大部分のノイズの発生は電磁波障害によるものであり、電子系統の安定性に影響を及ぼす。しかし、電磁波障害は完全に克服することができず、電子素子の適当な回路設計や遮蔽、アース等の構造設計が必要であり、電磁波障害を標準値まで低減させ、EMCの問題を解決するのだが、公知構造のチップ封止構造は、電磁波障害を防止できる設計になっておらず、よって、電磁波障害を低減させるという目的の下、電子製品のEMC規格を満たすことは困難である。 However, all electronic products generate electromagnetic interference (EMI), noise (noise, shot noise, flicker noise, impulse noise, thermal noise, distribution noise, etc.), high temperature, etc. when operated. However, most of the noise is caused by electromagnetic interference, which affects the stability of the electronic system. However, electromagnetic interference cannot be completely overcome, and appropriate circuit design of electronic elements, structural design such as shielding, grounding, etc. are required, reducing electromagnetic interference to standard values and solving EMC problems. However, the known chip sealing structure is not designed to prevent electromagnetic interference, and therefore it is difficult to satisfy the EMC standard of electronic products for the purpose of reducing electromagnetic interference.

本考案の目的は、チップ全体を封止する構造の改良によって、電気ノイズを遮蔽でき、電磁波障害を低減させることができ、動作速度を高めることができ、構造を強化することができ、共通アース回路とすることができ、放熱速度を高めることができる、トランジスタの構造を提供することである。 The purpose of the present invention is to improve the structure that seals the entire chip, thereby shielding electrical noise, reducing electromagnetic interference, increasing the operating speed, strengthening the structure, and common ground. It is an object to provide a transistor structure which can be a circuit and can increase a heat dissipation rate.

前記課題を解決するために、請求項1の考案は、少なくとも一つのチップを含むトランジスタの構造において、前記チップのボンディングワイヤ接続部の面には、順番に、第一の粘着層、導電層、および第二の粘着層が設けられており、それにより前記導電層は、前記第一の粘着層と前記第二の粘着層との間に固定されており、最も外側に位置する第二の粘着層には、リードフレームが粘着固定されており、それにより導電層はチップとリードフレームとの間に介在しており、前記チップのボンディングワイヤ接続部とリードフレームの各リードとの間は、複数のボンディングワイヤによって電気的に接続されており、前記チップの少なくとも一つのボンディングワイヤ接続部は導体によって、前記導電層、およびリードフレームの選定されたリードと電気的に接続されており、上記構造により電気的干渉を遮蔽できるチップ封止構造が構成されていることを特徴とする電気的干渉を遮蔽できるトランジスタの構造である。 In order to solve the above-mentioned problem, the invention of claim 1 is a transistor structure including at least one chip, wherein a first adhesive layer, a conductive layer, And a second adhesive layer, whereby the conductive layer is fixed between the first adhesive layer and the second adhesive layer, and the second adhesive layer located on the outermost side. A lead frame is adhesively fixed to the layer, whereby the conductive layer is interposed between the chip and the lead frame, and a plurality of leads are connected between the bonding wire connecting portion of the chip and each lead of the lead frame. And at least one bonding wire connecting portion of the chip is selected by the conductor, the conductive layer, and the lead frame. Are lead and electrically connected, a structure of a transistor can be shielded electrical interference, characterized in that the chip package structure capable of shielding electrical interference by the structure is constructed.

請求項2の考案は、前記チップの両側、または四周には、それぞれ順番に、第一の粘着層、導電層、第二の粘着層、およびリードフレームが設けられており、チップの中間部分には空間部が形成されており、前記空間部を利用して、複数のボンディングワイヤ、および導体は、チップ、リードフレーム、および導電層間を接続しており、前記空間部は封止樹脂によって密封された構造となっていることを特徴とする請求項1記載の電気的干渉を遮蔽できるトランジスタの構造である。   The invention of claim 2 is provided with a first adhesive layer, a conductive layer, a second adhesive layer, and a lead frame in order on both sides or around the four sides of the chip, respectively, in the middle part of the chip. A space portion is formed, and a plurality of bonding wires and conductors are connected between the chip, the lead frame, and the conductive layer using the space portion, and the space portion is sealed with a sealing resin. 2. The structure of a transistor capable of shielding electrical interference according to claim 1, wherein the transistor has a structure.

請求項3の考案は、前記導体は、ボンディングワイヤであることを特徴とする請求項1または2記載の電気的干渉を遮蔽できるトランジスタの構造である。   The invention of claim 3 is the transistor structure capable of shielding electrical interference according to claim 1 or 2, wherein the conductor is a bonding wire.

請求項4の考案は、前記第一の粘着層、および第二の粘着層は、液体を乾燥させた後に生成される粘着性を有する固体物質であり、前記導電層は、金属片、金属膜、または導電繊維等、各種の導電性材料によって構成されており、前記リードフレームは、金属材料をプレス成形したもので、複数の分離した、外部と電気的に接続できるリードが形成されていることを特徴とする請求項1または2記載の電気的干渉を遮蔽できるトランジスタの構造である。   According to a fourth aspect of the present invention, the first adhesive layer and the second adhesive layer are solid substances having adhesiveness that are generated after the liquid is dried, and the conductive layer includes a metal piece and a metal film. Or made of various conductive materials such as conductive fibers, and the lead frame is formed by press-molding a metal material, and a plurality of separated leads that can be electrically connected to the outside are formed. 3. A transistor structure capable of shielding electrical interference according to claim 1 or 2.

請求項5の考案は、前記チップと第一の粘着層との間には封止絶縁層が設けられており、前記封止絶縁層は、液体を乾燥させた後に生成される粘着性を有する固体物質、封止樹脂、またはその他プラスチック材料であることを特徴とする請求項1または2記載の電気的干渉を遮蔽できるトランジスタの構造である。   According to the invention of claim 5, a sealing insulating layer is provided between the chip and the first adhesive layer, and the sealing insulating layer has adhesiveness generated after drying the liquid. 3. The transistor structure capable of shielding electrical interference according to claim 1, wherein the transistor is a solid substance, a sealing resin, or other plastic material.

本考案の電気的干渉を遮蔽できるトランジスタの構造によると、電気ノイズを遮蔽でき、電磁波障害を低減させることができ、動作速度を高めることができ、構造を強化することができ、共通アース回路とすることができ、放熱速度を高めることができる、トランジスタの構造を提供することができた。 According to the transistor structure capable of shielding electrical interference of the present invention, electrical noise can be shielded, electromagnetic interference can be reduced, operation speed can be increased, the structure can be strengthened, and a common earth circuit and Thus, a transistor structure capable of increasing the heat dissipation rate can be provided.

本考案の構造特徴、およびその他作用、目的を図式に沿って詳細に説明する。 The structural features of the present invention, and other functions and purposes will be described in detail with reference to the drawings.

図2、3、4は本考案による電気的干渉を遮蔽できるトランジスタの構造を示すものであり、チップ1と、選択的に設置可能な封止絶縁層2と、第一の粘着層(adhesive material)3と、第二の粘着層(adhesive material)3’と、導電層4と、リードフレーム5と、組立られた後でチップ1と、導電層4、およびリードフレーム5とを接続するボンディングワイヤ6、および導体6’と、チップ1外部に設置される封止樹脂7とから構成されている。 2, 3, and 4 show a transistor structure capable of shielding electrical interference according to the present invention, and includes a chip 1, a selectively insulating sealing layer 2, and a first adhesive layer (adhesive material). ) 3, a second adhesive material 3 ′, a conductive layer 4, a lead frame 5, and a bonding wire that connects the chip 1, the conductive layer 4, and the lead frame 5 after being assembled. 6 and a conductor 6 'and a sealing resin 7 installed outside the chip 1.

前記チップ1(公知構造であり、特に説明は行わない。)のボンディングワイヤ接続部11の面には、順番に、選択的に設置可能な封止樹脂層2、第一の粘着層3、導電層4、および第二の粘着層3’が設けられており、それにより前記導電層4は、前記第一の粘着層3と前記第二の粘着層3’との間に粘着固定されており、最も外側にある第二の粘着層3’には、複数のリード51によって構成されているリードフレーム5が粘着固定されており、それにより導電層4はチップ1とリードフレーム5との間に介在している。   On the surface of the bonding wire connecting portion 11 of the chip 1 (which is a known structure and will not be described in particular), a sealing resin layer 2, a first adhesive layer 3, and a conductive layer which can be selectively placed in order. A layer 4 and a second adhesive layer 3 'are provided, whereby the conductive layer 4 is adhesively fixed between the first adhesive layer 3 and the second adhesive layer 3'. The lead frame 5 composed of a plurality of leads 51 is adhesively fixed to the outermost second adhesive layer 3 ′, whereby the conductive layer 4 is interposed between the chip 1 and the lead frame 5. Intervene.

前記チップ1のボンディングワイヤ接続部11とリードフレーム5の各リード51との間は、複数のボンディングワイヤ6によってお互いに電気的に接続されており(図3を参照)、前記チップ1の少なくとも一つのボンディングワイヤ接続部11は少なくとも一つの導体6’によって、前記導電層4、およびリードフレーム5の選定されたリード51と電気的に接続されており、さらに、前記チップ1の選定された場所は封止樹脂7によって密封された構造になっており、上記構造によって本考案の電気的干渉を遮蔽できるトランジスタが構成されている。 The bonding wire connecting portion 11 of the chip 1 and each lead 51 of the lead frame 5 are electrically connected to each other by a plurality of bonding wires 6 (see FIG. 3). The two bonding wire connecting portions 11 are electrically connected to the conductive layer 4 and the selected lead 51 of the lead frame 5 by at least one conductor 6 ′, and the selected location of the chip 1 is The transistor is sealed by the sealing resin 7, and the above structure constitutes a transistor capable of shielding the electrical interference of the present invention.

前記選択的に設置可能な封止絶縁層2は、封止樹脂(エポキシ化合物、epoxy)によって構成することができ、前記第一の粘着層(adhesive material)3と、第二の粘着層(adhesive material)3’は、液体を乾燥させた後に生成される粘着性を有する固体物質(接着剤等)、または貼合テープ等とすることができ、前記導電層4は、金属片、金属膜、または導電繊維等の各種導電性材料によって構成することができ、それらは導体6’によってチップ1のボンディングワイヤ接続部11と接続されており、それによりアース面(GND)、または電源面(power)とすることができる。前記リードフレーム5は、金属材料をプレス成形したもので、複数の分離した、外部と電気的に接続できるリード51が形成されており、前記複数のボンディングワイヤ6はそれぞれチップ1のボンディングワイヤ接続部11とリードフレーム5の各リード51との間をお互いに電気的に接続しており、前記導体6’もボンディングワイヤ6と同様の接続形態を構成しており、前記導電層4がチップ1とリードフレーム5との間に設置されている遮蔽構造、およびチップ1の少なくとも一つのボンディングワイヤ接続部11が導体6’によって前記導電層4のアース構造と電気的に接続されている構造を運用することによって、電気ノイズを遮蔽でき、電磁波障害(electromagnetic interference、EMI)を低減させることができ、動作速度を高めることができ、構造を強化することができ、共通アース回路とすることができ、放熱速度を高めることができる。 The selectively installable sealing insulating layer 2 can be made of a sealing resin (epoxy compound, epoxy), and includes the first adhesive layer 3 and the second adhesive layer (adhesive). material) 3 ′ can be a solid substance (adhesive, etc.) having adhesiveness produced after drying the liquid, or a bonding tape, etc., and the conductive layer 4 comprises a metal piece, a metal film, Or it can be comprised with various conductive materials, such as a conductive fiber, and they are connected with the bonding wire connection part 11 of the chip | tip 1 by the conductor 6 ', and, thereby, a ground surface (GND) or a power supply surface (power) It can be. The lead frame 5 is formed by press-molding a metal material, and a plurality of separated leads 51 that can be electrically connected to the outside are formed. The plurality of bonding wires 6 are bonding wire connecting portions of the chip 1, respectively. 11 and each lead 51 of the lead frame 5 are electrically connected to each other, the conductor 6 ′ also has the same connection form as the bonding wire 6, and the conductive layer 4 is connected to the chip 1. A shielding structure installed between the lead frame 5 and a structure in which at least one bonding wire connecting portion 11 of the chip 1 is electrically connected to the ground structure of the conductive layer 4 by a conductor 6 ′ are operated. Can shield electrical noise, reduce electromagnetic interference (EMI), and increase operating speed The structure can be strengthened, a common ground circuit can be formed, and the heat dissipation rate can be increased.

さらに上述の特徴と合わせて、図2、3、4に示すように、前記チップ1の選定された面の両側、または四周(マトリックス状態)にはそれぞれ順番に、選択的に設置される封止絶縁体2、第一の粘着層3、導電層4、第二の粘着層3’、およびリードフレーム5が設けられており、前記チップ1のボンディングワイヤ接続部11の面の中間には空間部12が設けられており、前記空間部12において複数のボンディングワイヤ6がそれぞれチップ1の各ボンディングワイヤ接続部11とリードフレーム5のリード51との間を接続しており、空間部12の部分には封止樹脂7が設けられており、前記空間部12と導線6が完全に密封されており、これにより電気回路上等に使用できる封止されたチップ1が構成されており、前記導電層4がチップ1とリードフレーム5との間に設置されている遮蔽構造、およびチップ1の少なくとも一つのボンディングワイヤ接続部11が導体6’によって、前記導電層4、およびリードフレーム5の少なくとも一つのリード51のアース構造と電気的に接続されている構造を利用することによって上述の多数の効果を達成できる。 Further, in combination with the above-described features, as shown in FIGS. 2, 3, and 4, sealing is selectively placed in order on both sides of the selected surface of the chip 1 or on the four sides (matrix state). An insulator 2, a first adhesive layer 3, a conductive layer 4, a second adhesive layer 3 ′, and a lead frame 5 are provided, and a space portion is provided between the bonding wire connection portions 11 of the chip 1. 12, and a plurality of bonding wires 6 are connected between the bonding wire connecting portions 11 of the chip 1 and the leads 51 of the lead frame 5 in the space portion 12. Is provided with a sealing resin 7, and the space 12 and the conductive wire 6 are completely sealed, thereby forming a sealed chip 1 that can be used on an electric circuit or the like, and the conductive layer 4 is A shield structure disposed between the chip 1 and the lead frame 5 and at least one bonding wire connecting portion 11 of the chip 1 by a conductor 6 ′, and at least one lead of the conductive layer 4 and the lead frame 5. Many of the effects described above can be achieved by utilizing a structure that is electrically connected to the 51 ground structure.

さらに、図5に示すように、前記チップ1のボンディングワイヤ接続部11の面には選択的に設置される封止絶縁層2、第一の粘着層3、導電層4、第二の粘着層3’、およびリードフレーム5によって中間に空間部12が構成されており、前記空間部12において複数のボンディングワイヤ6がそれぞれチップ1の各ボンディングワイヤ接続部11とリードフレーム5のリード51との間を接続した後、全てのチップ1周囲を封止樹脂7’によって完全に密封することができ、それによって前記チップ1、およびその他素子の保護と固定がなされ、さらに前記導電層4がチップ1とリードフレーム5との間に介在している遮蔽構造によって、上述の多数の効果を達成できる。   Further, as shown in FIG. 5, the sealing insulating layer 2, the first adhesive layer 3, the conductive layer 4, and the second adhesive layer that are selectively provided on the surface of the bonding wire connecting portion 11 of the chip 1. A space portion 12 is formed in the middle by 3 ′ and the lead frame 5, and a plurality of bonding wires 6 are respectively connected between the bonding wire connecting portions 11 of the chip 1 and the leads 51 of the lead frame 5 in the space portion 12. , The periphery of all the chips 1 can be completely sealed with the sealing resin 7 ′, whereby the chip 1 and other elements are protected and fixed, and the conductive layer 4 is connected to the chip 1. The above-described many effects can be achieved by the shielding structure interposed between the lead frame 5 and the lead frame 5.

さらに、本考案の特徴として、前記チップ1の選定された面には順番に、第一の粘着層3、導電層4、第二の粘着層3’、およびリードフレーム5が設けられており、導電層4を運用することによって、電気ノイズを遮蔽でき、電磁波障害を低減させることができ、動作速度を高めることができ、チップ1の封止構造を強化することができ、共通アース回路とすることができ、放熱速度を高めることができる等の効果を達成することができ、前記封止絶縁層2は選択的に設置することが可能で(図7を参照)、前記導線6、および導体6’の接続位置、または封止樹脂7、7’の封止形態等は、全て実際の需要に合わせてその形態を変更することができ、前述の本考案の特徴の簡易な変更、置換によって本考案と同様の効果を達成するものは全て本考案の範囲に含まれる。 Furthermore, as a feature of the present invention, a first adhesive layer 3, a conductive layer 4, a second adhesive layer 3 ′, and a lead frame 5 are provided in order on the selected surface of the chip 1. By using the conductive layer 4, electrical noise can be shielded, electromagnetic interference can be reduced, the operation speed can be increased, the sealing structure of the chip 1 can be strengthened, and a common earth circuit is provided. The sealing insulating layer 2 can be selectively installed (see FIG. 7), the conductive wire 6, and the conductor. The connection position of 6 ′ or the sealing form of the sealing resin 7, 7 ′ can be changed according to the actual demand, and can be changed or replaced easily by the above-described features of the present invention. What achieves the same effect as the present invention Within the scope of the present invention Te.

本考案の電気的干渉を遮蔽できるトランジスタの構造は確実に実用性と創作性を有するものであり、その手段はユニークであり、その効果と設計目的は完全に符合し、明らかに進歩性を有するものである。 The structure of the transistor capable of shielding electrical interference of the present invention surely has practicality and creativity, its means is unique, its effect and design purpose are perfectly matched, and clearly has an inventive step Is.

公知構造によるチップ封止構造を示す断面図である。It is sectional drawing which shows the chip sealing structure by a well-known structure. 本考案によるチップ封止構造を示す断面図である。It is sectional drawing which shows the chip sealing structure by this invention. 本考案によるチップ封止構造を示す底面図である。It is a bottom view which shows the chip sealing structure by this invention. 本考案によるチップの構造を示す斜視分解図である。It is a perspective exploded view showing the structure of a chip according to the present invention. 本考案による封止樹脂の実施形態を示す断面図である。It is sectional drawing which shows embodiment of the sealing resin by this invention. 本考案によるマトリクス型チップ封止構造を示す底面図である。It is a bottom view showing a matrix type chip sealing structure according to the present invention. 本考案によるチップ封止構造のもう一つの実施形態を示す断面図である。It is sectional drawing which shows another embodiment of the chip sealing structure by this invention.

符号の説明Explanation of symbols

1 チップ
11 ボンディングワイヤ接続部
12 空間部
2 封止絶縁層
3 第一の粘着層
3’ 第二の粘着層
4 導電層
5 リードフレーム
51 リード
6 ボンディングワイヤ
6’ ボンディングワイヤ
7 封止樹脂
7’ 封止樹脂
1 Chip 11 Bonding Wire Connection 12 Space 2 Sealing Insulating Layer 3 First Adhesive Layer 3 ′ Second Adhesive Layer 4 Conductive Layer 5 Lead Frame 51 Lead 6 Bonding Wire 6 ′ Bonding Wire 7 Sealing Resin 7 ′ Sealing Resin

Claims (5)

少なくとも一つのチップを含むトランジスタの構造において、
前記チップのボンディングワイヤ接続部の面には、順番に、第一の粘着層、導電層、および第二の粘着層が設けられており、それにより前記導電層は、前記第一の粘着層と前記第二の粘着層との間に固定されており、最も外側に位置する第二の粘着層には、リードフレームが粘着固定されており、それにより導電層はチップとリードフレームとの間に介在しており、
前記チップのボンディングワイヤ接続部とリードフレームの各リードとの間は、複数のボンディングワイヤによって電気的に接続されており、前記チップの少なくとも一つのボンディングワイヤ接続部は導体によって、前記導電層、およびリードフレームの選定されたリードと電気的に接続されており、上記構造により電気的干渉を遮蔽できるチップ封止構造が構成されていることを特徴とする電気的干渉を遮蔽できるトランジスタの構造。
In the structure of a transistor comprising at least one chip,
On the surface of the bonding wire connecting portion of the chip, a first adhesive layer, a conductive layer, and a second adhesive layer are provided in order, whereby the conductive layer is connected to the first adhesive layer. A lead frame is fixed to the outermost second adhesive layer between the second adhesive layer and the second adhesive layer, whereby the conductive layer is interposed between the chip and the lead frame. Intervening,
The bonding wire connecting portion of the chip and each lead of the lead frame are electrically connected by a plurality of bonding wires, and at least one bonding wire connecting portion of the chip is formed by a conductor, the conductive layer, and A transistor structure capable of shielding electrical interference, characterized in that a chip sealing structure that is electrically connected to a selected lead of a lead frame and shields electrical interference is constituted by the above structure.
前記チップの両側、または四周には、それぞれ順番に、第一の粘着層、導電層、第二の粘着層、およびリードフレームが設けられており、チップの中間部分には空間部が形成されており、前記空間部を利用して、複数のボンディングワイヤ、および導体は、チップ、リードフレーム、および導電層間を接続しており、前記空間部は封止樹脂によって密封された構造となっていることを特徴とする請求項1記載の電気的干渉を遮蔽できるトランジスタの構造。   A first adhesive layer, a conductive layer, a second adhesive layer, and a lead frame are sequentially provided on both sides or four sides of the chip, and a space portion is formed in an intermediate portion of the chip. The plurality of bonding wires and conductors connect the chip, the lead frame, and the conductive layer using the space, and the space is sealed with a sealing resin. The structure of a transistor capable of shielding electrical interference according to claim 1. 前記導体は、ボンディングワイヤであることを特徴とする請求項1または2記載の電気的干渉を遮蔽できるトランジスタの構造。   3. The structure of a transistor capable of shielding electrical interference according to claim 1, wherein the conductor is a bonding wire. 前記第一の粘着層、および第二の粘着層は、液体を乾燥させた後に生成される粘着性を有する固体物質であり、
前記導電層は、金属片、金属膜、または導電繊維等、各種の導電性材料によって構成されており、
前記リードフレームは、金属材料をプレス成形したもので、複数の分離した、外部と電気的に接続できるリードが形成されている
ことを特徴とする請求項1または2記載の電気的干渉を遮蔽できるトランジスタの構造。
The first adhesive layer and the second adhesive layer are solid substances having adhesiveness generated after drying a liquid,
The conductive layer is composed of various conductive materials such as metal pieces, metal films, or conductive fibers,
3. The electrical interference according to claim 1, wherein the lead frame is formed by press-molding a metal material, and a plurality of separated leads that can be electrically connected to the outside are formed. 3. Transistor structure.
前記チップと第一の粘着層との間には封止絶縁層が設けられており、
前記封止絶縁層は、液体を乾燥させた後に生成される粘着性を有する固体物質、封止樹脂、またはその他プラスチック材料であることを特徴とする請求項1または2記載の電気的干渉を遮蔽できるトランジスタの構造。

A sealing insulating layer is provided between the chip and the first adhesive layer,
3. The electrical interference according to claim 1, wherein the sealing insulating layer is a solid substance having a stickiness generated after drying the liquid, a sealing resin, or other plastic material. Transistor structure that can.

JP2005000036U 2005-01-07 Transistor structure capable of shielding electrical interference Expired - Lifetime JP3110086U6 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093219845U TWM274640U (en) 2004-07-23 2004-12-09 Transistor structure capable of isolating electric interference

Publications (2)

Publication Number Publication Date
JP3110086U JP3110086U (en) 2005-06-16
JP3110086U6 true JP3110086U6 (en) 2006-08-24

Family

ID=

Similar Documents

Publication Publication Date Title
US7187064B2 (en) Electrical-interference-isolated transistor structure
US5486720A (en) EMF shielding of an integrated circuit package
JP3407971B2 (en) Integrated circuit package and assembly structure thereof
US6218731B1 (en) Tiny ball grid array package
CN100502631C (en) Semiconductor device, noise reduction method, and shield cover
JP6239147B2 (en) Semiconductor package
JPH0810744B2 (en) Semiconductor device
KR102620863B1 (en) Semiconductor package having electromagnetic interference shielding layer and method of fabricating the same
CN112234048B (en) Electromagnetic shielding module packaging structure and electromagnetic shielding module packaging method
JP3110086U6 (en) Transistor structure capable of shielding electrical interference
US7119420B2 (en) Chip packaging structure adapted to reduce electromagnetic interference
CN103354228A (en) Semiconductor packaging part and manufacturing method thereof
EP1684346A2 (en) Packaging structure protecting against electrical interferences
JP6494723B2 (en) Semiconductor package
KR200382215Y1 (en) Chip pakage structure for isolating Electrical Interference
JP2001053222A (en) Semiconductor device
JPS63190363A (en) Power package
TWI466262B (en) Leadfame-type semiconductor package having emi shielding layer connected to ground signal
KR20080031576A (en) A substrate for semiconductor package decreasing a electromagnetic interference using a ground plane
JPS60235443A (en) Semiconductor device
KR100331076B1 (en) Flexible Circuit Board Structure of Semiconductor Package_
US20070263373A1 (en) Packaged electronic component for shielding electromagnetic interference
JPS6038841A (en) Semiconductor device
JPH04171848A (en) Semiconductor device
CN203251501U (en) Improved integrated circuit package