JP3078390B2 - Method for producing a junction resistance control method and a superconducting transistor of the oxide superconductor and the electrode - Google Patents

Method for producing a junction resistance control method and a superconducting transistor of the oxide superconductor and the electrode

Info

Publication number
JP3078390B2
JP3078390B2 JP10070292A JP10070292A JP3078390B2 JP 3078390 B2 JP3078390 B2 JP 3078390B2 JP 10070292 A JP10070292 A JP 10070292A JP 10070292 A JP10070292 A JP 10070292A JP 3078390 B2 JP3078390 B2 JP 3078390B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
electrode
junction resistance
oxide superconductor
method
bkbo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10070292A
Other languages
Japanese (ja)
Other versions
JPH0690033A (en )
Inventor
順信 善里
辰朗 臼杵
博 鈴木
誠二 鈴木
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】酸化物超電導体と電極との接合抵抗値の制御法及びそれを用いた超電導トランジスタの製造方法に関する。 Control of the junction resistance value of the oxide superconductor and the electrode BACKGROUND OF THE and a method of manufacturing a superconducting transistor using the same.

【0002】 [0002]

【従来の技術】従来の超電導ベーストランジスタにおいては、半導体と超電導体との接合をコレクタ・ベース接合に用いている。 In conventional superconducting base transistor is used in the collector-base junction of the junction between a semiconductor and a superconductor. ところで、酸化物超電導体は半導体との接合において、相互拡散のため良好な接合が得られていなかった。 Incidentally, the oxide superconductor at the junction with the semiconductor, favorable bond for mutual diffusion is not obtained.

【0003】酸化物超電導体と半導体との良好な接合を得る方法が,特願平3−224565号に提案されている。 [0003] The method of obtaining a good bond between the oxide superconductor and semiconductor have been proposed in Japanese Patent Application No. Hei 3-224565. この方法を用いて形成された超電導トランジスタを図1に示す。 Exhibiting superconductivity transistor formed by using this method in FIG. Nbを0.08重量%から0.5重量%の範囲でドープしたSrTiO 3単結晶基板1上に、Ba Nb and on SrTiO 3 single crystal substrate 1 which is doped in the range of 0.08 wt% to 0.5 wt%, Ba
1-xx BiO 3 (0.2<x<0.5)(以下、BKB 1-x K x BiO 3 ( 0.2 <x <0.5) ( hereinafter, BKB
Oという)組成からなる超電導体薄膜2をスパッタリング法により形成し、このNbドープのSrTiO 3単結晶基板1と超電導薄膜2により、良好な半導体と超電導体接合を得ている。 The superconducting thin film 2 consisting of O hereinafter) composition was formed by a sputtering method, a SrTiO 3 single crystal substrate 1 and the superconducting thin film 2 of the Nb-doped, to obtain a good semiconductor and superconductor junction.

【0004】そして、BKBOは乾燥大気中にさらすことにより、その表面に自然な絶縁バリアが形成され、この絶縁バリア3をトンネル接合の絶縁層として用いている。 [0006], BKBO is by exposure to a dry atmosphere, natural isolation barrier is formed on the surface, and using the insulating barrier 3 as an insulating layer of the tunnel junction. この絶縁バリア3上に金(Au)などからなるエミッタ層4を蒸着形成することで、超電導ベーストランジスタを作成することができる。 By depositing an emitter layer 4 which this composed of gold (Au) on the insulating barrier 3 you can create a superconducting base transistor. また、BKBO膜2には金(Au)からなるベース電極5が形成されている。 Further, the BKBO film 2 based electrode 5 made of gold (Au) is formed.

【0005】ところで、低エネルギー型超電導ベーストランジスタはエミッタ・ベース間電圧を±10mV程度で使用する。 Meanwhile, low-energy superconducting base transistor using the emitter-base voltage of about ± 10 mV. そして、使用目的により、夫々電流値が決められ、従って要求される素子接合抵抗が自ずと決められる。 Then, the intended use, each current value is determined, thus the required element junction resistance is naturally determined. すなわち、使用目的に応じて電流値と接合抵抗値が変化する。 That is, the junction resistance value varies with the current value according to the intended use.

【0006】 [0006]

【表1】 [Table 1]

【0007】また、接合サイズとして、1×1μm 2 Further, as a junction size, 1 × 1μm 2 ~
100×100μm 2が考えられており、上記表1の各接合抵抗を実現するためには表2のように接合の抵抗率を変える必要がある。 100 × 100 [mu] m 2 is believed, to implement each junction resistance in Table 1, it is necessary to change the resistivity of the bonding as shown in Table 2.

【0008】 [0008]

【表2】 [Table 2]

【0009】 [0009]

【発明は解決しようする課題】従来はエミッタ・ベース間の接合抵抗率を変化させることができず、本来は表2 [Invention try to solve problems] Conventionally can not alter the junction resistivity between the emitter and the base, the original table 2
に示すような接合抵抗率が要求されるものに対しても、 Even for those shown in a junction resistivity is required,
接合抵抗値を変化させるためにはエミッタ・ベース間の接合面積で対応せざるを得ず、デバイスのレイアウト上の大きな制約となるなどの問題があった。 In order to change the contact resistance value is not forced to cope with the junction area between the emitter and the base, there is a problem such as a significant constraint on the layout of the device.

【0010】この発明は上述した従来の問題点を解消するためになされたものとして、接合抵抗値を容易に制御できる方法を提供するものである。 [0010] The present invention as has been made to solve the conventional problems described above, there is provided a method of easily controlling the junction resistance value.

【0011】 [0011]

【課題を解決するための手段】Ba 1-xx BiO 3 (B Means for Solving the Problems] Ba 1-x K x BiO 3 (B
KBO)は低基板温度でのエピタキシャル成長が可能であり、等方的な電気伝導性等から、デバイスにより有利な材料である。 KBO) is capable of epitaxial growth at a low substrate temperature, from isotropic electrical conductivity, etc., an advantageous material by the device. この発明者等はこのBKBO超電導薄膜を用いて、このBKBO膜表面に形成される自然バリアについての検討を行ったところ、Au(金)蒸着時の基板温度により、接合特性を再現良く制御できることを見出した。 The inventors have used this BKBO superconducting thin film was subjected to a study of the natural barrier formed on the BKBO membrane surface, the substrate temperature during Au (gold) deposited, that the junction characteristics can be controlled reproducible heading was. この発明は斯る事実に基づいてなされたものである。 The present invention has been made based on the fact 斯Ru.

【0012】すなわち、この発明は、大気中にさらすことにより表面に自然絶縁バリアが形成されたBa 1-xx Namely, the present invention, Ba 1-x K x natural insulating barrier on the surface by exposure to the atmosphere is formed
BiO 3 (ここに0.2<x<0.5)組成からなる酸化物超電導体を、真空雰囲気中で室温以上の所定温度で熱処理した後、金電極を蒸着にて形成することにより酸化物超電導体と電極間の接合抵抗を制御することを特徴とする。 The BiO 3 (here 0.2 <x <0.5) a composition oxide superconductor, after heat treatment at room temperature or more predetermined temperature in a vacuum atmosphere, an oxide by forming a gold electrode at deposition and controlling the junction resistance between the superconductor and the electrode.

【0013】特に、200℃以上300℃未満の温度で熱処理することにより、超電導体と電極との間でオーミックコンタクトを取ることを特徴とする。 [0013] In particular, by heat treatment at a temperature below 200 ° C. or higher 300 ° C., wherein the ohmic contact between the superconductor and the electrode.

【0014】また、この発明の超電導トランジスタの製造方法は、コレクタとなる半導体基板上に、Ba 1-xx [0014] A method of manufacturing a superconducting transistor of this invention, on a semiconductor substrate as a collector, Ba 1-x K x
BiO 3 (ここに0.2<x<0.5)組成からなるベース領域としての酸化物超電導体薄膜を形成すると共にこの超電導薄膜表面上に自然絶縁バリアを形成する工程と、真空雰囲気中で室温以上の所定温度で熱処理をした後、前記超電導薄膜上の一部に超電導薄膜とコンタクトをとる金電極を形成する工程と、金電極を除いた超電導薄膜上に絶縁層を形成する工程と、この絶縁層上にエミッタ層を形成する工程と、を備える。 And BiO 3 forming a natural insulating barrier on the superconducting thin film surface so as to form an oxide superconductor thin film as a base region consisting of (here 0.2 <x <0.5) composition, in a vacuum atmosphere after heat treatment at room temperature or a predetermined temperature, a step of forming a gold electrode to take superconducting thin film and contacts a portion on the superconducting thin film, forming an insulating layer on the superconducting thin film except the gold electrode, and a step of forming an emitter layer on the insulating layer.

【0015】また、この発明の超電導トランジスタの製造方法は、コレクタとなる半導体基板上に、Ba 1-xx [0015] A method of manufacturing a superconducting transistor of this invention, on a semiconductor substrate as a collector, Ba 1-x K x
BiO 3 (ここに、0.2<x<0.5)組成からなるベース領域としての酸化物超電導体薄膜を形成すると共に、この超電導薄膜表面上に自然絶縁バリアを形成する工程と、前記自然絶縁バリア上の一部にエミッタ層を形成する工程と、真空雰囲気中で室温以上の所定温度で熱処理をした後、前記超電導薄膜上の一部に超電導薄膜とコンタクトする金電極を形成する工程と、を備えてなる。 BiO 3 (here, 0.2 <x <0.5) to form the oxide superconductor thin film as a base region having a composition, forming a natural insulating barrier on the superconducting thin film surface, the natural forming an emitter layer on a part of the isolation barrier, after heat treatment at room temperature or a predetermined temperature in a vacuum atmosphere, and forming a gold electrode making contact with the superconducting thin film on a part of the superconducting thin film , made with a.

【0016】 [0016]

【作用】Ba 1-xx BiO 3 (BKBO)は、大気中にさらすとその表面に自然バリアが発生するが、この自然バリアは真空雰囲気中で熱処理することで、自然バリアがうすくなる。 [Action] Ba 1-x K x BiO 3 (BKBO) is exposure to the atmosphere naturally barrier on the surface occurs, this natural barrier by heat treatment in a vacuum atmosphere, the natural barrier is thinner. 従って、Au蒸着時の基板温度を制御することにより、その接合抵抗が制御される。 Thus, by controlling the substrate temperature during Au deposition, the junction resistance is controlled.

【0017】 [0017]

【実施例】以下、この発明に実施例につき説明する。 BRIEF DESCRIPTION per embodiment to the present invention.

【0018】まず、Nbを0.08重量%から0.5重量%ドープしたSrTiO 3 (110)基板上にRFマグネトロンスパッタリング(基板温度400℃)によりBKBO膜をエピタキシャル成長させた後、乾燥した大気中で1時間放置し自然バリアを形成した。 [0018] First, after the BKBO film was epitaxially grown by RF magnetron sputtering Nb from 0.08 wt% to 0.5 wt% doped SrTiO 3 (110) substrate (substrate temperature 400 ° C.), dried in air in left to form a natural barrier 1 hour.

【0019】そして、このBKBOの自然バリアが形成された表面上に金(Au)を蒸着により形成する。 [0019] Then, formed by depositing gold (Au) on a natural barrier formed surface of the BKBO. そのAu蒸着時の温度を室温から300℃まで変化させその時の0バイヤス接合抵抗を夫々測定した。 Its temperature during Au deposition was changed from 300 ° C. from room 0 Baiyasu junction resistance at that time was respectively measured. すなわち、真空雰囲気中Au蒸着時の温度まで基板温度を上昇させた後、その状態で30分ほど熱処理を施し、EB蒸着法によりAuをBKBO膜上に蒸着させた。 That is, after the substrate temperature is increased to a temperature of at in the Au vapor deposition vacuum atmosphere, heat treated for about 30 minutes in this state, was deposited Au on BKBO film by EB vapor deposition.

【0020】図4は、その時の0バイヤス接合抵抗(T [0020] Figure 4 is 0 Baiyasu junction resistance at that time (T
=5K)の基板温度依存性を示す。 = Shows the substrate temperature dependence of 5K). 図から明らかなように、Au蒸着時の温度が室温から200℃までは、温度上昇に対応して線形に10 0 〜10 -5 Ωcm 2までその接合抵抗が減少し、200℃を越えるとその接合抵抗が10 As can be seen, the temperature at the time of Au deposition from room temperature to 200 ° C. is linear in its junction resistance to 10 0 ~10 -5 Ωcm 2 is reduced in response to the temperature rise, exceeds 200 ° C. Its junction resistance is 10
-5 Ωcm 2の範囲でほぼ一定となる。 It becomes substantially constant in the range of -5 [Omega] cm 2. 室温から200℃までは、Au蒸着時の温度まで基板温度を変化させ、その状態で一定時間保持してAu蒸着することで接合抵抗を制御することができた。 Until 200 ° C. from room temperature, while changing the substrate temperature to a temperature of at Au deposition, it was possible to control the junction resistance by Au deposited in a certain time held in that state. すなわち、基板温度を室温にして作成した接合はBKBO膜表面の自然バリアによりS That is, the junction created by the room temperature of the substrate S by natural barriers BKBO membrane surface
/I/Nトンネル接合が形成され、I−V特性において図5(a)に示すように、非線形が観測された。 / I / N tunnel junction is formed, as shown in FIG. 5 (a) in the I-V characteristic, a nonlinear was observed.

【0021】一方、基板温度200℃以上300℃未満にて作成した接合は、図5(b)及び図6に示すようなS/N接合特性を示し、この時の接合抵抗ρは10 -5 Ω Meanwhile, the joint created at a substrate temperature of 200 ° C. to 300 below ° C., FIGS. 5 (b) and 5 shows the S / N junction characteristics as shown in FIG. 6, the junction resistance ρ is 10-5 in this Ω
cm 2より小さい、自然バリアの消滅が確認された。 cm 2 less than the disappearance of the natural barrier has been confirmed.

【0022】図4に示すように、基板温度が200℃を越えると接合抵抗はほぼ一定となるが、基板温度が30 As shown in FIG. 4, the junction resistance and the substrate temperature exceeds 200 ° C. is substantially constant, the substrate temperature is 30
0℃以上になるとBKBO膜からの酸素の抜けが生じるので好ましくない。 0 becomes higher ℃ is not preferable because the loss of oxygen occurs from BKBO film. 従って、オーミックコンタクトを取るためには、200℃以上300℃未満の基板温度で、 Thus, to take an ohmic contact, at a substrate temperature below 200 ° C. or higher 300 ° C.,
熱処理を施した後、Auを蒸着すれば良い。 After that has been subjected to the heat treatment may be vapor-deposited Au.

【0023】次に、上記接合抵抗の制御方法を用いたこの発明にかかる超電導ベーストランジスタの製造方法につき図2及び図3に従い説明する。 [0023] will now be described with reference to a diagram 2 and 3 per method of manufacturing a superconducting base transistor according to the invention using the method of controlling the junction resistance.

【0024】Nbを0.05〜0.5重量%ドープしたSrTiO 3単結晶基板1を用意する。 [0024] providing a SrTiO 3 single crystal substrate 1 was 0.05 to 0.5 wt% doped Nb. そして、この単結晶基板1をトリクレン、アセトン、メタノールを使って洗浄する。 Then, washing the single crystal substrate 1 trichlorethylene, acetone, with methanol. 洗浄はトリクレン中に超音波10分間、アセトン中に超音波10分間、メタノール中に超音波10 Cleaning in trichlorethylene ultrasonic for 10 minutes, ultrasonic for 10 minutes in acetone, ultrasonic 10 in methanol
分間漬けそれぞれ行う。 Performing minutes pickled, respectively. その洗浄が終わった後、真空オーブン120℃中で10分間乾燥させた後、スパッタリングチャンバー内にセットする。 After the cleaning is finished, dried for 10 minutes in a vacuum oven 120 ° C. in, set in the sputtering chamber.

【0025】そして、この単結晶基板1上にBKBO薄膜2をRFスパッタリングにより形成する。 [0025] Then, formed by RF sputtering BKBO thin film 2 on the single crystal substrate 1. この成膜は先ず、スパッタリングチャンバーを真空に引き、1×1 The film formation First, pull the sputtering chamber to a vacuum, 1 × 1
-5 Paに達した後、基板温度を380〜400℃に設定する。 After reaching 0 -5 Pa, the substrate temperature is set to three hundred eighty to four hundred ° C.. ガス流量をO 2 :Ar=1:1に設定し、合計80Paのガスを流しながら、BKBOを100Wでスパッタリングする。 The gas flow rate O 2: Ar = 1: set to 1, while flowing a gas total 80 Pa, sputtering BKBO at 100W. BKBOターゲットはBKBO粉末をプレスで固めた粉末ターゲットであり、スパッタリングレートは0.1Å/秒とした。 BKBO target is a powder target which was solidified BKBO powder in the press, the sputtering rate was 0.1Å / sec. この条件で3000秒のスパッタリングを行うと、300ÅのBKBO超電導薄膜2が形成される(図2(a)参照)。 Doing sputtering 3000 seconds in this condition, BKBO superconducting thin film 2 of 300Å is formed (see FIG. 2 (a)). このBKBO This BKBO
膜はT ce =28K、R 300 =100μΩcmであり、非常に良質な超電導特性を持った超電導薄膜が得られる。 Film is T ce = 28K, R 300 = 100μΩcm, superconducting thin film having a very good superconducting characteristics can be obtained.

【0026】スパッタリング終了時、酸素(O 2 )ガスをチャンバーに4/5気圧まで注入し、400℃から数時間かけて冷却した後、乾燥大気中に1時間さらす。 [0026] During the end of the sputtering, oxygen (O 2) gas was injected to 4/5 atm chamber and cooled over a period of several hours from 400 ° C., exposed for 1 hour in a dry atmosphere. この工程により膜の表面に自然絶縁バリア3が10〜30 By this step the surface of the membrane is a natural insulating barrier 3 10-30
Å程度形成される(図2(b)参照)。 Are Å approximately formed (see Figure 2 (b)).

【0027】その後、エミッタ電極4を自然絶縁バリア3上に形成する。 [0027] Thereafter, to form an emitter electrode 4 on natural insulating barrier 3. 使用目的及び接合面積に応じて室温から200℃までの間の所定温度に基板温度を設定して、 By setting the substrate temperature to a predetermined temperature until 200 ° C. from room temperature according to the purpose and the bonding area used,
その基板温度で30分保持した後、AuをEB蒸着法により形成する。 After 30 minutes at the substrate temperature, the Au is formed by EB vapor deposition. すなわち、真空チャンバーの真空度が1 In other words, degree of vacuum in the vacuum chamber 1
×10 -5 Paに達したら、基板温度を所定温度に成るように制御、例えば基板温度を100℃に設定し、Auを蒸着することにより、BKBO膜2とエミッタ電極4が自然絶縁バリアを介してトンネル接合される。 Once × reached 10 -5 Pa, controlled in such a way that the substrate temperature to a predetermined temperature, for example, the substrate temperature was set to 100 ° C., by depositing Au, BKBO film 2 and the emitter electrode 4 through a natural insulating barrier It is a tunnel junction Te. この時の接合抵抗率は図4に示すように温度により変化するので、使用目的及びデバイスの接合面積などにより最適な値を決めれば良い。 Since joining the resistivity at this time varies with temperature, as shown in FIG. 4, it may be determined an optimum value due junction area of ​​the intended use and the device.

【0028】そして、このエミッタ電極4をマスクとして、ベース電極5を形成する。 [0028] Then, the emitter electrode 4 as a mask, to form the base electrode 5. ベース電極5として、A As the base electrode 5, A
u電極を真空蒸着で形成するため、基板1を蒸着チャンバー内にいれる。 To form the u electrode by vacuum deposition, it puts the substrate 1 into the deposition chamber. このチャンバー内を1×10 -5 Paになるように真空引きした後、基板温度を200℃まで上昇させる。 After evacuating the chamber to be 1 × 10 -5 Pa, raising the substrate temperature to 200 ° C.. この温度でBKBO膜を30分から1時間程度保持すると、エミッタ電極4でマスクされていない部分の自然絶縁バリア3が薄くなり、清浄なBKBO膜表面が得られる。 If the temperature BKBO film is maintained for about 30 minutes to 1 hour, natural insulating barrier 3 is thinned part which is not masked by emitter electrode 4, clean BKBO film surface. この状態でAuのベース電極5をEB蒸着により形成すると、Au電極とBKBO膜界面にバリアが存在せず、オーミックな特性の電極特性が得られる。 When the base electrode 5 in Au in this state is formed by EB vapor deposition, there is no barrier to the Au electrode and BKBO membrane interface, the electrode characteristics of the ohmic characteristics can be obtained.

【0029】然る後、所定の形に分割し、ワイヤボンディング等で端子に接続し、超電導ベーストランジスタが得られる。 [0029] Thereafter, it divided into a predetermined shape, and connected to the terminal by wire bonding or the like, the superconducting base transistor is obtained.

【0030】次に、この発明の他の製造方法につき図3 Next, Figure 3 per another manufacturing method of the present invention
を参照して説明する。 With reference to the description. SrTiO 3単結晶基板にBKB SrTiO 3 BKB a single crystal substrate
O膜及び自然バリアを形成するまで、すなわち図2 Until formation of O film and the natural barrier, i.e. 2
(a)(b)までは前述の方法と同様であり、その後の形成が上記とは相違するので、相違する工程のみ説明する。 Until (a) (b) is the same as the above-described method, subsequent formation because different from the above, only the process that differ will be described. .

【0031】SrTiO 3単結晶基板1上にBKBO膜2及び自然バリア3を形成した、BKBO膜2上に、ベース電極5としてAu電極を真空蒸着で形成するため、 [0031] to form a SrTiO 3 BKBO film 2 and the natural barrier 3 on the single crystal substrate 1, on BKBO film 2, to form a vacuum deposited Au electrode as the base electrode 5,
基板1を蒸着チャンバー内にいれる。 Put the substrate 1 into the deposition chamber. このチャンバー内を1×10 -5 Paになるように真空引きした後、基板温度を200℃まで上昇させる。 After evacuating the chamber to be 1 × 10 -5 Pa, raising the substrate temperature to 200 ° C.. この温度でBKBO膜を30分から1時間程度保持すると、自然絶縁バリア3が薄くなり、清浄なBKBO膜表面が得られる。 When the BKBO film at this temperature maintained for about 30 minutes to 1 hour, it becomes thin natural insulating barrier 3, clean BKBO film surface. この状態でAuのベース電極5を蒸着により形成すると、Au電極とBKBO膜界面にバリアが存在せず、オーミックな特性の電極特性が得られる(図3(a)参照)。 When formed by depositing a base electrode 5 of Au in this state, there is no barrier to the Au electrode and BKBO membrane interface, the electrode characteristics of the ohmic characteristics can be obtained (see Figure 3 (a)).

【0032】このAuの蒸着終了時、O 2ガスをチャンバーに4/5気圧まで注入し、400℃から数時間かけて冷却した後、乾燥した大気中に1時間さらす。 [0032] During deposition the end of this Au, injecting O 2 gas to 4/5 atm chamber and cooled over a period of several hours from 400 ° C., exposed for 1 hour in dry air. この工程でBKBO膜の表面に再び自然絶縁バリア6が10〜 Again natural insulation barrier 6 is 10 on the surface of the BKBO film in this process
30Å程度形成される。 It is formed to a thickness of about 30Å.

【0033】次に、エミッタ電極4を自然絶縁バリア6 Next, natural insulation barrier emitter electrode 4 6
上に蒸着法にて形成する。 In order to form in the vapor deposition method above. この蒸着の際、使用目的及び接合面積に応じて室温から200℃までの間の所定温度に基板温度を設定して蒸着を行う。 During this deposition, the evaporation is performed by setting the substrate temperature to a predetermined temperature until 200 ° C. from room temperature according to the purpose and the bonding area used. すなわち、真空チャンバーの真空度が1×10 -5 Paに達したら、基板温度を所定温度になるように制御、例えば基板温度を100 That is, as the degree of vacuum in the vacuum chamber reached 1 × 10 -5 Pa, controlled so that the substrate temperature to a predetermined temperature, for example, a substrate temperature of 100
℃に設定し、金を蒸着して、BKBO膜2とエミッタ電極4が自然絶縁バリア6を介してトンネル接合される。 Set ℃, the gold is deposited, BKBO film 2 and the emitter electrode 4 is the tunnel junction via a natural insulating barrier 6.

【0034】然る後、所定の形に分割し、ワイヤボンディング等で端子に接続し、超電導ベーストランジスタが得られる。 [0034] Thereafter, it divided into a predetermined shape, and connected to the terminal by wire bonding or the like, the superconducting base transistor is obtained.

【0035】 [0035]

【発明の効果】この発明によれば、BKBOを真空雰囲気中で熱処理することで、BKBO表面に形成された自然バリア層をうすくすることができるので、Au蒸着時の基板温度を制御することにより、その接合抵抗を制御することができる。 Effects of the Invention According to the invention, by heat-treating the BKBO in a vacuum atmosphere, it is possible to thin the natural barrier layer formed on BKBO surface, by controlling the substrate temperature during Au deposition , it is possible to control the junction resistance.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】BKBO膜を用いた超電導トランジスタを示す模式図である。 1 is a schematic diagram showing a superconductor transistor using a BKBO film.

【図2】この発明にかかる超電導ベーストランジスタの製造方法の一実施例を工程別に示す断面図である。 2 is a sectional view showing an embodiment of a method of manufacturing a superconducting base transistor according to the invention by process.

【図3】この発明にかかる超電導ベーストランジスタの製造方法の他の実施例を工程別に示す断面図である。 3 is a sectional view showing another embodiment of a method of manufacturing a superconducting base transistor according to the invention by process.

【図4】EB蒸着法によりAuをBKBO膜上に蒸着させたときの0バイヤス接合抵抗(T=5K)の基板温度依存特性を示す特性図である。 4 is a characteristic diagram showing the substrate temperature dependence of 0 Baiyasu junction resistance (T = 5K) when deposited with Au on BKBO film by EB vapor deposition.

【図5】EB蒸着法によりAuをBKBO膜上に蒸着させたときのI−V特性図である。 5 is a the I-V characteristic diagram when the evaporated the Au on BKBO film by EB vapor deposition.

【図6】EB蒸着法によりAuをBKBO膜上に蒸着させたときのI−V特性図である。 6 is a the I-V characteristic diagram when the evaporated the Au on BKBO film by EB vapor deposition.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 善里 順信 守口市京阪本通2丁目18番地 三洋電機 株式会社内 (56)参考文献 特開 平2−192777(JP,A) 特開 平3−68181(JP,A) Japanese Journal of Applied Physics vol. ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Zensato Junshin Moriguchi Keihanhondori 2-chome 18 address Sanyo Electric Co., Ltd. in the (56) reference Patent flat 2-192777 (JP, a) JP flat 3 -68181 (JP, A) Japanese Journal of Applied Physics vol. 30 no. 30 no. 8B pp. 8B pp. L 1458−L1461(1991) (58)調査した分野(Int.Cl. 7 ,DB名) H01L 39/00 H01L 39/22 - 39/24 JICSTファイル(JOIS) L 1458-L1461 (1991) ( 58) investigated the field (Int.Cl. 7, DB name) H01L 39/00 H01L 39/22 - 39/24 JICST file (JOIS)

Claims (5)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 大気中にさらすことにより表面に自然絶縁バリアが形成されたBa 1-xx BiO 3 (ここにx 1. A Ba natural insulating barrier on the surface by exposure to the atmosphere is formed 1-x K x BiO 3 (wherein x
    は、0.2<x<0.5)組成からなる酸化物超電導体を、真空雰囲気中で室温以上の所定温度で熱処理した後、金電極を蒸着にて形成することにより、酸化物超電導体と電極間の接合抵抗を制御することを特徴とする酸化物超電導体と電極との接合抵抗制御方法。 0.2 <a x <0.5) a composition oxide superconductor, after heat treatment at room temperature or more predetermined temperature in a vacuum atmosphere, by forming a gold electrode by vapor deposition, an oxide superconductor junction resistance control method of an oxide superconductor electrode and controlling the junction resistance between the electrodes and.
  2. 【請求項2】 室温以上200℃未満の温度で熱処理することにより、接合抵抗値を変化させることを特徴とする請求項1に記載の酸化物超電導体と電極との接合抵抗制御方法。 By wherein a heat treatment at a temperature below room temperature over 200 ° C., the junction resistance control method of an oxide superconductor and the electrode according to claim 1, characterized in that changing the junction resistance value.
  3. 【請求項3】 200℃以上300℃未満の温度で熱処理することにより、超電導体と電極との間でオーミックコンタクトを取ることを特徴とする請求項1に記載の酸化物超電導体と電極との接合抵抗制御方法。 By heat treatment at 3. below 200 ° C. or higher 300 ° C. temperature, the oxide superconductor and the electrode according to claim 1, characterized in that ohmic contact between the superconductor and the electrode junction resistance control method.
  4. 【請求項4】 コレクタとなる半導体基板上に、Ba 4. A becomes collector semiconductor substrate, Ba
    1-xx BiO 3 (ここにxは、0.2<x<0.5)組成からなるベース領域としての酸化物超電導体薄膜を形成すると共にこの超電導薄膜表面上に自然絶縁バリアを形成する工程と、真空雰囲気中で室温以上の所定温度で熱処理をした後、前記超電導薄膜上の一部に超電導薄膜とコンタクトをとる金電極を形成する工程と、金電極を除いた超電導薄膜上に絶縁層を形成する工程と、この絶縁層上にエミッタ層を形成する工程と、からなる超電導トランジスタの製造方法。 1-x K x BiO 3 (wherein x is, 0.2 <x <0.5) forming a natural insulating barrier on the superconducting thin film surface so as to form an oxide superconductor thin film as a base region having the composition a step of, after heat treatment at room temperature or a predetermined temperature in a vacuum atmosphere, wherein the step of forming a portion of the gold electrode to take superconducting thin film and contacts on the superconducting thin film, on the superconducting thin film except the gold electrode forming an insulating layer, process and method of manufacturing a superconducting transistor comprising a forming the emitter layer on the insulating layer.
  5. 【請求項5】 コレクタとなる半導体基板上に、Ba 5. A becomes collector semiconductor substrate, Ba
    1-xx BiO 3 (ここに、0.2<x<0.5)組成からなるベース領域としての酸化物超電導体薄膜を形成すると共に、この超電導薄膜表面上に自然絶縁バリアを形成する工程と、前記自然絶縁バリア上の一部にエミッタ層を形成する工程と、真空雰囲気中で室温以上の所定温度で熱処理をした後、前記超電導薄膜上の一部に超電導薄膜とコンタクトする金電極を形成する工程と、からなる超電導トランジスタの製造方法。 (Here, 0.2 <x <0.5) 1 -x K x BiO 3 to form the oxide superconductor thin film as a base region having a composition, to form a natural insulation barrier on the superconducting thin film surface step and a step of forming an emitter layer on a part of the natural insulation barrier, after heat treatment at room temperature or a predetermined temperature in a vacuum atmosphere, the gold electrode making contact with the superconducting thin film on a part of the superconducting thin film process and method of manufacturing a superconducting transistor comprising a forming a.
JP10070292A 1992-03-25 1992-03-25 Method for producing a junction resistance control method and a superconducting transistor of the oxide superconductor and the electrode Expired - Fee Related JP3078390B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10070292A JP3078390B2 (en) 1992-03-25 1992-03-25 Method for producing a junction resistance control method and a superconducting transistor of the oxide superconductor and the electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10070292A JP3078390B2 (en) 1992-03-25 1992-03-25 Method for producing a junction resistance control method and a superconducting transistor of the oxide superconductor and the electrode

Publications (2)

Publication Number Publication Date
JPH0690033A true JPH0690033A (en) 1994-03-29
JP3078390B2 true JP3078390B2 (en) 2000-08-21

Family

ID=14281040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10070292A Expired - Fee Related JP3078390B2 (en) 1992-03-25 1992-03-25 Method for producing a junction resistance control method and a superconducting transistor of the oxide superconductor and the electrode

Country Status (1)

Country Link
JP (1) JP3078390B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689058B2 (en) 2001-05-09 2010-03-30 Samsung Electronics Co., Ltd. Conversion of a sub-pixel format data to another sub-pixel data format

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Japanese Journal of Applied Physics vol.30 no.8B pp.L1458−L1461(1991)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7689058B2 (en) 2001-05-09 2010-03-30 Samsung Electronics Co., Ltd. Conversion of a sub-pixel format data to another sub-pixel data format
US7688335B2 (en) 2001-05-09 2010-03-30 Samsung Electronics Co., Ltd. Conversion of a sub-pixel format data to another sub-pixel data format
US7864202B2 (en) 2001-05-09 2011-01-04 Samsung Electronics Co., Ltd. Conversion of a sub-pixel format data to another sub-pixel data format
US7916156B2 (en) 2001-05-09 2011-03-29 Samsung Electronics Co., Ltd. Conversion of a sub-pixel format data to another sub-pixel data format

Also Published As

Publication number Publication date Type
JPH0690033A (en) 1994-03-29 application

Similar Documents

Publication Publication Date Title
US5302552A (en) Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed
US5064775A (en) Method of fabricating an improved polycrystalline silicon thin film transistor
US4837609A (en) Semiconductor devices having superconducting interconnects
US4145699A (en) Superconducting junctions utilizing a binary semiconductor barrier
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
US4322453A (en) Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
US5138401A (en) Electronic devices utilizing superconducting materials
US4316785A (en) Oxide superconductor Josephson junction and fabrication method therefor
EP0145926A2 (en) Polysilicon resistors compensated with double ion-implantation
US5051396A (en) Method of manufacturing superconducting patterns by adding impurities
US4908331A (en) Method of manufacturing a semiconductor device by depositing metal on semiconductor maintained at temperature to form silicide
US4445134A (en) Conductivity WSi2 films by Pt preanneal layering
EP0325765A1 (en) Josephson device having a Josephson junction structure suitable for an oxide superconductor
US5256897A (en) Oxide superconducting device
JPH0799169A (en) Manufacture of silicon carbide electronic device
US5430012A (en) Superconducting multilayer interconnection formed of a-axis and c-axis oriented oxide superconductor materials
EP0467777A2 (en) Method for manufacturing superconducting device composed of oxide superconductor material and superconducting device manufactured thereby
Schmidl et al. Preparation and first measurements of TBCCO thin film intrinsic stacked Josephson junctions
WO1996022611A1 (en) A method of producing an ohmic contact and a semiconductor device provided with such ohmic contact
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
US5512540A (en) Method of manufacturing superconducting patterns
JP2000004018A (en) Method of forming ultra-thin crystalline silicon nitride for gate dielectric on silicon (111)
Aina et al. Low‐temperature sintered AuGe/GaAs ohmic contact
US5399546A (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
JPH0936393A (en) Manufacture of semiconductor device having schottky junction

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees