JP3050714B2 - Voltage resonance type power supply circuit - Google Patents

Voltage resonance type power supply circuit

Info

Publication number
JP3050714B2
JP3050714B2 JP5039087A JP3908793A JP3050714B2 JP 3050714 B2 JP3050714 B2 JP 3050714B2 JP 5039087 A JP5039087 A JP 5039087A JP 3908793 A JP3908793 A JP 3908793A JP 3050714 B2 JP3050714 B2 JP 3050714B2
Authority
JP
Japan
Prior art keywords
potential
voltage
level
circuit
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5039087A
Other languages
Japanese (ja)
Other versions
JPH06253535A (en
Inventor
孝幸 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP5039087A priority Critical patent/JP3050714B2/en
Publication of JPH06253535A publication Critical patent/JPH06253535A/en
Application granted granted Critical
Publication of JP3050714B2 publication Critical patent/JP3050714B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、トランスの1次コイル
に共振回路が形成され負荷回路が2次コイルに接続され
ていて負荷回路の電圧を共振回路に負帰還して共振の休
止期間を調節して負荷回路の電圧を制御する電圧共振型
電源回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transformer in which a resonance circuit is formed in a primary coil and a load circuit is connected to a secondary coil. The present invention relates to a voltage resonance type power supply circuit that adjusts and controls the voltage of a load circuit.

【0002】[0002]

【従来の技術】この種の電圧共振型電源回路として図2
に示す回路がある。
2. Description of the Related Art FIG.
There is a circuit shown in

【0003】同図において、Tr はトランスで、その1
次コイルに、スイッチング素子としてのPNP型のトラ
ンジスタQ1 とコンデンサC1 との並列回路を介して直
流電源VINが接続され、2次コイルに負荷回路が接続さ
れている。D1 は整流用のダイオード、LとC2 は平滑
用のリアクタとコンデンサ、D2 はフリーホイーリング
ダイオードである。1次コイル側にはコンデンサC1 と
トランスTr のコイルとで共振回路が形成されている。
OP1 は増幅器で、負荷側の出力電圧VO を抵抗R1 ,
R2 で分圧してなる分電圧から所定電圧Vref1を減算し
て増幅し、電位VOP1 を出力する。VCO2 は電圧制御
発振器で、共振によりコンデンサC1 の電位VC1が0レ
ベルから次の0レベルに到る期間よりなる1/2周期
と、トランジスタQ1 をオフとなした時点からオンに到
るまでの時間をほぼ一致させ、且つオン期間を出力電圧
VO に反比例的に調節して該トランジスタQ1 をオン・
オフ制御する。
In the figure, Tr is a transformer,
A DC power supply VIN is connected to the secondary coil via a parallel circuit of a PNP transistor Q1 as a switching element and a capacitor C1, and a load circuit is connected to the secondary coil. D1 is a rectifying diode, L and C2 are smoothing reactors and capacitors, and D2 is a freewheeling diode. On the primary coil side, a resonance circuit is formed by the capacitor C1 and the coil of the transformer Tr.
OP1 is an amplifier which converts the output voltage VO on the load side into a resistor R1,
A predetermined voltage Vref1 is subtracted from the divided voltage obtained by dividing the voltage by R2, amplified, and a potential VOP1 is output. VCO2 is a voltage-controlled oscillator, and is a half cycle consisting of a period during which the potential VC1 of the capacitor C1 goes from 0 level to the next 0 level due to resonance, and a time from when the transistor Q1 is turned off to when it is turned on. And the transistor Q1 is turned on by adjusting the ON period in inverse proportion to the output voltage VO.
Control off.

【0004】図3は本発明に関わる電圧制御発振器の回
路図で、電圧制御発振器VCO2 の回路を示している。
同図において、OP2 はトランジスタQ1 をオンさせる
比較器、OP3 はこれをオフさせる比較器である。比較
器OP2 は、直流電源VINから取り出した電圧VCCを各
抵抗Rで分圧してなる比較基準電圧2/3VCCをその−
端子に受け、+端子の電位が該比較基準電圧以上になる
とフリップフロップFFをリセットして、増幅器APを
介する出力VFFをLレベルにしてトランジスタQ1 をオ
ンさせる。比較器OP3 は、同様に分圧してなる比較基
準電圧1/3VCCをその+端子に受け、−端子の電位が
該比較基準電圧以下になるとフリップフロップFFをセ
ットして、出力VFFをHレベルにしてトランジスタQ1
をオフさせる。C3 は各比較器OP2 ,OP3 に比較制
御電圧を与えるコンデンサである。Q2 はコンデンサC
3 に対する充電経路をオン・オフするトランジスタで、
フリップフロップFFがセットされているとき充電用電
源VCCをオンにする。R3はその充電時定数を設定して
いる抵抗である。Q3 はコンデンサC3 に対する放電経
路をオン・オフするトランジスタで、フリップフロップ
FFがリセットされているとき放電経路をオンにする。
R4 はその放電時定数を設定している抵抗である。Q4
はその放電時定数を出力電圧VO に基づく電位VOP1 応
じて増減するトランジスタである。
FIG. 3 is a circuit diagram of a voltage controlled oscillator according to the present invention, and shows a circuit of the voltage controlled oscillator VCO2.
In the figure, OP2 is a comparator for turning on the transistor Q1, and OP3 is a comparator for turning off the transistor Q1. The comparator OP2 outputs a comparison reference voltage 2/3 VCC obtained by dividing the voltage VCC taken from the DC power supply VIN by each resistor R.
When the potential at the + terminal becomes equal to or higher than the comparison reference voltage, the flip-flop FF is reset, the output VFF via the amplifier AP is set to L level, and the transistor Q1 is turned on. The comparator OP3 receives the similarly divided reference reference voltage 1/3 VCC at its + terminal, sets the flip-flop FF when the potential of the-terminal becomes lower than the comparison reference voltage, and sets the output VFF to the H level. Transistor Q1
Off. C3 is a capacitor for applying a comparison control voltage to each of the comparators OP2 and OP3. Q2 is the capacitor C
A transistor that turns on and off the charging path for 3
When the flip-flop FF is set, the charging power supply VCC is turned on. R3 is a resistor that sets the charging time constant. Q3 is a transistor for turning on / off a discharge path to the capacitor C3, and turns on the discharge path when the flip-flop FF is reset.
R4 is a resistor for setting the discharge time constant. Q4
Is a transistor whose discharge time constant is increased or decreased according to the potential VOP1 based on the output voltage VO.

【0005】図4は図2の電圧共振型電源回路の各部の
電圧波形図である。時刻t1 においてコンデンサC3 の
電位VC3が1/3VCCであり、コンデンサC1 の電位V
C1が0レベルに放電されているものとする。該時刻t1
でフリップフロップFFがセットされてトランジスタQ
1 がオンからオフに移行したとすると、電位VC3は所定
の充電時定数をもって上昇する。同時にコンデンサC1
の電位VC1が上昇しその後に降下に転ずる。時刻t2 に
おいて電位VC3が2/3VCCに達するとフリップフロッ
プFFがリセットされてトランジスタQ1 がオンにな
る。このとき共振回路は1/2周期が経過して電位VC1
が0レベルになる。その後は出力電圧VOに基づいて調
節された増幅器OP1 の出力電位VOaに反比例的な放電
時定数をもって電位VC3が降下し、時刻t3 において電
位VC3が1/3VCCに達するとフリップフロップFFが
セットされてトランジスタQ1 がオフになる。よって時
刻t1 におけると同様な状態となる。以降、同様にして
出力電圧VO が高いときには電位VC1の0レベル期間が
比較的に長く、低いときにはこれが短く調節されて出力
電圧VO が負帰還され、所要の定電圧が出力される。
FIG. 4 is a voltage waveform diagram of each part of the voltage resonance type power supply circuit of FIG. At time t1, the potential VC3 of the capacitor C3 is 1/3 VCC, and the potential V
It is assumed that C1 has been discharged to the 0 level. At time t1
Sets the flip-flop FF and sets the transistor Q
Assuming that 1 changes from on to off, the potential VC3 increases with a predetermined charging time constant. At the same time, the capacitor C1
Potential VC1 rises and then starts to fall. When the potential VC3 reaches 2/3 VCC at time t2, the flip-flop FF is reset and the transistor Q1 turns on. At this time, a half cycle elapses and the potential VC1
Becomes 0 level. Thereafter, the potential VC3 drops with a discharge time constant inversely proportional to the output potential VOa of the amplifier OP1 adjusted based on the output voltage VO. When the potential VC3 reaches 1/3 VCC at time t3, the flip-flop FF is set. The transistor Q1 turns off. Therefore, the state becomes the same as at the time t1. Thereafter, similarly, when the output voltage VO is high, the 0-level period of the potential VC1 is relatively long, and when the output voltage VO is low, the period is adjusted to be short.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記の電
圧共振型電源回路においては、共振回路における発振の
1/2周期と、電圧制御発振器により共振回路のスイッ
チング素子をオフにする期間とを一致させることが困難
であり、よって該スイッチング素子の両端間が0電位以
外の状態でターンオンするのでスイッチングロスが増大
して電源の変換効率が低下するという問題点があった。
However, in the above-described voltage resonance type power supply circuit, a half cycle of oscillation in the resonance circuit is made to coincide with a period in which the switching element of the resonance circuit is turned off by the voltage controlled oscillator. Therefore, there is a problem that the switching loss is increased and the conversion efficiency of the power supply is reduced because the switching element is turned on in a state other than zero potential between both ends of the switching element.

【0007】本発明の目的は、共振回路における発振の
1/2周期と、共振回路のスイッチング素子をオフにす
る期間とを一致させて、電源の変換効率が良好な電圧共
振型電源回路を提供することにある。
An object of the present invention is to provide a voltage resonance type power supply circuit having good conversion efficiency of a power supply by matching a half cycle of oscillation in a resonance circuit with a period during which a switching element of the resonance circuit is turned off. Is to do.

【0008】[0008]

【課題を解決するための手段】本発明は上記の目的を達
成するために、直流電源がスイッチング素子とコンデン
サとの並列回路を介してトランスの1次コイルに接続さ
れ負荷回路が2次コイルに接続されていて1次コイル側
にコンデンサとトランスのコイルとによる共振回路が形
成され、スイッチング素子をオフとなした時点からオン
に到るまでの時間を該共振回路による共振の0レベルの
電位から次の0レベルの電位に到る期間よりなる1/2
周期にほぼ一致させ且つオン期間を負荷回路の電圧に反
比例的に調節してスイッチング素子をオン・オフ制御す
る電圧共振型電源回路において、出力が高レベルとなる
期間を前記1/2周期より短い所定時間に設定し且つ低
レベルとなる期間を負荷回路の電圧に反比例的に調節す
る電圧制御発振器と、スイッチング素子と1次コイルと
の接続点の電位が0レベル相当の電位であり且つ前記電
圧制御発振器の出力端の電位が前記低レベル相当の電位
となっている期間に亘ってスイッチング素子をオンに制
御するスイッチング制御回路とを備えた。
According to the present invention, a DC power supply is connected to a primary coil of a transformer via a parallel circuit of a switching element and a capacitor, and a load circuit is connected to a secondary coil. A resonance circuit is formed on the primary coil side by a capacitor and a transformer coil, and the time from when the switching element is turned off to when the switching element is turned on is determined from the zero-level potential of resonance by the resonance circuit. 1/2 consisting of the period to reach the next zero level potential
In the voltage resonance type power supply circuit which substantially matches the cycle and controls the ON / OFF of the switching element by adjusting the ON period in inverse proportion to the voltage of the load circuit, the period during which the output is at a high level is shorter than the 1/2 cycle. A voltage-controlled oscillator that is set to a predetermined time and adjusts the low level period in inverse proportion to the voltage of the load circuit; and the potential at the connection point between the switching element and the primary coil is a potential corresponding to level 0, and A switching control circuit for controlling the switching element to be on during a period in which the potential of the output terminal of the control oscillator is at the potential corresponding to the low level.

【0009】[0009]

【作用】本発明によれば、電圧制御発振器の出力端の電
位が高レベルになると、その時点でスイッチング素子が
オフに制御され、その後、スイッチング素子と1次コイ
ルとの接続点の電位が0レベル相当の電位であり且つ電
圧制御発振器の出力端の電位が低レベルとなると、その
時点でスイッチング素子がオンに制御されて且つ該オン
状態が継続される。そして該オン期間が負荷回路の電圧
に反比例的に調節される。
According to the present invention, when the potential of the output terminal of the voltage controlled oscillator becomes high level, the switching element is controlled to be turned off at that time, and thereafter, the potential of the connection point between the switching element and the primary coil becomes zero. When the potential is equivalent to the level and the potential at the output terminal of the voltage-controlled oscillator becomes low, the switching element is controlled to be turned on at that time and the on state is continued. The ON period is adjusted in inverse proportion to the voltage of the load circuit.

【0010】[0010]

【実施例】図1は本発明の一実施例を示す電圧共振型電
源回路図、図5はその各部の電圧波形図である。図1に
おいて、図2と同等の部分には同一の符号を付して示
し、以下に異なる部分について説明する。
FIG. 1 is a voltage resonance type power supply circuit diagram showing an embodiment of the present invention, and FIG. 5 is a voltage waveform diagram of each part thereof. In FIG. 1, the same parts as those in FIG. 2 are denoted by the same reference numerals, and different parts will be described below.

【0011】Q5 はNPN型のトランジスタで、図2に
おけるトランジスタQ1 と同様な共振回路を形成してい
る。VCO1 は電圧制御発振器で、回路構成は図3に示
していて電圧制御発振器VCO2 と同一であり、コンデ
ンサC3 に対する充電時定数と放電時定数とをそれぞれ
設定している抵抗R3 とR4 の値が電圧制御発振器VC
O2 と異なる。即ち、コンデンサC3 の電位VC3が1/
3VCCから2/3VCCに達するまでの時間が、共振回路
の共振による1/2周期よりも十分に短く設定され、そ
の分、電位VC3が2/3VCCから1/3VCCに達するま
での時間が長く設定されている。D3 ,D4 は、共振回
路におけるコンデンサC1 の電位VC1と電圧制御発振器
VCO1 の出力電位VFFとを重畳させるダイオードで、
該各電位は0レベルを基準としていて、重畳電位VT
は、電位VC1と電位VFFとが共に0レベルのときは0レ
ベルとなり、該条件以外の期間はHレベルとなる。OP
4 は重畳電位VT に対する0レベル判別用の比較器で、
その比較基準電圧は0レベルよりもわずかに高く設定さ
れていて、重畳電位VT が0レベルのときはその出力電
位VOP4 がHレベルとなってトランジスタQ5 をオンに
し、0レベルを越えて高くなるとLレベルとなってトラ
ンジスタQ5 をオフにする。上記のダイオードD3 ,D
4 と比較器OP4 はトランジスタQ5 をスイッチング制
御するスイッチング制御回路をなす。
Q5 is an NPN transistor which forms a resonance circuit similar to the transistor Q1 in FIG. VCO1 is a voltage controlled oscillator. The circuit configuration is shown in FIG. 3 and is the same as that of the voltage controlled oscillator VCO2. Control oscillator VC
Different from O2. That is, the potential VC3 of the capacitor C3 is 1 /
The time from 3VCC to 2 / 3VCC is set to be sufficiently shorter than 1/2 cycle due to resonance of the resonance circuit, and accordingly, the time until the potential VC3 from 2 / 3VCC to 1 / 3VCC is set longer. Have been. D3 and D4 are diodes for superimposing the potential VC1 of the capacitor C1 in the resonance circuit and the output potential VFF of the voltage controlled oscillator VCO1.
Each potential is based on the 0 level, and the superimposed potential VT
Is at the 0 level when both the potential VC1 and the potential VFF are at the 0 level, and at the H level during periods other than the above conditions. OP
4 is a comparator for discriminating the 0 level with respect to the superimposed potential VT,
The comparison reference voltage is set slightly higher than the 0 level. When the superimposed potential VT is at the 0 level, the output potential VOP4 goes to the H level to turn on the transistor Q5. Level to turn off transistor Q5. The above diodes D3, D
4 and the comparator OP4 form a switching control circuit for switching-controlling the transistor Q5.

【0012】以上の構成において、時刻t1 においてコ
ンデンサC3 の電位VC3が1/3VCCであり、コンデン
サC1 の電位VC1が0レベルに放電されているものとす
る。該時刻t1 でフリップフロップFFがセットされて
トランジスタQ5 がオンからオフに移行したとすると、
電位VC3は所定の充電時定数をもって上昇する。同時に
コンデンサC1 の電位VC1が上昇しその後に降下に転ず
る。時刻t2 において電位VC3が2/3VCCに達すると
フリップフロップFFがリセットされて電位VFFが0レ
ベルになる。しかしこのとき電位VC1が0レベルになっ
ていないので電位VOP4 はLレベルでありトランジスタ
Q5 はオフのままである。その後は出力電圧VO に基づ
いて調節された増幅器OP1 の出力電位VOaに反比例的
な放電時定数をもって電位VC3が降下する。時刻t3 に
おいて共振の1/2周期が経過して電位VC1が0レベル
になると、電位VOP4 がHレベルとなってトランジスタ
Q5 がオンになる。よって電位VC1が0レベルになる時
点とトランジスタQ5 がオンになる時点とが確実に一致
する。その後は出力電圧VO に基づいて調節された増幅
器OP1 の出力電位VOaに反比例的な放電時定数をもっ
て電位VC3が降下し、時刻t4 において電位VC3が1/
3VCCに達するとフリップフロップFFがセットされて
トランジスタQ5 がオフになる。よって時刻t1 におけ
ると同様な状態となり、該時点と一致して電位VC1は0
レベルから上昇する。以降、同様にして出力電圧VO が
高いときには電位VC1の0レベル期間が比較的に長く、
低いときにはこれが短く調節されて所要の定電圧が出力
される。
In the above configuration, it is assumed that the potential VC3 of the capacitor C3 is 1/3 VCC at time t1, and the potential VC1 of the capacitor C1 is discharged to the 0 level. If the flip-flop FF is set at the time t1 and the transistor Q5 shifts from on to off,
The potential VC3 increases with a predetermined charging time constant. At the same time, the potential VC1 of the capacitor C1 rises and then starts to fall. When the potential VC3 reaches 2/3 VCC at time t2, the flip-flop FF is reset and the potential VFF becomes 0 level. However, at this time, since the potential VC1 is not at the 0 level, the potential VOP4 is at the L level and the transistor Q5 remains off. Thereafter, the potential VC3 drops with a discharge time constant inversely proportional to the output potential VOa of the amplifier OP1 adjusted based on the output voltage VO. At the time t3, when a half cycle of the resonance elapses and the potential VC1 becomes 0 level, the potential VOP4 becomes H level and the transistor Q5 is turned on. Therefore, the point in time when the potential VC1 becomes 0 level and the point in time when the transistor Q5 is turned on surely coincide with each other. Thereafter, the potential VC3 drops with a discharge time constant inversely proportional to the output potential VOa of the amplifier OP1 adjusted based on the output voltage VO, and at time t4, the potential VC3 decreases by 1 /.
When the voltage reaches 3VCC, the flip-flop FF is set and the transistor Q5 is turned off. Therefore, the state becomes the same as that at the time t1, and the potential VC1 becomes 0 at the same time.
Ascend from level. Thereafter, similarly, when the output voltage VO is high, the 0-level period of the potential VC1 is relatively long,
When it is low, it is adjusted shortly to output a required constant voltage.

【0013】[0013]

【発明の効果】以上説明したように本発明によれば、電
圧制御発振器の出力端の電位が高レベルになると、その
時点でスイッチング素子がオフに制御され、その後、ス
イッチング素子と1次コイルとの接続点の電位が0レベ
ル相当の電位であり且つ電圧制御発振器の出力端の電位
が低レベルとなると、その時点でスイッチング素子がオ
ンに制御されて且つ該オン状態が継続されるようにした
ので、共振回路における発振の1/2周期と、共振回路
のスイッチング素子をオフにする期間とを一致させて、
電源の変換効率が良好な電圧共振型電源回路となる。
As described above, according to the present invention, when the potential of the output terminal of the voltage controlled oscillator becomes high, the switching element is controlled to be turned off at that time, and thereafter, the switching element and the primary coil are connected. When the potential at the connection point is a potential corresponding to the 0 level and the potential at the output terminal of the voltage controlled oscillator goes to a low level, the switching element is controlled to be turned on at that time and the on state is continued. Therefore, the half cycle of the oscillation in the resonance circuit is matched with the period during which the switching element of the resonance circuit is turned off,
A voltage resonance type power supply circuit having good power supply conversion efficiency is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す電圧共振型電源回路図FIG. 1 is a diagram of a voltage resonance type power supply circuit showing an embodiment of the present invention.

【図2】従来の電圧共振型電源回路図FIG. 2 is a diagram of a conventional voltage resonance type power supply circuit.

【図3】本発明に関わる電圧制御発振器の回路図FIG. 3 is a circuit diagram of a voltage controlled oscillator according to the present invention.

【図4】図2の電圧共振型電源回路の各部の電圧波形図FIG. 4 is a voltage waveform diagram of each part of the voltage resonance type power supply circuit of FIG. 2;

【図5】図1の電圧共振型電源回路の各部の電圧波形図FIG. 5 is a voltage waveform diagram of each part of the voltage resonance type power supply circuit of FIG. 1;

【符号の説明】[Explanation of symbols]

Tr …トランス、C1 ,C3 …コンデンサ、Q1 ,Q2
,Q3 ,Q4 ,Q5 …トランジスタ、VCO1 …電圧
制御発振器、R3 R4 …抵抗、OP2 ,OP3 ,OP4
…比較器、FF…フリップフロップ、D3 ,D4 …ダイ
オード。
Tr: transformer, C1, C3: capacitor, Q1, Q2
, Q3, Q4, Q5 ... transistors, VCO1 ... voltage-controlled oscillator, R3 R4 ... resistors, OP2, OP3, OP4
... Comparator, FF ... Flip-flop, D3, D4 ... Diode.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源がスイッチング素子とコンデン
サとの並列回路を介してトランスの1次コイルに接続さ
れ負荷回路が2次コイルに接続されていて1次コイル側
にコンデンサとトランスのコイルとによる共振回路が形
成され、スイッチング素子をオフとなした時点からオン
に到るまでの時間を該共振回路による共振の0レベルの
電位から次の0レベルの電位に到る期間よりなる1/2
周期にほぼ一致させ且つオン期間を負荷回路の電圧に反
比例的に調節してスイッチング素子をオン・オフ制御す
る電圧共振型電源回路において、 出力が高レベルとなる期間を前記1/2周期より短い所
定時間に設定し且つ低レベルとなる期間を負荷回路の電
圧に反比例的に調節する電圧制御発振器と、 スイッチング素子と1次コイルとの接続点の電位が0レ
ベル相当の電位であり且つ前記電圧制御発振器の出力端
の電位が前記低レベル相当の電位となっている期間に亘
ってスイッチング素子をオンに制御するスイッチング制
御回路とを備えた、 ことを特徴とする電圧共振型電源回路。
1. A DC power supply is connected to a primary coil of a transformer via a parallel circuit of a switching element and a capacitor, and a load circuit is connected to a secondary coil. The primary coil side includes a capacitor and a coil of the transformer. A resonance circuit is formed, and the time from when the switching element is turned off to when the switching element is turned on is defined as a half of the period from the zero-level potential of resonance by the resonance circuit to the next zero-level potential.
In a voltage resonance type power supply circuit that controls the switching element on and off by adjusting the ON period in inverse proportion to the voltage of the load circuit so that the period substantially coincides with the period, the period during which the output is at a high level is shorter than the half period. A voltage-controlled oscillator that is set to a predetermined time and adjusts a low-level period in inverse proportion to the voltage of the load circuit; and a potential at a connection point between the switching element and the primary coil is a potential corresponding to level 0, and A switching control circuit that controls the switching element to be turned on during a period in which the potential of the output terminal of the control oscillator is at the potential corresponding to the low level.
JP5039087A 1993-02-26 1993-02-26 Voltage resonance type power supply circuit Expired - Fee Related JP3050714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5039087A JP3050714B2 (en) 1993-02-26 1993-02-26 Voltage resonance type power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5039087A JP3050714B2 (en) 1993-02-26 1993-02-26 Voltage resonance type power supply circuit

Publications (2)

Publication Number Publication Date
JPH06253535A JPH06253535A (en) 1994-09-09
JP3050714B2 true JP3050714B2 (en) 2000-06-12

Family

ID=12543308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039087A Expired - Fee Related JP3050714B2 (en) 1993-02-26 1993-02-26 Voltage resonance type power supply circuit

Country Status (1)

Country Link
JP (1) JP3050714B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438786B1 (en) 2002-04-23 2004-07-05 삼성전자주식회사 LCD driving voltage generation circuit having low power, high efficiency and Method there-of

Also Published As

Publication number Publication date
JPH06253535A (en) 1994-09-09

Similar Documents

Publication Publication Date Title
US5729448A (en) Low cost highly manufacturable DC-to-DC power converter
US4618812A (en) Direct current power control on selectable voltage step-up and step-down
US5436550A (en) AC-DC converter having saw-tooth wave generating circuit in active filter
US4956761A (en) Switching power source apparatus of ringing choke converter system
US8804377B2 (en) Charge-mode control device for a resonant converter
US8699240B2 (en) Charge-mode control device for a resonant converter
US6038143A (en) Self-oscillation type switching power supply having time constant circuit electronic switch an external voltage and having charging time variable in response to output voltage
KR20050109045A (en) Switching power supply apparatus
KR100702722B1 (en) Converter for the conversion of an input voltage into an output voltage
JPH0357713B2 (en)
US4449175A (en) Switching regulator
US5175675A (en) Switching regulator in which oscillation is maintained below a predetermined frequency
JP2001197741A (en) Switching power supply
US5101336A (en) Switching converter
JP3050714B2 (en) Voltage resonance type power supply circuit
US4794270A (en) Stabilizing circuit for switching mode power supply circuit
JP3581002B2 (en) Pulse generating circuit with duty ratio limiting function and DC / DC converter
JPH0739346Y2 (en) Slope compensation circuit for current mode controller
WO2003061106A2 (en) Power source apparatus
JP2003088105A (en) Switching regulator
JP2554736Y2 (en) Switching regulator
JPS5820549B2 (en) switching regulator
JPH0343835Y2 (en)
JPS645984Y2 (en)
JPH0231913Y2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000222

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080331

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees