JP3005367B2 - Drive circuit - Google Patents

Drive circuit

Info

Publication number
JP3005367B2
JP3005367B2 JP4222812A JP22281292A JP3005367B2 JP 3005367 B2 JP3005367 B2 JP 3005367B2 JP 4222812 A JP4222812 A JP 4222812A JP 22281292 A JP22281292 A JP 22281292A JP 3005367 B2 JP3005367 B2 JP 3005367B2
Authority
JP
Japan
Prior art keywords
mos
gate
voltage
switching element
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4222812A
Other languages
Japanese (ja)
Other versions
JPH0678525A (en
Inventor
博一 樗木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4222812A priority Critical patent/JP3005367B2/en
Publication of JPH0678525A publication Critical patent/JPH0678525A/en
Application granted granted Critical
Publication of JP3005367B2 publication Critical patent/JP3005367B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、IGBTやMOSサ
イリスタといったMOS−バイポーラ複合素子をスイッ
チング動作させるドライブ回路に関するもので、特にエ
キシマレーザや銅蒸気レーザなどのパルス電源の主スイ
ッチング素子のドライブ回路に適用して好適なものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for switching an MOS-bipolar composite device such as an IGBT or a MOS thyristor, and more particularly to a drive circuit for a main switching device of a pulse power supply such as an excimer laser or a copper vapor laser. It is suitable for application.

【0002】[0002]

【従来の技術】図5は例えば電子技術1991年8月号
Vol.33No.10(株式会社日刊工業新聞社、
P.33)に示されたIGBTの従来のドライブ回路を
示す回路構成図である。図において、1はそのパッケー
ジ内に逆並列接続されたダイオードを有するIGBT、
1aはIGBT1のゲートG−エミッタE間の静電容
量、2は第1のスイッチング素子であるNPN接合のバ
イポーラトランジスタ、3は第2のスイッチング素子で
あるPNP接合のバイポーラトランジスタ、4はゲート
抵抗、5はIGBT1のゲートG−エミッタE間に逆バ
イアス電圧、例えば−5Vを印加するための直流電源で
ある。
2. Description of the Related Art FIG. 5 shows, for example, Electronic Technology, August 1991, Vol. 33No. 10 (Nikkan Kogyo Shimbun Co., Ltd.,
P. FIG. 33 is a circuit configuration diagram showing a conventional drive circuit of the IGBT shown in 33). In the figure, 1 is an IGBT having an anti-parallel connected diode in its package,
1a is a capacitance between the gate G and the emitter E of the IGBT 1, 2 is an NPN-junction bipolar transistor as a first switching element, 3 is a PNP-junction bipolar transistor as a second switching element, 4 is a gate resistance, Reference numeral 5 denotes a DC power supply for applying a reverse bias voltage, for example, -5 V, between the gate G and the emitter E of the IGBT 1.

【0003】また、6は外部からのドライブ信号Va
入力して第1のスイッチング素子であるNPN接合のバ
イポーラトランジスタ2と第2のスイッチング素子であ
るPNP接合のバイポーラトランジスタ3とを駆動する
受信回路、7と8は抵抗、9は発光ダイオード9a、受
光素子9b、および発光ダイオード9aと受光素子9b
の間を電磁遮蔽するためのシールド9cを備え、外部か
らのIGBTドライブ信号Va とドライブ回路とを電気
的に絶縁するフォトカプラである。
[0003] 6 receives driving a bipolar transistor 3 of the PNP junction is a first bipolar transistor 2 and the second switching elements of the NPN junction as a switching element to input drive signal V a from the outside Circuit, 7 and 8 are resistors, 9 is light emitting diode 9a, light receiving element 9b, and light emitting diode 9a and light receiving element 9b
Comprising a shield 9c for electromagnetic shielding between a IGBT drive signal V a and the drive circuit electrically photocoupler for insulating from the outside.

【0004】さらに、10は上記文献の原図では省略さ
れているが、動作説明のため追記した出力電圧が例えば
20Vの直流電源、11と12は抵抗、13は外部から
のIGBTドライブ信号Va を反転出力するためのI
C、14は文献の原図では省略されているが、動作説明
のため追記した出力電圧が例えば20Vの直流電源であ
る。
[0004] Furthermore, although 10 is in the original drawing of the document are omitted, the DC power supply output voltage postscript for explaining the operation, for example, 20V, 11 and 12 resistors, 13 a IGBT drive signal V a from the outside I for inverted output
Although C and 14 are omitted in the original drawing of the literature, they are DC power supplies whose output voltage is, for example, 20 V added for explanation of the operation.

【0005】次にIGBT1をオフ状態からオン状態へ
変化(ターンオン)させる場合のIGBTドライブ回路
の動作について各部の動作波形を示す図6を参照して説
明する。まず、外部からのIGBTドライブ信号Va
入らない状態では、IC13の反転出力は直流電源14
から供給される電圧(20V)となるので直流電源14
からフォトカプラ9内の発光ダイオード9aに電流IS
が供給されない。従って、発光ダイオード9aから光が
出力されないので、フォトカプラ9の出力電圧Vc は零
である。
Next, an operation of the IGBT drive circuit when the IGBT 1 is changed from an off state to an on state (turned on) will be described with reference to FIG. 6 showing operation waveforms of various parts. First, in a state that does not enter the IGBT drive signal V a from the outside, the inverted output of IC13 is a DC power source 14
(20V) supplied from the DC power supply 14
To the light emitting diode 9a in the photocoupler 9 from the current I S
Is not supplied. Accordingly, the light from the light emitting diode 9a is not output, the output voltage V c of the photocoupler 9 is zero.

【0006】フォトカプラ9の出力電圧Vc が零である
ので、NPN接合のバイポーラトランジスタ2のベース
B−エミッタE間は順バイアスされず、この間にベース
電流が流れない。従って、バイポーラトランジスタ2は
オフ状態である。一方、PNP接合のバイポーラトラン
ジスタ3のベースB−エミッタE間は順バイアスとな
り、この間にベース電流が流れる。従って、バイポーラ
トランジスタ3はオン状態である。
[0006] Since the output voltage V c of the photocoupler 9 is zero, between the base B- emitter E of the bipolar transistor 2 of the NPN junction is not forward biased, the base current does not flow during this time. Therefore, bipolar transistor 2 is off. On the other hand, a forward bias is applied between the base B and the emitter E of the PNP junction bipolar transistor 3, and a base current flows during this time. Therefore, bipolar transistor 3 is on.

【0007】バイポーラトランジスタ2がオフ状態で、
バイポーラトランジスタ3がオン状態なので、IGBT
1のゲートG−エミッタE間にはバイポーラトランジス
タ3、ゲート抵抗4を介して直流電源5の逆バイアス電
圧(−5V)が印加され、このため、IGBT1はオフ
状態にあり、IGBT1には電流Ic が流れない。
When the bipolar transistor 2 is off,
Since the bipolar transistor 3 is on, the IGBT
1, a reverse bias voltage (−5 V) of the DC power supply 5 is applied via the bipolar transistor 3 and the gate resistor 4 to the IGBT 1, so that the IGBT 1 is off and the IGBT 1 has the current I. c does not flow.

【0008】次いで、図6に示す時刻ta において、外
部よりIGBTドライブ信号Va がIC13に入力され
ると、その反転出力Vb が時刻ta よりIC13固有の
遅延時間da だけ遅れて時刻tb で対地電位となる。反
転出力Vb が対地電位となると、直流電源14から抵抗
11を介してフォトカプラ9内の発光ダイオード9aに
電流IS が供給され、発光ダイオード9aが光を出力す
る。
[0008] Then, at time t a of FIG. 6, when the IGBT drive signal V a from the outside is input to IC13, the inverted output V b the time t a from the IC13 inherent delay time d a delayed in time It becomes the ground potential at t b . The inverted output V b is ground potential, a current I S is supplied to the light emitting diodes 9a in the photocoupler 9 through the resistor 11 from the DC power source 14, the light emitting diodes 9a outputs the light.

【0009】出力された光がシールド9cを通って受光
素子9bに入力されると、フォトカプラ9の出力電圧V
c は、時刻tb よりフォトカプラ8固有の直流時間db
だけ遅れて時刻tc で直流電源9から供給される電圧
(20V)となる。出力電圧Vc が20Vとなると、N
PN接合のバイポーラトランジスタ2のベースB−エミ
ッタE間は順バイアスされるので、この間にベース電流
が流れ、バイポーラトランジスタ2はターンオンする。
一方、PNP接合のバイポーラトランジスタ3のベース
B−エミッタE間は順バイアスされないので、この間に
ベース電流が流れず、バイポーラトランジスタ3はター
ンオフする。
When the output light is input to the light receiving element 9b through the shield 9c, the output voltage V
c, the photo coupler 8-specific DC time than time t b d b
The voltage (20 V) supplied from DC power supply 9 at time t c with a delay only. When the output voltage V c becomes 20 V, N
Since the base B and the emitter E of the PN junction bipolar transistor 2 are forward-biased, a base current flows during this time, and the bipolar transistor 2 is turned on.
On the other hand, since no forward bias is applied between the base B and the emitter E of the bipolar transistor 3 having the PNP junction, no base current flows during this time, and the bipolar transistor 3 is turned off.

【0010】バイポーラトランジスタ2がターンオン
し、バイポーラトランジスタ3がターンオフすると、直
流電源10、抵抗7、バイポーラトランジスタ2、抵抗
4、IGBT1のゲートG−エミッタE間の静電容量1
a、直流電源5のループで電流IG が流れる。この電流
G により、IGBT1のゲートG−エミッタE間の浮
遊容量1aが正極性に充電され、IGBT1のゲートG
−エミッタE間の電圧VGEは直流電源5の逆バイアス電
圧(−5V)から直流電源10の出力電圧(20V)と
直流電源5の出力電圧(−5V)の合成値の15Vまで
立ち上がる。
When the bipolar transistor 2 is turned on and the bipolar transistor 3 is turned off, the DC power source 10, the resistor 7, the bipolar transistor 2, the resistor 4, the capacitance 1 between the gate G and the emitter E of the IGBT 1
a, a current flows I G in the loop of the DC power source 5. This current I G, stray capacitance 1a between the gate G- emitter E of IGBT1 is charged to the positive polarity, IGBT1 gates G
The voltage V GE between the emitter E rises from the reverse bias voltage (−5 V) of the DC power supply 5 to 15 V which is a composite value of the output voltage (20 V) of the DC power supply 10 and the output voltage (−5 V) of the DC power supply 5.

【0011】この立ち上がりの過程において、IGBT
1のゲートG−エミッタE間の電圧VGEがしきい値Vth
(5V程度)を越えた時点(時刻td )で、IGBT1
はターンオンを開始し、電流Ic が通電される。この場
合、バイポーラトランジスタ2はターンオンに100n
s程度を要すると共にIGBT1のゲートG−エミッタ
E間電圧VGEは最大15Vと比較的低い電圧しか印加し
ないので、IGBT1はターンオンに数100nsを要
する。その結果、IGBT1の通電電流Ic の立ち上が
りはパルスレーザに必要な60nsよりも遅いものとな
る。
During the rising process, the IGBT
The voltage VGE between the gate G and the emitter E of the threshold voltage V.sub.1 is equal to the threshold value V.sub.th.
(At about 5 V) (time t d ), the IGBT 1
Start the turned on, a current I c is energized. In this case, the bipolar transistor 2 is turned on by 100n.
Since the voltage V GE between the gate G- emitter E of IGBT1 with takes about s is only applied up to 15V with a relatively low voltage, IGBT1 requires several 100ns to turn. As a result, the rise of the energization current I c of IGBT1 is assumed slower than 60ns necessary pulse laser.

【0012】[0012]

【発明が解決しようとする課題】ところで、エキシマレ
ーザや銅蒸気レーザなどのパルスレーザの電源の主スイ
ッチにはサイラトロンが適用されている。しかしなが
ら、サイラトロンは真空管の一種で寿命が109 ショッ
ト程度と比較的短いため、近年、主スイッチの半導体化
(通称固体素子化)による長寿命化が検討されている。
A thyratron is used as a main switch of a power supply of a pulse laser such as an excimer laser or a copper vapor laser. However, the thyratron is a kind of vacuum tube and has a relatively short life of about 10 9 shots. Therefore, in recent years, a longer life has been studied by using a main switch as a semiconductor (commonly called a solid state device).

【0013】パルスレーザではサイラトロンに例えば立
ち上がり時間60ns、波高値3000Aといった急峻
な立ち上がりの大電流パルスが通電される。このことか
ら、FETの高速スイッチング性とバイポーラ素子の高
伝導度性をあわせ持つIGBTに代表されるMOS−バ
イポーラ複合素子はパルスレーザの主スイッチに適用す
るスイッチング素子として適していると考えられる。
In the pulse laser, a large current pulse having a sharp rise such as a rise time of 60 ns and a peak value of 3000 A is supplied to the thyratron. From this, it is considered that a MOS-bipolar composite device represented by IGBT having both the high-speed switching property of the FET and the high conductivity of the bipolar element is suitable as a switching element applied to a main switch of a pulse laser.

【0014】IGBT1をパルスレーザの主スイッチに
適用するには、IGBT1を高速ターンオンさせるため
IGBT1のゲートG−エミッタE間の電圧VGEを正極
性の所定の電圧まで前述のサイラトロン通電電流の立ち
上がり時間60nsより短い時間で立ち上げる必要があ
る。
[0014] To apply the IGBT1 in the main switch of the pulsed laser, the rise time of the thyratron current supplied above the voltage V GE to a positive polarity of a predetermined voltage between IGBT1 gates G- emitter E due to fast turn the IGBT1 It is necessary to start up in less than 60 ns.

【0015】そこで、IGBT1の1チップ当りのゲー
トG−エミッタE間の静電容量1aとして実際的な60
00PFを想定し、図5に示されたIGBTの従来のド
ライブ回路において、IGBT1の1チップ当りのゲー
トG−エミッタE間の電圧VGEを−5Vから15Vまで
60nsで立ち上げる場合にバイポーラトランジスタ2
に通電される電流IG の大きさを試算すると、 IG =6000PF[15V−(−5V)]/60ns=2A となる。
Therefore, the actual capacitance 1a between the gate G and the emitter E per chip of the IGBT 1 is 60
Assuming 00PF, in the conventional drive circuit of the IGBT shown in FIG. 5, when the voltage V GE between the gate G and the emitter E per one chip of the IGBT 1 rises from −5 V to 15 V in 60 ns, the bipolar transistor 2
When estimate the magnitude of the current I G to be energized, I G = 6000PF [15V - (- 5V)] / 60ns = the 2A.

【0016】バイポーラトランジスタは、一般に、小容
量ものほどターンオン時間は短いが、定格電流が2Aで
は高速スイッチングタイプのバイポーラトランジスタで
もターンオン時間は100ns程度である。従って、I
GBT1のゲートG−エミッタE間の静電容量1aを充
電する電流IG を通電するための第1のスイッチング素
子にバイポーラトランジスタ2を使用している従来のド
ライブ回路では、IGBT1のゲートG−エミッタE間
の電圧VGEが正極性の所定の電圧までサイラトロン通電
電流の立ち上がり時間60nsより速く立ち上がらない
ので、IGBT1の高速スイッチングが得られないとい
う問題があった。
In general, the turn-on time of a bipolar transistor is shorter as the capacity is smaller. However, at a rated current of 2 A, the turn-on time of a high-speed switching type bipolar transistor is about 100 ns. Therefore, I
In the conventional drive circuits using bipolar transistors 2 to the first switching element for passing a current I G to charge the capacitance 1a between the gate G- emitter E of GBT1, gate G- emitter of IGBT1 Since the voltage V GE between E does not rise faster than the predetermined time of the thyratron conduction current up to the predetermined voltage of the positive polarity, the IGBT 1 cannot be switched at a high speed.

【0017】また、定格電流が100mAといった小容
量のバイポーラトランジスタでは25nsと短いターン
オン時間を有しているものがあるが、この場合、所定の
大きさの電流を通電するためバイポーラトランジスタ2
を多数並列接続しなければならず、使用する部品数が増
加する結果、信頼度が低下するといった問題点があっ
た。
In addition, a bipolar transistor having a small capacity such as a rated current of 100 mA has a turn-on time as short as 25 ns. In this case, the bipolar transistor 2 is used to supply a predetermined amount of current.
Must be connected in parallel, and the number of components used increases, resulting in a problem that reliability is reduced.

【0018】この発明は上記のような問題点を解消する
ためになされたもので、パルスレーザにおいて60ns
といった極めて短い立ち上がり時間のパルス電流が得ら
れるようIGBTに代表されるMOS−バイポーラ複合
素子を高速ターンオンさせることができるとともに、部
品点数を極力抑制することができる高信頼度のドライブ
回路を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has been developed for a pulsed laser in 60 ns.
It is an object of the present invention to provide a highly reliable drive circuit that can turn on a MOS-bipolar composite device represented by an IGBT at a high speed so that a pulse current having an extremely short rise time can be obtained, and that can minimize the number of components. Aim.

【0019】[0019]

【課題を解決するための手段】この発明に係るドライブ
回路は、MOS−バイポーラ複合素子のゲートー陰極間
の静電容量を充電する電流を通電するための第1のスイ
ッチング素子と、この第1のスイッチング素子に直列接
続され、かつ上記MOS−バイポーラ複合素子のゲート
ー陰極間に設けられた第2のスイッチング素子と、外部
からのドライブ信号に基づいて上記第1と第2のスイッ
チング素子を交互にオンオフさせることにより上記MO
S−バイポーラ複合素子をスイッチング動作させる受信
回路とを備えたドライブ回路において、上記第1のスイ
ッチング素子を、陰極側端子が上記MOS−バイポーラ
複合素子のゲートに接続されたPチャンネルタイプのF
ETで構成し、かつ上記第2のスイッチング素子を、陽
極側端子が上記MOS−バイポーラ複合素子のゲートに
接続されたNチャンネルタイプのFETで構成すると共
に、上記受信回路を、上記ドライブ信号からフォトカプ
ラを用いて基準電位の異なる2つのドライブ信号を作
り、一方のドライブ信号で上記第1のスイッチング素子
を駆動し、他方のドライブ信号で上記第2のスイッチン
グ素子を駆動させて、上記MOS−バイポーラ複合素子
のゲート−陰極間に印加される電圧を上記第1のスイッ
チング素子のゲート−陽極間耐電圧より大きくする構成
としたものである。
Means for Solving the Problems A drive circuit according to this inventions comprises a first switching element for passing a current for charging the capacitance between the Geto cathode MOS- bipolar composite element, the first A second switching element connected in series to the switching element of the above and provided between the gate and the cathode of the MOS-bipolar composite element, and the first and second switching elements are alternately switched based on an external drive signal. By turning on and off the MO
In a drive circuit comprising a receiving circuit for performing a switching operation of an S-bipolar composite device, the first switching device is a P-channel type F-type transistor having a cathode terminal connected to the gate of the MOS-bipolar composite device.
ET , and the second switching element is
The pole side terminal is connected to the gate of the MOS-bipolar composite device.
The receiving circuit is constituted by N-channel type FETs connected, and the receiving circuit generates two drive signals having different reference potentials from the drive signals by using a photocoupler, and the first switching element is formed by one drive signal. And driving the second switching element with the other drive signal to produce the MOS-bipolar composite element.
The voltage applied between the gate and the cathode of the first switch is
In this configuration, the withstand voltage between the gate and the anode of the chucking element is made larger .

【0020】また一端が上記第1のスイッチング素子
の陽極側端子に接続され、他端が上記MOS−バイポー
ラ複合素子の陰極に接続されたコンデンサをさらに備え
たものである。
Further, one end connected to the anode side terminal of the first switching element, the other end is that further comprising a capacitor connected to the cathode of the MOS- bipolar composite element.

【0021】さらに、上記MOS−バイポーラ複合素子
は複数個並列に接続され、上記第1のスイッチング素子
は上記MOS−バイポーラ複合素子の数に対応して複数
個並列に接続されると共に、上記MOS−バイポーラ複
合素子の数に対応して備えられ、かつ一端が上記各第1
のスイッチング素子の陽極側端子に接続され、他端が上
記MOS−バイポーラ複合素子の陰極に接続された複数
個のコンデンサを備えたものである。
Further, the above MOS-bipolar composite device
Are connected in parallel, and the first switching element
Indicates a plurality corresponding to the number of the MOS-bipolar composite elements.
Connected in parallel, and the MOS-bipolar
And one end of each of the first elements is provided.
Connected to the anode side terminal of the switching element
A plurality of MOS-bipolar composite devices connected to a cathode;
It is provided with a plurality of capacitors .

【0022】[0022]

【作用】IGBTに代表されるMOS−バイポーラ複合
素子は、ゲートG−エミッタE間電圧(IGBTの場
合)、または、ゲートG−カーソードk間電圧(MOS
サイリスタの場合)の立ち上がりが速いほど、また、そ
の電圧が大きいほどターンオンが速くなるといった特性
を有している。この発明におけるドライブ回路は、MO
S−バイポーラ複合素子をターンオンさせるためにその
ゲート−陰極間の静電容量を充電する電流を通電するた
めの第1のスイッチング素子にPチャンネルタイプのF
ETを適用したもので、数十Aを通電しても多数キャリ
アデバイスであるFETの高速スイッチング特性により
前述のサイラトロン通電電流の立ち上がり時間60ns
より短い時間でMOS−バイポーラ複合素子のゲート陰
極間を所定の電圧まで立ち上げることができる。さら
に、PチャンネルタイプのFETとMOS−バイポーラ
複合素子のゲート−陰極間に接続された第2のスイッチ
ング素子を基準電位の異なる2つの別々のドライブ信号
で駆動して、PチャンネルタイプのFETのゲートG−
ソースS間耐電圧よりMOS−バイポーラ複合素子のゲ
ート−陰極間に印加される電圧を大きくする
The MOS-bipolar composite device represented by the IGBT has a gate G-emitter E voltage (in the case of an IGBT) or a gate G-cathode k voltage (MOS
The thyristor has a characteristic that the turn-on becomes faster as the rise of the thyristor becomes faster and the voltage thereof becomes larger. Drive circuit definitive in this inventions are, MO
The first switching element for supplying a current for charging the capacitance between the gate and the cathode for turning on the S-bipolar composite element is a P-channel type F-type switching element.
ET is applied, and the rising time of the thyratron conduction current is 60 ns due to the high-speed switching characteristic of the FET which is a majority carrier device even when a current of several tens of amperes is supplied.
The voltage between the gate and the cathode of the MOS-bipolar composite device can be raised to a predetermined voltage in a shorter time. Further, the P-channel type FET and the second switching element connected between the gate and the cathode of the MOS-bipolar composite element are driven by two separate drive signals having different reference potentials, and the gate of the P-channel type FET is gated. G-
The gate of the source S Ma耐voltage than MOS- bipolar composite element - to increase the voltage applied between the cathode.

【0023】また、陽極側端子が上記第1のスイッチン
グ素子の陽極側端子に接続され、陰極側端子が上記MO
S−バイポーラ複合素子の陰極に接続されたコンデンサ
を備えることにより、MOS−バイポーラ複合素子のゲ
ート陰極間電圧を高峻度で立ち上げて高速ターンオフさ
せる。
[0023] Also, positive electrode side terminal connected to the anode side terminal of the first switching element, a cathode-side terminal the MO
By providing a capacitor connected to the cathode of the S-bipolar composite element, the voltage between the gate and the cathode of the MOS-bipolar composite element rises at a high steepness and is turned off at high speed.

【0024】さらに、上記MOS−バイポーラ複合素子
が複数個並列に接続されたドライブ回路の場合に、上記
第1のスイッチング素子を上記MOS−バイポーラ複合
素子の数に対応して複数個並列に接続されると共に、上
記MOS−バイポーラ複合素子の数に対応して備えら
れ、かつ一端が上記各第1のスイッチング素子の陽極側
端子に接続され、他端が上記MOS−バイポーラ複合素
子の陰極に接続された複数個のコンデンサを備えること
で対応できる
Further, the above MOS-bipolar composite device
Is the drive circuit connected in parallel
The first switching element is a MOS-bipolar composite.
A number of devices are connected in parallel according to the number of elements.
Provision is made according to the number of MOS-bipolar composite devices.
And one end is connected to the anode of each of the first switching elements.
Terminal and the other end is the above MOS-bipolar composite element.
Having multiple capacitors connected to the cathode of the child
Can respond .

【0025】[0025]

【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1において、15はドレインDがI
GBT1のゲートGに接続された第1のスイッチング素
子であるPチャンネルタイプのFET、16はドレイン
Dが抵抗18を介してIGBT1のゲートGに接続さ
れ、ソースSがIGBT1のエミッタEに接続された第
2のスイッチング素子であるNチャンネルタイプのFE
T、17は両端子が所定の電圧(30V)に充電され、
陽極側端子が第1のスイッチング素子であるPチャンネ
ルタイプのFET15のソースSに接続され、陰極側端
子がIGBT1のエミッタEに接続されたコンデンサで
ある。
[Embodiment 1] An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 15 denotes a drain D
The P-channel type FET 16 as a first switching element connected to the gate G of the GBT 1 has a drain D connected to the gate G of the IGBT 1 via a resistor 18 and a source S connected to the emitter E of the IGBT 1. N-channel type FE as a second switching element
T and 17 have both terminals charged to a predetermined voltage (30 V),
A capacitor whose anode terminal is connected to the source S of the P-channel type FET 15 as the first switching element, and whose cathode terminal is connected to the emitter E of the IGBT 1.

【0026】また、19は外部からのドライブ信号PS
を入力して、第1のスイッチング素子であるPチャンネ
ルタイプのFET15と第2のスイッチング素子である
NチャンネルタイプのFET16とを駆動する受信回
路、20は入力信号V2 を反転出力するIC、21は直
流電源29から供給される電源電圧E1 を安定させるた
めにIC20の近傍に設けられたコンデンサ、22は入
力信号V1 を反転出力するIC、23は直流電源29か
ら供給される電源電圧E1 (=15V)を安定させるた
めにIC22の近傍に設けられたコンデンサである。
Reference numeral 19 denotes an external drive signal P S
Receiving circuit for driving a P-channel type FET 15 as a first switching element and an N-channel type FET 16 as a second switching element, an IC 20 for inverting and outputting an input signal V 2 , 21 capacitor provided in the vicinity of the IC20 for stabilizing the power supply voltage E 1 supplied from the DC power supply 29, IC 22 is the inverted output of the input signal V 1, 23 is a power supply voltage E supplied from the DC power supply 29 1 (= 15V) is a capacitor provided near the IC 22 to stabilize it.

【0027】また、24は光ファイバ27を介して外部
から伝送されてきた光ドライブ信号PS を電気信号に変
換し、反転出力する光レシーバ、24aは光ファイバ2
7を介して伝送される光ドライブ信号PS が入力される
と低インピーダンスとなる受光ダイオード、24bは受
光ダイオード24aが低インピーダンスとなったことを
検知してNPN接合のバイポーラトランジスタ24cを
駆動するIC、24dは光ファイバ27と受光ダイオー
ド24aとを電磁遮蔽するためのシールドである。
Further, 24 converts the optical drive signal P S which is transmitted from the outside via the optical fiber 27 into an electric signal, an optical receiver for inverted output, 24a denotes an optical fiber 2
Receiving diode optical drive signal P S to be transmitted via a 7 is inputted as a low impedance, 24b drives a bipolar transistor 24c of the detection to NPN junction that receiving diode 24a becomes a low impedance IC , 24d are shields for electromagnetically shielding the optical fiber 27 and the light receiving diode 24a.

【0028】また、25は直流電源28から供給される
電源電圧E2 (=5V)を安定させるために光レシーバ
24の近傍に設けられたコンデンサ、26は光ドライブ
信号が入力されず光レシーバ24内に設けられたNPN
接合のトランジスタ24cがオフになっている場合にI
C22の入力信号V1 を直流電源29から供給される電
源電圧E1 (=15V)と等しく(反転出力)するため
に直流電源29の陽極とNPN接合のトランジスタ24
cのコレクタCとの間に接続された抵抗である。
Reference numeral 25 denotes a capacitor provided near the optical receiver 24 for stabilizing the power supply voltage E 2 (= 5 V) supplied from the DC power supply 28. Reference numeral 26 denotes an optical receiver 24 to which no optical drive signal is input. NPN provided in
When the junction transistor 24c is off, I
C22 of the input signal supply voltage V 1 is supplied from the DC power source 29 E 1 (= 15V) equally of (inverted output) anode of a DC power supply 29 to the NPN junction transistor 24
c is a resistor connected between the collector C and the collector C.

【0029】また、30は入力信号V4 を反転出力する
IC、31は直流電源36から供給される電源電圧E3
(=15V)を安定化させるためにIC30の近傍に設
けられたコンデンサ、32はIC22の反転出力したド
ライブ信号V2 を入力して、このドライブ信号V2 と電
気的に絶縁したドライブ信号V4 を発生させるフォトカ
プラ、32aはドライブ信号V4 をフォトカプラ32内
で光ドライブ信号に変換するための発光ダイオード、3
2bはこの光ドライブ信号を入力してドライブ信号V4
を出力する受光素子、32cは発光ダイオード32aと
受光素子32bとの間を電磁遮蔽するためのシールドで
ある。
Reference numeral 30 denotes an IC for inverting and outputting the input signal V 4, and reference numeral 31 denotes a power supply voltage E 3 supplied from a DC power supply 36.
Capacitor provided in the vicinity of the IC30 for stabilizing the (= 15V), 32 inputs the drive signal V 2 obtained by inverting the output of the IC 22, the drive signal V 2 and electrically drive signal V 4 which is insulated photocoupler for generating, 32a is a light emitting diode for converting the optical drive signals drive signal V 4 in the photo-coupler 32, 3
2b receives the optical drive signal and outputs the drive signal V 4
Is a shield for electromagnetically shielding between the light emitting diode 32a and the light receiving element 32b.

【0030】さらに、33は直流電源から供給される電
源電圧E3 (=15V)を安定化させるためにフォトカ
プラ32の近傍に設けられたコンデンサ、33は直流電
源36から供給される電源電圧E3 (=15V)を安定
化させるためにフォトカプラ32の近傍に設けられたコ
ンデンサ、34は発光ダイオード32aに逆方向過電圧
が印加されるのを防止するために発光ダイオード32a
に逆並列接続されたダイオード、35はドライブ信号V
2 により発光ダイオード32aに通電される電流を抑制
するための抵抗である。
Reference numeral 33 denotes a capacitor provided near the photocoupler 32 for stabilizing the power supply voltage E 3 (= 15 V) supplied from the DC power supply. Reference numeral 33 denotes a power supply voltage E supplied from the DC power supply 36. 3 (= 15V) is provided in the vicinity of the photocoupler 32 for stabilizing the light emitting diode 32a. The capacitor 34 is provided for preventing the reverse overvoltage from being applied to the light emitting diode 32a.
The diode 35 is connected in anti-parallel to
2 is a resistor for suppressing a current supplied to the light emitting diode 32a.

【0031】次に、動作について各部の動作波形を示す
図2を参照して説明する。まず、外部からのIGBTド
ライブ信号(光信号PS )が入らない状態では、光レシ
ーバ24の反転出力V1 は直流電源29から供給される
電圧E1 (=15V)となるので、反転出力V1 を入力
するIC22の反転出力V2 は零、反転出力V2 を入力
するIC20の反転出力V3 は直流電源29から供給さ
れる電圧E1 (15V)となる。
Next, the operation will be described with reference to FIG. 2 showing the operation waveform of each part. First, when no external IGBT drive signal (optical signal P S ) is input, the inverted output V 1 of the optical receiver 24 becomes the voltage E 1 (= 15 V) supplied from the DC power supply 29, so the inverted output V 1 is output. inverted output V 2 of the IC22 for inputting 1 zero, the inverted output V 3 of the IC20 for inputting the inverted output V 2 is a voltage E 1 supplied from the DC power source 29 (15V).

【0032】従って、PチャンネルタイプのFET15
のソースSは直流電源29の陽極側に接続されているの
で、PチャンネルタイプのFET15のゲートGとソー
スSは同電位でその間に電圧は印加されず、Pチャンネ
ルタイプのFET15はオフ状態となる。
Therefore, the P-channel type FET 15
Is connected to the anode side of the DC power supply 29, the gate G and the source S of the P-channel type FET 15 are at the same potential, no voltage is applied between them, and the P-channel type FET 15 is turned off. .

【0033】また、IC22の反転出力V2 は零で、抵
抗34を介して電流Id が通電されないので、発光ダイ
オード32aは光を出力せず、その結果、受光素子32
bに光が入力されなく、フォトカプラ32の出力V4
零、出力V4 を入力するIC30の反転出力V5 は直流
電源36から供給される電圧E3 (=15V)となる。
Further, in the inverted output V 2 is zero IC 22, the current I d is not energized via the resistor 34, light emitting diode 32a does not output the light, as a result, the light receiving element 32
No light is input to b, the output V 4 of the photocoupler 32 becomes zero, and the inverted output V 5 of the IC 30 that receives the output V 4 becomes the voltage E 3 (= 15 V) supplied from the DC power supply 36.

【0034】従って、NチャンネルタイプのFET16
のソースSは直流電源36の陰極側に接続されているの
で、NチャンネルタイプのFET16のゲートG−ソー
スS間に直流電源36から供給される電圧E3 (=15
V)が印加され、NチャンネルタイプのFET16はオ
ン状態となる。
Therefore, the N-channel type FET 16
Is connected to the cathode side of the DC power supply 36, the voltage E 3 (= 15) supplied from the DC power supply 36 between the gate G and the source S of the N-channel type FET 16
V) is applied, and the N-channel type FET 16 is turned on.

【0035】PチャンネルタイプのFET15がオフ状
態で、NチャンネルタイプのFET16がオン状態であ
るので、IGBT1のゲートG−エミッタE間は抵抗2
6を介して電気的に接続された状態となり、この間に電
圧VGEは印加されない。このため、IGBT1はオフ状
態にあり、IGBT1には電流Ic が流れない。
Since the P-channel type FET 15 is off and the N-channel type FET 16 is on, a resistor 2 is connected between the gate G and the emitter E of the IGBT 1.
6, and the voltage VGE is not applied during this time. Therefore, IGBT 1 is in OFF state, no current flows I c in the IGBT 1.

【0036】次いで、図2に示す時刻t1 において、外
部よりIGBTドライブ信号PS (光信号)が光レシー
バ24に光ファイバ22を介して伝送されると、その反
転出力V1 が時刻t1 より光レシーバ固有の遅延時間d
1 だけ遅れて時刻t2 で零となる。
Next, at time t 1 shown in FIG. 2, when an IGBT drive signal P S (optical signal) is transmitted from the outside to the optical receiver 24 via the optical fiber 22, the inverted output V 1 is output at time t 1. Delay time d inherent to optical receiver
Becomes zero only 1 late in time t 2.

【0037】零になった反転出力V1 がIC22に入力
されると、IC22の反転出力V2は時刻t2 からIC
22固有の遅延時間d2 だけ遅れて時刻t3 で直流電源
29から供給される電源電圧E1 (=15V)となる。
電源電圧E1 となった反転出力V2 がIC20に入力さ
れると、Ic20の反転出力V3 は時刻t3 からIC1
6固有の遅延時間d3 だけ遅れて時刻t4 に零となる。
When the zero inverted output V 1 is input to the IC 22, the inverted output V 2 of the IC 22 changes from the time t 2 to the IC 22.
At time t 3 , the power supply voltage E 1 (= 15 V) supplied from the DC power supply 29 is delayed by the delay time d 2 inherent to 22.
The inverted output V 2 which at the supply voltage E 1 is inputted to the IC 20, the inverted output V 3 of Ic20 from time t 3 IC1
6 the inherent delay time d 3 delayed zero to time t 4 in.

【0038】PチャンネルタイプのFET15のソース
Sは直流電源29の陽極側に接続されているので、零と
なった反転出力V3 がFET15のゲートGに入力され
ると、FET15のゲートG−ソースS間には直流電源
29から供給される電源電圧E1( =15V)がソース
S電位に対してゲートG電位が低くなる向きに印加され
ることになり、FET15は時刻t4 からFET15固
有の遅延時間d7 だけ遅れて時刻t8 にターンオンす
る。
Since the source S of the P-channel type FET 15 is connected to the anode side of the DC power supply 29, when the zero inverted output V 3 is input to the gate G of the FET 15, the gate G-source of the FET 15 between S will be the power supply voltage E 1 is supplied from the DC power supply 29 (= 15V) is applied in the direction in which the gate G potential is lower than the source S potential, FET 15 from the time t 4 FET 15 unique to turn on at a time t 8 delayed by a delay time d 7.

【0039】一方、時刻t3 でIC22の反転出力V2
が電源電圧E1 (=15V)となると、抵抗35を介し
て電流Id がフォトカプラ32内の発光ダイオード32
aに通電され、発光ダイオード32aが光を出力する。
受光素子32bにこの光が入力されると、時刻t3 から
フォトカプラ32固有の遅延時間d4 だけ遅れて時刻t
5 にフォトカプラ32の出力V4 は直流電源36より供
給される電源電圧E3(=15V)となる。
On the other hand, at time t 3 , the inverted output V 2 of IC 22
Becomes equal to the power supply voltage E 1 (= 15 V), the current I d is supplied via the resistor 35 to the light emitting diode 32 in the photocoupler 32.
a, and the light emitting diode 32a outputs light.
When the light is input to the light receiving element 32b, from time t 3 by the photocoupler 32 inherent delay time d 4 delay time t
5 , the output V 4 of the photocoupler 32 becomes the power supply voltage E 3 (= 15 V) supplied from the DC power supply 36.

【0040】時刻t5 に電源電圧E3 (=15V)とな
った出力V4 がIC30に入力されると、IC30固有
の遅延時間d5 だけ遅れて時刻t6 にIC30の反転出
力V5 は零となる。時刻t6 に零となった反転出力V5
がNチャンネルタイプのFET16のゲートGに入力さ
れると、FET16のソースSは直流電源36の陰極に
接続されているので、FET16のゲートG−ソースS
間電圧は零となり、FET16は時刻t6 からFET1
6固有の遅延時間d6 だけ遅れて時刻t7 にターンオフ
する。
[0040] When the power supply voltage E 3 to time t 5 (= 15V) and the output V 4 became are input to IC30, IC30 inverted output V 5 of delay time specific d 5 only at time t 6 late IC30 is It becomes zero. Inverted output V 5 to the time t 6 becomes zero
Is input to the gate G of the N-channel type FET 16, since the source S of the FET 16 is connected to the cathode of the DC power supply 36, the gate G-source S
The inter-voltage becomes zero, and the FET 16 starts to operate as the FET 1 from the time t 6.
6 only inherent delay time d 6 delay turning off at a time t 7 in.

【0041】フォトカプラ32固有の遅延時間d4 のた
めNチャンネルタイプのFET16がターンオフする時
刻t7 は、PチャンネルタイプのFET15がターンオ
ンする時刻t8 よりも後になる。従って、Pチャンネル
タイプのFET15がターンオンする時刻t8 ではNチ
ャンネルタイプのFET16はオン状態にあり、直流電
源29、直流電源36、PチャンネルタイプのFET1
5、抵抗18、NチャンネルタイプのFET16のルー
プで電流(図示せず)が流れる。
The time t 7 at which the N-channel type FET 16 is turned off due to the delay time d 4 inherent to the photocoupler 32 is later than the time t 8 at which the P-channel type FET 15 is turned on. Therefore, there the FET16 is turned on in the N-channel type at time t 8 FET 15 is turned on the P-channel type, the DC power supply 29, the DC power source 36, P-channel type FET1
5, a current (not shown) flows through the loop of the resistor 18, the N-channel type FET16.

【0042】しかしながら、この電流は抵抗18によっ
て抑制されるので、問題なく、IGBT1のゲートG−
エミッタE間にNチャンネルタイプのFET16がまだ
オン状態にある時刻t8 において、直流電源29、直流
電源36の各電源によって充電されたコンデンサ17か
ら電流IG が供給され、IGBT1のゲートG−エミッ
タE間の静電容量1aが急速に充電されるので、IGB
T1のゲートG−エミッタE間電圧VGEは直流電源2
9、直流電源36の各電源から供給される電源電圧(E
1 +E3 =30V)まで立ち上がる。
However, since this current is suppressed by the resistor 18, there is no problem and the gate G-
At time t 8 in FET16 still on-state of the N-channel type between the emitter E, the DC power source 29, a current I G is supplied from the capacitor 17 which is charged by the power supply of the DC power source 36, gate G- emitter of IGBT1 Since the capacitance 1a between E is rapidly charged, IGB
The voltage V GE between the gate G and the emitter E of T1 is the DC power supply 2
9. The power supply voltage (E) supplied from each power supply of the DC power supply 36
1 + E 3 = 30V).

【0043】時刻t8 からIGBT1のゲートG−エミ
ッタE間電圧VGEが立ち上がる過程において、しきい値
(5V程度)を越えた時点(時刻t9 )でIGBT1は
ターンオンを開始し、電流Ic が通電される。
In the course of the rise of the voltage V GE between the gate G and the emitter E of the IGBT 1 from time t 8 , the IGBT 1 starts to turn on at a time (time t 9 ) at which the threshold value (about 5 V) is exceeded, and the current I c Is energized.

【0044】この場合、FET15は、多数キャリアデ
バイスの有する高速スイッチング特性からターンオンに
10数nsしか要しない。しかも、コンデンサ17がP
チャンネルタイプのFET15のソースSとIGBT1
のエミッタEとの間に接続されているので、IGBT1
から離れた位置にある直流電源29からではなく、IG
BT1の近傍に設けられコンデンサ17から電流IG
供給されることになり、電流IG が供給される電流ルー
プは極めて低インダクタンスとなる。
In this case, the FET 15 requires only several tens of ns to turn on due to the high-speed switching characteristic of the majority carrier device. Moreover, when the capacitor 17 is P
Source S of channel type FET 15 and IGBT 1
Connected to the emitter E of the IGBT 1
Not from the DC power supply 29 located far from
Results in the current I G is supplied from the capacitor 17 provided in the vicinity of the BT1, current loop current I G is supplied an extremely low inductance.

【0045】これらのことから、直流IG の立ち上がり
は極めて高峻度となり、その結果、IGBT1のゲート
G−エミッタE間電圧VGEは極めて高峻度でPチャンネ
ルタイプのFET15のゲートG−ソースS間耐電圧
(一般に20V)よりも高い30Vまで立ち上がる。以
上のことから、IGBT1の通電電流IC の立ち上がり
はパルスレーザに必要な60nsを得ることができる。
[0045] From these facts, the rise of the DC I G becomes extremely KoTakashido, that the voltage V GE between the gate G- emitter E of IGBT1 very KoTakashi degree between FET15 gate G- source S of the P-channel type It rises to 30V, which is higher than the withstand voltage (generally 20V). From the above, 60 ns required for the pulse laser can be obtained at the rise of the conduction current I C of the IGBT 1.

【0046】なお、上記実施例では、IGBT1を極め
て高速にターンオンさせるために、IGBT1の近傍に
コンデンサ17を設け、このコンデンサ17からIGB
T1のゲートG−エミッタE間の静電容量1aを充電す
る電流IG を供給している。
In the above embodiment, the capacitor 17 is provided near the IGBT 1 in order to turn on the IGBT 1 very quickly.
It supplies a current I G to charge the capacitance 1a between the gate G- emitter E of T1.

【0047】しかしながら、コンデンサ17が設けられ
ていなくても、多数キャリアデバイスであるPチャンネ
ルタイプのFETは高速スイッチング特性を有している
ので、直流電源36、直流電源29、Pチャンネルタイ
プのFET15、IGBT1のループのインダクタンス
が低減されるようこれらの部品を接近して配置すること
やこれらの部品を電気的に接続する電流路の幅を大きく
することにより、直流電源36,29から急峻な立ち上
がりの電流を供給し、IGBT1のゲートG−エミッタ
E間電圧VGEを高峻度で立ち上げてIGBT1を高速タ
ーンオンさせ、通電電流ICの立ち上がりとしてパルス
レーザに必要な60nsを得ることは十分可能である。
However, even if the capacitor 17 is not provided, the P-channel type FET, which is a majority carrier device, has high-speed switching characteristics, so that the DC power supply 36, the DC power supply 29, the P-channel type FET 15, By arranging these components close to each other so as to reduce the inductance of the loop of the IGBT 1 and increasing the width of a current path for electrically connecting these components, a steep rise from the DC power supplies 36 and 29 is achieved. current supply, the IGBT1 to fast turn launched a gate G- emitter E voltage V GE of IGBT1 in KoTakashido, it is sufficiently possible to obtain a 60ns necessary pulse laser as the rise of the energizing current IC.

【0048】実施例2.なお、上記実施例1では1個の
IGBT1の場合のドライブ回路を示したが、図3に示
すように、複数個の並列接続されたIGBT1b,1
c,1d,1eの場合のドライブ回路は、IGBT1
b,1c,1d,1eの各ゲートG−エミッタE間の合
計の静電容量1aを充電する電流IG が流れるループの
インダクタンスを低減するため、第1のスイッチング素
子として複数個のPチャンネルタイプのFET15a,
15b,15c,15dと複数個のコンデンサ17a,
17b,17c,17dを設けても良い。
Embodiment 2 FIG. In the first embodiment, the drive circuit in the case of one IGBT 1 is shown. However, as shown in FIG. 3, a plurality of IGBTs 1b, 1
The drive circuit in the case of c, 1d, 1e is IGBT1
b, 1c, 1d, to reduce the total inductance of the loop current I G flows to charge the capacitance 1a of between the gate G- emitter E of 1e, a plurality of P-channel type as the first switching element FET 15a,
15b, 15c, 15d and a plurality of capacitors 17a,
17b, 17c and 17d may be provided.

【0049】パルスレーザではパルスの繰り返し周期が
例えば200μsとパルスレーザの主スイッチに通電さ
れるパルス電流の立ち上がり時間(例えば60ns)と
比べて長く、主スイッチのターンオフはターンオンより
も遅くて良いので、IGBT1b,1c,1d,1eを
ターンオフさせる場合に各ゲートG−エミッタE間に接
続される第2のスイッチング素子は図1の実施例1と同
じ1個のNチャンネルタイプのFET16のみを設けて
いる。
In the pulse laser, the pulse repetition cycle is, for example, 200 μs, which is longer than the rise time (for example, 60 ns) of the pulse current supplied to the main switch of the pulse laser, and the turn-off of the main switch may be later than the turn-on. When the IGBTs 1b, 1c, 1d and 1e are turned off, the second switching element connected between each gate G and the emitter E has only one N-channel type FET 16 as in the first embodiment of FIG. .

【0050】また、図1の実施例1では1個のPチャン
ネルタイプのFET15を駆動するのにIC20を用い
ているが、図3の実施例2では4個のPチャンネルタイ
プのFET15a,15b,15c,15dを駆動する
ため、より大きな駆動電流を得ることができるようPチ
ャンネルタイプのFET37とNチャンネルタイプのF
ET38とを用いている。さらに、Pチャンネルタイプ
のFET37とNチャンネルタイプのFET38とが過
渡的に両方ともオン状態になった場合に直流電源29か
ら過電流がこれらのFETに供給されるのを防止するた
め抵抗39を設けている。
Although the IC 20 is used to drive one P-channel type FET 15 in the first embodiment of FIG. 1, four P-channel type FETs 15a, 15b, and 15 are used in the second embodiment of FIG. 15c and 15d, a P-channel type FET 37 and an N-channel type F
ET38 is used. Further, a resistor 39 is provided to prevent an overcurrent from being supplied from the DC power supply 29 to the P-channel type FET 37 and the N-channel type FET 38 when both are transiently turned on. ing.

【0051】また、図4に示されたようないわゆるディ
スクリートタイプのパッケージ40のIGBTの場合、
エミッタ端子43は主電流Ic 通電用、ドライブ電圧V
GE印加用と分離されておらず1つしか設けられていな
い。
In the case of an IGBT of a so-called discrete type package 40 as shown in FIG.
The emitter terminal 43 is the main current I c for energizing the drive voltage V
It is not separated from the one for GE application and only one is provided.

【0052】従って、IGBTのエミッタE側に接続す
るドライブ回路の出力線をパッケージから離れた箇所で
エミッタ端子43に接続した場合、IGBTがターンオ
ンし、IGBTに急激な立ち上がり(di/dt)のパ
ルス電流Ic が流入するとエミッタ端子43の有するイ
ンダクタンス2による電圧降下L(dIc /dt)が生
じ、パッケージ40内のIGBTのゲートG−エミッタ
E間に充分電圧が印加されず、その結果、IGBTのタ
ーンオンが遅くなる恐れがある。
Therefore, when the output line of the drive circuit connected to the emitter E side of the IGBT is connected to the emitter terminal 43 at a position distant from the package, the IGBT is turned on, and a pulse of a sharp rise (di / dt) is applied to the IGBT. When the current I c flows voltage drop due to the inductance 2 L (dI c / dt) is generated with the emitter terminal 43, sufficient voltage is not applied between the gate G- emitter E of the IGBT in the package 40, as a result, IGBT Turn-on may be delayed.

【0053】また、パルス電流Ic が波高値に達し、急
激に減少する段階ではdIc /dtが負極性となるの
で、電圧増加となり、パッケージ40内のIGBTのゲ
ートG−エミッタE間にその耐電圧よりも大きな電圧が
加わってIGBTが故障する恐れがある。なお、図4に
おいて、41はゲート端子、42はコレクタ端子であ
る。
When the pulse current I c reaches the peak value and rapidly decreases, dI c / dt becomes negative, so that the voltage increases, and the voltage increases between the gate G and the emitter E of the IGBT in the package 40. There is a fear that a voltage higher than the withstand voltage is applied and the IGBT breaks down. In FIG. 4, reference numeral 41 denotes a gate terminal, and reference numeral 42 denotes a collector terminal.

【0054】これらのことから、ディスクリートタイプ
のパッケージ40のIGBTをパルスレーザ電源の主ス
イッチに適用する場合、エミッタに接続するドライブ回
路の出力線はパッケージ40に出来るだけ近い箇所でエ
ミッタ端子43に接続する必要がある。なお、実用的に
はパッケージから5mm以内であれば良いと考えられ
る。
From these facts, when the IGBT of the discrete type package 40 is applied to the main switch of the pulse laser power supply, the output line of the drive circuit connected to the emitter is connected to the emitter terminal 43 at a position as close to the package 40 as possible. There is a need to. It should be noted that practically, it is sufficient that the distance is within 5 mm from the package.

【0055】[0055]

【発明の効果】以上のように、この発明によれば、通電
電流が数十Aでもバイポーラトランジスタに比べて速い
スイッチングが得られるFET(Pチャンネルタイプ)
を、MOS−バイポーラ複合素子をターンオンさせるた
めにそのゲート陰極間の静電容量を充電する電流を通電
するスイッチング素子に適用し、かつ、外部からドライ
ブ回路へ伝送されるドライブ信号をフォトカプラを用い
て基準電位が異なる2つの信号を作り、いずれか一方の
信号で上記FETを駆動するようにしたので、FETの
ゲート−ソース間の耐電圧よりも大きな電圧がMOS−
バイポーラ複合素子のゲート−陰極間に従来のドライブ
回路よりも速い立ち上がりで印加される。その結果、M
OS−バイポーラ複合素子の60ns以下の超高速のタ
ーンオンが得られる効果がある。また、FETは1素子
で数十A通電可能なので、通電可能な電流が100mA
と小さく高速スイッチングのバイポーラトランジスタを
使用する場合と比べて部品点数を減らすことができ、高
信頼度のドライブ回路が得られる効果がある。
As is evident from the foregoing description, according to the inventions, FET that fast switching can be obtained as compared with a bipolar transistor conduction current even tens A (P-channel type)
Is applied to a switching element for supplying a current for charging a capacitance between its gate and cathode to turn on a MOS-bipolar composite element, and a drive signal transmitted from the outside to a drive circuit using a photocoupler. In this case, two signals having different reference potentials are generated, and the FET is driven by one of the two signals.
The voltage is applied between the gate and the cathode of the bipolar composite device at a rising time faster than in the conventional drive circuit. As a result, M
There is an effect that an ultra-high-speed turn-on of 60 ns or less of the OS-bipolar composite element can be obtained. In addition, since an FET can conduct several tens of amperes with one element, the current that can be conducted is 100 mA.
Therefore, the number of components can be reduced as compared with the case of using a small and fast switching bipolar transistor, and there is an effect that a highly reliable drive circuit can be obtained.

【0056】また、陽極側端子が上記第1のスイッチン
グ素子の陽極側端子に接続され、陰極側端子が上記MO
S−バイポーラ複合素子の陰極に接続されたコンデンサ
を備えることにより、MOS−バイポーラ複合素子のゲ
ート陰極間電圧を高峻度で立ち上げて高速ターンオフさ
せることができるという効果がある。
[0056] Also, positive electrode side terminal connected to the anode side terminal of the first switching element, a cathode-side terminal the MO
The provision of the capacitor connected to the cathode of the S-bipolar composite device has the effect that the voltage between the gate and the cathode of the MOS-bipolar composite device can be raised at a high steepness and turned off at high speed.

【0057】さらに、上記MOS−バイポーラ複合素子
が複数個並列に接続されたドライブ回路の場合に、上記
第1のスイッチング素子を上記MOS−バイポーラ複合
素子の数に対応して複数個並列に接続されると共に、上
記MOS−バイポーラ複合素子の数に対応して備えら
れ、かつ一端が上記各第1のスイッチング素子の陽極側
端子に接続され、他端が上記MOS−バイポーラ複合素
子の陰極に接続された複数個のコンデンサを備えること
で対応できる
Further, the above MOS-bipolar composite device
Is the drive circuit connected in parallel
The first switching element is a MOS-bipolar composite.
A number of devices are connected in parallel according to the number of elements.
Provision is made according to the number of MOS-bipolar composite devices.
And one end is connected to the anode of each of the first switching elements.
Terminal and the other end is the above MOS-bipolar composite element.
Having multiple capacitors connected to the cathode of the child
Can respond .

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例1によるIGBTのドライブ
回路を示す回路構成図である。
FIG. 1 is a circuit diagram showing a drive circuit of an IGBT according to a first embodiment of the present invention.

【図2】図1の各部信号の動作波形図である。FIG. 2 is an operation waveform diagram of each signal of FIG. 1;

【図3】この発明の実施例2を示すIGBTのドライブ
回路の回路構成図である。
FIG. 3 is a circuit configuration diagram of an IGBT drive circuit according to a second embodiment of the present invention.

【図4】パッケージがディスクリートタイプのIGBT
を示す外形図である。
FIG. 4 is a discrete type IGBT package.
FIG.

【図5】IGBTの従来のドライブ回路を示す回路構成
図である。
FIG. 5 is a circuit diagram showing a conventional drive circuit of an IGBT.

【図6】図5の各部信号の動作波形図である。FIG. 6 is an operation waveform diagram of each signal of FIG. 5;

【符号の説明】[Explanation of symbols]

1 MOS−バイポーラ複合素子(IGBT) 15 第1のスイッチング素子(Pチャンネルタイプの
FET) 16 第2のスイッチング素子(Nチャンネルタイプの
FET) 17 コンデンサ 19 受信回路 32 フォトカプラ
DESCRIPTION OF SYMBOLS 1 MOS-bipolar composite element (IGBT) 15 1st switching element (P-channel type FET) 16 2nd switching element (N-channel type FET) 17 Capacitor 19 Receiving circuit 32 Photocoupler

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 MOS−バイポーラ複合素子のゲートー
陰極間の静電容量を充電する電流を通電するための第1
のスイッチング素子と、この第1のスイッチング素子に
直列接続され、かつ上記MOS−バイポーラ複合素子の
ゲートー陰極間に設けられた第2のスイッチング素子
と、外部からのドライブ信号に基づいて上記第1と第2
のスイッチング素子を交互にオンオフさせることにより
上記MOS−バイポーラ複合素子をスイッチング動作さ
せる受信回路とを備えたドライブ回路において、上記第
1のスイッチング素子を、陰極側端子が上記MOS−バ
イポーラ複合素子のゲートに接続されたPチャンネルタ
イプのFETで構成し、かつ上記第2のスイッチング素
子を、陽極側端子が上記MOS−バイポーラ複合素子の
ゲートに接続されたNチャンネルタイプのFETで構成
すると共に、上記受信回路を、上記ドライブ信号からフ
ォトカプラを用いて基準電位の異なる2つのドライブ信
号を作り、一方のドライブ信号で上記第1のスイッチン
グ素子を駆動し、他方のドライブ信号で上記第2のスイ
ッチング素子を駆動させて、上記MOS−バイポーラ複
合素子のゲート−陰極間に印加される電圧を上記第1の
スイッチング素子のゲート−陽極間耐電圧より大きくす
構成としたことを特徴とするドライブ回路。
A first device for supplying a current for charging a capacitance between a gate and a cathode of a MOS-bipolar composite device.
A second switching element connected in series with the first switching element and provided between the gate and the cathode of the MOS-bipolar composite element, and the first and second switching elements based on an external drive signal. Second
A receiving circuit for switching the MOS-bipolar composite element by alternately turning on and off the switching elements of the MOS-bipolar composite element. And a P-channel type FET connected to the second switching element.
The anode side terminal of the MOS-bipolar composite device
An N-channel type FET connected to the gate, and the receiving circuit generates two drive signals having different reference potentials from the drive signals by using a photocoupler, and one drive signal is used for the drive circuit. By driving the first switching element and driving the second switching element with the other drive signal, the MOS- bipolar composite
The voltage applied between the gate and the cathode of the
Be larger than the withstand voltage between the gate and anode of the switching element.
Drive circuit, characterized in that configuration and the that.
【請求項2】 請求項1に記載のドライブ回路におい
て、一端が上記第1のスイッチング素子の陽極側端子に
接続され、他端が上記MOS−バイポーラ複合素子の陰
極に接続されたコンデンサをさらに備えたことを特徴と
するドライブ回路。
2. The drive circuit according to claim 1, wherein
Te one end connected to the anode side terminal of the first switching element, a drive circuit for the other end and further comprising a capacitor connected to the cathode of the MOS- bipolar composite element.
【請求項3】 請求項1に記載のドライブ回路におい
て、上記MOS−バイポーラ複合素子は複数個並列に接
続され、上記第1のスイッチング素子は上記MOS−バ
イポーラ複合素子の数に対応して複数個並列に接続され
ると共に、上記MOS−バイポーラ複合素子の数に対応
して備えられ、かつ一端が上記各第1のスイッチング素
子の陽極側端子に接続され、他端が上記MOS−バイポ
ーラ複合素子の陰極に接続された複数個のコンデンサを
備えたことを特徴とするドライブ回路。
3. The drive circuit according to claim 1, wherein
Therefore, a plurality of the MOS-bipolar composite devices are connected in parallel.
The first switching element is connected to the MOS-bar
A number of parallel composite elements are connected in parallel according to the number of
And the number of MOS-Bipolar composite devices
And one end of each of the first switching elements
The other end is connected to the anode terminal of the
The multiple capacitors connected to the cathode of the
Drive circuit, characterized in that it includes.
JP4222812A 1992-08-21 1992-08-21 Drive circuit Expired - Fee Related JP3005367B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4222812A JP3005367B2 (en) 1992-08-21 1992-08-21 Drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4222812A JP3005367B2 (en) 1992-08-21 1992-08-21 Drive circuit

Publications (2)

Publication Number Publication Date
JPH0678525A JPH0678525A (en) 1994-03-18
JP3005367B2 true JP3005367B2 (en) 2000-01-31

Family

ID=16788294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4222812A Expired - Fee Related JP3005367B2 (en) 1992-08-21 1992-08-21 Drive circuit

Country Status (1)

Country Link
JP (1) JP3005367B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4315125B2 (en) 2005-05-11 2009-08-19 トヨタ自動車株式会社 Voltage-driven semiconductor device driving apparatus
CN100423428C (en) * 2005-07-15 2008-10-01 中国科学院上海微系统与信息技术研究所 Integrative power supply for short pulse heavy current laser drive
JP5487922B2 (en) * 2009-03-09 2014-05-14 サンケン電気株式会社 Semiconductor device, driving method thereof, and driving device
JP2011072075A (en) * 2009-09-24 2011-04-07 Nissan Motor Co Ltd Power semiconductor drive
JP6048077B2 (en) * 2012-11-06 2016-12-21 富士電機株式会社 Voltage-driven semiconductor device driving apparatus
CN117439588A (en) * 2023-11-20 2024-01-23 扬州曙光光电自控有限责任公司 Negative-pressure IGBT driving circuit with undervoltage protection function based on discrete device construction

Also Published As

Publication number Publication date
JPH0678525A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
US4581542A (en) Driver circuits for emitter switch gate turn-off SCR devices
JP3614519B2 (en) Method and apparatus for driving insulated gate semiconductor device
EP0563580B1 (en) Drive circuit for semiconductor light-emitting device
EP2015453B1 (en) Drive circuit for voltage driven switching element
WO2020176971A1 (en) Fast pulse, high current laser drivers
US20120013371A1 (en) Gate driving circuit
US7109780B2 (en) Control circuit for semiconductor component
EP0562776B1 (en) Driver circuit for sinking current to two supply voltages
KR20140011399A (en) Switching circuit and semiconductor module
JP2009200891A (en) Gate driving circuit
EP0181148B1 (en) Semiconductor device
JP5993749B2 (en) Gate drive circuit of semiconductor device and power conversion device using the same
JPH0947015A (en) Drive circuit for self-extinguishing semiconductor element
CN113497610A (en) Gate drive circuit capable of reducing conduction loss of power semiconductor
US5886563A (en) Interlocked half-bridge circuit
KR100639689B1 (en) Driving circuit
KR101657878B1 (en) Power Supply Circuit for Floating Switch Gate Driver and Floating Switch Gate Driver Comprising the Same
JP3005367B2 (en) Drive circuit
JP6295268B2 (en) Semiconductor drive device
JPH0951667A (en) Gate drive circuit
EP1069683B1 (en) Gate driving circuit for power semiconductor switch
CA1046142A (en) Drive circuit for controlling conduction of a semiconductor device
JPH08195664A (en) Snubber circuit of semiconductor device
US3940633A (en) GTO turn-off circuit providing turn-off gate current pulse proportional to anode current
Laven et al. RCDC-IGBT study for low-voltage applications

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees