JP2994927B2 - Method of manufacturing a nonvolatile semiconductor memory device - Google Patents

Method of manufacturing a nonvolatile semiconductor memory device

Info

Publication number
JP2994927B2
JP2994927B2 JP5293332A JP29333293A JP2994927B2 JP 2994927 B2 JP2994927 B2 JP 2994927B2 JP 5293332 A JP5293332 A JP 5293332A JP 29333293 A JP29333293 A JP 29333293A JP 2994927 B2 JP2994927 B2 JP 2994927B2
Authority
JP
Japan
Prior art keywords
forming
gate
entire surface
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5293332A
Other languages
Japanese (ja)
Other versions
JPH07147336A (en
Inventor
幸弘 大谷
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP5293332A priority Critical patent/JP2994927B2/en
Publication of JPH07147336A publication Critical patent/JPH07147336A/en
Application granted granted Critical
Publication of JP2994927B2 publication Critical patent/JP2994927B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は不揮発性半導体記憶装置の製造方法に関し、更に詳しく言えば、スプリットゲート型のフラッシュメモリの情報書込み時の誤動作を抑止する方法に関する。 The present invention relates relates to a method of manufacturing a nonvolatile semiconductor memory device and, more particularly, to a method of suppressing the erroneous operation at the time of information writing in the flash memory of the split gate type.

【0002】 [0002]

【従来の技術】以下で、従来例に係る不揮発性半導体記憶装置の製造方法について図面を参照しながら説明する。 BACKGROUND OF THE INVENTION Hereinafter, will be described with reference to the drawings a method for manufacturing the nonvolatile semiconductor memory device according to the related art. 不揮発性半導体記憶装置のメモリセルの一例として、図9に示すように、半導体基板(1)の上に第一のゲート絶縁膜(4)を介してフローティングゲート(5)が形成され、その上部から側部にかけて第二のゲート絶縁膜(6)を介してコントロールゲート(8)が形成され、さらに、フローティングゲート(5)とコントロールゲート(8)の両側にある半導体基板(1)にドレイン領域(2)とソース領域(3)とが形成された装置(以下でスプリット型フラッシュメモリと称する) As an example of a memory cell of a nonvolatile semiconductor memory device, as shown in FIG. 9, the floating gate (5) is formed through a first gate insulating film on the semiconductor substrate (1) (4), the upper a control gate via a second gate insulating film (6) toward the side (8) is formed from a further drain region in the semiconductor substrate (1) on both sides of the floating gate (5) and a control gate (8) (2) a source region (3) and are forming apparatus (hereinafter referred to as split-type flash memory)
が提案されている。 There has been proposed.

【0003】以下で上記のスプリット型フラッシュメモリの製造方法について説明する。 [0003] The following method for manufacturing the split type flash memory will be described. まず、図7に示すように、半導体基板(1)上に第一のゲート絶縁膜(4)を介してポリシリコンからなるフローティングゲート(5)を形成し、熱酸化膜からなる第二のゲート絶縁膜(6)を形成する。 First, as shown in FIG. 7, on a semiconductor substrate (1) via a first gate insulating film (4) forming a floating gate (5) made of polysilicon, a second gate of a thermally oxidized film insulation to form a film (6). 次に、図8に示すように、全面にポリシリコン層(7)を形成する。 Next, as shown in FIG. 8, formed on the entire surface of polysilicon layer (7).

【0004】次いで、図9に示すように、ポリシリコン層(7)及び第二のゲート絶縁膜(6)をパターニングして、フローティングゲート(5)の側部から上部にかけてコントロールゲート(8)を形成したのちに、フローティングゲート(5)及びコントロールゲート(8) [0004] Then, as shown in FIG. 9, the polysilicon layer (7) and the second gate insulating film (6) is patterned, the floating gate (5) a control gate (8) toward the top from the sides of to After formation, the floating gate (5) and a control gate (8)
をマスクにして不純物を拡散してドレイン領域層(2)、ソース領域層(3)を形成することにより、スプリット型フラッシュメモリが形成される。 The diffuse impurities as a mask the drain region layer (2), by forming a source region layer (3), a split-type flash memory is formed.

【0005】なお、上記のスプリット型フラッシュメモリにおいては、書込み対象のメモリセル(以下選択セルと称する)のトランジスタをONさせて、電子をフローティングゲート(5)に注入することによりプログラムの書き込みをしていた。 [0005] In the above split type flash memory, by turning ON the transistors of the writing target memory cell (hereinafter referred to as the selected cell), the writing of the program by injecting electrons into the floating gate (5) which was.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら、上記従来の不揮発性半導体記憶装置によると、下地の熱酸化膜からなる第二のゲート絶縁膜(6)の形状に依存するコントロールゲート(8)の角部の形状が尖鋭になり、かつコントロールゲート(8)とフローティングゲート(5)との間の間隔が狭くなるので、この間で電子の移動がなされやすくなる。 [SUMMARY OF THE INVENTION However, the above according to the conventional non-volatile semiconductor memory device, the corner of the control gate (8) which depends on the shape of the second gate insulating film made of a thermal oxide film of the underlying (6) shape parts becomes sharp, and the spacing between the control gate (8) and the floating gate (5) is narrowed, electron transfer is easily done in the meantime.

【0007】このため、図10に示すように、書込み時にコントロールゲート(8)の電圧(VG)が0V,ソース電圧(Vs)が12Vであって、このソース電圧(Vs)によって誘起されるフローティングゲート(5)の電位が約10Vとなる非選択セルにおいて、コントロールゲート(8)とフローティングゲート(5) [0007] Floating Therefore, as shown in FIG. 10, the voltage of the control gate (8) at the time of writing (VG) is 0V, a source voltage (Vs) is 12V, which is induced by the source voltage (Vs) gate in the non-selected cell potential of about 10V (5), a control gate (8) and the floating gate (5)
との間の電位差が約10Vと大きいので、図10に示すように、尖鋭なコントロールゲート(8)の角部から電子(e - )が排出され、フローティングゲート(5)へと誤って注入されてしまうという現象が生じる(以下でこの現象をリバーストンネリング現象と称する)。 The potential difference is as large as about 10V between, as shown in FIG. 10, electrons from the corner of the sharp control gate (8) (e -) is discharged, is injected by mistake into the floating gate (5) phenomenon would occur (this phenomenon hereafter reverse tunneling phenomenon).

【0008】これにより、書き込み禁止の非選択セルに於いて、誤ってプログラムの書き込みがなされてしまうという問題が生じていた。 [0008] Thus, in the non-selected cells of the write-protected, the problem of accidentally program of writing would have been made had occurred.

【0009】 [0009]

【課題を解決するための手段】本発明は上記従来の欠点に鑑み成されたもので、図1に示すように半導体基板(11)上に第一のゲート絶縁膜(14)を介してフローティングゲート(15)を形成し、全面に熱酸化膜(16)を形成する工程と、図2に示すように、全面に第一のポリシリコン層(17)を形成したのちに全面エッチングして、図3に示すように前記熱酸化膜(16) The present invention SUMMARY OF] has been made in view of the above-mentioned conventional drawbacks, through the first gate insulating film on a semiconductor substrate (11) (14) As shown in FIG. 1 Floating forming a gate (15), forming a thermal oxide film (16) on the entire surface, as shown in FIG. 2, the entire surface etching after forming a first polysilicon layer on the entire surface (17), the thermal oxide film as shown in FIG. 3 (16)
の切れ込み部分(16A)にポリシリコンの残渣(17 Of the cut portion (16A) to the polysilicon residue (17
A)を選択形成する工程と、図4に示すように、熱酸化処理をして、前記ポリシリコンの残渣(17A)を酸化して前記熱酸化膜(16)とともに第二のゲート絶縁膜(18)とする工程と、図5に示すように、全面に第二のポリシリコン層(19)を形成し、図6に示すようにパターニングしてコントロールゲート(20)を形成したのちに、前記フローティングゲート(15)及びコントロールゲート(20)をマスクにして不純物を注入してドレイン領域層(12)とソース領域層(13)とを形成する工程とを有することにより、リバーストンネリング現象を極力抑止し、非選択セルに於ける誤ったプログラム書き込みを抑止することを可能にする不揮発性半導体記憶装置の製造方法を提供するものである。 A step of selectively forming a A), as shown in FIG. 4, by a thermal oxidation process, the second gate insulating film with the polysilicon residue (the thermal oxide layer by oxidizing 17A) (16) ( a step of 18), as shown in FIG. 5, after the second polysilicon layer (19) is formed on the entire surface to form a control gate (20) is patterned as shown in FIG. 6, the by having a step of forming a floating gate (15) and control gate (20) of the drain region layer by implanting impurities in the mask (12) and the source region layer (13), as much as possible deter reverse tunneling and, there is provided a method of manufacturing a nonvolatile semiconductor memory device which makes it possible to suppress the program write incorrect that put the unselected cell.

【0010】 [0010]

【作 用】本発明に係る不揮発性半導体記憶装置の製造方法によれば、全面に熱酸化膜(16)を形成したのちに、図2に示すように全面に第一のポリシリコン層(1 According to the manufacturing method of the nonvolatile semiconductor memory device according to the work for the present invention, after forming the thermal oxide film (16) on the entire surface, a first polysilicon layer on the entire surface as shown in FIG. 2 (1
7)を形成して、全面エッチングして、図3に示すように熱酸化膜(16)の切れ込み部分(16A)にポリシリコンの残渣(17A)を選択形成し、図4に示すように熱酸化処理をして、ポリシリコンの残渣(17A)を酸化して熱酸化膜(16)とともに第二のゲート絶縁膜(18)としているので、従来生じていた熱酸化膜の切れ込み部分(16A)が、ポリシリコンの残渣が酸化されて形成される酸化膜によって埋められる。 7) to form, by etching the entire surface, polysilicon residue (17A) is selected form the notch portion of the thermal oxide film (16) as shown in FIG. 3 (16A), thermal as shown in FIG. 4 and an oxidation treatment, polysilicon residue so (17A) by oxidation of the thermal oxide film (16) has a second gate insulating film (18), cut portions of the thermal oxide film which has conventionally occurred (16A) but a polysilicon residue is filled with the oxide film formed by oxidation.

【0011】このため、下地の第二のゲート絶縁膜(1 [0011] For this reason, the base of the second gate insulating film (1
8)の形状に依存するコントロールゲートの角部(20 Corner of the control gate which depends on the shape of 8) (20
A)の形状が尖鋭にならず、かつコントロールゲート(20)とフローティングゲート(15)との間隔が従来に比して広くなる。 Not the shape of the A) is sharpened, and the interval between the control gate (20) and the floating gate (15) is wider than the conventional. これにより、コントロールゲート(20)とフローティングゲート(15)との間の電位差が大きくなっても、その間で電子の移動が起こりにくくなり、従来生じていた非選択セルでの尖鋭なコントロールゲートの角部からフローティングゲートへの電子注入を極力抑止することができるので、非選択セルに誤ってプログラムが書き込まれることを極力抑止することが可能になる。 Thus, even when the potential difference is large between the control gate (20) and the floating gate (15), it is electron transfer hardly occurs therebetween, the corner of sharp control gates of unselected cells that occurs prior since the electron injection into the floating gate can be significantly suppressed from parts, it is possible to suppress that the program accidentally unselected cell is written as much as possible.

【0012】 [0012]

【実施例】以下に本発明の実施例に係る不揮発性半導体記憶装置の製造方法を図面を参照しながら説明する。 EXAMPLES be described with reference to the drawings a method for manufacturing a nonvolatile semiconductor memory device according to an embodiment of the present invention are described below. 本発明の実施例に係る不揮発性半導体記憶装置の製造方法は、図6に示すように、半導体基板(11)の上に第一のゲート絶縁膜(14)を介してフローティングゲート(15)が形成され、その上部から側部にかけて第二のゲート絶縁膜(18)を介してコントロールゲート(2 Method of manufacturing a nonvolatile semiconductor memory device according to an embodiment of the present invention, as shown in FIG. 6, the floating gate (15) via a first gate insulating film (14) on the semiconductor substrate (11) is formed, the control gate (2 through toward the side from the top second gate insulating film (18)
0)が形成され、さらに、フローティングゲート(1 0) is formed, further, a floating gate (1
5)とコントロールゲート(20)の両側にある半導体基板(11)にドレイン領域(12)とソース領域(1 5) a control gate (20) the drain region (12) and the source region in the semiconductor substrate (11) on both sides of (1
3)とが形成されてなるスプリット型フラッシュメモリを製造する方法である。 3) a process for producing a split type flash memory is formed.

【0013】まず、図1に示すように、半導体基板(1 [0013] First, as shown in FIG. 1, a semiconductor substrate (1
1)上に酸化膜を形成し、ポリシリコン層を形成したのちにパターニングして第一のゲート絶縁膜(14)を介してポリシリコンからなるフローティングゲート(1 1) an oxide film is formed on, via a first gate insulating film (14) by patterning after forming the polysilicon layer of polysilicon floating gate (1
5)を形成し、全面を熱酸化して膜厚300Åの熱酸化膜(16)を形成する。 5) to form, with the entire surface is thermally oxidized to form a thermal oxide film having a thickness of 300 Å (16). 次に、図2に示すように、全面に膜厚数百Åの第一のポリシリコン層(17)を形成する。 Next, as shown in FIG. 2, to form a first polysilicon layer having a thickness of several hundred Å (17) on the entire surface.

【0014】次いで、図3に示すように、第一のポリシリコン層(17)をCl 2 (+O 2 )またはHBr(+O [0014] Then, as shown in FIG. 3, the first polysilicon layer (17) Cl 2 (+ O 2) or HBr (+ O
2 )などのガスを開いたRIE等の条件で異方性エッチングしてエッチバックすることにより、成膜過程でフローティングゲート(15)の近傍に形成される熱酸化膜の切れ込み部(16A)に丁度残存されるように、ポリシリコンの残渣(17A)を形成する。 By etched back anisotropically etched under the conditions of RIE or the like is opened a gas such as 2), the cut portion of the thermal oxide film formed in the vicinity of the floating gate (15) in the film formation process (16A) as just be left to form a polysilicon residue (17A). この時、異法性エッチング後にCF 4 +O 2などのガスによる等方性エッチングを行うことにより残存されるポリシリコンの残渣量をコントロールすることも可能である。 At this time, it is also possible to control the residual amount of polysilicon which is left by performing isotropic etching using gas such as CF 4 + O 2 after different law etching.

【0015】次に、図4に示すように、全面を900° [0015] Next, as shown in FIG. 4, 900 ° the entire
C〜1000°Cの温度でドライO Dry O at a temperature of C~1000 ° C 2またはスチーム雰囲気にてSiを100〜300Å熱酸化して、熱酸化膜の切れ込み部(16A)に残存するポリシリコンの残渣(17A)を完全に酸化して酸化膜とし、熱酸化膜(1 2 or by 100~300Å thermal oxidation of Si in steam atmosphere, notch of the thermal oxide film polysilicon residue remaining (16A) (17A) is completely oxidized and the oxide film, a thermal oxide film (1
6)と一体化させてシリコン酸化膜からなる第二のゲート絶縁膜(18)を形成する。 6) and is integrated to form a second gate insulating film made of a silicon oxide film (18). このとき図4に示すように、熱酸化膜の切れ込み部(16A)が完全に埋められる。 As shown in FIG. 4 this time, cut portion of the thermal oxide film (16A) is completely filled.

【0016】次いで、図5に示すように、全面に膜厚数千Åの第二のポリシリコン層(19)を形成し、第二のポリシリコン層(19)及び第二のゲート絶縁膜(1 [0016] Then, as shown in FIG. 5, the entire surface to a second polysilicon layer having a thickness of several thousand Å (19) is formed, a second polysilicon layer (19) and a second gate insulating film ( 1
8)をパターニングして、第二のポリシリコン層(1 8) by patterning the second polysilicon layer (1
9)からなるコントロールゲート(20)を選択形成したのちに、フローティングゲート(15)とコントロールゲート(20)をマスクにして不純物を注入してドレイン領域層(12)及びソース領域層(13)を形成することにより、図6に示すようなスプリット型フラッシュメモリが形成される。 To After selectively forming a control gate (20) consisting of 9), a floating gate (15) and control gate (20) and by injecting impurities as a mask the drain region layer (12) and the source region layer (13) by forming the split type flash memory as shown in FIG 6 is formed.

【0017】以上説明したように、本発明の実施例に係る不揮発性半導体記憶装置の製造方法によれば、全面に熱酸化膜(16)を形成したのちに、図2に示すように全面に第一のポリシリコン層(17)を形成したのちに全面エッチングして、図3に示すように熱酸化膜(1 [0017] As described above, according to the manufacturing method of the nonvolatile semiconductor memory device according to an embodiment of the present invention, after forming the thermal oxide film (16) on the entire surface, the entire surface as shown in FIG. 2 and etching the entire surface to after forming a first polysilicon layer (17), a thermal oxide film (1 3
6)の切れ込み部分にポリシリコンの残渣(17A)を選択形成し、図4に示すように熱酸化処理をして、ポリシリコンの残渣(17A)を酸化して熱酸化膜(16) The cut portion of polysilicon residue (17A) selected form of 6), and a thermal oxidation process, as shown in FIG. 4, polysilicon residue (17A) is oxidized thermally oxidized film (16)
と一体化させてともに第二のゲート絶縁膜(18)としているので、従来生じていた熱酸化膜の切れ込み部が、 Since the both the second gate insulating film (18) is integrated with, cut portion of the thermal oxide film which has conventionally occurred,
ポリシリコンの残渣が酸化された酸化膜によって埋められる。 Polysilicon residue is filled with the oxide film which is oxidized.

【0018】このため、下地の第二のゲート絶縁膜(1 [0018] For this reason, the base of the second gate insulating film (1
8)の形状に依存するコントロールゲートの角部(20 Corner of the control gate which depends on the shape of 8) (20
A)の形状が尖鋭にならず、かつコントロールゲート(20)とフローティングゲート(15)との間隔が従来に比して広くなる。 Not the shape of the A) is sharpened, and the interval between the control gate (20) and the floating gate (15) is wider than the conventional. これにより、コントロールゲート(20)とフローティングゲート(15)との間の電位差が大きくなっても、その間で電子の移動が起こりにくくなり、従来生じていた非選択セルでのコントロールゲートの角部からフローティングゲートへの電子注入を極力抑止することができるので、非選択セルに誤ってプログラムが書き込まれることを抑止することが可能になる。 Thus, even when a large potential difference between the control gate (20) and the floating gate (15), from the corner of the control gate in the meantime in hardly occurs electron transfer, non-selected cells, which occurs prior since the electron injection into the floating gate can be significantly suppressed, it is possible to suppress that the program accidentally unselected cell is written.

【0019】なお、本実施例によれば、熱酸化膜を第二のゲート絶縁膜(18)としているが、本発明はこれに限らず、上記のような工程で形成された第二のゲート絶縁膜(18)の上にTEOSを形成し、その上にコントロールゲートを形成しても同様の効果を奏する。 [0019] Incidentally, according to this embodiment, the thermal oxide film has a second gate insulating film (18), the present invention is not limited to this, a second gate formed of steps as described above TEOS is formed over the insulating film (18), the same effect also form a control gate thereon. また、 Also,
本実施例では、図に示すように、ポリシリコンの残渣(17A)を形成したのちにすぐ熱酸化して第二のゲート絶縁膜(18)を形成しているが、本発明はこれに限らず、例えば、ポリシリコンの残渣(17A)が形成された時点で軽く等方性エッチングしてその残渣(17 In this embodiment, as shown in figure, a polysilicon residue second gate insulating film (18) and immediately thermally oxidized after forming the (17A), but the present invention is limited to this not, for example, of polysilicon residues (17A) lightly isotropic etching when formed to the residue (17
A)の量を調整することで、熱酸化されてできる凸部の量を調整することも可能である。 By adjusting the amount of A), it is also possible to adjust the amount of protrusion that can be thermally oxidized.

【0020】 [0020]

【発明の効果】以上説明したように、本発明に係る不揮発性半導体記憶装置の製造方法によれば、全面に熱酸化膜(16)を形成したのちに、全面に第一のポリシリコン層(17)を形成して、全面エッチングすることにより、熱酸化膜(16)の切れ込み部分(16A)にポリシリコンの残渣(17A)を選択形成し、熱酸化処理をして、ポリシリコンの残渣(17A)を酸化して熱酸化膜(16)とともに第二のゲート絶縁膜(18)としているので、下地の第二のゲート絶縁膜(18)の形状に依存するコントロールゲートの角部(20A)の形状が尖鋭にならず、かつコントロールゲート(20)とフローティングゲート(15)との間隔が従来に比して広くなるので、従来生じていた非選択セルに誤ってプログラムが書き込まれる As described in the foregoing, according to the manufacturing method of the nonvolatile semiconductor memory device according to the present invention, after forming the thermal oxide film (16) on the entire surface, the entire surface on the first polysilicon layer ( 17) to form, by etching the entire surface, polysilicon residue (17A) is selected form the notch portion of the thermal oxide film (16) (16A), and a thermal oxidation process, a polysilicon residue ( since 17A) by oxidation of the thermal oxide film (16) has a second gate insulating film (18), the corners of the control gates depends on the shape of the second gate insulating film of the underlying (18) (20A) not shape of the sharp, and the spacing between the control gate (20) and the floating gate (15) is wider than conventional, the program is written erroneously to the unselected cells that occurs prior とを極力抑止することが可能になる。 Door it is possible to as much as possible suppress.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例に係る不揮発性半導体記憶装置の製造方法を説明する第1の断面図である。 1 is a first sectional view explaining the manufacturing method of the nonvolatile semiconductor memory device according to an embodiment of the present invention.

【図2】本発明の実施例に係る不揮発性半導体記憶装置の製造方法を説明する第2の断面図である。 2 is a second cross-sectional views illustrating a method of manufacturing a nonvolatile semiconductor memory device according to an embodiment of the present invention.

【図3】本発明の実施例に係る不揮発性半導体記憶装置の製造方法を説明する第3の断面図である。 3 is a third cross-sectional view for explaining a manufacturing method of the nonvolatile semiconductor memory device according to an embodiment of the present invention.

【図4】本発明の実施例に係る不揮発性半導体記憶装置の製造方法を説明する第4の断面図である。 4 is a fourth cross-sectional views illustrating a manufacturing method of the nonvolatile semiconductor memory device according to an embodiment of the present invention.

【図5】本発明の実施例に係る不揮発性半導体記憶装置の製造方法を説明する第5の断面図である。 5 is a fifth cross-sectional view of explaining a method for manufacturing a nonvolatile semiconductor memory device according to an embodiment of the present invention.

【図6】本発明の実施例に係る不揮発性半導体記憶装置の製造方法を説明する第6の断面図である。 6 is a sixth cross sectional view of explaining a method for manufacturing a nonvolatile semiconductor memory device according to an embodiment of the present invention.

【図7】従来例に係る不揮発性半導体記憶装置の製造方法を説明する第1の断面図である。 7 is a first cross-sectional views illustrating a method of manufacturing a nonvolatile semiconductor memory device according to the related art.

【図8】従来例に係る不揮発性半導体記憶装置の製造方法を説明する第2の断面図である。 8 is a second cross-sectional views illustrating a method of manufacturing a nonvolatile semiconductor memory device according to the related art.

【図9】従来例に係る不揮発性半導体記憶装置の製造方法を説明する第3の断面図である。 9 is a third cross-sectional view for explaining a manufacturing method of the nonvolatile semiconductor memory device according to the related art.

【図10】従来例に係る不揮発性半導体記憶装置の問題点を説明する図である。 10 is a diagram explaining the problem of the non-volatile semiconductor memory device according to the related art.

Claims (1)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 半導体基板(11)上に第一のゲート絶縁膜(14)を介してフローティングゲート(15)を形成し、全面に熱酸化膜(16)を形成する工程と、 全面に第一のポリシリコン層(17)を形成したのちに全面エッチングして、前記熱酸化膜(16)の切れ込み部分(16A)にポリシリコンの残渣(17A)を選択形成する工程と、 熱酸化処理をして、前記ポリシリコンの残渣(17A) 1. A through the first gate insulating film on a semiconductor substrate (11) (14) forming a floating gate (15), forming a thermal oxide film (16) over the entire surface, the entire surface and etching the entire surface after forming the first polysilicon layer (17), the notch portion (16A) of the thermal oxide layer (16) a step of selectively forming polysilicon residue (17A), thermal oxidation treatment to, the polysilicon residue (17A)
    を酸化して前記熱酸化膜(16)とともに第二のゲート絶縁膜(18)とする工程と、 全面に第二のポリシリコン層(19)を形成し、パターニングしてコントロールゲート(20)を形成したのちに、前記フローティングゲート(15)及びコントロールゲート(20)をマスクにして不純物を注入してドレイン領域層(12)とソース領域層(13)とを形成する工程とを有することを特徴とする不揮発性半導体記憶装置の製造方法。 A step of the second gate insulating film (18) together with the thermal oxide film by oxidizing the (16), a second polysilicon layer (19) is formed on the entire surface, patterning to control gate (20) the after forming, characterized by a step of forming said floating gate (15) and the drain region layer by implanting impurities in the mask control gate (20) (12) and the source region layer (13) method of manufacturing a nonvolatile semiconductor memory device according to.
JP5293332A 1993-11-24 1993-11-24 Method of manufacturing a nonvolatile semiconductor memory device Expired - Lifetime JP2994927B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5293332A JP2994927B2 (en) 1993-11-24 1993-11-24 Method of manufacturing a nonvolatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5293332A JP2994927B2 (en) 1993-11-24 1993-11-24 Method of manufacturing a nonvolatile semiconductor memory device

Publications (2)

Publication Number Publication Date
JPH07147336A JPH07147336A (en) 1995-06-06
JP2994927B2 true JP2994927B2 (en) 1999-12-27

Family

ID=17793453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5293332A Expired - Lifetime JP2994927B2 (en) 1993-11-24 1993-11-24 Method of manufacturing a nonvolatile semiconductor memory device

Country Status (1)

Country Link
JP (1) JP2994927B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216274A (en) 1999-01-26 2000-08-04 Seiko Epson Corp Semiconductor device and manufacture of the same
JP2001007227A (en) 1999-06-23 2001-01-12 Seiko Epson Corp Non-volatile semiconductor storage device
JP3743486B2 (en) 1999-06-23 2006-02-08 セイコーエプソン株式会社 The method of manufacturing a semiconductor device including a nonvolatile memory transistor
JP2001060674A (en) 1999-08-20 2001-03-06 Seiko Epson Corp Semiconductor device with nonvolatile memory transistor
JP3587100B2 (en) 1999-09-17 2004-11-10 セイコーエプソン株式会社 The method of manufacturing a semiconductor device including a nonvolatile memory transistor
JP2001257328A (en) 2000-03-13 2001-09-21 Seiko Epson Corp Semiconductor device containing nonvolatile semiconductor memory
JP2004303918A (en) * 2003-03-31 2004-10-28 Renesas Technology Corp Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JPH07147336A (en) 1995-06-06

Similar Documents

Publication Publication Date Title
US5403764A (en) Method for producing a ROM on a semiconductor device having a nonvolatile memory
CN101685821B (en) Floating gate memory device with interpoly charge trapping structure and manufacturing method thereof
US6317360B1 (en) Flash memory and methods of writing and erasing the same as well as a method of forming the same
KR101124259B1 (en) Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US5776810A (en) Method for forming EEPROM with split gate source side injection
JP3651689B2 (en) Nand type nonvolatile semiconductor memory device and manufacturing method thereof
US5652447A (en) Flash EEPROM memory with reduced column leakage current
CN1172375C (en) Hierarchic flash memory structure and its manufacture meethod
US6245613B1 (en) Field effect transistor having a floating gate
US4462090A (en) Method of operating a semiconductor memory circuit
JP3951443B2 (en) Nonvolatile semiconductor memory device and method for writing
US8008709B2 (en) NROM fabrication method
US5591652A (en) Method of manufacturing flash memory with inclined channel region
US5773343A (en) Semiconductor device having a recessed channel structure and method for fabricating the same
KR100829034B1 (en) Non-volatile semiconductor memory device and method of fabricating thereof
JP2585180B2 (en) The semiconductor memory device and manufacturing method thereof
JP3548984B2 (en) A method of manufacturing a semiconductor device
JP2848223B2 (en) Erasing method and a manufacturing method of the nonvolatile semiconductor memory device
JP2004048004A (en) Eeprom and manufacturing method thereof
JPH07297304A (en) Eeprom cell having isolation transistor, fabrication and operating method thereof
US6373095B1 (en) NVRAM cell having increased coupling ratio between a control gate and floating gate without an increase in cell area
US6720611B2 (en) Fabrication method for flash memory
CN1043097C (en) Method for manufacturing flash eeprom cell
JPH11260944A (en) Non-volatile semiconductor memory device and manufacture thereof and semiconductor integrated circuit device
US6069042A (en) Multi-layer spacer technology for flash EEPROM