JP2994519B2 - Power control device - Google Patents

Power control device

Info

Publication number
JP2994519B2
JP2994519B2 JP4204166A JP20416692A JP2994519B2 JP 2994519 B2 JP2994519 B2 JP 2994519B2 JP 4204166 A JP4204166 A JP 4204166A JP 20416692 A JP20416692 A JP 20416692A JP 2994519 B2 JP2994519 B2 JP 2994519B2
Authority
JP
Japan
Prior art keywords
power
signal
turned
switch
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4204166A
Other languages
Japanese (ja)
Other versions
JPH0651873A (en
Inventor
淳雄 松永
一郎 川畑
澄武 小林
了三 古谷
知巳 大田
明宏 阿部
清一 加門
宏光 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4204166A priority Critical patent/JP2994519B2/en
Priority to US08/090,001 priority patent/US6101576A/en
Publication of JPH0651873A publication Critical patent/JPH0651873A/en
Priority to US08/908,130 priority patent/US5761406A/en
Application granted granted Critical
Publication of JP2994519B2 publication Critical patent/JP2994519B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電源制御装置に係わり、
特にパーソナルコンピュ−タ、ワ−ドプロセッサ、ファ
クシミリ装置、プリンタ装置等において電源スイッチを
オフした時の電源切断制御を行なう電源制御装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power control device,
In particular, the present invention relates to a power supply control device for performing power-off control when a power supply switch is turned off in a personal computer, a word processor, a facsimile machine, a printer, or the like.

【0002】[0002]

【従来の技術】パーソナルコンピュ−タ、ワ−ドプロセ
ッサ、ファクシミリ装置、プリンタ装置等には、電源部
が設けられ交流100Vを所定電圧の直流電圧にして制
御部や記憶ユニット等に供給するようになっている。図
12は従来の電源制御の説明図であり、1はマイコン構
成の制御部、2はハ−ドディスク等の外部記憶装置、3
は電源部、3aはAC100Vを入力され、所定のDC
電圧(例えば、+5V,+12V等)を発生して制御部
1や外部記憶装置2に入力する電源回路、4はACライ
ンの切断・投入を行なうメインラインスイッチ(ブレー
カ)である。制御部1にDC電圧を入力して制御を行な
う場合には、メインラインスイッチ4をオンしてAC1
00Vを電源回路3aに入力する。これにより、電源回
路3aはDC電圧を制御部1に入力し、制御部1は制御
可能になる。又、制御部1へのDC電圧の入力を停止し
て制御を終了する場合にはメインラインスイッチ4をオ
フする。
2. Description of the Related Art A personal computer, a word processor, a facsimile machine, a printer, and the like are provided with a power supply unit so that an AC 100 V is converted into a predetermined DC voltage and supplied to a control unit and a storage unit. Has become. FIG. 12 is an explanatory view of a conventional power supply control. 1 is a control unit having a microcomputer configuration, 2 is an external storage device such as a hard disk,
Is a power supply unit, 3a is input of AC100V, and a predetermined DC
A power supply circuit for generating a voltage (for example, +5 V, +12 V, etc.) and inputting it to the control unit 1 or the external storage device 2 is a main line switch (breaker) for turning on / off the AC line. When a control is performed by inputting a DC voltage to the control unit 1, the main line switch 4 is turned on and the AC1
00V is input to the power supply circuit 3a. Thereby, the power supply circuit 3a inputs the DC voltage to the control unit 1, and the control unit 1 can control. When the input of the DC voltage to the control unit 1 is stopped and the control is terminated, the main line switch 4 is turned off.

【0003】図13は従来の電源制御の別の説明図であ
り、図12と同一部分には同一符号を付している。図1
2と異なる点は、メインラインスイッチ4を用いた電源
投入・切断の他、制御部1より電源断信号POFを電源
部3に送信して電源切断ができる点である。例えば、キ
−ボ−ド(図示せず)より電源切断を指示すると制御部
1は電源断制御処理を行なって電源断信号POFを電源
部3に入力して電源切断を行なう。図14は従来の電源
制御の更に別の説明図であり、図12と同一部分には同
一符号を付している。図12と異なる点は、電源部側に
電源スイッチ5を設け、この電源スイッチ5をオン・オ
フして電源の投入・切断を制御する点である。すなわ
ち、電源回路3aは、電源スイッチ5がオンすると(メ
インラインスイッチはオンしているとする)直ちにDC
電圧を制御部1に出力する。又、電源回路3aは、電源
スイッチ5がオフすると直ちにDC電圧を切断せず、ス
イッチオフ信号SOFを制御部1に送信する。制御部1
はスイッチオフ信号を受信すると、電源断用の制御処理
(例えば実行中の処理)を行なってから電源断信号PO
Fを電源部3に送り、電源回路3aは電源断信号POF
により電源切断を行なう。
FIG. 13 is another explanatory diagram of the conventional power supply control, and the same parts as those in FIG. 12 are denoted by the same reference numerals. FIG.
The difference from the second embodiment is that the power can be turned off by transmitting a power-off signal POF from the control unit 1 to the power unit 3 in addition to turning on / off the power using the main line switch 4. For example, when a power-off instruction is given from a keyboard (not shown), the control unit 1 performs a power-off control process and inputs a power-off signal POF to the power supply unit 3 to turn off the power. FIG. 14 is still another explanatory diagram of the conventional power supply control, and the same parts as those in FIG. 12 are denoted by the same reference numerals. The difference from FIG. 12 is that a power switch 5 is provided on the power supply unit side, and the power switch 5 is turned on and off to control turning on and off of the power. That is, when the power switch 5 is turned on (the main line switch is turned on), the power supply circuit 3 a
The voltage is output to the control unit 1. Further, the power supply circuit 3a does not cut off the DC voltage immediately after the power switch 5 is turned off, and transmits a switch-off signal SOF to the control unit 1. Control unit 1
Receives the switch-off signal, performs a power-off control process (for example, a process being executed), and then performs a power-off signal PO.
F to the power supply unit 3 and the power supply circuit 3a
To turn off the power.

【0004】[0004]

【発明が解決しようとする課題】図12及び図13の方
式では、制御部1がハ−ドディスク装置やフロッピーデ
ィスク装置等の外部記憶装置にデータを書き込んでいる
最中に、メインラインスイッチ4の誤操作で電源が切断
されると、正常な書き込みができず(1セクタの途中で
書き込みが終了し)、次に電源投入すると外部記憶装置
異常となる問題がある。図14の方式では、電源スイッ
チ5が設けられているため、オペレ−タはメインライン
スイッチ4を使用せず、専らこの電源スイッチ5を用い
て電源切断・投入を行なう。このため、電源断用の制御
処理を行ってから電源を切断するため図12及び図13
の方式における問題点は少なくなる。しかし、電源切断
時、制御部1が異常となると、電源断信号POFを電源
回路3aに送信できず、電源切断ができなくなる問題が
ある。
In the system shown in FIGS. 12 and 13, while the controller 1 is writing data to an external storage device such as a hard disk drive or a floppy disk drive, the main line switch 4 is not used. If the power is turned off due to an erroneous operation, normal writing cannot be performed (writing ends in the middle of one sector), and the next time the power is turned on, the external storage device becomes abnormal. In the system shown in FIG. 14, since the power switch 5 is provided, the operator does not use the main line switch 4 but uses only the power switch 5 to turn off and on the power. Therefore, in order to cut off the power after performing the control processing for turning off the power, FIGS.
The problems in the above method are reduced. However, if the control unit 1 becomes abnormal at the time of power-off, there is a problem that the power-off signal POF cannot be transmitted to the power supply circuit 3a and the power cannot be turned off.

【0005】以上から本発明の目的は、処理の途中で、
例えば外部記憶装置へのデータ書き込み処理中におい
て、電源スイッチがオペレ−タ等の不注意でオフされて
も、電源投入時デイスクエラーが生じない電源制御装置
を提供することである。本発明の別の目的は、電源切断
時に制御部が異常になっても、確実に電源を切断できる
電源制御装置を提供することである。本発明の更に別の
目的は、電源スイッチオフ信号発生後の経過時間を計時
し、経過時間が所定時間になった時に電源を切断するこ
とにより制御部が異常になっても確実に電源を切断でき
る電源制御装置を提供することである。本発明の他の目
的は、電源スイッチオフ後に実行する電源断準備処理が
長い場合、経過時間が設定時間になったことによる電源
切断をさせないようにし、長い電源断準備処理であって
も全て実行してから電源切断ができる電源制御装置を提
供することである。本発明の別の目的は、処理を不都合
が生じない複数の処理に細分化すると共に、各細分化さ
れた処理の実行後に、電源スイッチオフ信号の有無をチ
ェックし、電源スイッチがオフしていれば処理の途中で
あっても細分化された単位で直ちに電源切断ができ、し
かも電源投入時に「処理中に電源が切断された」ことを
識別でき、所定の対処ができる電源制御装置を提供する
ことである。本発明の更に別の目的は、電源を切断する
前に、次の電源投入時に使用する情報(継続したい情
報)を保存し、電源投入時に回復することにより、あた
かも電源の投入が継続されているかのようにすることが
できる電源制御装置を提供することである。
From the above, the object of the present invention is to provide
For example, it is an object of the present invention to provide a power supply control device in which a disk error does not occur at power-on even if a power switch is inadvertently turned off during operation of writing data to an external storage device by an operator or the like. Another object of the present invention is to provide a power supply control device capable of reliably turning off the power even if the control unit becomes abnormal when the power is turned off. Still another object of the present invention is to measure the elapsed time after the power switch off signal is generated, and cut off the power when the elapsed time reaches a predetermined time, thereby reliably turning off the power even if the control unit becomes abnormal. It is to provide a power supply control device which can be used. Another object of the present invention is to prevent the power from being cut off when the set time has elapsed when the power-off preparation process to be executed after the power switch is turned off is long, and to execute all of the long power-off preparation process. An object of the present invention is to provide a power supply control device capable of turning off the power supply after the power supply is turned off. Another object of the present invention is to divide a process into a plurality of processes that do not cause any inconvenience, check the presence or absence of a power switch off signal after executing each of the subdivided processes, and determine whether a power switch is turned off. Provided is a power supply control device that can immediately turn off the power in subdivided units even in the middle of processing, and can recognize that “the power has been cut off during processing” when turning on the power, and can take a predetermined measure. That is. Still another object of the present invention is to save information to be used at the next power-on (information to be continued) before power-off, and to recover at power-on, as if power-on is continued. The purpose of the present invention is to provide a power supply control device that can be configured as follows.

【0006】[0006]

【課題を解決するための手段】図1は本発明の原理説明
図である。11はマイコン構成の制御部、13は電源
部、13aはAC100Vを入力され、所定のDC電圧
を発生して制御部11に入力する電源回路、13bは電
源スイッチオフ後、制御部による電源断準備処理終了
後に、あるいは電源スイッチオフ後の所定時間経過後
に、電源オフ要求信号POF(CPB,TPB)を出力
する電源オフ要求信号発生部、15は電源スイッチであ
る。13b-1はタイマ、13b-2はオアゲートである。
FIG. 1 is a diagram illustrating the principle of the present invention. Reference numeral 11 denotes a control unit having a microcomputer configuration, 13 denotes a power supply unit, 13a denotes a power supply circuit that receives AC100V and generates a predetermined DC voltage and inputs the same to the control unit 11, 13b denotes a power supply switch-off, and a control unit prepares for power-off. A power-off request signal generator 15 that outputs a power-off request signal POF (CPB, TPB) after the processing is completed or after a predetermined time has elapsed after the power switch is turned off, is a power switch. 13b-1 is a timer, and 13b-2 is an OR gate.

【0007】[0007]

【作用】電源部13は電源スイッチ15がオフされた
時、スイッチオフ信号SOFを制御部11に入力する。
制御部11はスイッチオフ信号SOFに基づいて所定の
電源断準備処理を行なってから電源断信号CPBを出力
する。これにより電源オフ要求信号発生部13bは電源
オフ要求信号POFを電源回路13aに入力し、電源を
切断する。又、タイマ−13b-1はスイッチオフ信号SO
F発生後の経過時間を計時し、経過時間が所定時間にな
った時、電源断信号TPBを出力する。これにより電源
オフ要求信号発生部13bは電源オフ要求信号POFを
電源回路13aに入力し、電源を切断する。このよう
に、電源スイッチがオフになっても直ちに電源を切断せ
ず、電源断準備処理(例えば現在実行中のデータ書き込
み処理)終了後に電源を切断するため、処理の途中で電
源スイッチがオペレ−タ等の不注意でオフされても、次
の電源投入時にエラ−が生じない。又、制御部11に異
常が生じて電源断信号CPBを出力できなくなっても、
所定時間後に確実に電源切断ができる。
When the power switch is turned off, the power supply unit inputs a switch-off signal to the control unit.
Control unit 11 performs a predetermined power-off preparation process based on switch-off signal SOF, and then outputs power-off signal CPB. As a result, the power-off request signal generator 13b inputs the power-off request signal POF to the power circuit 13a, and turns off the power. Further, the timer 13b-1 outputs the switch-off signal SO.
The elapsed time after the occurrence of F is counted, and when the elapsed time reaches a predetermined time, a power-off signal TPB is output. As a result, the power-off request signal generator 13b inputs the power-off request signal POF to the power circuit 13a, and turns off the power. As described above, even if the power switch is turned off, the power is not turned off immediately, and the power is turned off after the power-off preparation processing (for example, the currently executing data writing processing) is completed. Therefore, the power switch is operated during the processing. Even if the power is turned off inadvertently, no error occurs at the next power-on. Further, even if an abnormality occurs in the control unit 11 and the power cutoff signal CPB cannot be output,
The power supply can be reliably turned off after a predetermined time.

【0008】また、電源スイッチオフ時に電源断マスク
信号を出力して経過時間(タイマ)による電源断信号T
PBを無効にし、所定の電源断準備処理が完了した後に
電源断信号CPBを出力して電源を切断するようにす
る。このようにれば、電源断準備処理が終了する前に経
過時間が設定時間になっても電源切断をさせないように
でき、従って長い電源断準備処理であっても全て実行し
てから電源を切断することができる。更に、電源断準備
処理として次に電源スイッチがオンした時に継続したい
情報(書式設定情報、異常状態情報等)を保存する処理
を行なうことにより、あたかも電源の投入が継続されて
いるかのようにすることができる。又、制御部により、
処理開始に先立って処理開始情報をセットすると共に、
処理終了後に処理終了情報をセットし、かつ、処理を不
都合が生じない複数の処理に細分化すると共に、各細分
化された処理の実行後に、電源スイッチオフ信号の有無
をチェックし、スイッチオフ信号があれば電源オフ要求
信号を出力し、電源再投入した時、処理開始情報がセッ
トされているかチェックし、セットされていれば、処理
中に電源スイッチがオフされたものとみなし、前記処理
を無効にする。このようにすれば、長い処理実行中に電
源スイッチがオフしてもすばやく電源を切断できる。
Further, when a power switch is turned off, a power-off mask signal is output to output a power-off signal T based on an elapsed time (timer).
The PB is invalidated, and after a predetermined power-off preparation process is completed, the power-off signal CPB is output to turn off the power. In this way, it is possible to prevent the power from being turned off even if the elapsed time reaches the set time before the power-off preparation processing is completed. can do. Further, by performing processing for storing information (format setting information, abnormal state information, and the like) to be continued when the power switch is turned on next as power-off preparation processing, it is as if power-on is continued. be able to. Also, by the control unit,
Set processing start information before starting processing,
After the processing is completed, processing end information is set, and the processing is subdivided into a plurality of processings that do not cause inconvenience. After execution of each subdivided processing, the presence or absence of a power switch off signal is checked, and a switch off signal is checked. If there is, a power-off request signal is output, and when the power is turned on again, it is checked whether the processing start information is set, and if it is set, it is considered that the power switch is turned off during the processing, and the processing is performed. To disable. This makes it possible to quickly turn off the power even if the power switch is turned off during execution of a long process.

【0009】[0009]

【実施例】【Example】

(a) 第1の実施例全体の構成 図2は本発明の第1の実施例構成図である。11はマイ
コン構成の制御部、12はハ−ドディスク等の外部記憶
装置、13は制御部11や外部記憶装置12に対してD
C電圧を供給する電源部、14はACラインの切断・投
入を行なうメインラインスイッチ(ブレーカ)、15は
ACラインよりAC100Vが電源部に投入されている
時、DC電圧の供給をオン・オフする電源スイッチ、1
6は制御部11により制御される部分で、例えばプリン
タメカ部(メカコントローラを含む)である。
(a) Overall configuration of the first embodiment FIG. 2 is a configuration diagram of the first embodiment of the present invention. Reference numeral 11 denotes a control unit having a microcomputer configuration, 12 denotes an external storage device such as a hard disk, and 13 denotes a D to the control unit 11 and the external storage device 12.
A power supply unit for supplying the C voltage, 14 is a main line switch (breaker) for turning on / off the AC line, and 15 turns on / off the DC voltage supply when 100 V AC is supplied from the AC line to the power supply unit. Power switch, 1
Reference numeral 6 denotes a portion controlled by the control unit 11, which is, for example, a printer mechanical unit (including a mechanical controller).

【0010】制御部 制御部11はマイコン構成になっており、プログラム
(ファームウェア)に従って各種処理を行なうようにな
っている。又、入出力ポート(図示せず)を介して電源
部13と電源制御に必要な信号(スイッチオフ信号SO
F、電源断信号CPB)を授受したり、インタフェ−ス
を介して外部記憶装置12やホスト装置とデータ授受す
るようになっている。11aは電源部13より送られて
くる電源スイッチ15のオン・オフ状態を示すスイッチ
オフ信号SOFを記憶するレジスタ、11bはファーム
ウェアに従って行なわれる各種制御のうち電源断制御処
理機能を書き出したもの(電源断制御処理部)である。
The control section control section 11 has a microcomputer configuration and performs various processes according to a program (firmware). In addition, a signal (switch-off signal SO) necessary for power supply control with the power supply unit 13 through an input / output port (not shown).
F, a power cut-off signal CPB), and data exchange with the external storage device 12 and the host device via the interface. 11a is a register for storing a switch-off signal SOF indicating the on / off state of the power switch 15 sent from the power supply unit 13, and 11b is a register for writing out a power-off control processing function among various controls performed according to firmware (power supply). Disconnection control processing unit).

【0011】電源部 電源部13において、13aはAC100Vを入力さ
れ、所定のDC電圧を発生して制御部11や、外部記憶
装置12に入力する電源回路、13bは電源オフ要求信
号POFを出力する電源オフ要求信号発生部である。電
源オフ要求信号発生部13bはタイマ13b-1とオアゲ−
ト13b-2を備え、制御部11より電源断準備処理が終
了して電源断信号CPBが出力された時、あるいは電
源スイッチオフ後の所定時間T経過後にタイマから電源
断信号TPBが出力された時、電源オフ要求信号POF
を電源回路13aに出力する。尚、時間Tとしては制御
部11による電源断準備処理時間より長い時間が設定さ
れる。
In the power supply section 13, a power supply circuit 13a is supplied with AC100V, generates a predetermined DC voltage and is supplied to the control section 11 and the external storage device 12, and a power supply circuit 13b outputs a power-off request signal POF. This is a power-off request signal generation unit. The power-off request signal generator 13b is connected to the timer 13b-1
When the power-off preparation process is completed by the control unit 11 and the power-off signal CPB is output, or the power-off signal TPB is output from the timer after a lapse of a predetermined time T after the power is turned off. Power-off request signal POF
To the power supply circuit 13a. The time T is set to be longer than the power-off preparation processing time by the control unit 11.

【0012】全体の動作 メインラインスイッチ14がオンしてAC100Vが電
源回路13aに入力されている状態で、電源スイッチ1
5をオンすれば、電源回路13aは直ちにDC電圧を制
御部11や外部記憶装置12等に供給する。かかるDC
電圧供給状態において、電源スイッチ15がオフされる
と、電源部13はケ−ブルLN1を介してスイッチオフ
信号SOFを制御部11に入力し、レジスタ11aに電
源スイッチオフ情報を書き込む。又、電源スイッチ15
のスイッチオフ信号SOFはタイマ13b-1に入力され、
電源スイッチオフ後の経過時間が計時される。制御部1
1はレジスタ11aに電源スイッチオフ情報が書き込ま
れると、所定の電源断準備処理を行なってから電源断信
号CPBをケ−ブルLN2を介して電源オフ要求信号発
生部13bに出力する。電源断信号CPBが入力される
と、電源オフ要求信号発生部13bは電源オフ要求信号
POFを電源回路13aに入力する。電源回路13aは
電源オフ要求信号POFが入力されると直ちにDC電圧
の供給を切断する。
[0012] In a state where the entire operation mainline switch 14 is AC100V turned on is input to the power supply circuit 13a, a power switch 1
When the power supply 5 is turned on, the power supply circuit 13a immediately supplies the DC voltage to the control unit 11, the external storage device 12, and the like. Such DC
When the power switch 15 is turned off in the voltage supply state, the power supply unit 13 inputs the switch-off signal SOF to the control unit 11 via the cable LN1, and writes the power switch-off information to the register 11a. Power switch 15
Switch-off signal SOF is input to the timer 13b-1.
The elapsed time after the power switch is turned off is measured. Control unit 1
When the power switch-off information is written in the register 11a, the power-off signal CPB is output to the power-off request signal generator 13b via the cable LN2 after performing a predetermined power-off preparation process. When the power-off signal CPB is input, the power-off request signal generator 13b inputs the power-off request signal POF to the power circuit 13a. The power supply circuit 13a cuts off the supply of the DC voltage as soon as the power-off request signal POF is input.

【0013】図3は制御部11による電源断信号発生処
理の流れ図である。プログラムの適所にレジスタ11a
の内容を読み取って電源スイッチ15がオフになったこ
とを判断する判断処理を挿入しておき(ステップ10
1、102)、電源スイッチがオフしてなければ制御部
本来の通常の処理を行なう(ステップ103)。しか
し、ステップ102の判断時に電源スイッチ15がオフ
していれば、電源断準備処理を実行する(ステップ10
4)。例えば、電源スイッチがオフになった際に実行し
ていた処理(ハ−ドディスク12へのデータ書き込み処
理、シリアルプリンタへの印刷処理等)を実行する。デ
ータの書き込み動作あるいは印刷動作が終わって電源断
準備処理が終了すれば(ステップ105)、電源断信号
CPBを電源部13に出力して処理を終了する(ステッ
プ106)。
FIG. 3 is a flowchart of a power-off signal generation process by the control unit 11. Register 11a in place of program
Is inserted to determine whether the power switch 15 has been turned off by reading the contents of
1, 102), if the power switch is not turned off, the normal processing inherent to the control unit is performed (step 103). However, if the power switch 15 is off at the time of the determination in step 102, the power-off preparation processing is executed (step 10).
4). For example, it executes the processing that was being performed when the power switch was turned off (the processing of writing data to the hard disk 12, the processing of printing to a serial printer, etc.). When the data write operation or the print operation is completed and the power-off preparation process is completed (step 105), the power-off signal CPB is output to the power supply unit 13 and the process is terminated (step 106).

【0014】以上は制御部11やケ−ブルが正常の場合
であるが、制御部11のハ−ドウェアやファームウェア
等が不良の場合あるいはケ−ブルLN1,LN2に障害
が生じた場合には、制御部11より電源断信号CPBを
出力できなくなる。かかる場合には、タイマ13b-1から
電源断信号TPBが出力される。すなわち、タイマ13b-
1はスイッチオフ信号SOF発生後の経過時間を計時
し、経過時間が所定時間になった時、電源断信号TPB
を出力する。これにより電源オフ要求信号発生部13b
はオアゲ−ト13b-2を介して電源オフ要求信号POFを
電源回路13aに入力し、電源を切断する。以上より、
電源スイッチ15がオフになっても直ちに電源を切断せ
ず、電源断準備処理(例えば現在実行中のデータ書き込
み処理)終了後に電源を切断するため、処理の途中で電
源スイッチがオペレ−タ等の不注意でオフされても、次
の電源投入時にエラ−が生じない。又、制御部11に異
常が生じて電源断信号CPBを出力できなくなっても、
タイマ13b-1より所定時間後に電源断信号TPBを出力
できるため、確実に電源切断ができる。
The above description is for the case where the control unit 11 and the cables are normal. However, when the hardware and firmware of the control unit 11 are defective, or when the cables LN1 and LN2 are faulty, The control section 11 cannot output the power cutoff signal CPB. In such a case, the power-off signal TPB is output from the timer 13b-1. That is, the timer 13b-
1 measures the elapsed time after the generation of the switch-off signal SOF, and when the elapsed time reaches a predetermined time, the power-off signal TPB
Is output. Thereby, the power-off request signal generator 13b
Inputs the power-off request signal POF to the power supply circuit 13a via the gate 13b-2, and turns off the power. From the above,
Even if the power switch 15 is turned off, the power is not turned off immediately, and the power is turned off after the power-off preparation processing (for example, the currently executing data writing processing) is completed. Even if inadvertently turned off, no error occurs at the next power-on. Further, even if an abnormality occurs in the control unit 11 and the power cutoff signal CPB cannot be output,
Since the power-off signal TPB can be output after a predetermined time from the timer 13b-1, the power can be reliably turned off.

【0015】電源断準備処理の例 図3では電源断準備処理として、電源スイッチ15のオ
フ時における処理(例えばハ−ドディスクへのデータの
書き込み処理等)を実行するものであった。しかし、電
源断準備処理はかかる場合に限らない。図4は電源断準
備処理として、次の電源スイッチのオン時に継続したい
情報を保存する場合の例であり、図3の処理フローと同
一部分には同一符号を付している。電源スイッチ15が
オフになると(ステップ102でYES)、継続したい
情報、例えば、印刷の書式、印刷条件等、あるいは各部
状態をハ−ドディスク等の不揮発性メモリに保存し(ス
テップ104′)、保存後電源断信号TPBを出力して
電源を切断する(ステップ106)。又、電源スイッチ
15がオンすると、不揮発性メモリから保存した情報を
読出してRAMに回復し(ステップ211)、しかる
後、回復した情報を用いて通常の処理を行なう(ステッ
プ112)。
Example of Power-Off Preparation Processing In FIG. 3, the processing when the power switch 15 is turned off (for example, processing for writing data to a hard disk) is executed as the power-off preparation processing. However, the power-off preparation processing is not limited to such a case. FIG. 4 shows an example in which information to be continued when the next power switch is turned on is stored as a power-off preparation process, and the same parts as those in the processing flow of FIG. 3 are denoted by the same reference numerals. When the power switch 15 is turned off (YES in step 102), the information to be continued, for example, the printing format, printing conditions, etc., or the status of each part is stored in a non-volatile memory such as a hard disk (step 104 '). After the storage, the power supply cutoff signal TPB is output to cut off the power supply (step 106). When the power switch 15 is turned on, the stored information is read out from the non-volatile memory and is restored to the RAM (step 211). Thereafter, normal processing is performed using the restored information (step 112).

【0016】このように、電源スイッチ15がオフした
時、継続したい情報(書式設定情報、異常状態情報等)
を保存するようにしたから、あたかも電源の投入が継続
されているかのようにすることができる。このようにす
ることにより、装置自身は電力消費量節約のために頻繁
に電源の切断・投入を繰り返しても(ホスト装置は電源
が投入のまま)、装置とホスト間で不整合が生じること
がない。例えば、パソコンとプリンタの場合を考える
と、パソコンはある設定(改行量を1/8インチとする
など)をし、プリンタはそれを正常に受信し、電源スイ
ッチ15オフ時に該設定データをハ−ドディスク等の不
揮発性メモリに保存して電源を切断する。そして、電源
スイッチ15がオンになった時、保存した設定量を回復
して通常の処理を行なう。尚、図4の継続情報書き込み
処理104′を図3の電源断準備処理104の後に直列
に配置するように構成してもよい。
As described above, information to be continued when the power switch 15 is turned off (format setting information, abnormal state information, etc.).
Is saved, so that it is as if the power was continuously turned on. By doing so, even if the device itself repeatedly turns off and on the power to save power consumption (the host device remains powered on), inconsistency may occur between the device and the host. Absent. For example, considering the case of a personal computer and a printer, the personal computer makes a certain setting (for example, the line feed amount is reduced to 1/8 inch), the printer normally receives the setting, and the setting data is hardened when the power switch 15 is turned off. Power is turned off after saving the data in a non-volatile memory such as a hard disk. Then, when the power switch 15 is turned on, the stored set amount is restored and normal processing is performed. The continuation information writing process 104 'in FIG. 4 may be arranged in series after the power-off preparation process 104 in FIG.

【0017】(b) 本発明の第2の実施例 図5は本発明の第2の実施例構成図であり、図2の第1
の実施例と同一部分には同一符号を付している。図5に
おいて、図2の実施例と異なる点は、電源オフ要求信号
発生部13bを制御部11内に設け、電源オフ要求信号
POFをケ−ブルLN2を介して電源回路13aに入力
する点であり、他は同一である。この図5では、電源部
13を従来の電源部(図14参照)と同一構成にできる
利点がある。
(B) Second Embodiment of the Present Invention FIG. 5 is a block diagram of a second embodiment of the present invention.
The same reference numerals are given to the same parts as in the embodiment. 5 is different from the embodiment of FIG. 2 in that a power-off request signal generator 13b is provided in the controller 11, and a power-off request signal POF is input to a power supply circuit 13a via a cable LN2. Yes, others are the same. 5, there is an advantage that the power supply unit 13 can have the same configuration as the conventional power supply unit (see FIG. 14).

【0018】(3) 本発明の第3の実施例 図6は本発明の第3の実施例構成図である。図2の第1
の実施例と同一部分には同一符号を付している。第1の
実施例と異なる点は、 ・電源断制御処理部11bが電源断信号CPBを出力す
ると共に、タイマ13b-1による電源断信号TPBをマス
ク(無効)にする電源断マスク信号PBMを出力する
点、 ・電源オフ要求信号発生部13bに電源断マスク信号P
BMで電源断信号TPBを無効にするアンドゲ−ト13b-
3を設けた点である。 すなわち、電源スイッチ15のオフ時に電源断マスク信
号PMBを出力して、経過時間(タイマ)による電源断
信号TPBを無効にし、所定の電源断準備処理が完了し
た後に電源断信号CPBを出力して電源を切断するよう
にする。このようにれば、電源スイッチ15のオフ後に
実行する電源断準備処理が長い場合、電源断準備処理が
終了する前に経過時間が設定時間Tになっても電源切断
をさせないようにでき、従って長い電源断準備処理であ
っても全て実行してから電源を切断することができる。
(3) Third Embodiment of the Present Invention FIG. 6 is a block diagram of a third embodiment of the present invention. First of FIG.
The same reference numerals are given to the same parts as in the embodiment. The difference from the first embodiment is that the power-off control processing section 11b outputs the power-off signal CPB and outputs the power-off mask signal PBM for masking (invalidating) the power-off signal TPB by the timer 13b-1. The power-off request signal generator 13b supplies a power-off mask signal P
AND gate 13b- which disables the power-off signal TPB at the BM
3 is provided. That is, when the power switch 15 is turned off, the power-off mask signal PMB is output, the power-off signal TPB based on the elapsed time (timer) is invalidated, and after the predetermined power-off preparation processing is completed, the power-off signal CPB is output. Turn off the power. In this way, if the power-off preparation process executed after the power switch 15 is turned off is long, the power-off can be prevented from being performed even if the elapsed time reaches the set time T before the power-off preparation process ends. Even if it is a long power-off preparation process, the power can be turned off after executing all.

【0019】全体の動作 メインラインスイッチ14がオンしてAC100Vが電
源回路13aに入力されている状態で、電源スイッチ1
5をオンすれば、電源回路13aは直ちにDC電圧を制
御部11や外部記憶装置12等に供給する。かかるDC
電圧供給状態において、電源スイッチ15がオフされる
と、電源部13はケ−ブルLN1を介してスイッチオフ
信号SOFを制御部11に入力し、レジスタ11aに電
源スイッチオフ情報を書き込む。又、電源スイッチ15
のスイッチオフ信号SOFはタイマ13b-1に入力され、
電源スイッチオフ後の経過時間が計時される。制御部1
1は、レジスタ11aに電源スイッチオフ情報が書き込
まれたことにより電源スイッチオフを検出すると、ケ−
ブルLN3にハイレベル(”1”)の電源断マスク信号
PBMを出力する。これにより、電源オフ要求信号発生
部13bのアンドゲ−ト13b-3のインヒビット端子に”
1”が入力され、アンドゲ−ト13bが閉じる。以後、
電源断マスク信号PBMがロ−レベル(”0”)になる
までアンドゲ−トは閉じ、タイマ13b-1から出力される
電源断信号TPBはマスクされる。
Overall Operation When the main line switch 14 is turned on and 100 VAC is input to the power supply circuit 13a, the power switch 1 is turned on.
When the power supply 5 is turned on, the power supply circuit 13a immediately supplies the DC voltage to the control unit 11, the external storage device 12, and the like. Such DC
When the power switch 15 is turned off in the voltage supply state, the power supply unit 13 inputs the switch-off signal SOF to the control unit 11 via the cable LN1, and writes the power switch-off information to the register 11a. Power switch 15
Switch-off signal SOF is input to the timer 13b-1.
The elapsed time after the power switch is turned off is measured. Control unit 1
When the power switch-off is detected by writing the power switch-off information to the register 11a, the key 1 is activated.
A high-level ("1") power-off mask signal PBM is output to the LBL3. As a result, the "inhibit" terminal of the AND gate 13b-3 of the power-off request signal generating section 13b is connected to "inhibit terminal".
"1" is input, and the gate 13b is closed.
The gate is closed until the power-off mask signal PBM becomes low level ("0"), and the power-off signal TPB output from the timer 13b-1 is masked.

【0020】制御部11は電源断マスク信号PBM出力
後、所定の電源断準備処理を実行し、その処理が終了す
ると電源断マスク信号PBMをロ−レベル(”0”)に
してマスク解除を行なう。ついで、制御部11は電源断
信号CPBをケ−ブルLN2を介して電源オフ要求信号
発生部13bに入力する。電源オフ要求信号発生部13
bは電源断信号CPBを、オアゲート13b-2、アンドゲ
−ト13b-3を介して電源オフ要求信号POFにして電源
回路13aに入力する。電源回路13aは電源オフ要求
信号POFが入力されると直ちにDC電圧の供給を切断
する。以上は制御部11やケ−ブルが正常の場合である
が、制御部11のハ−ドウェアやファームウェア等が不
良の場合あるいはケ−ブルLN1,LN2に障害が生じ
た場合には、制御部11より電源断マスク信号PBMや
電源断信号CPBを出力できなくなる。かかる場合に
は、タイマ13b-1から電源断信号TPBが出力される。
すなわち、タイマ13b-1はスイッチオフ信号SOF発生
後の経過時間を計時し、経過時間が所定時間になった
時、電源断信号TPBを出力する。これにより電源オフ
要求信号発生部13bはオアゲ−ト13b-2を介して電源
オフ要求信号POFを電源回路13aに入力し、電源を
切断する。
After outputting the power-off mask signal PBM, the control unit 11 executes a predetermined power-off preparation process. When the process is completed, the power-off mask signal PBM is set to low level ("0") to release the mask. . Next, the controller 11 inputs the power-off signal CPB to the power-off request signal generator 13b via the cable LN2. Power-off request signal generator 13
b turns the power-off signal CPB into a power-off request signal POF via an OR gate 13b-2 and an AND gate 13b-3 and inputs the signal to the power supply circuit 13a. The power supply circuit 13a cuts off the supply of the DC voltage as soon as the power-off request signal POF is input. The above is the case where the control unit 11 and the cables are normal. However, when the hardware or firmware of the control unit 11 is defective or when the cables LN1 and LN2 are faulty, the control unit 11 This makes it impossible to output the power-off mask signal PBM or the power-off signal CPB. In such a case, the power-off signal TPB is output from the timer 13b-1.
That is, the timer 13b-1 measures the elapsed time after the generation of the switch-off signal SOF, and outputs the power-off signal TPB when the elapsed time reaches a predetermined time. Thus, the power-off request signal generator 13b inputs the power-off request signal POF to the power circuit 13a via the gate 13b-2 and turns off the power.

【0021】図7は制御部11による電源切断制御処理
の流れ図である。プログラムの適所にレジスタ11aの
内容を読み取って電源スイッチ15がオフになったこと
を判断する判断処理を挿入しておき(ステップ201、
202)、電源スイッチがオフしてなければ制御部本来
の通常の処理を行なう(ステップ203)。しかし、ス
テップ202の判断時に電源スイッチ15がオフしてい
れば、電源断マスク信号PBMを出力する(ステップ2
04)。これにより、前述のように、以後電源断マスク
信号PBMが”0”になるまでアンドゲ−ト13b-3が閉
じ、タイマ13b-1から出力される電源断信号TPBはマ
スクされる。制御部11は電源断マスク信号PBM出力
後、所定の電源断準備処理を実行し(ステップ205、
206)、その処理が終了すると電源断マスク信号PB
Mをロ−レベル(”0”)にしてマスク解除を行なう
(ステップ207)。ついで、制御部11は電源断信号
CPBを電源オフ要求信号発生部13bに入力し(ステ
ップ208)、電源切断を行なう。
FIG. 7 is a flowchart of a power-off control process by the control unit 11. A judgment process for reading the contents of the register 11a and judging that the power switch 15 has been turned off is inserted at an appropriate place in the program (step 201,
202), if the power switch is not turned off, the normal processing inherent to the control unit is performed (step 203). However, if the power switch 15 is off at the time of the determination in step 202, the power-off mask signal PBM is output (step 2).
04). Thus, as described above, the AND gate 13b-3 is closed until the power-off mask signal PBM becomes "0", and the power-off signal TPB output from the timer 13b-1 is masked. After outputting the power-off mask signal PBM, the control unit 11 executes a predetermined power-off preparation process (step 205,
206), when the processing is completed, the power-off mask signal PB
The mask is released by setting M to low level ("0") (step 207). Next, the control unit 11 inputs the power-off signal CPB to the power-off request signal generating unit 13b (Step 208), and turns off the power.

【0022】尚、図7の処理は電源スイッチ15のオフ
後に実行する電源断準備処理が長い場合であるが、電源
スイッチ15のオフ後に実行する電源断準備処理が短い
場合には、電源断マスク信号PBMを出力せず図3又は
図4に従った処理を行なうようにする。以上より、電源
スイッチ15のオフ後に実行する電源断準備処理が長い
場合、電源断準備処理が終了する前に経過時間が設定時
間Tになっても電源切断をさせないようにでき、従って
長い電源断準備処理であっても全て実行してから電源を
切断することができる。又、制御部11に異常が生じて
電源断マスク信号PBMや電源断信号CPBを出力でき
なくなっても、タイマ13b-1より所定時間後に電源断信
号TPBを出力できるため、確実に電源切断ができる。
The processing in FIG. 7 is performed when the power-off preparation processing executed after the power switch 15 is turned off is long. When the power-off preparation processing executed after the power switch 15 is turned off is short, the power-off mask is used. The processing according to FIG. 3 or FIG. 4 is performed without outputting the signal PBM. As described above, when the power-off preparation processing executed after the power switch 15 is turned off is long, it is possible to prevent the power-off even if the elapsed time reaches the set time T before the power-off preparation processing ends. Even in the preparation process, the power can be turned off after all the processes are executed. Further, even if an abnormality occurs in the control unit 11 and the power-off mask signal PBM or the power-off signal CPB cannot be output, the power-off signal TPB can be output after a predetermined time from the timer 13b-1. .

【0023】電源オフ要求信号発生部13bの別の構成 図8は電源オフ要求信号発生部13bの別の実施例構成
図である。アンドゲ−ト13b-4によりタイマ13b-1から出
力される電源断信号TPBをマスクし(無効にし)、ア
ンドゲ−ト13b-4の出力信号と制御部11から出力され
る電源断信号CPBの論理和をオアゲ−ト13b-5で演算
して電源オフ要求信号POFとし、該電源オフ要求信号
POFを電源回路13aに入力する構成になっている。
[0023] Another configuration diagram 8 of a power-off request signal generating unit 13b is an alternative embodiment block diagram of a power-off request signal generation unit 13b. The power-off signal TPB output from the timer 13b-1 is masked (disabled) by the AND gate 13b-4, and the logic of the output signal of the AND gate 13b-4 and the power-off signal CPB output from the control unit 11 is masked. The sum is calculated by an OR gate 13b-5 to obtain a power-off request signal POF, and the power-off request signal POF is input to the power supply circuit 13a.

【0024】(d) 本発明の第4の実施例 図9は本発明の第4の実施例構成図であり、図6の第3
の実施例と同一部分には同一符号を付している。図9に
おいて図6の実施例と異なる点は、 ・電源オフ要求信号発生部13bを制御部11内に設
け、制御部11より電源オフ要求信号POFを発生して
電源回路13aに入力する点、 ・電源断マスク信号PBMや電源断信号CPBを制御部
11の上位装置10より制御部11に出力する点、であ
る。 パソコン(上位装置)10に接続された装置(例えばプ
リンタ)の電源スイッチ15をオフすると、電源スイッ
チ15のスイッチオフ信号SOFはパソコン10に通知
される。この通知により、パソコン10は直ちに電源断
マスク信号PBMを制御部11に出力してタイマ13b-1
による電源断信号TPBをマスク(無効)する。しかる
後、パソコン10は所定の電源断準備処理を実行し、そ
の処理が終了すると電源断マスク信号PBMをロ−レベ
ル(”0”)にしてマスク解除を行なう。ついで、パソ
コン10は電源断信号CPBを制御部11に送出し、電
源オフ要求信号発生部13bは電源オフ要求信号POF
を電源回路13aに入力して電源を切断する。
(D) Fourth Embodiment of the Present Invention FIG. 9 is a block diagram of a fourth embodiment of the present invention.
The same reference numerals are given to the same parts as in the embodiment. 9 is different from the embodiment of FIG. 6 in that a power-off request signal generator 13b is provided in the controller 11, a power-off request signal POF is generated from the controller 11, and is input to the power supply circuit 13a. The power-off mask signal PBM and the power-off signal CPB are output from the host device 10 of the control unit 11 to the control unit 11; When the power switch 15 of a device (for example, a printer) connected to the personal computer (host device) 10 is turned off, the switch-off signal SOF of the power switch 15 is notified to the personal computer 10. In response to this notification, the personal computer 10 immediately outputs the power-off mask signal PBM to the control unit 11 and outputs the timer 13b-1
(Disable) the power cutoff signal TPB due to the above. Thereafter, the personal computer 10 executes a predetermined power-off preparation process. When the process is completed, the power-off mask signal PBM is set to low level ("0") to release the mask. Then, the personal computer 10 sends the power-off signal CPB to the control unit 11, and the power-off request signal generating unit 13b outputs the power-off request signal POF.
Is input to the power supply circuit 13a to turn off the power.

【0025】以上はパソコン10や制御部11、ケ−ブ
ルLN1′〜LN3′が正常の場合であるが、パソコン
10等に異常が発生して電源断マスク信号PBMや電源
断信号CPBを制御部11に出力できなくなる場合があ
る。かかる場合には、タイマ13b-1から電源断信号TP
Bが出力され電源が切断される。すなわち、タイマ13b-
1はスイッチオフ信号SOF発生後の経過時間を計時
し、経過時間が所定時間になった時、電源断信号TPB
を出力する。これにより電源オフ要求信号発生部13b
はオアゲ−ト13b-2、アンドゲート13b-3を介して電源オ
フ要求信号POFを電源回路13aに入力し、電源を切
断する。このように、上位装置(パソコン)等で電源制御
を行なう場合、パソコン等上位装置に障害が生じても電
源スイッチをオフすれば確実に電源切断ができる。
The above is a case where the personal computer 10, the control unit 11, and the cables LN1 'to LN3' are normal. However, when an abnormality occurs in the personal computer 10 or the like, the power cut mask signal PBM or the power cut signal CPB is transmitted to the control unit. 11 cannot be output. In such a case, the power-off signal TP is output from the timer 13b-1.
B is output and the power is turned off. That is, the timer 13b-
1 measures the elapsed time after the generation of the switch-off signal SOF, and when the elapsed time reaches a predetermined time, the power-off signal TPB
Is output. Thereby, the power-off request signal generator 13b
Inputs the power-off request signal POF to the power supply circuit 13a through the gate 13b-2 and the AND gate 13b-3, and turns off the power. As described above, when the power supply is controlled by the host device (personal computer) or the like, even if a failure occurs in the host device such as the personal computer, the power can be reliably turned off by turning off the power switch.

【0026】(e) 本発明の第5の実施例 電源スイッチオフ後の制御部11(図6参照)による電
源断準備処理が通常のものに比べて時間がかかる場合が
ある。例えば、性能を稼ぐために、キャッシュデータ
(ビットイメ−ジの文字データ)を制御部内蔵のRAM
キャッシュ(図示せず)からハ−ドディスク12のディ
スクキャッシュ領域に書き込む処理である。かかるディ
スクキャッシュへの書き込み処理を行なっている最中に
電源スイッチ15がオフすると、図6の第3の実施例で
は電源断信号CPBにより電源を切断するまでに長時間
を要し、電源スイッチをオフしたにも拘らず電源が切断
されず、オペレ−タに不安感や奇異な感じを与える。
(E) Fifth Embodiment of the Present Invention The power-off preparation processing by the control unit 11 (see FIG. 6) after the power switch is turned off may take longer than usual processing. For example, in order to improve performance, cache data (bit image character data) is stored in a RAM built in the control unit.
This is a process of writing data from a cache (not shown) to the disk cache area of the hard disk 12. If the power switch 15 is turned off during the writing process to the disk cache, it takes a long time until the power is turned off by the power-off signal CPB in the third embodiment of FIG. Although the power is turned off, the power is not cut off, giving the operator an uneasy or strange feeling.

【0027】図10、図11は全ての処理を終了しなく
ても不都合を与えない処理の区切りで電源を切断する制
御部11の処理の流れ図である。尚、ハ−ドウェア構成
は図2の第1の実施例と同一であるとする。長時間を必
要とする処理の開始に先立って、制御部11はレジスタ
11aに電源スイッチオフ情報が書き込まれているかチ
ェックし(ステップ301)、書き込まれていれば、電
源断信号CPBをケ−ブルLN2を介して電源オフ要求
信号発生部13bに出力し、電源を切断する(ステップ
302)。レジスタ11aに電源スイッチオフ情報が書
き込まれていなければ、長時間処理開始フラグをハード
ディスクの所定ブロックにセットし(ステップ30
3)、ついで、レジスタ11aに電源スイッチオフ情報
が書き込まれているかチェックし(ステップ304)、
書き込まれていれば、電源断信号CPBを出力して電源
を切断する(ステップ302)。
FIGS. 10 and 11 are flowcharts of the processing of the control unit 11 for turning off the power at processing breaks that do not cause inconvenience even if all processing is not completed. It is assumed that the hardware configuration is the same as that of the first embodiment shown in FIG. Prior to the start of the processing requiring a long time, the control unit 11 checks whether the power switch-off information is written in the register 11a (step 301), and if it is, the power-off signal CPB is cabled. The signal is output to the power-off request signal generator 13b via the LN2, and the power is turned off (step 302). If the power switch-off information is not written in the register 11a, the long-time processing start flag is set in a predetermined block of the hard disk (step 30).
3) Then, it is checked whether the power switch off information is written in the register 11a (step 304).
If it has been written, the power supply cutoff signal CPB is output to turn off the power (step 302).

【0028】レジスタ11aに電源スイッチオフ情報が
書き込まれていなければ、予め不都合が生じない単位で
複数に細分化してある第1の処理を実行し(ステッ30
5)、実行後、レジスタ11aに電源スイッチオフ情報
が書き込まれているかチェックし(ステップ306)、
書き込まれていれば、電源断信号CPBを出力して電源
を切断する(ステップ302)。レジスタ11aに電源
スイッチオフ情報が書き込まれていなければ、予め不都
合が生じない単位で複数に細分化してある第2の処理を
実行し(ステッ307)、以後同様に、電源スイッチが
オフになったか否かのチェックし、電源スイッチがオフ
してなければ次々と細分化された第3、第4、・・・第
n処理を実行して行き、最後の細分化された処理終了後
に、ハードディスクの所定ブロックにセットしてある長
時間処理開始フラグをリセットし(ステップ308)、
以後、その他の処理を行なう。
If the power switch-off information is not written in the register 11a, the first processing which has been divided into a plurality of units in a unit which does not cause any inconvenience is executed in advance (step 30).
5) After execution, it is checked whether the power switch off information is written in the register 11a (step 306),
If it has been written, the power supply cutoff signal CPB is output to turn off the power (step 302). If the power switch-off information has not been written in the register 11a, the second process, which has been divided into a plurality of units in advance in which no inconvenience occurs, is executed (step 307). If the power switch is not turned off, the subdivided third, fourth,..., Nth processes are executed one after another. The long-time processing start flag set in the predetermined block is reset (step 308),
Thereafter, other processing is performed.

【0029】図11は電源スイッチ15をオンした時の
制御部11の処理の流れ図である。制御部11は電源ス
イッチ15がオンして電源が投入されすると、長時間処
理フラグがセットされているかチェックし(ステップ4
01)、長時間処理フラグがセットされていなければ、
通常の処理を行なう(ステップ402)。長時間処理開
始フラグがセットされていれば、長時間処理実行中に電
源スイッチがオフになって電源を切断したものとみな
し、該長時間処理結果を無効にする。すなわち、長時間
処理の全細分化処理がなかったものとして処理結果をイ
ニシャライズし(ステップ403)、しかる後、長時間
処理開始フラグをリセットし(ステップ404)、通常
の処理を行なう。このように、処理開始に先立って長時
間処理開始フラグをセットすると共に、処理終了後に長
時間処理開始フラグをリセットし、かつ、処理を不都合
が生じない複数の処理に細分化すると共に、各細分化さ
れた処理の実行後に、電源スイッチオフ信号の有無をチ
ェックし、スイッチオフ信号があれば電源オフ要求信号
を出力して電源を切断するようにしたから、長時間処理
実行中に電源スイッチがオフしてもすばやく電源を切断
でき、オペレ−タに不安感を与えることがない。
FIG. 11 is a flowchart of the processing of the control unit 11 when the power switch 15 is turned on. When the power switch 15 is turned on and the power is turned on, the control unit 11 checks whether the long-time processing flag is set (step 4).
01), if the long-time processing flag is not set,
Normal processing is performed (step 402). If the long processing start flag is set, it is assumed that the power switch is turned off and the power is turned off during the execution of the long processing, and the result of the long processing is invalidated. In other words, the processing result is initialized assuming that there has been no long-distance processing subdivision processing (step 403). Thereafter, the long-time processing start flag is reset (step 404), and normal processing is performed. As described above, the long-time process start flag is set before the process is started, the long-time process start flag is reset after the process is completed, and the process is subdivided into a plurality of processes that do not cause inconvenience. After the execution of the simplified processing, the presence or absence of the power switch-off signal is checked, and if there is a switch-off signal, the power-off request signal is output and the power is turned off. Even if the power is turned off, the power can be quickly turned off, and the operator does not feel uneasy.

【0030】又、長時間処理の途中で電源を切断して
も、次に電源が投入された時、長時間処理開始フラグが
セットされているかチェックし、セットされていれば、
処理中に電源スイッチがオフされたものとみなし、長時
間処理結果を無効にするから、何も不都合が生じない。
尚、電源スイッチオフ後所定時間経過しても制御部11
から電源断信号CPBが発生しない場合には、タイマ13
b-1から出力される電源断信号TPBにより電源が切断
される。以上、本発明を実施例により説明したが、本発
明は請求の範囲に記載した本発明の主旨に従い種々の変
形が可能であり、本発明はこれらを排除するものではな
い。
Even if the power is turned off during the long-time processing, the next time the power is turned on, it is checked whether the long-time processing start flag is set.
Since it is assumed that the power switch is turned off during the processing and the processing result is invalidated for a long time, no inconvenience occurs.
It should be noted that even if a predetermined time elapses after the power switch is turned off, the control unit 11
If the power-off signal CPB is not generated from the
The power is turned off by the power-off signal TPB output from b-1. As described above, the present invention has been described with reference to the embodiments. However, the present invention can be variously modified in accordance with the gist of the present invention described in the claims, and the present invention does not exclude these.

【0031】[0031]

【発明の効果】以上本発明によれば、電源スイッチがオ
フになっても直ちに電源を切断せず、電源断準備処理
(例えば現在実行中のデータ書き込み処理)終了後に電
源を切断するため、処理の途中で電源スイッチがオペレ
−タ等の不注意でオフされても、次の電源投入時にディ
スクエラ−等が生じない。又、本発明によれば、制御部
等に異常が生じて電源断信号CPBを出力できなくなっ
ても、所定時間後に確実に電源を切断することができ
る。また、本発明によれば、電源スイッチオフ時に電源
断マスク信号PMBを出力して経過時間(タイマ)によ
る電源断信号TPBを無効にし、所定の電源断準備処理
が完了した後に電源断信号CPBを出力して電源を切断
するように構成したから、制御部が正常であれば電源断
準備処理終了前に経過時間が設定時間になっても電源切
断をさせないようにでき、従って長い電源断準備処理で
あっても全て実行してから電源を切断することができ
しかも、制御部が異常の場合には、所定時間後に確実に
電源を切断することができる。
As described above, according to the present invention, the power is not turned off immediately after the power switch is turned off, and the power is turned off after the power-off preparation processing (for example, the currently executing data writing processing) is completed. Even if the power switch is inadvertently turned off during operation, a disk error or the like does not occur at the next power-on. Further, according to the present invention, even if an abnormality occurs in the control unit or the like and the power-off signal CPB cannot be output, the power can be reliably turned off after a predetermined time. Further, according to the present invention, when the power switch is turned off, the power-off mask signal PMB is output, the power-off signal TPB based on the elapsed time (timer) is invalidated, and after the predetermined power-off preparation processing is completed, the power-off signal CPB is output. Since it is configured to output and turn off the power , if the control unit is normal, it is possible to prevent the power from being turned off even if the elapsed time reaches the set time before the end of the power-off preparation process. Even after all, you can turn off the power ,
In addition, when the control unit is abnormal, it is ensured after a predetermined time.
Power can be turned off.

【0032】更に、本発明によれば、電源断準備処理と
して次に電源スイッチがオンした時に継続したい情報
(書式設定情報、異常状態情報等)を保存する処理を行
なうことにより、あたかも電源の投入が継続されている
かのようにすることができる。又、本発明によれば、長
時間処理開始に先立って処理開始情報をセットすると共
に、処理終了後に処理終了情報をセット(処理開始情報
をリセット)し、かつ、処理を不都合が生じない複数の
処理に細分化すると共に、各細分化された処理の実行後
に、電源スイッチオフ信号の有無をチェックし、電源ス
イッチオフ信号があれば電源オフ要求信号を出力して電
源を切断するようにしたから、長時間処理実行中に電源
スイッチがオフしてもすばやく電源を切断でき、オペレ
−タに不安感を抱かせることはない。しかも、本発明に
よれば、次に電源スイッチがオンした時、処理開始情報
がセットされているかチェックし、セットされていれ
ば、処理中に電源切断が行なわれたものとみなし、前記
長時間処理結果を無効にするようにしたから、長時間処
理実行中に電源スイッチがオフして電源を切断しても、
不都合は生じない。
Further, according to the present invention, as a power-off preparation process, a process of storing information (format setting information, abnormal state information, etc.) which is to be continued when the power switch is next turned on is performed, so that the power is turned on. Can be continued. Further, according to the present invention, the processing start information is set prior to the start of the long-time processing, the processing end information is set after the processing is completed (the processing start information is reset), and a plurality of processings that do not cause inconvenience are not performed. Because the processing is subdivided, and after the execution of each subdivided processing, the presence or absence of a power switch off signal is checked, and if there is a power switch off signal, a power off request signal is output and the power is turned off. Even if the power switch is turned off during long-time processing, the power can be quickly turned off, and the operator does not feel uneasy. Moreover, according to the present invention, the next time the power switch is turned on, it is checked whether or not the processing start information has been set. Since the processing result is invalidated, even if the power switch is turned off and the power is turned off during long-time processing,
No inconvenience occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の第1の実施例構成図である。FIG. 2 is a configuration diagram of a first embodiment of the present invention.

【図3】電源断信号発生処理の流れ図である。FIG. 3 is a flowchart of a power-off signal generation process.

【図4】電源断信号発生処理の別の流れ図である。FIG. 4 is another flowchart of a power-off signal generation process.

【図5】本発明の第2の実施例構成図である。FIG. 5 is a configuration diagram of a second embodiment of the present invention.

【図6】本発明の第3の実施例構成図である。FIG. 6 is a configuration diagram of a third embodiment of the present invention.

【図7】制御部による電源切断制御処理の流れ図であ
る。
FIG. 7 is a flowchart of a power-off control process performed by a control unit.

【図8】電源オフ要求信号発生部の別の構成図である。FIG. 8 is another configuration diagram of a power-off request signal generation unit.

【図9】本発明の第4の実施例構成図である。FIG. 9 is a configuration diagram of a fourth embodiment of the present invention.

【図10】長時間処理の場合の制御の流れ図である。FIG. 10 is a flowchart of control in the case of long-time processing.

【図11】電源投入時の処理の流れ図である。FIG. 11 is a flowchart of a process when power is turned on.

【図12】従来の電源制御の第1の説明図である。FIG. 12 is a first explanatory diagram of a conventional power supply control.

【図13】従来の電源制御の第2の説明図である。FIG. 13 is a second explanatory diagram of the conventional power supply control.

【図14】従来の電源制御の第3の説明図である。FIG. 14 is a third explanatory diagram of the conventional power supply control.

【符号の説明】[Explanation of symbols]

11・・制御部 13・・電源部 13a・・電源回路 13b・・電源オフ要求信号発生部 13a-1・・タイマ 15・・電源スイッチ SOF・・スイッチオフ信号 CPB・・電源断信号 TPB・・電源断信号 POF・・電源オフ要求信号 11 Control unit 13 Power supply unit 13a Power supply circuit 13b Power off request signal generation unit 13a-1 Timer 15 Power switch SOF Switch off signal CPB Power off signal TPB Power off signal POF ... Power off request signal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古谷 了三 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大田 知巳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 阿部 明宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 加門 清一 兵庫県加東郡社町佐保35番 富士通周辺 機株式会社内 (72)発明者 西村 宏光 兵庫県加東郡社町佐保35番 富士通周辺 機株式会社内 (56)参考文献 特開 平1−298422(JP,A) 実開 平3−37522(JP,U) 実開 昭64−54129(JP,U) (58)調査した分野(Int.Cl.6,DB名) G06F 1/26 - 1/32 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Ryozo Furuya 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Tomomi Ota 1015 Kamedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited (72) Inventor Akihiro Abe 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Seiichi Kamon 35th Saho, Kato-gun, Hyogo Prefecture Fujitsu Around Machine Co., Ltd. (72) Inventor Hiromitsu Nishimura 35, Saho, Shato-cho, Kato-gun, Hyogo Pref. Around Fujitsu Machine Co., Ltd. (56) References JP-A-1-298422 (JP, A) JP-A-3-37522 (JP, U) JP-A 64-54129 (JP, U) (58) Field surveyed (Int. Cl. 6 , DB name) G06F 1/26-1/32

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電源スイッチがオフしたときスイッチオ
フ信号を出力し、電源オフ要求信号が入力したとき電源
供給を切断する電源部と、スイッチオフ信号に基づいて
所定の電源断準備処理を行なってから電源オフ要求信号
を出力する制御部と、電源側又は制御部側に設けられ、
スイッチオフ信号発生後の経過時間を計時し、経過時間
が所定時間になったとき電源オフ要求信号を出力する手
段を備えた電源制御装置において、 前記制御部は、正常動作時にスイッチオフ信号が発生し
たとき前記経過時間による電源オフ要求信号を無効にす
る電源断マスク信号を発生する手段を有し、 前記経過時間による電源オフ要求信号出力手段は、電源
断マスク信号が発生したとき、経過時間による電源オフ
要求信号の出力を禁止し、電源断マスク信号が発生しな
いとき、経過時間による電源オフ要求信号を出力する手
段を有することを特徴とする電源制御装置。
When a power switch is turned off, a switch is turned on.
Signal when the power-off request signal is input.
Based on the power supply that cuts off the supply and the switch-off signal
After performing predetermined power-off preparation processing, power-off request signal
And a control unit for outputting the power supply or the control unit side,
The elapsed time after the switch-off signal is generated is counted and the elapsed time
To output a power-off request signal when
In a power supply control device having a stage, the control unit generates a switch-off signal during normal operation.
Invalidates the power-off request signal based on the elapsed time.
Means for generating a power-off mask signal, the power-off request signal output means based on the elapsed time,
Power off due to elapsed time when disconnect mask signal is generated
Prohibits the output of request signals and does not generate the power-off mask signal.
Output the power-off request signal based on the elapsed time.
A power supply control device having a step.
【請求項2】 前記制御部による電源断マスク信号と電
源オフ要求信号の出力機能を制御部の上位装置に持たせ
ることを特徴とする請求項1記載の電源制御装置。
2. A power-off mask signal and a power-off signal from the control unit.
Provide the power supply off request signal output function to the host device of the control unit.
The power supply control device according to claim 1, wherein:
【請求項3】 制御部は、電源スイッチオフ信号が発生
した時に実行している処理を完了後に電源オフ要求信号
を出力し、あるいは、電源再投入時に継続したい情報を
保存した後に電源オフ要求信号を出力することを特徴と
する請求項1記載の電源制御装置。
3. The control section generates a power switch off signal.
Power-off request signal after completing the process being executed
Or information that you want to continue when the power is turned on again.
Output power off request signal after saving
The power supply control device according to claim 1.
【請求項4】 制御部は、処理開始に先立って処理開始
情報をセットすると共に、処理終了後に処理開始情報を
リセットし、 かつ、処理を不都合が生じない複数の処理に細分化する
と共に、各細分化された処理の実行後に、電源スイッチ
オフ信号の有無をチェックし、スイッチオフ信号があれ
ば電源オフ要求信号を出力し、 電源再投入時、処理開始情報がセットされているかチェ
ックし、セットされていれば、処理中に電源スイッチが
オフされたものとみなし、前記処理結果を無効にする、
ことを特徴とする請求項1記載の電源制御装置。
4. The control unit starts processing before starting processing.
Information and set the processing start information after the processing ends.
Reset and subdivide the process into multiple processes that do not cause inconvenience
Also, after execution of each subdivided process, the power switch
Check for the presence of an off signal and check for a switch off signal.
Output a power-off request signal and check whether the processing start information is set when the power is turned on again.
Power switch during processing, if set.
Deemed to have been turned off, invalidating the processing result,
The power supply control device according to claim 1, wherein:
【請求項5】 制御部は、前記電源オフ要求信号を出力
する前に、電源切断 後の電源再投入時に継続したい情報
を保存することを特徴とする請求項4記載の電源制御装
置。
5. A controller outputs the power-off request signal.
Information that you want to continue when the power is turned on after the power is turned off
5. The power supply control device according to claim 4, wherein
Place.
JP4204166A 1992-07-31 1992-07-31 Power control device Expired - Fee Related JP2994519B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4204166A JP2994519B2 (en) 1992-07-31 1992-07-31 Power control device
US08/090,001 US6101576A (en) 1992-07-31 1993-07-09 Method for saving generated character image in a cache system including a backup cache
US08/908,130 US5761406A (en) 1992-07-31 1997-08-11 Method of controlling data transfer and a safe shutdown in a hierarchical cache system during power cut-off

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4204166A JP2994519B2 (en) 1992-07-31 1992-07-31 Power control device

Publications (2)

Publication Number Publication Date
JPH0651873A JPH0651873A (en) 1994-02-25
JP2994519B2 true JP2994519B2 (en) 1999-12-27

Family

ID=16485935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4204166A Expired - Fee Related JP2994519B2 (en) 1992-07-31 1992-07-31 Power control device

Country Status (1)

Country Link
JP (1) JP2994519B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152703A (en) * 2007-12-19 2009-07-09 Konica Minolta Business Technologies Inc Image processing apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010194729A (en) 2009-02-23 2010-09-09 Seiko Epson Corp Electronic device and printing device
JP2011056852A (en) * 2009-09-11 2011-03-24 Ricoh Co Ltd Information processor and image forming apparatus
JP5651965B2 (en) * 2010-02-23 2015-01-14 株式会社リコー Image forming apparatus, image forming method, and program
JP6075820B2 (en) 2012-02-06 2017-02-08 キヤノン株式会社 Image forming apparatus and image forming apparatus control method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6454129U (en) * 1987-09-30 1989-04-04
JPH06100943B2 (en) * 1988-05-27 1994-12-12 株式会社日立製作所 Power supply stop control method for processing apparatus and apparatus therefor
JP3037522U (en) * 1996-11-07 1997-05-20 アンネル株式会社 Duvet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152703A (en) * 2007-12-19 2009-07-09 Konica Minolta Business Technologies Inc Image processing apparatus

Also Published As

Publication number Publication date
JPH0651873A (en) 1994-02-25

Similar Documents

Publication Publication Date Title
US6675305B1 (en) Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed
JPH08137763A (en) Flash memory controller
JP2994519B2 (en) Power control device
JP3192664B2 (en) Cache memory system and cache memory controller
JPH08234872A (en) Information processor
JP3132744B2 (en) Operation matching verification method for redundant CPU maintenance replacement
JP4631385B2 (en) Controller, image forming apparatus, and power supply control method
JP2008117000A (en) Cache data protection apparatus and cache data protection method
JP2011175366A (en) Electronic device
JPS6339013A (en) Electronic computer
US11404128B2 (en) Power control method for a memory storage device and a memory storage system
JP7091853B2 (en) Electronic control device
JPH08292897A (en) Information processor
JP7159002B2 (en) An information processing apparatus including a device that is in an operation stop state according to an operation stop signal and that can shift to a power saving mode on condition that at least an operation stop signal is not input.
JP3491369B2 (en) Data processing device
JP2003006056A (en) Memory backup circuit
JPH09101910A (en) Information processing system
JPH07129424A (en) One-bit error detection informing device for ecc function circuit
JPH08123261A (en) Printer and self-diagnostic processing method
JPH0720967A (en) Information processor
JP2022126549A (en) Information processing apparatus
JPH04175838A (en) Dumping system at the time of autorebooting
JP2023037688A (en) Information processing apparatus, method for controlling information processing apparatus, and program
JP2024014427A (en) Electronic controller
KR20000021823A (en) Reset method of printer and apparatus thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees