JP2970916B2 - Digital CVD method - Google Patents

Digital CVD method

Info

Publication number
JP2970916B2
JP2970916B2 JP27241489A JP27241489A JP2970916B2 JP 2970916 B2 JP2970916 B2 JP 2970916B2 JP 27241489 A JP27241489 A JP 27241489A JP 27241489 A JP27241489 A JP 27241489A JP 2970916 B2 JP2970916 B2 JP 2970916B2
Authority
JP
Japan
Prior art keywords
cvd method
deposition
substrate
gas
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27241489A
Other languages
Japanese (ja)
Other versions
JPH03134175A (en
Inventor
靖浩 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kagaku Gijutsu Shinko Jigyodan
Original Assignee
Kagaku Gijutsu Shinko Jigyodan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kagaku Gijutsu Shinko Jigyodan filed Critical Kagaku Gijutsu Shinko Jigyodan
Priority to JP27241489A priority Critical patent/JP2970916B2/en
Publication of JPH03134175A publication Critical patent/JPH03134175A/en
Application granted granted Critical
Publication of JP2970916B2 publication Critical patent/JP2970916B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、ディジタルCVD方法に関するものであ
る。さらに詳しくは、この発明は、深いトレンチへの埋
め込みもボイドの発生なく可能とする単分子層レベル堆
積の新しいCVD方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a digital CVD method. More specifically, the present invention relates to a novel CVD method for monolayer deposition that enables deep trenches to be buried without generating voids.

(従来の技術とその課題) 近年の超LSIの進展はめざましく、それとともに半導
体・電子デバイス加工プロセスは超高精度の次元へと飛
躍的に発展してきている。
(Conventional technology and its problems) In recent years, the progress of VLSI has been remarkable, and at the same time, the semiconductor / electronic device processing process has been dramatically advanced to an ultra-high precision dimension.

しかしながら、このようなデバイスプロセスの微細化
は、一方では、トレンチや多層配線などの高アスペクト
比(深さ/幅)構造の形成と、そこへの絶縁物や金属の
埋め込み、その際の低損傷プロセス、記憶容量用超薄膜
や高品質層間絶縁薄膜の形成などにますます困難な課題
を強いている。
However, miniaturization of such a device process, on the other hand, involves forming a high aspect ratio (depth / width) structure such as a trench or multilayer wiring, embedding an insulator or metal therein, and causing low damage at that time. The process, the formation of ultra-thin films for storage capacity and the formation of high-quality interlayer insulating thin films, are becoming increasingly difficult.

たとえば堆積プロセスでは熱やプラズマ反応による混
合ガスの分解によって生じた気相種はステップカバレー
ジを劣化させ、深いトレンチ内にボイドを発生させ、完
全な埋め込みを困難とし、また、化学結合が完成する間
もなく絶えず表面に降り積り、膜質を劣化させるという
問題がある。
For example, in the deposition process, gaseous species generated by the decomposition of a gas mixture due to heat or plasma reactions degrade step coverage, create voids in deep trenches, make complete filling difficult, and shortly after chemical bonding is completed. There is a problem that the film is constantly deposited on the surface and deteriorates the film quality.

エッチングプロセスについても困難な問題が生じてい
る。アスペクト比の増大とともに、現在、方向の揃った
イオンを得るため、プラズマ発生の低圧化、そして大口
径ウエハの一枚処理のためのイオン化率の向上の両方を
達成することが可能なものとしてマグネトロンやバイア
スECRなどの反応性イオンエッチング(RIE)が広く採用
されはじめているが、従来のRIEも含めて、微細加工は
イオンの運動量移送で達成されているため、損傷低減の
ためにイオンエネルギーを低下させると化学反応性が優
勢になり、微細性が劣化するという問題が避けられな
い。
Difficulties also arise with the etching process. As the aspect ratio is increased, magnetrons are now considered to be capable of achieving both low-pressure plasma generation and improved ionization rate for single wafer processing of large-diameter wafers in order to obtain uniformly aligned ions. Ion etching (RIE) such as RIE and bias ECR has begun to be widely adopted, but fine processing, including conventional RIE, is achieved by ion momentum transfer, so ion energy is reduced to reduce damage In this case, the chemical reactivity becomes dominant, and the problem of deterioration in fineness cannot be avoided.

ナノメータ加工が必要とされる電子デバイスでは、こ
の損傷のために動作しないことがすでに報告されてもい
る。
It has already been reported that electronic devices that require nanometer processing do not work due to this damage.

このような問題を克服するための手段として、光励起
も検討されてきているが、回折や反射のために微細化が
難しく、いまだ技術としては実現されていないのが実情
である。つまり、微細化と低エネルギー化はトレードオ
フの関係になっているのが現状である。
As a means for overcoming such a problem, optical excitation has been considered, but it is difficult to miniaturize due to diffraction and reflection, and the reality is that it has not yet been realized as a technology. That is, at present, there is a trade-off relationship between miniaturization and low energy.

このため、堆積やエッチングプロセスを表面反応とし
て徹底化し、人為的に一原子・分子量づつディジタル的
に操作することのできるプロセスを完成することが必要
とされているが、単原子・分子層の反応をいかに制御し
て低損傷・超高精度加工デバイスとするかの方法は依然
として確立されていない状況にある。
For this reason, it is necessary to thoroughly implement the deposition and etching processes as surface reactions, and to complete a process that can be digitally manipulated for each atomic and molecular weight artificially. However, there is no established method of controlling the device to produce a low-damage, ultra-high-precision processing device.

この発明は、このような事情に鑑みてなされたもので
あり、従来のデバイスプロセス、さらに詳しくは、従来
の堆積プロセスの欠点を克服し、深いトレンチにおいて
もボイドを生成することなく埋め込みを可能とする超高
精度の堆積方法を提供することを目的としている。
The present invention has been made in view of such circumstances, and overcomes the drawbacks of the conventional device process, more specifically, the conventional deposition process, and makes it possible to fill a deep trench without generating a void. It is an object of the present invention to provide an ultra-high precision deposition method.

(課題を解決するための手段) この発明は、上記の課題を解決するものとして、反応
成分の各々をピエゾバルブを介して別々の励起ステージ
へ供給して励起し、活性種の各々を基板表面にディジタ
ル噴射して反応堆積させることを特徴とするディジタル
CVD方法を提供する。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention supplies each of the reaction components to a separate excitation stage via a piezo-valve to excite, and causes each of the active species to be applied to the substrate surface. Digital characterized by digital injection and reactive deposition
Provide a CVD method.

(作 用) この発明においては、励起活性種をディジタル的に基
板表面に噴射して反応堆積させるので、反応活性種の反
応による酸化物、窒素物、炭化物、その他の化合物の分
子層、すなわち一分子層レベルでの精密な堆積が可能に
なる。
(Operation) In the present invention, since the excited active species are digitally jetted onto the substrate surface and reactively deposited, the molecular layer of oxides, nitrogen compounds, carbides, and other compounds due to the reaction of the reactive active species, that is, one layer is formed. Accurate deposition at the molecular layer level is possible.

このため、従来のCVD法の場合のように、深いトレン
チへの埋め込みにおいても、トレンチ内でのボイドの発
生を抑止することがき、高精度での堆積が実現される。
For this reason, as in the case of the conventional CVD method, the generation of voids in the trench can be suppressed even when the trench is buried in a deep trench, and high-precision deposition is realized.

ディジタルCVDを実現するためには、反応成分を励起
ステージにパルス的に供給し、励起活性種を基板表面に
噴射する。そのための手段としては、反応成分をピエゾ
バルブを介して励起ステージに供給する。このピエゾバ
ルブと励起ステージとの間にバッファを介在させること
が有効でもある。
In order to realize digital CVD, a reaction component is supplied to an excitation stage in a pulsed manner, and an excited active species is jetted onto a substrate surface. For this purpose, the reaction components are supplied to the excitation stage via a piezo valve. It is also effective to interpose a buffer between the piezo valve and the excitation stage.

もちろん、ガス圧力、温度、基板や反応成分の種類、
あるいは励起手段等については、適宜に選択することが
できる。
Of course, gas pressure, temperature, type of substrate and reaction components,
Alternatively, the excitation means and the like can be appropriately selected.

以下、実施例を示してさらに詳しくこの発明の方法に
ついて説明する。
Hereinafter, the method of the present invention will be described in more detail with reference to examples.

(実施例) 添付した図面の第1図は、この発明のディジタルCVD
方法のための装置の一例を示した断面図である。
(Embodiment) FIG. 1 of the accompanying drawings shows a digital CVD of the present invention.
FIG. 2 is a sectional view showing an example of an apparatus for the method.

この装置においては、たとえば、SiH4(18.5%、He希
釈)とO2ガスをピエゾバルブを介して、同軸型とエベン
ソン型のマイクロ波(2.45GHz)放電室に別々に導き、S
iH4とO2とを励起させ、SiHxおよびO2の活性種ラジカル
を、各々、ラッパ状ノズルと直線状石英管(13mmφ)の
通してSi基板上に交互にディジタル的に噴射する。
In this device, for example, SiH 4 (18.5%, diluted with He) and O 2 gas are separately guided to a coaxial type and an Ebenson type microwave (2.45 GHz) discharge chamber through a piezo valve, and S
Exciting iH 4 and O 2 , the active species radicals of SiHx and O 2 are alternately and digitally ejected onto the Si substrate through a trumpet-shaped nozzle and a straight quartz tube (13 mmφ).

SiH4側のピエゾバルブとマイクロ波放電室との間に
は、噴射時の断熱膨脹によるガスの温度低下と超音速度
の抑制のため、バッファを設けている。
A buffer is provided between the piezo bulb on the SiH 4 side and the microwave discharge chamber to reduce the gas temperature and suppress the supersonic speed due to adiabatic expansion during injection.

基板温度は−20℃〜500℃まで制御可能とし、SiH4とO
2ガスはパルス信号で制御している。たとえば、各々50
ミリ秒と、1〜10秒とし、双方のガス間隔は1秒とす
る。
The substrate temperature can be controlled from -20 ° C to 500 ° C, and SiH 4 and O
The two gases are controlled by pulse signals. For example, 50 each
Milliseconds and 1 to 10 seconds, and the gas interval between both is 1 second.

操作中は主バルブを全開にして、ターボ分子ポンプに
より排気する。また、マイクロ波電力は印加したまま
で、ガスを噴射すると同時に放電するようにしている。
気相種の発生を抑制するため、SiH4とO2は同時に放電す
ることはない。
During operation, the main valve is fully opened, and the gas is exhausted by the turbo molecular pump. In addition, while the microwave power is still applied, the gas is injected and discharged at the same time.
In order to suppress generation of gaseous species, SiH 4 and O 2 do not discharge at the same time.

この反応装置を用いることにより、活性種SiHxラジカ
ルによって常温においてもSiO2の酸化膜の堆積が可能と
なる。
By using this reaction apparatus, it becomes possible to deposit an oxide film of SiO 2 even at room temperature by the active species SiHx radical.

第2図は、酸化膜の断面形状を示したものであり、バ
ッファを用いない場合と、これを用いた場合とを対比し
て示している。バッファがない場合は、Si基板に常温で
役100A/パルスの高速度で局所的な堆積が生じている。
これはSiH4ガスが大気圧から短時間パルス的に10-6Torr
の高真空の基板に向って噴射されるため、プラズマ化し
ても過冷却の超音速SiHxのラジカルが生じ、その結果、
Si基板上に高効率で吸着したためと考えられる。
FIG. 2 shows the cross-sectional shape of the oxide film, and shows a case where a buffer is not used and a case where a buffer is used. When there is no buffer, local deposition occurs at a high speed of 100 A / pulse at room temperature on a Si substrate.
This is because SiH 4 gas is pulsed from atmospheric pressure for a short time at 10 -6 Torr.
Is sprayed toward a high vacuum substrate, so even when it is turned into plasma, supercooled supersonic SiHx radicals are generated. As a result,
This is probably because it was adsorbed on the Si substrate with high efficiency.

バッファを設けることにより、均一な断面形状のSiO2
酸化膜堆積が実現されることがわかる。
By providing a buffer, a uniform cross-sectional shape of SiO 2
It can be seen that oxide film deposition is realized.

第3図は、このバッファ内のガス温度に対する酸化膜
厚の依存性を示している。ガス温度を高くするにつれ
て、基板上の酸化膜厚は減少し、また、堆積面積も拡大
する。これはガス温度の上昇とともにSiHxラジカルの過
冷却と速度とが緩和され、同時に基板への吸着確率が低
下するためと考えられる。
FIG. 3 shows the dependence of the oxide film thickness on the gas temperature in the buffer. As the gas temperature increases, the oxide film thickness on the substrate decreases and the deposition area increases. It is considered that this is because the supercooling and speed of the SiHx radicals are alleviated as the gas temperature rises, and at the same time, the probability of adsorption to the substrate decreases.

第4図および第5図は、基板温度と酸化膜厚、および
Si−O結合に対するSi−OH結合の遠赤外線吸収強度の面
積比を示している。基板温度の低下により、堆積速度は
増加するものの、Si−OH/Si−O比の増加もみられる。
これは、水素原子を酸素ラジカルで酸化しきれず、膜質
がポリシラン構造をなすためと考えられる。
4 and 5 show the substrate temperature and the oxide film thickness, and
The area ratio of the far-infrared absorption intensity of the Si-OH bond to the Si-O bond is shown. Although the deposition rate increases as the substrate temperature decreases, the Si-OH / Si-O ratio also increases.
This is presumably because the hydrogen atoms cannot be completely oxidized by oxygen radicals and the film quality has a polysilane structure.

第6図は酸化ガスの導入パルス幅に対するSi−OH/Si
−O比を、また第7図は、パルス回数に対する酸化膜厚
の依存性を示している。
FIG. 6 shows the relationship between the pulse width of the oxidizing gas and Si-OH / Si.
FIG. 7 shows the dependence of the oxide film thickness on the -O ratio, and FIG.

たとえば、このような特徴を有するSiO2膜の形成につ
いては、SiH4とO2のパルス幅が各々50ミリ秒と5秒で、
基板温度300℃の条件下において、1cm2の基板面積上
に、約3A/パルスの酸化膜の堆積速度が達成できた。
For example, regarding the formation of a SiO 2 film having such characteristics, the pulse widths of SiH 4 and O 2 are 50 milliseconds and 5 seconds, respectively.
At a substrate temperature of 300 ° C., an oxide film deposition rate of about 3 A / pulse was achieved on a 1 cm 2 substrate area.

また、アスペクト比の2のSiトレンチにSiO2の酸化膜
を堆積する場合には、SiHxラジカルビームがトレンチ側
面でほとんど反射し、その部分には 堆積されずに、トレンチの面上や底部に堆積され、通常
のプラズマ/熱CVDでは避けられないボイドの発生はな
く、ボイドなしの完全埋め込みに成功した。
Also, when depositing an SiO 2 oxide film in a Si trench with an aspect ratio of 2, the SiHx radical beam is mostly reflected on the side of the trench, and is not deposited on that portion, but on the surface or bottom of the trench. As a result, there was no void that could not be avoided by ordinary plasma / thermal CVD, and complete filling without voids was successful.

もちろん、この発明は以上の例によって限定されるも
のではない。CVDの新しい方法として、広く適用される
ものである。
Of course, the present invention is not limited by the above examples. As a new method of CVD, it is widely applied.

(発明の効果) この発明により、以上詳しく説明した通り、深いトレ
ンチの完全埋め込みをも可能とする、超高精度での堆積
が可能となる。
(Effects of the Invention) According to the present invention, as described in detail above, deposition with ultra-high accuracy that enables complete filling of deep trenches is also possible.

微細加工技術としてLSI、超々LSIの発展に大きく貢献
する。
It greatly contributes to the development of LSI and ultra-super LSI as fine processing technology.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、この発明方法のための装置の一例を示した断
面概略図である。 第2図は、この発明による酸化膜の断面形状を示した膜
厚図である。 第3図は、バッファ内ガス温度と膜厚との関係を、また
第4図および第5図は、基板温度と膜厚およびSi−OH/S
i−O比の関係を各々示した相関図である。 第6図は酸素ガス導入パルス幅とSi−OH/Si−O比、第
7図はパルス回数と膜厚との関係を示した相関図であ
る。
FIG. 1 is a schematic sectional view showing an example of an apparatus for the method of the present invention. FIG. 2 is a film thickness diagram showing a sectional shape of an oxide film according to the present invention. FIG. 3 shows the relationship between the gas temperature in the buffer and the film thickness, and FIGS. 4 and 5 show the relationship between the substrate temperature and the film thickness and the Si—OH / S
It is the correlation diagram which showed the relationship of each i-O ratio. FIG. 6 is a correlation diagram showing the relationship between the oxygen gas introduction pulse width and the Si—OH / Si—O ratio, and FIG. 7 is a diagram showing the relationship between the number of pulses and the film thickness.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】反応成分の各々をピエゾバルブを介して別
々の励起ステージへ供給して励起し、活性種の各々を基
板表面にディジタル噴射して反応堆積させることを特徴
とするディジタルCVD方法。
1. A digital CVD method, wherein each of the reaction components is supplied to a separate excitation stage via a piezo valve to be excited, and each of the active species is digitally jetted onto a substrate surface to perform reactive deposition.
【請求項2】ピエゾバルブと励起ステージの間にバッフ
ァを介在させる請求項(2)記載のディジタルCVD方
法。
2. The digital CVD method according to claim 2, wherein a buffer is interposed between the piezo valve and the excitation stage.
JP27241489A 1989-10-19 1989-10-19 Digital CVD method Expired - Fee Related JP2970916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27241489A JP2970916B2 (en) 1989-10-19 1989-10-19 Digital CVD method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27241489A JP2970916B2 (en) 1989-10-19 1989-10-19 Digital CVD method

Publications (2)

Publication Number Publication Date
JPH03134175A JPH03134175A (en) 1991-06-07
JP2970916B2 true JP2970916B2 (en) 1999-11-02

Family

ID=17513578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27241489A Expired - Fee Related JP2970916B2 (en) 1989-10-19 1989-10-19 Digital CVD method

Country Status (1)

Country Link
JP (1) JP2970916B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214501A (en) 1998-01-26 1999-08-06 Mitsubishi Electric Corp Manufacture of semiconductor device, semiconductor device, and apparatus for manufacturing semiconductor device
KR100674279B1 (en) * 2003-03-25 2007-01-24 동경 엘렉트론 주식회사 Processing apparatus and processing method
US7629270B2 (en) * 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8516537D0 (en) * 1985-06-29 1985-07-31 Standard Telephones Cables Ltd Pulsed plasma apparatus
JPH01198480A (en) * 1988-02-01 1989-08-10 Canon Inc Formation of deposited film by microwave plasma cvd

Also Published As

Publication number Publication date
JPH03134175A (en) 1991-06-07

Similar Documents

Publication Publication Date Title
US9947549B1 (en) Cobalt-containing material removal
US6884318B2 (en) Plasma processing system and surface processing method
US7919142B2 (en) Atomic layer deposition apparatus using neutral beam and method of depositing atomic layer using the same
CN100483646C (en) High-throughput HDP-CVD processes for advanced gapfill applications
KR100274080B1 (en) Dry etching method
US5872401A (en) Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
US8669185B2 (en) Method of tailoring conformality of Si-containing film
US7097886B2 (en) Deposition process for high aspect ratio trenches
US6069092A (en) Dry etching method and semiconductor device fabrication method
US7056830B2 (en) Method for plasma etching a dielectric layer
CN103329250A (en) Polysilicon films by high density plasma chemical vapor deposition (HDP-CVD)
US20090011149A1 (en) Substrate processing method
JPH09172008A (en) Method and device that form good boundary between sacvd oxide film and pecvd oxide film
JPH10144675A (en) Method of forming film with plasma
JPH05214566A (en) Process and apparatus for ultrasonic molecular beam etching
JPS6211494B2 (en)
KR100238573B1 (en) Method and apparatus for forming thin film
JP2763100B2 (en) Thin film formation method
JP5119606B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20040108697A (en) Method for producing material of electronic device
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
JP2970916B2 (en) Digital CVD method
WO2021055918A1 (en) Methods and apparatus for depositing dielectric material
WO2012043250A1 (en) Method and device for forming insulation film
KR101576639B1 (en) Method for depositing insulating film

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees