JP2970262B2 - Program dispatch system - Google Patents

Program dispatch system

Info

Publication number
JP2970262B2
JP2970262B2 JP28523392A JP28523392A JP2970262B2 JP 2970262 B2 JP2970262 B2 JP 2970262B2 JP 28523392 A JP28523392 A JP 28523392A JP 28523392 A JP28523392 A JP 28523392A JP 2970262 B2 JP2970262 B2 JP 2970262B2
Authority
JP
Japan
Prior art keywords
program
speed
high
unit
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28523392A
Other languages
Japanese (ja)
Other versions
JPH06110857A (en
Inventor
徹 鈴木
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP28523392A priority Critical patent/JP2970262B2/en
Publication of JPH06110857A publication Critical patent/JPH06110857A/en
Application granted granted Critical
Publication of JP2970262B2 publication Critical patent/JP2970262B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は電子計算機システムに関し、特に、スーパコンピュータ等のような高速の電子計算機システムに於いて、仮想記憶の機能を持たない高速演算装置と仮想記憶の機能を持つ低速演算装置とをマルチプロセッサとして組み合わせることによって効率の良いシステム運用を行なえるようにしたプログラムディスパッチ方式に関する。 The present invention relates to an electronic computer system, in particular, in the high-speed electronic computer system such as a super computer, a low speed that is equal to a high-speed computing device and the virtual storage that do not have a virtual memory function and an arithmetic unit and a program dispatching scheme for perform a system operation efficient by combining a multi-processor.

【0002】 [0002]

【従来の技術】従来、プログラムを高速に実行することが要求されるスーパコンピュータ等のような高速の電子計算機システムは、高度なパイプライン処理を行なっており、プログラムで発生した例外をその時点から再実行することを保証していないものが多い。 Conventionally, high-speed electronic computer system such as a super computer which executes the program at high speed is required, and conduct a high degree of pipelining, exceptions that occur in the program from that point that does not guarantee that the re-run often.

【0003】 [0003]

【発明が解決しようとする課題】このため、従来のスーパコンピュータ等の計算機システムでは、プログラムに主記憶装置を割り当てずにおき、主記憶装置上に存在しないことにより発生した例外を契機にしてプログラムに主記憶装置を割り当て、再実行を行ない、実メモリより多くの空間を必要とするプログラムを実行可能にする所謂仮想記憶は実現されていない。 BRIEF Problem to be Solved] Thus, in the computer system, such as a conventional supercomputer, placed without assigning a main memory in a program, the program in the wake of the exceptions caused by not in main storage on to assign the main memory, it performs a rerun, has not been realized so-called virtual storage that can execute a program that requires a lot of space than the actual memory. 逆に仮想記憶を実現できるようにすると、高速な演算を行なうことができなくなってしまう。 If you can realize a virtual storage Conversely, it becomes impossible to perform high-speed operations.

【0004】本発明の目的はプログラムで発生した例外をその時点から再実行することを保証していない高速演算装置と、プログラムで発生した例外をその時点から再実行することを保証している低速演算装置とを組み合わせて使用すことにより、システムの処理効率を向上させることができるプログラムディスパッチ方式を提供することにある。 [0004] slow purpose that ensures that re-executing the high-speed arithmetic device not guaranteed to rerun exception occurred in the program from that point, the exception generated by the program from that point of the present invention by use in combination with computing device is to provide a program dispatch method capable of improving the processing efficiency of the system.

【0005】 [0005]

【課題を解決するための手段】本発明は上記目的を達成するため、 (A)主記憶装置と、補助記憶装置と、前記主記憶装置上または前記補助記憶装置上に存在するプログラムと、 Since the present invention SUMMARY OF THE INVENTION The To achieve the above object, a program existing in (A) a main memory and a secondary storage medium and, on the main storage device or the auxiliary storage device on,
前記プログラムの論理的なアドレスを前記主記憶装置上の物理的なアドレスに変換するアドレス変換機構と、前記プログラムの実行中、前記アドレス変換機構によるアドレス変換に失敗した時、 アドレス変換に失敗した命令から再実行を行なわないことを前提に高速化された高速演算装置と、前記高速演算装置との間で、前記主記憶装置を共有し、且つ前記高速演算装置と同じ命令を実行可能で、更に、前記プログラムの実行中、前記アドレス変換機構によるアドレス変換が失敗した時にアドレス変換 An address conversion mechanism for converting the logical address of the program into a physical address on the main storage device, during the execution of the program, when it fails to address translation by said address translation mechanism, the instruction address translation fails from a high-speed computing device which is faster on the assumption that not performed rerun, between the high-speed computing unit, the main storage device sharing, and and capable of executing the same instruction and the high-speed computing device, further , during execution of the program, address translation when the address conversion by the address conversion mechanism fails
に失敗した命令から再実行が可能な低速演算装置と、前記低速演算装置で実行するプログラムに対する仮想記憶を実現する仮想空間管理手段と、前記プログラムが高速演算装置で実行されることの可否を表示する高速実行フラグと、前記プログラムに前記主記憶装置を割り当てる際、前記プログラムの全てを前記主記憶装置に割り当てることができる場合、前記プログラム対応の高速実行フラグを前記高速演算装置での実行可能を表示するものにする主記憶割り当て手段と、対応する高速実行フラグが実行可能を表示している前記プログラムを前記高速演算装置に割り当て、実行可能を表示していない前記プログラムを前記低速演算装置に割り当てるプログラムディスパッチ手段とを設けたものである。 Display and slow computing device capable of re-execution from the instruction that fails, the virtual space management means for implementing a virtual memory for the program to be executed by the low speed operation unit, whether or not said program is executed by the high-speed arithmetic device and fast execution flag, when assigning the main storage device in the program, if it is possible to assign all of the programs in the main storage device, the said program corresponding fast execution flag of executable at the high speed arithmetic unit a main storage allocation means for which displays, allocating the program corresponding fast execution flag is displaying the executable to the high-speed arithmetic device, assigns the program that does not display the executable to the low-speed computing unit it is provided with a program dispatch unit.

【0006】また、本発明は演算中心のプログラムをなるべく高速演算装置で実行させることにより、システム全体の性能を向上させるため、 (B)請求項1記載のプログラムディスパッチ方式に於いて、 前記プログラムが高速演算装置で実行されることの可否を表示すると共に、前記高速演算装置で実行される優先性を表示する高速実行フラグを設け、 対応する高速実行フラグが実行可能を示しているプログラムを、対応する高速実行フラグが示す優先性に従って前記高速演算装置または低速演算装置に割り当て、対応する高速実行フラグが実行不可能を示しているプログラムを前記低速演算装置に割り当てるプログラムディスパッチ手段を設け、更に、前記プログラムがシステムが所定時間以上連続して前記高速演算装置または前記低速 [0006] By the present invention to be executed as much as possible high speed arithmetic unit operations center program, to improve overall system performance, in the (B) program dispatch method of claim 1, wherein the program and displays whether or not to be executed at a high speed arithmetic unit, the high-speed execution flag indicating a preference to be executed by the high-speed computing unit is provided, a program corresponding high speed run flag indicates viable, corresponding allocated to the high-speed arithmetic device or slow computing device according to preference indicated by the high-speed execution flag, the program dispatch means for assigning a program corresponding high speed run flag indicates infeasible to said low-speed computing unit is provided, further, the program continuously system for a predetermined time or more the high-speed arithmetic device or the low speed 演算装置を使用した場合、前記プログラム対応の高速実行フラグが示す優先性を高くし、前記プログラムによる演算処理が途切れる場合、前記プログラム対応の高速実行フラグの優先性を低くするプログラム特性判定手段を設けたものである。 When using an arithmetic unit, a higher priority to the program corresponding fast execution flag of indicating, when the arithmetic processing by the program is interrupted, it provided the program characteristic determination means for lowering the priority of the program corresponding fast execution flag of those were.

【0007】また、本発明は演算中心のプログラムをなるべく高速演算装置で実行させることにより、システム全体の性能を向上させるため、(C)請求項2記載のプログラムディスパッチ方式に於いて、プログラム特性判定手段に代えて、前記高速演算装置または前記低速演算装置上で実行されるプログラムをコンパイルする際、プログラムを静的に解析して演算処理が途切れる箇所に演算中心のプログラムでないことを示すコードを設定し、 Further, the present invention is by executing as much as possible high speed arithmetic unit operations center program, to improve overall system performance, In (C) the program dispatch system according to claim 2, program characterization instead of the means, when compiling a program to be executed by the high-speed arithmetic device or the low-speed computing unit on, setting a code indicating that it is not statically analyzed to program operations center at a position arithmetic processing is interrupted program and,
演算のみの処理に入る箇所に演算中心のプログラムであることを示すコードを設定するプログラム特性解析手段を設け、更に、前記プログラム特性解析手段が設定したコードに従い、プログラムが演算中心の処理に入る前に対応する高速実行フラグの優先性を高くし、プログラムが演算処理の途切れる箇所に入る前に対応する高速実行フラグの優先性を低くするプログラム特性宣言手段を設けたものである。 The programming characteristics analyzing means for setting a code indicating a location to enter the process of the arithmetic only is an operation center of the programs provided, further, in accordance with the code in which the program characteristic analyzing means is set, before the program enters the processing operation center a higher preference for high-speed execution flag corresponding to one in which the program is provided a program characteristic declaration means for lowering the priority of the high-speed execution flag corresponding before entering the portion where interruption of processing.

【0008】また、本発明は大きなメモリ領域を必要とする処理は仮想記憶の機能を利用して低速演算装置で演算を行ない、小さなメモリ領域で十分な処理は高速演算装置で演算を行なうようにすることにより、システム全体の性能を向上させるため、 (D)請求項1記載のプログラムディスパッチ方式に於いて、前記高速演算装置または前記低速演算装置上で実行されるプログラムをコンパイルする際、前記プログラムを静的に解析してプログラムの処理単位がアクセスするアドレスを宣言するコードを前記処理単位の前に埋め込むプログラム使用メモリ解析手段を設け、 プログラムに前記主記憶装置を割り当てる際、前記プログラムの全てを前記主記憶装置に割り当てることができる場合に加 Further, the present invention is large processing which requires a memory area performs a computation in a low speed computing unit by utilizing the virtual memory function, sufficient treatment in a small memory area to perform an operation at a high speed arithmetic unit by, for improving the performance of the entire system, (D) in the program dispatch method of claim 1, wherein, when compiling a program to be executed by the high-speed arithmetic device or the low-speed computing unit on the program the program uses memory analyzing means for embedding before the process unit code to declare an address processing unit to access statically analyzed to program provided, when allocating the main storage device in the program, all of the program pressurized if it can be assigned to the main storage device
えて、前記コードによってアクセスするアドレスが宣言されているプログラムの処理単位を前記主記憶装置に割り当てることができる場合にも前記プログラム対応の高速実行フラグを前記高速演算装置での実行可能を表示するものにする主記憶割り当て手段を設けたものである。 Ete, which displays the executable at the high speed arithmetic unit the program corresponding fast execution flag also if it can be assigned to processing units of a program address to be accessed by the code is declared in the main storage device to, is provided with a main memory allocation means.

【0009】 [0009]

【作用】(A)の構成に於いては、主記憶割り当て手段はプログラムに主記憶装置を割り当てる際、プログラムの全てを主記憶装置に割り当てることができる場合は、 [Action] is at the structure of (A), when assigning main storage to the main storage allocation unit program, if it can be assigned to all programs in the main memory,
そのプログラムに対応する高速実行フラグを、高速演算装置での実行可能を表示するものにする。 The fast execution flag corresponding to the program, to which displays the executable at a high speed arithmetic unit.

【0010】プログラムディスパッチ手段は対応する高速実行フラグが高速演算装置での実行可能を表示している場合は、そのプログラムを高速演算装置で実行させ、 [0010] The program dispatch unit if the corresponding high-speed run flag indicates the executable at a high speed arithmetic unit, to execute the program at a high speed arithmetic unit,
実行不可能を表示している場合は、そのプログラムを低速演算装置で実行させる。 When viewing the execution impossible to execute the program at low speed arithmetic unit.

【0011】(B)の構成に於いては、主記憶割り当て手段はプログラムに主記憶装置を割り当てる際、プログラムの全てを主記憶装置に割り当てることができる場合は、そのプログラムに対応する高速実行フラグを高速演算装置での実行可能を表示するものにする。 [0011] If at the structure of (B), the main memory allocation means when allocating main memory in a program, which can be assigned to all programs in the main memory, a high speed execution flag corresponding to the program the make them to view the executable in a high speed arithmetic unit.

【0012】また、プログラム特性判定手段はプログラムがシステムに定められている時間以上連続して高速演算装置または低速演算装置を使用した場合、そのプログラムに対応する高速実行フラグが示す優先性を高くし、 Further, the program characteristic determining means program when using a high-speed arithmetic device or slow computing device continuously over time which is determined in the system, a higher priority indicated by the high-speed execution flag corresponding to the program ,
プログラムによる演算処理が途切れる場合、そのプログラムに対応する高速実行フラグが示す優先性を低くする。 When the arithmetic processing by the program is interrupted, to lower the priority indicated by the high-speed execution flag corresponding to the program.

【0013】プログラムディスパッチ手段は対応する高速実行フラグが実行可能を示しているプログラムを、対応する高速実行フラグが示す優先性に従って高速演算装置または低速演算装置に割り当て、対応する高速実行フラグが実行不可能を示しているプログラムを低速演算装置に割り当てる。 [0013] The program program dispatch means corresponding high speed run flag indicates viable, assigned to the high-speed computing device or slow computing device according to preference indicated by the corresponding high-speed execution flag, the corresponding high-speed run flag is performed not assigning a program that shows the possible slow computing device.

【0014】(C)の構成に於いては、プログラム特性解析手段がコンパイル時、プログラムを静的に解析して演算処理が途切れる箇所に演算中心のプログラムでないことを示すコードを設定し、演算のみの処理に入る箇所に演算中心のプログラムであることを示すコードを設定する。 [0014] In the configuration of (C) is at compile time program characteristic analyzing means sets a code indicating that the program is not a static analysis to program operations center at a position arithmetic processing interruption, operation only setting a code indicating a location to enter the process is a calculation center of the program.

【0015】プログラム特性解析手段が設定したコードに基づいて、プログラム特性宣言手段はプログラムが演算中心の処理に入る前に対応する高速実行フラグの優先性を高くし、プログラムが演算処理の途切れる箇所に入る前に高速実行フラグの優先性を低くする。 [0015] Based on the code programmed characteristic analyzing means is set, the program characteristic declaration means a higher preference for high-speed execution flag corresponding to before the program enters the processing operation center, the location where the program is interrupted the processing to lower the priority of the high-speed execution flag before entering.

【0016】プログラムディスパッチ手段は対応する高速実行フラグが実行可能を示しているプログラムを、対応する高速実行フラグが示す優先性に従って高速演算装置または低速演算装置に割り当て、対応する高速実行フラグが実行不可能を示しているプログラムを低速演算装置に割り当てる。 [0016] The program program dispatch means corresponding high speed run flag indicates viable, assigned to the high-speed computing device or slow computing device according to preference indicated by the corresponding high-speed execution flag, the corresponding high-speed run flag is performed not assigning a program that shows the possible slow computing device.

【0017】(D)の構成に於いては、高速演算装置または低速演算装置上で実行されるプログラムをコンパイルする際、プログラム使用メモリ解析手段がプログラムを静的に解析してプログラムの処理単位がアクセスするアドレスを宣言するコードを処理単位の前に埋め込んでおく。 [0017] In the configuration of (D), at the time of compiling a program to be executed by the high-speed arithmetic device or slow computing device on, the program uses the memory analyzing means is a processing unit of a program by analyzing a program statically It is embedded before the processing unit code to declare an address to be accessed.

【0018】主記憶割り当て手段は、プログラムに主記憶装置を割り当てる際、プログラムの全てを主記憶装置に割り当てることができる場合及びコードによってアクセスするアドレスが宣言されているプログラムの処理単位を主記憶装置に割り当てることができる場合、そのプログラムに対応する高速実行フラグを、高速演算装置での実行可能を表示するものにする。 The main memory allocation means when allocating main memory in a program, a main memory processing unit of a program address to be accessed is declared optionally and encoding all can be assigned to the main memory of the program If that can be assigned to the high-speed execution flag corresponding to the program, to which displays the executable at a high speed arithmetic unit.

【0019】プログラムディスパッチ手段は、プログラムの実行時、対応する高速実行フラグが高速演算装置での実行可能を表示しているプログラムを高速演算装置に割り当て、実行不可能を表示しているプログラムを低速演算装置に割り当てる。 The program dispatch means, when the program is run, assigning the program corresponding fast execution flag is displaying the executable at a high speed arithmetic unit at a high speed arithmetic unit, a low speed the program displaying the infeasible assigned to the processing unit.

【0020】 [0020]

【実施例】次に本発明の実施例について図面を参照して詳細に説明する。 EXAMPLES Next, embodiments of the present invention with reference to the accompanying drawings.

【0021】図1は本発明の実施例のブロック図であり、主記憶装置1と、補助記憶装置2と、主記憶装置1 [0021] Figure 1 is a block diagram of an embodiment of the present invention, a main memory 1, an auxiliary storage device 2, a main memory 1
上または補助記憶装置2上に存在するプログラム3と、 A program 3 present on the upper or the auxiliary storage device 2,
プログラム3上の論理的なアドレスを主記憶装置1上の物理的なアドレスに変換するアドレス変換機構4−1, Address translator 4-1 converts the logical address of the program 3 into a physical address on the main memory 1,
4−2と、プログラム3の実行中にアドレス変換機構4 4-2, the address translation mechanism 4 during the execution of the program 3
−1によるアドレス変換に失敗した場合、当該命令から再実行を行なわないことを前提に高速化された高速演算装置5と、高速演算装置5との間で主記憶装置1を共有し、且つ高速演算装置5と同じ命令を実行可能で、更にプログラムを実行中、アドレス変換機構4−2によるアドレス変換が失敗した場合、当該命令から再実行が可能な低速演算装置6とから構成されている。 Failure to address translation by -1, to share high-speed arithmetic unit 5 which is faster on the assumption that not performed rerun, a main storage device 1 with the high-speed computing unit 5 from the instruction, and high-speed capable of executing the same instruction and the arithmetic unit 5, and a further running program, when the address translation by the address translation mechanism 4-2 fails, rerun can slow computing device Metropolitan from the instruction.

【0022】また、主記憶装置1上には仮想空間管理手段7と、高速実行フラグ8と、主記憶割り当て手段9 Further, the main memory virtual space management means 7 on 1, the high-speed execution flag 8, a main memory allocation means 9
と、プログラムディスパッチ手段10と、プログラム特性判定手段11と、プログラム特性解析手段12と、プログラム特性宣言手段13と、プログラム使用メモリ解析手段14とが設けられている。 When, a program dispatch unit 10, a program characteristic determination unit 11, a program characteristic analyzing means 12, a program characteristic declaration means 13, is provided with a program memory used analysis means 14.

【0023】仮想空間管理手段7は低速演算装置6に於いて実行されるプログラムの一部を主記憶装置1に割り当て、残りの部分を補助記憶装置2に保持させておき、 The virtual space managing unit 7 assigns a portion of a program executed at the low-speed computing unit 6 to the main memory 1, allowed to hold the remainder of the auxiliary storage device 2,
アドレス変換機構4−2によるアドレス変換が失敗した場合、主記憶装置1に領域を確保し、更に、補助記憶装置2に保持されている内容を確保した領域に書き込み、 If the address conversion by the address translation mechanism 4-2 fails, secures an area in the main memory 1, further writes to the reserved area the contents stored in the auxiliary storage device 2,
その後、当該命令から再実行を行なうことにより、実際に利用可能な主記憶装置1の容量より大きな空間を利用するプログラムの実行を可能にする機能を有する。 Thereafter, by performing the re-execution from the instruction has a function that allows the execution of programs that use more space than the actual available capacity of the main storage 1.

【0024】高速実行フラグ8はプログラム3に対応して設けられているものであり、プログラム3が高速演算装置5で実行可能か否かを表示すると共に、対応するプログラム3が高速演算装置5で実行される際の優先性を表示する。 The high-speed execution flag 8 are those which are provided corresponding to the program 3, the program 3 is displayed whether it is possible to run at high speed arithmetic unit 5, the corresponding program 3 at a high speed arithmetic unit 5 displaying a preference for when executed. 尚、図1ではプログラム3しか示していないので、高速実行フラグもプログラム3に対応するものしか示していないが、実行する全てのプログラムに対応して高速実行フラグは設けられる。 Since only shows FIG. 1, program 3, but shows only those for high-speed execution flag also program 3, a high speed execution flag corresponding to all of the program to be executed is provided.

【0025】プログラム使用メモリ解析手段14は高速演算装置5または低速演算装置6上で実行されるプログラムをコンパイルする際、プログラムを静的に解析し、 The program uses memory analyzing means 14 when compiling the program executed on the high-speed arithmetic device 5 or slow computing device analyzes the program statically,
プログラムの或る処理単位がアクセスするアドレスを宣言するコードを、その処理単位に入る前に埋め込む機能を有する。 Code to declare an address certain processing units of a program to access, has the ability to embed before entering the processing units.

【0026】主記憶割り当て手段9は主記憶装置1にプログラム3の実行に必要な空きが存在する場合はプログラム3を主記憶装置1に割り当てると共に、プログラム3対応の高速実行フラグ8を高速演算装置5での実行可能を表示するものにする機能と、主記憶装置1にプログラム3の実行に必要な空きが存在しない場合はプログラム使用メモリ解析手段14によってプログラム3に埋め込まれている或る処理単位がアクセスするアドレス示すコードを読み込み、コードが示すプログラム部分を割り当てる空きが主記憶装置1上に存在するか否かを判断する機能と、コードが示すプログラム部分を割り当てる空きが主記憶装置1に存在すると判断した場合は主記憶装置1にプログラム3の上記或る処理単位(コードが示すプログラム部分) The main memory allocation means 9 main memory together when there is a free required for execution of the program 3 assign a program 3 in the main memory 1 to 1, a high speed arithmetic unit and a high speed execution flag 8 Program 3 corresponding and executable functions to those displaying the at 5, one processing unit is embedded in the program 3 by a program using the memory analyzing means 14 if the free necessary for the execution of the program 3 in the main storage device 1 does not exist present but reads the code indicating the address to access a function empty it is determined whether or not present in the main storage device 1 to assign the program part indicated by the code, the empty main storage device 1 to assign the program part indicated by the code then when it is determined that the main storage device 1 to program 3 of the certain processing unit (program part indicated by the code) 割り当て、プログラム3対応の高速実行フラグ8を高速演算装置5での実行可能を表示するものにする機能と、コードが示すプログラム部分を割り当てる空きが主記憶装置1に存在しないと判断した場合はプログラム3対応の高速実行フラグ8を高速演算装置5での実行不可能を表示するものにする機能とを有する。 Allocation, the program 3 and the function of the one that displays the executable at a high speed arithmetic unit 5 the high-speed execution flag 8 correspondence, if the free assigning a program section indicated by the code is determined not to exist in the main memory 1 Program 3 fast execution flag 8 corresponding and a function of those of displaying infeasible in a high speed arithmetic unit 5.

【0027】プログラムディスパッチ手段10は対応する高速実行フラグが高速演算装置5での実行が可能であることを表示しているプログラムを、対応する高速実行フラグが示す優先性に従って高速演算装置5または低速演算装置6に割り当て、対応する高速実行フラグが高速演算装置5での実行が不可能であることを表示しているプログラムを低速演算装置6に割り当てる機能を有する。 The program dispatch means 10 a program that displays the corresponding high-speed run flag is can be executed at a high speed arithmetic unit 5, a high speed arithmetic unit according to preference indicated by the corresponding high-speed execution flag 5 or slow assigned to the processing unit 6 has a function corresponding fast execution flag assigns a program that displays that it is impossible to run at high speed arithmetic unit 5 to the low speed computing device.

【0028】プログラム特性判定手段11は対応する高速実行フラグが高速演算装置5での実行可能を表示しているプログラムがシステムで定められている時間以上連続して高速演算装置5または低速演算装置6を使用した場合、そのプログラムを演算中心の処理を実行中のプログラムと判定し、そのプログラムに対応する高速実行フラグの優先性を高くし、プログラムのシステム呼び出し等により演算の処理が途切れる場合、演算中心の処理を実行中のプログラムでないと判定し、そのプログラムに対応する高速実行フラグの優先性を低くする機能を有する。 The program characteristics determining unit 11 corresponding to speed execution flag high-speed computing unit 5 displays with a program executable in the continuously over time which is determined by the system high-speed computing unit 5 or slow computing device when using, if determined that the current program processing operation about its program, a higher preference for high-speed execution flag corresponding to the program, the process of operation by the system call or the like of the program is interrupted, operation determining not centered handle running programs, and has a function to lower the priority of the high-speed execution flag corresponding to the program.

【0029】プログラム特性解析手段12は高速演算装置5または低速演算装置6上で実行されるプログラムをコンパイルする際、プログラムを静的に解析し、システム呼び出し等により処理が途切れる箇所に入る前の部分に、演算中心の処理を実行中のプログラムでないことを示すコードを設定し、演算のみの処理に入る前の部分に、演算中心の処理を実行中のプログラムであることを示すコードを設定する機能を有する。 [0029] During program characteristic analysis means 12 for compiling a program executed on the high-speed arithmetic device 5 or slow computing device analyzes the program statically, part before entering the portion where the processing is interrupted by a system call or the like to, to set the code indicating that it is not running program processing operations center, in the portion before entering the process of the arithmetic only sets a code indicating the running program the process of the arithmetic core functionality having.

【0030】プログラム特性宣言手段13はプログラム特性解析手段12が設定したコードに従い、演算のみの処理に入る前に高速実行フラグの優先性を高くし、逆にシステム呼び出し等により処理が途切れる箇所の入る前に、高速実行フラグの優先性を低くする機能を有する。 [0030] According code program characteristic declaration means 13 for program characteristic analysis means 12 is set to have a high preference for high-speed execution flag before entering the process of the arithmetic only enter the locations processed by the system call or the like on the contrary interrupted prior has a function to lower the priority of the high-speed execution flag.

【0031】図2は主記憶割り当て手段9の処理例を示す流れ図である。 [0031] FIG 2 is a flowchart illustrating a processing example of a main memory allocation means 9.

【0032】主記憶割り当て手段9はプログラム3を実行させる場合、先ず、主記憶装置1上にプログラム3を実行させるために必要となる空きが存在するか否かを判断する (ステップS21)。 [0032] When main memory allocation means 9 to execute the program 3, first, a main storage device free that is required for executing the program 3 on 1 determines whether there (step S21).

【0033】そして、空きが存在すると判断した場合(ステップS21がyes)は、主記憶割り当て手段9 [0033] Then, if it is determined that the empty exists (step S21 yes), the main memory allocation means 9
はプログラム3に主記憶装置1を割り当てる (ステップS23)。 Assign the primary storage device 1 to program 3 (step S23). このプログラム3は高速演算装置5上で実行可能となるので、主記憶割り当て手段9はプログラム3 This program 3 becomes executable on a high speed arithmetic unit 5, a main memory allocation unit 9 Program 3
対応の高速実行フラグ8を、高速演算装置5での実行可能を表示するものにする (ステップS23)。 Fast execution flag 8 corresponding to those of displaying the executable at a high speed arithmetic unit 5 (step S23).

【0034】また、主記憶装置1上にプログラム3の実行に必要な空きが存在しない場合 (ステップS21がn Further, if there is no free space necessary for execution of the program 3 on the main storage device 1 (step S21 n
o)は、プログラム使用メモリ解析手段14によってプログラム3に埋め込まれているプログラム3の或る処理単位がアクセスするアドレスを示すコードを読み込み、 o) reads a code indicating the address of one processing unit of a program 3 embedded in program 3 by a program using the memory analyzing means 14 accesses,
そのコードが示すプログラム部分を割り当てることができる空きが主記憶装置1上に存在するか否かを判断する It determines whether vacant can be assigned a program part indicated by the code exists in the main storage device 1
(ステップS24)。 (Step S24).

【0035】そして、存在すると判断した場合 (ステップS24がyes)はプログラム3の上記或る処理単位を主記憶装置1上に割り当てる (ステップS25)。 [0035] When it is determined to exist (step S24 yes) assign the certain processing unit of a program 3 on the main storage device 1 (step S25). このプログラム3も高速演算装置5上で実行可能となるので、主記憶割り当て手段9はプログラム3対応の高速実行フラグ8を、高速演算装置5での実行可能を示すものにする (ステップS26)。 This program 3 also becomes executable on the high-speed arithmetic device 5, a main memory allocation means 9 fast execution flag 8 Program 3 corresponding to those showing a viable high-speed arithmetic unit 5 (step S26).

【0036】また、コードが示すプログラム部分を割り当てることができる空きが主記憶装置1上に存在しないと判断した場合 (ステップS24がno)は、主記憶割り当て手段9はそのプログラム3は高速演算装置5では実行不可能と判定し、プログラム3対応の高速実行フラグ8を、高速演算装置5での実行不可能を表示するものにする (ステップS27)。 Further, when the free can be assigned a program part indicated by the code is determined not to exist in the main storage device 1 (step S24 no), the main memory allocation unit 9 the program 3 is high-speed computing unit 5 determines the infeasible, fast execution flag 8 program 3 corresponding to those of displaying infeasible in a high speed arithmetic unit 5 (step S27). 尚、高速実行フラグ8が高速演算装置5での実行不可能を示すものにされた場合、 Incidentally, if the high-speed execution flag 8 is to show a possible execution of high-speed computing unit 5,
プログラム3は低速演算装置6上で実行され、必要なメモリは仮想空間管理手段7によって実際に必要になった時に割り当てられる。 Program 3 running on low speed computing unit 6, necessary memory is allocated when it is actually needed by the virtual space management means 7.

【0037】図3はプログラムディスパッチ手段10の処理例を示す流れ図である。 [0037] FIG. 3 is a flowchart illustrating a processing example of a program dispatch means 10.

【0038】プログラムディスパッチ手段10はプログラム割り当ての対象としてい演算装置が高速演算装置5 The program dispatch means 10 program allocation of target to have computing device high-speed computing unit 5
である場合(ステップS31がyes)、高速演算装置5での実行が優先されているプログラム、即ち対応する高速実行フラグが高速演算装置5での実行可能を表示し、且つ優先性が高くなっているプログラムが存在するか否かを判断する (ステップS32)。 In the case of (step S31 yes), the program execution at high speed arithmetic unit 5 is preferentially, i.e. corresponding fast execution flag to display the executable at a high speed arithmetic unit 5, and priority is higher determines whether the program that there are present (step S32).

【0039】そして、存在すると判断した場合 (ステップS32がyes)は、プログラムディスパッチ手段1 [0039] When it is determined to exist (step S32 is yes), the program dispatch unit 1
0は高速実行フラグが高速演算装置5での実行可能を示し、且つ優先性が高くなっているプログラムの内の1つを選択し、高速演算装置5で実行させる (ステップS3 0 Fast execution flag indicates viable at high speed arithmetic unit 5, selects one of the programs and priority is high, it run on the high-speed arithmetic unit 5 (step S3
5)。 5).

【0040】また、存在しないと判断した場合 (ステップS32がno)は、プログラムディスパッチ手段10 Further, when it is determined not to exist (step S32 is no), the program dispatch means 10
は主記憶装置1上に高速演算装置5で実行可能なプログラム、即ち対応する高速実行フラグが高速演算装置5での実行可能を表示し、且つ優先性が低くなっているプログラムが存在するか否かを判断する (ステップS3 Whether the main storage a program executable by a high-speed arithmetic unit 5 on 1, i.e. the corresponding high-speed execution flag to display the executable at a high speed arithmetic unit 5, and preference is present program is low or the judges (step S3
3)。 3).

【0041】そして、存在すると判断した場合 (ステップS33がyes)は、プログラムディスパッチ手段1 [0041] When it is determined to exist (step S33 is yes), the program dispatch unit 1
0は高速実行フラグが高速演算装置5での実行可能を表示し、且つ優先性が低くなっているプログラムの内の1 0 Fast execution flag to display the executable at a high speed arithmetic unit 5, and of the program priority is lower 1
つを選択し、高速演算装置5で実行させる (ステップS One select to execute high-speed arithmetic unit 5 (step S
35)。 35).

【0042】また、存在しないと判断した場合 (ステップS33がno)は、割り当てるプログラムがないのでアイドル状態になる (ステップS34) Further, when it is determined not to exist (step S33 is no) becomes idle because no program assigned (step S34)

【0043】また、プログラムの割り当ての対象にしている演算装置が低速演算装置6の場合 (ステップS31 [0043] When computing device which is the subject of assignment of the program is slow computing device (step S31
がno)は、プログラムディスパッチ手段10は高速演算装置5での実行が優先されていないプログラム、即ち高速実行フラグが高速演算装置5での実行可能を表示し、且つ優先性が低くなっているプログラムが存在するか否かを判断する (ステップS36)。 There no), the program dispatch means 10 is a program running in a high speed arithmetic unit 5 is not privileged, that is high-speed execution flag to display the executable at a high speed arithmetic unit 5, and a program priority is low is equal to or present (step S36).

【0044】そして、存在すると判断した場合 (ステップS36がyes)は、プログラムディスパッチ手段1 [0044] When it is determined to exist (step S36 is yes), the program dispatch unit 1
0は高速実行フラグが高速演算装置5での実行可能を表示し、且つ優先性が低くなっているプログラムの内の1 0 Fast execution flag to display the executable at a high speed arithmetic unit 5, and of the program priority is lower 1
つを選択し、低速演算装置6で実行させる (ステップS One Select, is executed in the low speed operation unit 6 (step S
35)。 35).

【0045】また、存在しないと判断した場合 (ステップS36がno)は、プログラムディスパッチ手段10 Further, when it is determined not to exist (step S36 is no), the program dispatch means 10
は実行可能なプログラム、即ち高速実行フラグが高速演算装置5での実行不可能を表示しているプログラムが存在するか否かを判断する (ステップS37)。 The executable program, i.e. fast execution flag to determine whether there is a program that displays the infeasible in a high speed arithmetic unit 5 (step S37).

【0046】そして、存在すると判断した場合 (ステップS37がyes)は、プログラムディスパッチ手段1 [0046] When it is determined to exist (step S37 is yes), the program dispatch unit 1
0は高速実行フラグが高速演算装置5での実行不可能を表示しているプログラムの内の1つを選択し、低速演算装置6で実行させる (ステップS35)。 0 selects one of the program running fast flag indicates infeasible in a high speed arithmetic unit 5, is executed in the low speed operation unit 6 (step S35).

【0047】また、存在しないと判断した場合(ステップS37がno)は、割り当てるプログラムが存在しないのでアイドル状態になる (ステップS38)。 Further, when it is determined not to exist (step S37 is no) becomes idle because the program does not exist to assign (step S38).

【0048】尚、ここでは、高速実行フラグに対応するプログラムの高速演算装置5での実行の可否及び優先性を表示させ、優先性も考慮してプログラムを高速演算装置5または低速演算装置6に割り当てるようにしたが、 [0048] Here, to display whether and preference for execution of high-speed computing unit 5 of the program corresponding to the fast execution flag, the program in consideration of preference for high-speed computing unit 5 or slow computing device It was to assign,
高速演算装置5での実行の可否のみを高速実行フラグに表示させ、対応する高速実行フラグが高速演算装置5での実行可能を表示しているプログラムは高速演算装置5 Only executability in high-speed computing unit 5 is displayed on the high-speed execution flag, a program corresponding fast execution flag is displaying the executable at a high speed arithmetic unit 5 is high-speed computing unit 5
に割り当て、実行不可能の表示しているプログラムは低速演算装置6に割り当てるようにすることもできる。 The assignment, programs that display unworkable may be to assign the low speed computing device.

【0049】図4は高速実行フラグの優先性を制御する処理の内、プログラム特性判定手段11が行なう処理を示した流れ図である。 [0049] Figure 4 of the process of controlling the priority of the high-speed execution flag is a flowchart illustrating a processing program characteristic judgment unit 11 performs.

【0050】プログラム特性判定手段11は高速演算装置5で実行されているプログラムがスーパバイザの呼び出しを行なうと (ステップS41)、そのプログラムは演算中心の処理を実行中でないと判定し、そのプログラム対応の高速実行フラグの優先性を低くする (ステップS42)。 The program characteristics determining means 11 when the program is running on a high speed arithmetic unit 5 performs a supervisor call (step S41), and determines that the program is not running the process of the arithmetic center, the program corresponding to lower the priority of the high-speed execution flag (step S42).

【0051】また、プログラム特性判定手段11はステップS43に示すタイムスライスによる割り込みを契機にして、プログラムがシステムで定められている時間以上連続して高速演算装置5,低速演算装置6を使用したか否かをチェックする(ステップS44)。 [0051] The program characteristics determining unit 11 in the wake of the interrupt by the time slice shown in step S43, high-speed computing unit 5 program is continuously over time which is determined by the system, or using the low-speed computing unit 6 to check whether or not (step S44).

【0052】そして、プログラムがシステムに定められている時間以上連続して高速演算装置5,低速演算装置6を使用した場合 (ステップS44がyes)は、そのプログラムは演算中心の処理を行なっていると判定し、 [0052] Then, high-speed computing unit 5 program is continuously over time which is determined in the system, when using the low-speed computing unit 6 (step S44 is yes), the program is performing processing operations center it is determined that,
そのプログラムに対応する高速実行フラグの優先性を高くする (ステップS45)。 A higher preference for high-speed execution flag corresponding to the program (step S45).

【0053】また、プログラムがシステムに定められた時間以上連続して高速演算装置5,低速演算装置6を使用していないと判断した場合 (ステップS44がno) [0053] Also, if the program determines that continuously over time determined in the system does not use a high-speed computing unit 5, the low-speed computing unit 6 (step S44 is no)
は、そのプログラムに対応する高速実行フラグの優先性には変化を与えない。 It does not provide a change in the preference for high-speed execution flag corresponding to the program.

【0054】尚、図4に示したプログラム特性判定手段11による処理は、プログラム特性解析手段12によってコードが埋め込まれているプログラムに対しては行なわない。 [0054] Note that the processing by the program characteristic determination unit 11 shown in FIG. 4 does not perform for program code is embedded by the program characteristic analyzing means 12.

【0055】図5は高速実行フラグの優先性を制御する処理の内、プログラム特性宣言手段13が行なう処理を示した流れ図である。 [0055] Figure 5 is of the process of controlling the priority of the high-speed execution flag is a flowchart illustrating a processing program characteristic declaration means 13 performs.

【0056】プログラム特性宣言手段13はプログラム3の実行時、プログラム特性解析手段12によってプログラム3に埋め込まれているコードに基づいて、プログラム3が演算のみの処理に入ると判定した場合、プログラム3がステップS52に示す演算中心の処理を実行する前に、プログラム3に対応する高速実行フラグ8の優先性を高くする (ステップS51)。 [0056] Program characteristics declared unit 13 at the time of program 3 running on the basis of the code embedded in the program 3 by the program characteristic analyzing unit 12, when the program 3 is determined to fall process of the arithmetic only, the program 3 before performing the process of the arithmetic center shown in step S52, a higher preference for high-speed execution flag 8 corresponding to the program 3 (step S51).

【0057】また、プログラム特性宣言手段13はプログラム特性解析手段12によってプログラム3に埋め込まれているコードに基づいて、プログラム3がシステム呼び出し等により処理が途切れる箇所に入ると判断した場合、プログラム3がステップS54に示す演算中心の処理を終了する前に、プログラム3に対応する高速実行フラグ8の優先性を低くする (ステップS53)。 [0057] The program characteristic declaration means 13 based on the code that is embedded in the program 3 by the program characteristic analyzing unit 12, when the program 3 is determined to enter the place where processing is interrupted by a system call or the like, the program 3 before ending the process of the arithmetic center shown in step S54, the lower the priority of the high-speed execution flag 8 corresponding to the program 3 (step S53).

【0058】 [0058]

【発明の効果】以上説明したように、本発明は、プログラムを全て主記憶装置に割り当てることができる場合はそのプログラムを高速演算装置に割り当て、割り当てることができない場合は仮想記憶の機能を利用する低速演算装置に割り当てるようにしたものであるので、システムの処理効率を高いものにすることができ、また、何らかの原因でシステムのメモリを少なく構成して利用しなければならない時でも全てのプログラムの実行が可能になる効果がある。 As described above, according to the present invention, if that can be allocated all of the programs in the main memory allocated to the program at a high speed arithmetic unit, if it can not allocate utilizing virtual memory function since is obtained to assign the low speed operation unit, it can be a high processing efficiency of the system, also for all the programs even when that must be used with less configuration memory system for some reason there is an effect that execution is possible.

【0059】また、本発明は所定の時間以上連続して高速演算装置または低速演算装置を使用したプログラム(演算中心のプログラム)に対応する高速実行フラグの優先性を高いものにし、そのプログラムが優先的に高速演算装置に割り当てられるようにするプログラム特性判定手段を備えたものであるので、プログラムの特性にあった演算装置の割り当てが可能になり、更にシステムの処理効率を向上させることが可能になる効果がある。 [0059] Further, the present invention is to a high priority of the high-speed execution flag corresponding to the program using a high-speed arithmetic device or slow computing device continuously over a predetermined time (operation center program), the program preference since manner in which with programmable characteristics determining means to be assigned to a high speed arithmetic unit, assignment of a arithmetic unit to the characteristics of the program becomes possible, so it is possible to further improve the processing efficiency of the system there is effect.

【0060】また、本発明はプログラムのコンパイル時に静的にプログラムを解析し、プログラムが演算中心の処理に入る部分,演算中心でない処理に入る部分にそれぞれそのことを示すコードを設定するプログラム特性解析手段と、プログラムの実行時にプログラム特性解析手段が設定したコードに従って対応する高速実行フラグの優先性を変更するプログラム特性宣言手段を備えたものであるので、プログラムの特性にあった演算装置の割り当てが可能になり、システムの処理効率を向上させることが可能になる効果がある。 [0060] Further, the present invention analyzes the statically program during compilation of a program, partial program enters the processing operation center, the program characterization of setting a code indicating respectively that its portion entering the process is not an operational center and means, since those having a program characteristic declaration means for changing the priority of the corresponding high-speed execution flag according to the code that the program characteristics analyzing means is set during the execution of a program, assignment of a arithmetic unit to the characteristics of the program It enables an effect that makes it possible to improve the processing efficiency of the system.

【0061】更に、本発明はプログラムのコンパイル時に、プログラムの処理単位がアクセスするアドレスを宣言するコードを処理単位の前に埋め込むプログラム使用メモリ解析手段と、処理単位を主記憶装置に割り当てることができる場合はそのプログラムが高速演算装置で実行可能なことを高速実行フラグに表示させる主記憶割り当て手段とを備えたものであり、大きなメモリ領域を必要とする処理は仮想記憶の機能を利用して低速演算装置で、小さなメモリ領域で十分な処理は高速演算装置で実行することができるので、システムの負荷が高い状況で、プログラム全体を主記憶装置に割り当てることができない場合であってもシステムの処理効率を高いものにすることができる効果がある。 [0061] Further, the present invention when compiling a program, the program uses memory analyzing means for embedding before the process unit code to declare processing unit addresses to access programs, it can be assigned to the processing unit to the main storage unit slow If are those having a main memory allocation means for displaying that the program can be executed at a high speed arithmetic unit for fast execution flag, the process requires a large memory area by using the virtual memory function in arithmetic unit, since small enough processing memory region can be performed at high speed arithmetic unit, the system load is at a higher status, even if it can not allocate the entire program into the main memory of the system processing there is an effect that it is possible to higher efficiency.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例のブロック図である。 1 is a block diagram of an embodiment of the present invention.

【図2】主記憶割り当て手段9の処理例を示す流れ図である。 2 is a flowchart illustrating a processing example of a main memory allocation means 9.

【図3】プログラムディスパッチ手段10の処理例を示す流れ図である。 3 is a flow diagram illustrating a processing example of a program dispatch means 10.

【図4】プログラム特性判定手段11の処理例を示す流れ図である。 4 is a flowchart illustrating a processing example of a program characteristic determination unit 11.

【図5】プログラム特性宣言手段13の処理例を示す流れ図である。 5 is a flowchart illustrating a processing example of a program characteristic declaration means 13.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…主記憶装置 2…補助記憶装置 3…プログラム 4−1,4−2…アドレス変換機構 5…高速演算装置 6…低速演算装置 7…仮想空間管理手段 8…高速実行フラグ 9…主記憶割り当て手段 10…プログラムディスパッチ手段 11…プログラム特性判定手段 12…プログラム特性解析手段 13…プログラム特性宣言手段 14…プログラム使用メモリ解析手段 1 ... main memory 2 ... auxiliary storage device 3 ... Program 4-1, 4-2 ... address conversion mechanism 5 ... high-speed computing unit 6 ... slow computing device 7 ... virtual space management means 8 ... fast execution flag 9 ... main memory allocation means 10 ... program dispatch unit 11 ... program characteristics determining unit 12 ... program characteristic analyzing means 13 ... program characteristics declared means 14 ... program memory used analysis means

Claims (4)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 主記憶装置と、 補助記憶装置と、 前記主記憶装置上または前記補助記憶装置上に存在するプログラムと、 前記プログラムの論理的なアドレスを前記主記憶装置上の物理的なアドレスに変換するアドレス変換機構と、 前記プログラムの実行中、前記アドレス変換機構によるアドレス変換に失敗した時、アドレス変換に失敗した命令から再実行を行なわないことを前提に高速化された高速演算装置と、 前記高速演算装置との間で、前記主記憶装置を共有し、 And 1. A main storage device, an auxiliary storage device, and a program residing in the main storage device or on the auxiliary storage device on a physical address on the main storage device logical addresses of said program an address conversion mechanism that converts, during execution of the program, when it fails to address translation by said address translation mechanism, and the high-speed arithmetic device which is faster on the assumption that not performed again executed from the instruction address translation fails , between said high-speed arithmetic device, to share the main storage device,
    且つ前記高速演算装置と同じ命令を実行可能で、更に、 And capable of executing the same instruction and the high-speed computing device, further,
    前記プログラムの実行中、前記アドレス変換機構によるアドレス変換が失敗した時にアドレス変換に失敗した命令から再実行が可能な低速演算装置と、 前記低速演算装置で実行するプログラムに対する仮想記憶を実現する仮想空間管理手段と、 前記プログラムが高速演算装置で実行されることの可否を表示する高速実行フラグと、 前記プログラムに前記主記憶装置を割り当てる際、前記プログラムの全てを前記主記憶装置に割り当てることができる場合、前記プログラム対応の高速実行フラグを前記高速演算装置での実行可能を表示するものにする主記憶割り当て手段と、 対応する高速実行フラグが実行可能を表示している前記プログラムを前記高速演算装置に割り当て、実行可能を表示していない前記プログラムを前記低速演算装置に割 During execution of the program, and the low-speed computing device capable of re-execution from the instruction that failed to address translation when the address conversion by the address conversion mechanism fails, the virtual space to realize the virtual memory for the program to be executed by the low speed operation device a management unit, and fast execution flag the program displays whether the be performed at a high speed arithmetic unit, when assigning the main storage device in the program, it is possible to assign all of the programs in the main storage device If the program and main memory allocation means that those high-speed execution flag to display the executable at the high speed arithmetic unit corresponding, corresponding fast execution flag is the high-speed computing device the program that displays the executable to allocate, divide the program that does not display the executable to the low-speed computing unit り当てるプログラムディスパッチ手段とを備えたことを特徴とするプログラムディスパッチ方式。 Program dispatch method is characterized in that a program dispatch unit shed Ri.
  2. 【請求項2】 請求項1記載のプログラムディスパッチ方式に於いて、 前記プログラムが高速演算装置で実行されることの可否を表示すると共に、前記高速演算装置で実行される優先性を表示する高速実行フラグを備え、 対応する高速実行フラグが実行可能を示しているプログラムを、対応する高速実行フラグが示す優先性に従って前記高速演算装置または前記低速演算装置に割り当て、 Wherein at the program dispatch system according to claim 1, together with the program displays whether the be performed at a high speed arithmetic unit, high-speed execution of displaying a preference to be executed by the high-speed arithmetic unit comprising a flag, it assigns the program corresponding high speed run flag indicates executable, to the high-speed arithmetic device or the low-speed computing unit according to preference indicated by the corresponding high-speed execution flag,
    対応する高速実行フラグが実行不可能を示しているプログラムを前記低速演算装置に割り当てるプログラムディスパッチ手段を備え、 更に、前記プログラムがシステムが所定時間以上連続して前記高速演算装置または前記低速演算装置を使用した場合、前記プログラム対応の高速実行フラグが示す優先性を高くし、前記プログラムによる演算処理が途切れる場合、前記プログラム対応の高速実行フラグの優先性を低くするプログラム特性判定手段を備えたことを特徴とするプログラムディスパッチ方式。 Comprising program dispatch means for assigning a program corresponding high speed run flag indicates infeasible to said low-speed computing device, further, the high-speed arithmetic device or the low-speed computing unit wherein a program is continuously system for a predetermined time or more when used, a higher priority to the program corresponding fast execution flag of indicating, when the arithmetic processing by the program is interrupted, that with a program characteristic determination means for lowering the priority of the program corresponding fast execution flag of program dispatch system which is characterized.
  3. 【請求項3】 請求項2記載のプログラムディスパッチ方式に於いて、 プログラム特性判定手段に代えて、前記高速演算装置または前記低速演算装置上で実行されるプログラムをコンパイルする際、プログラムを静的に解析して演算処理が途切れる箇所に演算中心のプログラムでないことを示すコードを設定し、演算のみの処理に入る箇所に演算中心のプログラムであることを示すコードを設定するプログラム特性解析手段を備え、 更に、前記プログラム特性解析手段が設定したコードに従い、プログラムが演算中心の処理に入る前に対応する高速実行フラグの優先性を高くし、プログラムが演算処理の途切れる箇所に入る前に対応する高速実行フラグの優先性を低くするプログラム特性宣言手段を備えたことを特徴とするプログラムディス 3. In the program dispatch system according to claim 2, in place of the program characteristic determining means, when compiling a program to be executed by the high-speed arithmetic device or the low-speed computing unit on, program the static set the code indicating the locations analyzed by the arithmetic processing is interrupted not an operation center of the program, comprising program characteristics analyzing means for setting a code indicating that a program operation center position to enter the process of the arithmetic only, Furthermore, in accordance with the code in which the program characteristic analyzing means is set, high-speed execution of the program to increase the priority of the high-speed execution flag corresponding before entering the process of the arithmetic center, corresponding to before the program enters the portion interruption of processing program disk for comprising the program characteristic declaration means for lowering the priority of the flag ッチ方式。 Pitch system.
  4. 【請求項4】 請求項1記載のプログラムディスパッチ方式に於いて、 前記高速演算装置または前記低速演算装置上で実行されるプログラムをコンパイルする際、前記プログラムを静的に解析してプログラムの処理単位がアクセスするアドレスを宣言するコードを前記処理単位の前に埋め込むプログラム使用メモリ解析手段を備え、 プログラムに前記主記憶装置を割り当てる際、前記プログラムの全てを前記主記憶装置に割り当てることができる場合に加えて、前記コードによってアクセスするアドレスが宣言されているプログラムの処理単位を前記主記憶装置に割り当てることができる場合にも前記プログラム対応の高速実行フラグを前記高速演算装置での実行可能を表示するものにする主記憶割り当て手段を備えたことを特徴とするプ 4. In the program dispatch method of claim 1, wherein, when compiling a program to be executed by the high-speed arithmetic device or the low-speed computing unit on, the processing unit of a program by analyzing the program statically If There comprising program uses memory analyzing means for embedding before the process unit code to declare an address to be accessed, when assigning the main storage device in the program, which can be assigned to all of the program to the main memory in addition, displaying a high-speed execution flag of the program corresponding to the case where the processing unit of the program address to be accessed by the code is declared may be assigned to the main storage device can be executed in the high-speed arithmetic device flop, characterized in to, further comprising a main memory allocation means which グラムディスパッチ方式。 Gram dispatch system.
JP28523392A 1992-09-30 1992-09-30 Program dispatch system Expired - Fee Related JP2970262B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28523392A JP2970262B2 (en) 1992-09-30 1992-09-30 Program dispatch system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28523392A JP2970262B2 (en) 1992-09-30 1992-09-30 Program dispatch system

Publications (2)

Publication Number Publication Date
JPH06110857A JPH06110857A (en) 1994-04-22
JP2970262B2 true JP2970262B2 (en) 1999-11-02

Family

ID=17688840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28523392A Expired - Fee Related JP2970262B2 (en) 1992-09-30 1992-09-30 Program dispatch system

Country Status (1)

Country Link
JP (1) JP2970262B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986066B2 (en) * 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
KR101687664B1 (en) * 2015-10-02 2017-01-02 대원강업주식회사 Shot peening apparatus and shot peening method for coil spring

Also Published As

Publication number Publication date
JPH06110857A (en) 1994-04-22

Similar Documents

Publication Publication Date Title
US7376949B2 (en) Resource allocation and protection in a multi-virtual environment
US6105053A (en) Operating system for a non-uniform memory access multiprocessor system
US5161226A (en) Microprocessor inverse processor state usage
CN101681269B (en) Adaptive dynamic selection and application of multiple virtualization techniques
Case et al. Architecture of the IBM System/370
CN1042862C (en) System and method for delay loading shared libraies
US6772419B1 (en) Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS
US4598364A (en) Efficient trace method adaptable to multiprocessors
US6480845B1 (en) Method and data processing system for emulating virtual memory working spaces
US8756397B2 (en) System and method for cooperative virtual machine memory scheduling
US4887202A (en) Input-output control method in a virtual machine system
CN101233489B (en) Adaptive process dispatch in a computer system having a plurality of processors
KR920005853B1 (en) Apparatus for controlling input/output operation in virtual memory/visual computer type data processing system
EP0150039B1 (en) I/o execution method for a virtual machine system and system therefor
Seawright et al. VM/370—a study of multiplicity and usefulness
JP5015665B2 (en) Method for sharing kernel services among kernels, devices, and computer program
US6871264B2 (en) System and method for dynamic processor core and cache partitioning on large-scale multithreaded, multiprocessor integrated circuits
US4435752A (en) Allocation of rotating memory device storage locations
US6061773A (en) Virtual memory system with page table space separating a private space and a shared space in a virtual memory
JP5450620B2 (en) Computer system, processing method and a computer program
US6996828B1 (en) Multi-OS configuration method
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
CN1084005C (en) Method and apparatus for dynamically controlling address space allocation
EP0382505A2 (en) Virtual computer system having improved input/output interrupt control
US8141091B2 (en) Resource allocation in a NUMA architecture based on application specified resource and strength preferences for processor and memory resources

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees