JP2944162B2 - Manufacturing method of multilayer solid electrolytic capacitor - Google Patents

Manufacturing method of multilayer solid electrolytic capacitor

Info

Publication number
JP2944162B2
JP2944162B2 JP20536390A JP20536390A JP2944162B2 JP 2944162 B2 JP2944162 B2 JP 2944162B2 JP 20536390 A JP20536390 A JP 20536390A JP 20536390 A JP20536390 A JP 20536390A JP 2944162 B2 JP2944162 B2 JP 2944162B2
Authority
JP
Japan
Prior art keywords
valve metal
capacitor
metal foil
valve
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20536390A
Other languages
Japanese (ja)
Other versions
JPH0491418A (en
Inventor
一美 内藤
正二 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP20536390A priority Critical patent/JP2944162B2/en
Publication of JPH0491418A publication Critical patent/JPH0491418A/en
Application granted granted Critical
Publication of JP2944162B2 publication Critical patent/JP2944162B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は生産効率が高く、コストダウンが可能で、か
つ特性の優れた積層型固体電解コンデンサの製造方法に
関する。
The present invention relates to a method for producing a multilayer solid electrolytic capacitor having high production efficiency, cost reduction, and excellent characteristics.

「従来の技術」 積層型固体電解コンデンサは、一般には次のようにし
てつくられている。
[Background Art] A multilayer solid electrolytic capacitor is generally manufactured as follows.

すなわち、板状の弁金属エッチング箔を打ち抜いて、
不要の部分を除去し、複数の長方形部分の一端が接続さ
れて櫛状に並列している弁金属エッチング箔成形体をつ
くり、これら長方形部分に順次誘電体酸化皮膜層、半導
体層、導電体層を積層形成した後、複数の櫛状成形体の
長方形部分を重ね合わせ、上記長方形部分が複数枚積層
されている部分を導電ペースト浴に浸漬一体化した後、
切断分離する方法(特開昭63−239917号公報)。
That is, punching a plate-shaped valve metal etching foil,
Unnecessary portions are removed to form a valve metal etching foil molded body in which one end of a plurality of rectangular portions is connected in parallel in a comb shape, and a dielectric oxide film layer, a semiconductor layer, and a conductor layer are sequentially formed on these rectangular portions. After the lamination is formed, the rectangular portions of the plurality of comb-shaped molded bodies are superimposed, and the portion where the plurality of rectangular portions are laminated is immersed and integrated in a conductive paste bath.
A method of cutting and separating (JP-A-63-239917).

あるいは、弁金属エッチング箔を打抜いて、不要の部
分を除去し、複数の長方形部分が串ダンゴ状に連結さ
れ、さらに串ダンゴ状のものが並列している弁金属エッ
チング箔成形体をつくり、上記串ダンゴ状部分に順次誘
電体酸化被膜層、半導体層、導電体層を形成した後、長
方形部分の連結されている部分で折り曲げて、長方形部
分を重ね合わせて一体化し、それぞれの重ね合わせた部
分を切断分離する方法(特公昭57−10564号公報)等が
知られている。
Alternatively, punch the valve metal etching foil, remove unnecessary parts, make a valve metal etching foil molded body in which a plurality of rectangular parts are connected in a skewered dango shape, and further skewered dango-shaped things are arranged in parallel, After sequentially forming a dielectric oxide film layer, a semiconductor layer, and a conductor layer on the skewered dango-shaped portion, bending at a portion where the rectangular portions are connected, the rectangular portions were overlapped and integrated, and each was overlapped. A method of cutting and separating portions (Japanese Patent Publication No. 57-10564) is known.

「発明が解決しようとする課題」 しかしながら、上記弁金属エッチング波の成形体は、
波を打抜いて成形されるので、箔の厚みが薄いと、打抜
き金型と被打抜き箔とが付着し、取り扱いが困難となる
ため、ある程度の厚みを有する弁金属エッチング箔を使
用しなければならない。
"Problem to be Solved by the Invention" However, the molded body of the valve metal etching wave is
Since it is formed by punching waves, if the thickness of the foil is thin, the punching die and the foil to be punched adhere to each other, making it difficult to handle, so it is necessary to use a valve metal etching foil with a certain thickness No.

厚みの厚い弁金属エッチング箔を使用すると体積が大
きくなり、つくられた積層型固体電解コンデンサの奥行
きが長くなり、高周波性能が低下する。この高周波性能
低下の傾向は、長方形部分の面積が小さい程、また長方
形部分の間の距離が短くなる程、顕著となる。
The use of a thicker valve metal etching foil increases the volume, increases the depth of the formed multilayer solid electrolytic capacitor, and degrades high frequency performance. The tendency of the high-frequency performance to decrease becomes more remarkable as the area of the rectangular portions is smaller and the distance between the rectangular portions is shorter.

上記金属エッチング波成形体を作製するには、打抜き
以外にフォトエッチングによって成形する方法も考えら
れるが、コストが高くなるばかりでなく、上記弁金属エ
ッチング箔の表面状態は、通常の金属のように平滑でな
いため、フォトエッチングした部分とマスクとの界面が
不均一となるので使用できない。
In order to produce the above-mentioned metal-etched wave-formed body, a method of forming by photo-etching other than punching is also conceivable. Since it is not smooth, the interface between the photo-etched portion and the mask becomes non-uniform, so that it cannot be used.

本発明は上記の事情に鑑みてなされたもので、効率よ
く安価に性能の優れた積層型固体コンデンサを製造する
ことができる製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a manufacturing method capable of efficiently manufacturing a multilayer solid capacitor having excellent performance at low cost.

「課題を解決するための手段」 上記の目的を達成するため、本発明に係る積層型固体
コンデンサの製造方法は、短冊状の弁金属箔の複数枚
を、金属板の一辺に対して並列に直接またはスペーサー
を介して取り付け、これらの弁金属箔の表面に、誘電体
酸化被膜層、次いで弁金属箔の基部を残して半導体層、
さらに導電体層を順次形成して2種のコンデンサ用素子
A、Bを作製し、このコンデンサ用素子A2個を用い、弁
金属箔が接続されている前面側を対向させるとともに、
それぞれの弁金属箔を対向当接させて、これを導電ペー
スト浴に浸漬してそれぞれ一体化した後、半導体層が形
成されていない弁金属箔の基部で一体化した弁金属箔を
分離するものである。
"Means for Solving the Problems" In order to achieve the above object, a method for manufacturing a multilayer solid capacitor according to the present invention comprises a plurality of strip-shaped valve metal foils arranged in parallel with one side of a metal plate. Attached directly or via a spacer, on the surface of these valve metal foils, a dielectric oxide layer, then a semiconductor layer, leaving the base of the valve metal foil,
Further, a conductor layer is sequentially formed to produce two types of capacitor elements A and B. Using the two capacitor elements A, the front sides to which the valve metal foils are connected face each other,
After the valve metal foils are brought into contact with each other and immersed in a conductive paste bath to be integrated with each other, the integrated valve metal foil is separated at the base of the valve metal foil on which the semiconductor layer is not formed. It is.

あるいは、上記コンデンサ用素子A、Bを用いて、コ
ンデンサ用素子Aの金属板が設けられている後面段差部
分に沿って、上記コンデンサ用素子Bの弁金属箔が設け
られている前面段差部分を当接せしめて一体化させて素
子ブロックFを作製し、この素子ブロックF2個を用い、
弁金属箔が接続されている前面側を対向させるととも
に、それぞれの弁金属箔を対向当接させて、これを導電
ペースト浴に浸漬してそれぞれ一体化した後、半導体層
が形成されていない弁金属箔の基部で一体化した弁金属
箔を分離するものである。
Alternatively, using the capacitor elements A and B, the front step portion where the valve metal foil of the capacitor element B is provided along the rear step portion where the metal plate of the capacitor element A is provided. By abutting and integrating, an element block F is manufactured, and using the two element blocks F,
The valve metal foils are connected to each other with the front sides facing each other, and the valve metal foils are brought into contact with each other, immersed in a conductive paste bath, and integrated with each other. The valve metal foil integrated at the base of the metal foil is separated.

また、上記コンデンサ用素子Aと2個のコンデンサ用
素子Bを用いて、コンデンサ用素子Aの金属板が設けら
れている後面段差部分に沿って、第1のコンデンサ用素
子Bの弁金属箔が設けられている前面段差部分を当接せ
しめるとともに、第1のコンデンサ用素子Bの後面段差
部分に沿って、第2のコンデンサ用素子Bの前面段差部
分を当接せしめて一体化させて素子ブロックGを作製
し、この素子ブロックG2個を用い、弁金属箔が接続され
ている前面側を対向させるとともに、それぞれの弁金属
箔を対向当接させて、これを導電ペースト浴に浸漬して
それぞれ一体化した後、半導体層が形成されていない弁
金属箔の基部で一体化した弁金属箔を分離するものであ
る。
Further, using the capacitor element A and the two capacitor elements B, the valve metal foil of the first capacitor element B is formed along the step on the rear surface where the metal plate of the capacitor element A is provided. The element block is brought into contact with the provided front step portion, and is brought into contact with and integrated with the front step portion of the second capacitor element B along the rear step portion of the first capacitor element B. Using the two element blocks G, the front sides to which the valve metal foils are connected are opposed to each other, and the respective valve metal foils are opposed to each other and immersed in a conductive paste bath. After the integration, the integrated valve metal foil is separated at the base of the valve metal foil where the semiconductor layer is not formed.

さらに、上記コンデンサ用素子Aと複数のコンデンサ
用素子Bを用いて、コンデンサ用素子Aの金属板が設け
られている後面段差部分に沿って、順次、複数のコンデ
ンサ用素子Bの弁金属箔が設けられている前面段差部分
を当接せしめて一体化させたものを作製し、これらのも
のから選ばれたもの2個を用い、弁金属箔が接続されて
いる前面側を対向させるとともに、それぞれの弁金属箔
を対向当接させて、これを導電ペースト浴に浸漬してそ
れぞれ一体化した後、半導体層が形成されていない弁金
属箔の基部で一体化した弁金属箔を分離することを特徴
とするものである。
Further, using the capacitor element A and the plurality of capacitor elements B, the valve metal foils of the plurality of capacitor elements B are sequentially arranged along the rear step portion where the metal plate of the capacitor element A is provided. The front steps provided are brought into contact with each other to make an integrated one, and two of these are used to make the front sides to which the valve metal foils are connected face each other, After the valve metal foils are opposed to each other, they are immersed in a conductive paste bath to be integrated respectively, and then the integrated valve metal foils are separated at the base of the valve metal foils on which the semiconductor layer is not formed. It is a feature.

「作用」 本発明の方法は上記の構成となっているので、金型で
打抜き必要がなく、弁金属箔の厚みが薄くとも、取り扱
いが容易となり、性能が優れた積層型固体電解コンデン
サの生産効率が高くなる。
[Operation] Since the method of the present invention has the above-described configuration, it is not necessary to perform punching with a mold, and even if the thickness of the valve metal foil is small, handling is easy and production of a multilayer solid electrolytic capacitor having excellent performance is realized. Increases efficiency.

「実施例」 本発明に使用される弁金属箔としては、アルミニウ
ム,タンタル,ニオブ,チタンあるいはこれらを基質と
する合金等弁作用を有する金属箔がいずれも使用でき
る。
"Examples" As the valve metal foil used in the present invention, any metal foil having a valve action such as aluminum, tantalum, niobium, titanium or an alloy using these as a substrate can be used.

これら弁金属箔は表面がエッチングされていてもよ
い。エッチング方法としては、電気化学的にエッチング
する等公知の方法が用いられる。
The surface of these valve metal foils may be etched. As an etching method, a known method such as electrochemical etching is used.

また、上記弁金属箔は、表面に予め誘電体酸化皮膜層
が形成されているものを用いてもよい。
Further, the valve metal foil may have a dielectric oxide film layer formed on the surface in advance.

これら弁金属箔は狭幅長方形に切断して用いられる。 These valve metal foils are cut into narrow rectangles for use.

上記狭幅長方形の弁金属箔が接続される金属板は、弁
金属箔を接続できる機能と強度を有し、かつ弁金属箔を
接続してもたわまなければ特に制限なく、例えば、ステ
ンレス,鋼,銅,鉄,アルミニウム等があげられる。金
属板は所定の長さの直線状の一辺を有すればよいが、通
常長方形のものが用いられ、その長さは、狭幅弁金属泣
の幅と、接続する個数と、間隔によって決まる。金属板
の厚みは、必要とする上記長さによるたわみを防止する
ため、長い場合には厚くされるが、通常0.1mm〜数mmの
厚さのものが用いられる。
The metal plate to which the narrow rectangular valve metal foil is connected has a function and strength capable of connecting the valve metal foil, and is not particularly limited as long as the valve metal foil is connected without bending. , Steel, copper, iron, aluminum and the like. The metal plate may have one side of a straight line having a predetermined length, but a rectangular plate is usually used, and the length is determined by the width of the narrow valve metal, the number of connected metal plates, and the interval. The thickness of the metal plate is increased if it is long in order to prevent the required bending due to the above-mentioned length, but a thickness of 0.1 mm to several mm is usually used.

金属板と弁金属箔との間に介在されるスペーサの材料
は、特に制限ないが、通常金属板と同じ材料が用いられ
る。上記金属板とスペーサとの接続方法は、溶接、半田
づけ、ボルト締め等従来公知の電気的、機械的方法が用
いられる。また、金属板の形状を、スペーサを接続した
金属板の形状として、スペーサの接続を行わないように
してもい。スペーサの厚みは、目的とする固体電解コン
デンサ用素子の種類によって異なる。
The material of the spacer interposed between the metal plate and the valve metal foil is not particularly limited, but usually the same material as the metal plate is used. As a method for connecting the metal plate and the spacer, a conventionally known electric or mechanical method such as welding, soldering, or bolting is used. Further, the shape of the metal plate may be changed to the shape of the metal plate to which the spacer is connected so that the connection of the spacer is not performed. The thickness of the spacer varies depending on the type of the target element for a solid electrolytic capacitor.

本発明の弁金属波上に形成される誘電体酸化皮膜層
(以下酸化皮膜層、あるいは化成膜という)は、弁金属
箔自体の酸化皮膜層であっても、あるいは弁金属箔上に
設けられた、他の誘電体の酸化皮膜層であってもよい
が、特に弁金属自体の酸化物からなる酸化皮膜層が好ま
しい。上記いずれの場合においても、酸化皮膜層を形成
する方法としては従来公知の方法を用いることができ
る。例えば、弁金属箔としてアルミニウムを用いる場
合、アルミニウム箔の表面を電気的化学的にエッチング
し、さらにほう酸およびほう酸アンモニウムの水溶液中
で電気化学的に処理すれば、アルミニウム箔上にアルミ
ナ誘電体からなる酸化皮膜層が形成される。
The dielectric oxide film layer (hereinafter referred to as oxide film layer or chemical film formation) formed on the valve metal foil of the present invention may be an oxide film layer of the valve metal foil itself or provided on the valve metal foil. An oxide film layer of another dielectric may be used, but an oxide film layer made of an oxide of the valve metal itself is particularly preferable. In any of the above cases, a conventionally known method can be used to form the oxide film layer. For example, when aluminum is used as the valve metal foil, if the surface of the aluminum foil is electrochemically etched and further electrochemically treated in an aqueous solution of boric acid and ammonium borate, the aluminum foil is made of an alumina dielectric. An oxide film layer is formed.

また、本発明に使用される半導体層の組成および作製
方法は特に制限ないが、コンデンサの性能を高めるに
は、本出願人が先に提出した二酸化鉛と硫酸鉛を主成分
とする半導体層を化学析出法によって形成する方法(特
開昭63−51621号公報)、あるいは二酸化鉛を主成分と
する半導体層を電気化学的析出法によって形成する方法
(特開昭63−185307号公報)を用いるのが好ましい。
The composition and manufacturing method of the semiconductor layer used in the present invention are not particularly limited. However, in order to improve the performance of the capacitor, the semiconductor layer mainly containing lead dioxide and lead sulfate previously submitted by the present applicant is used. A method of forming by a chemical deposition method (JP-A-63-51621) or a method of forming a semiconductor layer containing lead dioxide as a main component by an electrochemical deposition method (JP-A-63-185307) is used. Is preferred.

上記半導体層の表面に形成される導電体層は、例えば
電動ペーストを塗布固化させる方法、メッキ,金属蒸
着,耐熱性の導電樹脂フィルムの積層など公知の方法に
よって形成される。
The conductor layer formed on the surface of the semiconductor layer is formed by a known method such as a method of applying and solidifying an electric paste, plating, metal deposition, and lamination of a heat-resistant conductive resin film.

また、導電ペーストとしては、金属粉,導電性ポリマ
を主成分とする公知のものが採用できる。
Further, as the conductive paste, a known paste containing metal powder and conductive polymer as main components can be used.

次に上記弁金属箔,金属板等を用いて積層型固体電解
コンデンサ(以下コンデンサという)を製造する方法を
説明する。
Next, a method of manufacturing a laminated solid electrolytic capacitor (hereinafter referred to as a capacitor) using the valve metal foil, the metal plate and the like will be described.

第1図ないし第7図は、本発明の方法の第1実施例を
示すもので、図中符号1は、長方形の金属板である。こ
の金属板1の長手辺1aには短冊状の弁金属箔2の一方端
部が辺1aに対して直角に、所定の間隔をおいて並列に接
続されている。
1 to 7 show a first embodiment of the method of the present invention. In the drawings, reference numeral 1 denotes a rectangular metal plate. One end of a strip-shaped valve metal foil 2 is connected in parallel to the long side 1a of the metal plate 1 at a predetermined interval at a right angle to the side 1a.

上記弁金属箔2のそれぞれの表面には、誘電体酸化皮
膜層3、基部を残し線4aより下の部分に半導体層4、導
電体層5が順次積層され、固体電解コンデンサ用素子
(以下コンデンサ用素子という)Aが形成される。この
コンデンサ素子A2個を、弁金属箔2が取り付けられてい
る前面側を対向させ、それぞれの弁金属箔を他方の端部
をそろえて対向当接させ、これを導電ペースト浴に浸漬
し、導電ペースト6によって一体化する。
On each surface of the valve metal foil 2, a dielectric oxide film layer 3, a semiconductor layer 4 and a conductor layer 5 are sequentially laminated on a portion below the line 4a except for a base, and an element for a solid electrolytic capacitor (hereinafter referred to as a capacitor). A) is formed. The two capacitor elements A are opposed to each other on the front side where the valve metal foil 2 is attached, and the respective valve metal foils are brought into opposite contact with the other end aligned, immersed in a conductive paste bath, It is integrated by the paste 6.

これを線4aより上の線4bで切断するか、あるいは弁金
属箔2と金属板1とが接続されている部分を分離して積
層型固体電解コンデンサ素子(以下、コンデンサ素子)
という7が作製される。次いでコンデンサ素子7の半導
体層が形成されていない弁金属部分と導電体層が形成さ
れている部分にそれぞれリード線を取り付け、最後に、
例えば、樹脂モールド,樹脂ケース,金属性の外装ケー
ス,樹脂のデッピングラミネートフィルムによる外装な
どによって、各種用途の汎用コンデンサ製品が得られ
る。
This is cut by a line 4b above the line 4a, or a portion where the valve metal foil 2 and the metal plate 1 are connected is separated to obtain a laminated solid electrolytic capacitor element (hereinafter, capacitor element).
7 is produced. Next, lead wires are respectively attached to the valve metal portion of the capacitor element 7 where the semiconductor layer is not formed and the portion where the conductor layer is formed, and finally,
For example, general-purpose capacitor products for various applications can be obtained by a resin mold, a resin case, a metal outer case, an outer case made of a resin dipping laminate film, and the like.

また上記説明では、まず弁金属箔を金属板から分離し
た後リード線を接続して外装を施したが、リード線を接
続してから弁金属箔と金属板とを分離してもよいし、リ
ード線を接続し、さらに外装を施してから弁金属波を分
離してもよい。
In the above description, first, the valve metal foil is separated from the metal plate, and then the lead wire is connected and the exterior is applied.However, the valve metal foil and the metal plate may be separated after connecting the lead wire, The valve metal wave may be separated after connecting a lead wire and further providing an exterior.

第8図ないし第10図は、第2実施例を示すもので、金
属板1に弁金属箔2を接続する場合、スペーサ8を介し
て接続したコンデンサ用素子Bを用いるものである。
FIGS. 8 to 10 show a second embodiment, in which a capacitor element B connected via a spacer 8 is used when the valve metal foil 2 is connected to the metal plate 1. FIG.

このコンデンサ用素子Bの弁金属箔2が接続されてい
る前面側段差9は、コンデンサ用素子Aの後面側段差10
とほぼ同じに形成されている。
The front step 9 of the capacitor element B to which the valve metal foil 2 is connected is a rear step 10 of the capacitor element A.
It is formed almost identically.

上記コンデンサ用素子Aの後面側段差10に当接すると
ともに、それぞれの弁金属箔2を対向当接し、素子ブロ
ックFを形成する。この素子ブロックFの弁金属箔を導
電ペースト浴に浸漬して一体化し、これを金属板2から
分離することによりコンデンサ素子7が得られる。
The element block F is formed by abutting against the step 10 on the rear surface side of the capacitor element A and abutting the respective valve metal foils 2 against each other. The valve metal foil of the element block F is immersed in a conductive paste bath to be integrated and separated from the metal plate 2 to obtain the capacitor element 7.

また、上記素子ブロックFのコンデンサ用素子Aの前
面側を対向させれば、第11図に示すように4枚の弁金属
箔を積層したコンデンサ素子が得られる。
If the front side of the capacitor element A of the element block F is opposed, a capacitor element in which four valve metal foils are laminated as shown in FIG. 11 can be obtained.

第12図は、第3実施例を示すもので、コンデンサ用素
子Bの後面段差11と同じ前面段差12を有するコンデンサ
用素子C(クレームにおいて、第2のコンデンサ用素子
Bに相当する)を用い、上記素子ブロックFのコンデン
サ用素子Bの後面側段差11に沿ってスペーサ8′を厚く
してコンデンサ用素子Cの前面側段差12を当接するとと
もに、弁金属箔2…をそれぞれ当接した素子ブロックG
を形成したものである。この場合にも、弁金属箔を導電
ペースト浴に浸漬して一体化し、金属板と分離すること
によりコンデンサ素子が得られる。
FIG. 12 shows a third embodiment, in which a capacitor element C having the same front step 12 as the rear step 11 of the capacitor element B (corresponding to the second capacitor element B in the claims) is used. The spacer 8 'is made thicker along the step 11 on the rear surface side of the capacitor element B of the element block F to contact the step 12 on the front side of the capacitor element C and the valve metal foils 2. Block G
Is formed. Also in this case, the capacitor element can be obtained by immersing the valve metal foil in a conductive paste bath to integrate and separate it from the metal plate.

また、第13図の示すように、上記素子ブロックGを対
向させることによって、さらに弁金属箔2の積層数を大
きいコンデンサ素子が得られる。
In addition, as shown in FIG. 13, a capacitor element having a larger number of valve metal foils 2 can be obtained by making the element blocks G face each other.

さらにスペーサの厚いコンデンサ用素子を用い、同様
にして弁金属箔の積層数を増加させることが可能であ
る。
Furthermore, it is possible to increase the number of laminated valve metal foils by using a capacitor element having a thick spacer.

上記方法は、たとえば素子ブロックFとコンデンサ素
子Aと組合せ、あるいは素子ブロックFと素子ブロック
Gとの組合せ等により、弁金属箔の積層数は自由に選択
できる。
In the above method, the number of laminated valve metal foils can be freely selected by, for example, combining element block F and capacitor element A, or combining element block F and element block G.

実施例1 厚さ0.5mm,幅20mm,長さ300mmのアルミニウム製金属板
2枚、および厚さ0.3mm,幅5mm,長さ300mmのアルミニウ
ム製スペーサがボルトによって取り付けられている厚さ
0.5mm,幅25mm,長さ300mmのアルミニウム製金属板2枚を
用意した。
Example 1 Two aluminum metal plates having a thickness of 0.5 mm, a width of 20 mm, and a length of 300 mm, and a thickness in which aluminum spacers having a thickness of 0.3 mm, a width of 5 mm, and a length of 300 mm are attached by bolts.
Two aluminum metal plates having a size of 0.5 mm, a width of 25 mm, and a length of 300 mm were prepared.

前者の金属板には、長さ20mm,幅3mm,厚さ0.1mm、前者
の金属板にはスペーサを介して長さ15mm,幅3mm,厚さ0.1
mmのアルミニウムエッチング化成箔(約45μF/cm2)の
一方の端部をそれぞれ2mmの間隔をおき、他端を揃え、5
0枚づつ、スポット溶接で接続した。
The former metal plate has a length of 20 mm, a width of 3 mm and a thickness of 0.1 mm, and the former metal plate has a length of 15 mm, a width of 3 mm and a thickness of 0.1 through a spacer.
5mm aluminum etched chemical foil (about 45μF / cm 2 )
Each of the 0 sheets was connected by spot welding.

上記化成箔の他端から8mm部分をリン酸およびリン酸
アンモニウム水溶液に浸漬し、再化成した。次いで、酢
酸鉛三水和物2.4モル/の水溶液と、過硫酸アンモニ
ウム4モル/の水溶液との混合液に、化成箔の他端よ
り3mmの部分を浸漬して40℃、1時間反応させ、二酸化
鉛25wt/%、硫酸鉛75wt/%からなる半導体層を形成し
た。
An 8 mm portion from the other end of the chemical conversion foil was immersed in an aqueous solution of phosphoric acid and ammonium phosphate to re-form. Next, a portion 3 mm from the other end of the chemical conversion foil was immersed in a mixture of an aqueous solution of lead acetate trihydrate 2.4 mol / and an aqueous solution of ammonium persulfate 4 mol /, and allowed to react at 40 ° C. for 1 hour. A semiconductor layer composed of 25 wt /% lead and 75 wt /% lead sulfate was formed.

この半導体層形成操作を2回繰り返した後、カーボン
ペースト槽、銀ペースト槽に順次浸漬して、半導体層上
に導電体層を形成してコンデンサ用素子A、コンデンサ
用素子Bを作製した。これを第10図に示すように、段差
部を接合して素子ブロックFを形成し、さらに素子ブロ
ックFを対向させ、化成箔を当接せしめた後、化成箔を
銀ペースト浴に浸漬し、他端より3mmの部分を一体化し
た。この一体化した化成箔の他端から4mmの部分ですべ
ての積層した化成箔を切断し、個々のコンデンサ素子を
作製した。
After this semiconductor layer forming operation was repeated twice, the resultant was immersed sequentially in a carbon paste tank and a silver paste tank to form a conductor layer on the semiconductor layer, thereby manufacturing a capacitor element A and a capacitor element B. As shown in FIG. 10, the steps are joined to form an element block F, and the element blocks F are further opposed to each other, and the chemical conversion foil is brought into contact with the element block F. Then, the chemical conversion foil is immersed in a silver paste bath, The part 3 mm from the other end was integrated. At 4 mm from the other end of the integrated chemical conversion foil, all the laminated chemical conversion foils were cut to produce individual capacitor elements.

これらコンデンサ素子を、用意された幅2mm,長さ5mm,
厚さ0.1mmの2枚の銅板を、上記コンデンサ素子の導電
体層、および誘電体層のみ存在する他端より3mmの部分
にのせ、前者は銀ペーストで、後者はスポット溶接で電
気的、機械的に接続し、これを樹脂封口してコンデンサ
を作製した。
These capacitor elements are prepared as 2mm width, 5mm length,
Two copper plates having a thickness of 0.1 mm are placed on a portion 3 mm from the other end where only the conductor layer and the dielectric layer of the capacitor element are present. The former is made of silver paste, and the latter is made by spot welding. The capacitors were sealed and sealed with a resin to produce a capacitor.

このコンデンサの特性値を特性し、結果を第1表に示
した。
The characteristic values of this capacitor were characterized, and the results are shown in Table 1.

但し、*は120Hzでの値、**は100KHzでの値、***
は10Vでの値。
However, * is a value at 120 Hz, ** is a value at 100 KHz, ***
Is the value at 10V.

「発明の効果」 以上説明したように、本発明に係る固体電解コンデン
サの製造方法は、金属板に接続した弁金属箔を使用して
積層型固体電解コンデンサが作製されるので、従来の方
法に比較して極めて効率が良く、また金型による大型箔
からの打ち抜きによって作製していないので箔間隔を極
めて小さく取れるため、コストダウンができる。また、
積層化のための金属板の組合せ方法に特徴が有り、その
結果、積層化容易で、作業性に富む。さらに、作製した
積層型コンデンサは、特性が優れる等の長所を有してい
る。
[Effects of the Invention] As described above, in the method for manufacturing a solid electrolytic capacitor according to the present invention, a multilayer solid electrolytic capacitor is manufactured using a valve metal foil connected to a metal plate. In comparison with the above, the efficiency is extremely high, and since it is not manufactured by punching out a large foil using a die, the interval between the foils can be made extremely small, so that the cost can be reduced. Also,
There is a feature in the method of combining metal plates for lamination, and as a result, lamination is easy and workability is high. Further, the manufactured multilayer capacitor has advantages such as excellent characteristics.

【図面の簡単な説明】[Brief description of the drawings]

第1図ないし第6図は、本発明の方法の第1実施例を示
すもので、第1図はコンデンサ用素子の平面図、第2図
は、第1図のII−II線矢視図、第3図は、弁金属箔に半
導体層を設ける位置および切断位置を示す図、第4図は
第1図のIV−IV線矢視断面図、第5図はコンデンサ用素
子Aを対向させた図、第6図は第5図のVI−VI線矢視断
面図、第7図は、上記手順によってつくられたコンデン
サ素子の斜視図、第8図ないし第10図は第2実施例を示
すもので、第8図はスペーサを用いたコンデンサ素子の
平面図、第9図は第8図のIX−IX線矢視図、第10図は第
2図および第9図のコンデンサ用素子よりつくられた素
子ブロックの側面図、第11図は第10図の素子ブロックを
対向させた図、第12図は、第3実施例を示すもので、第
10図の素子ブロックとさらにスペーサの厚いコンデンサ
用素子を組合せた素子ブロックの側面図、第13図は第12
図の素子ブロックを対向させた図である。 1……長方形の金属板(金属板)、1a……長手辺、2…
…短冊状の弁金属箔(弁金属箔)、3……誘電体酸化被
膜、4……半導体層、4a,4b……線、5……導電体層、
6……導電ペースト層、7……積層型固体電解コンデン
サ素子(コンデンサ素子)、8,8′……スペーサ、9…
…コンデンサ用素子Bの前面側段差、10……コンデンサ
用素子Aの後面側段差、11……コンデンサ用素子Bの後
面側段差、12……コンデンサ用素子Cの前面側段差、A,
B,C……固体電解コンデンサ用素子(コンデンサ用素
子)、F,G……素子ブロック。
1 to 6 show a first embodiment of the method of the present invention. FIG. 1 is a plan view of a capacitor element, and FIG. 2 is a view taken along the line II-II of FIG. FIG. 3 is a diagram showing a position where the semiconductor layer is provided on the valve metal foil and a cutting position, FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG. 1, and FIG. FIG. 6, FIG. 6 is a sectional view taken along the line VI-VI of FIG. 5, FIG. 7 is a perspective view of the capacitor element formed by the above procedure, and FIGS. 8 to 10 show the second embodiment. FIG. 8 is a plan view of a capacitor element using a spacer, FIG. 9 is a view taken along the line IX-IX of FIG. 8, and FIG. 10 is a view of the capacitor element of FIG. 2 and FIG. FIG. 11 is a side view of the manufactured element block, FIG. 11 is a view in which the element blocks in FIG. 10 are opposed to each other, and FIG. 12 is a view showing the third embodiment.
FIG. 13 is a side view of an element block in which the element block of FIG. 10 is further combined with a capacitor element having a thicker spacer.
It is the figure which made the element block of a figure oppose. 1 ... rectangular metal plate (metal plate), 1a ... long side, 2 ...
… Strip-shaped valve metal foil (valve metal foil), 3… dielectric oxide film, 4… semiconductor layer, 4a, 4b… wire, 5… conductor layer,
6 conductive paste layer 7, laminated solid electrolytic capacitor element (capacitor element), 8, 8 'spacer, 9
... steps on the front side of the capacitor element B, 10 ... steps on the rear side of the element A for the capacitor, 11 ... steps on the rear side of the element B for the capacitor, 12 ... steps on the front side of the element C for the capacitor, A,
B, C: Solid electrolytic capacitor element (capacitor element), F, G: Element block.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】短冊状の弁金属箔の複数枚を、金属板の一
辺に対して並列に直接またはスペーサーを介して取り付
け、 これらの弁金属箔の表面に、誘電体酸化被膜層、次いで
弁金属箔の基部を残して半導体層、さらに導電体層を順
次形成して2種のコンデンサ用素子A、Bを作製し、 このコンデンサ用素子A2個を用い、弁金属箔が接続され
ている前面側を対向させるとともに、それぞれの弁金属
箔を対向当接させて、これを導電ペースト浴に浸漬して
それぞれ一体化した後、半導体層が形成されていない弁
金属箔の基部で一体化した弁金属箔を分離することを特
徴とする積層型固体電解コンデンサの製造方法。
1. A plurality of strip-shaped valve metal foils are attached in parallel to one side of a metal plate, directly or via a spacer, and a dielectric oxide film layer is formed on the surface of these valve metal foils and then a valve. A semiconductor layer and a conductor layer are sequentially formed while leaving the base of the metal foil to produce two types of capacitor elements A and B. Using the two capacitor elements A, the front surface to which the valve metal foil is connected With the valve metal foils facing each other, the valve metal foils were brought into contact with each other and immersed in a conductive paste bath to be integrated with each other, and then the valve was integrated at the base of the valve metal foil on which the semiconductor layer was not formed. A method for manufacturing a multilayer solid electrolytic capacitor, comprising separating a metal foil.
【請求項2】短冊状の弁金属箔の複数枚を、金属板の一
辺に対して並列に直接またはスペーサーを介して取り付
け、 これらの弁金属箔の表面に、誘電体酸化被膜層、次いで
弁金属箔の基部を残して半導体層、さらに導電体層を順
次形成して2種のコンデンサ用素子A、Bを作製し、 このコンデンサ用素子A、Bを用いて、コンデンサ用素
子Aの金属板が設けられている後面段差部分に沿って、
上記コンデンサ用素子Bの弁金属箔が設けられている前
面段差部分を当接せしめて一体化させて素子ブロックF
を作製し、 この素子ブロックF2個を用い、弁金属箔が接続されてい
る前面側を対向させるとともに、それぞれの弁金属箔を
対向当接させて、これを導電ペースト浴に浸漬してそれ
ぞれ一体化した後、半導体層が形成されていない弁金属
箔の基部で一体化した弁金属箔を分離することを特徴と
する積層型固体電解コンデンサの製造方法。
2. A plurality of strip-shaped valve metal foils are attached in parallel to one side of a metal plate directly or via a spacer, and a surface of these valve metal foils is provided with a dielectric oxide film layer and then a valve. A semiconductor layer and a conductor layer are sequentially formed while leaving the base of the metal foil to produce two types of capacitor elements A and B. Using these capacitor elements A and B, a metal plate of the capacitor element A is prepared. Along the rear step where the is provided,
An element block F is formed by abutting and integrating the front step portion of the capacitor element B on which the valve metal foil is provided.
Using the two element blocks F, the front side to which the valve metal foils are connected is opposed to each other, and the respective valve metal foils are opposed to each other, immersed in a conductive paste bath, and integrated. And separating the integrated valve metal foil at the base of the valve metal foil on which no semiconductor layer is formed.
【請求項3】短冊状の弁金属箔の複数枚を、金属板の一
辺に対して並列に直接またはスペーサーを介して取り付
け、 これらの弁金属箔の表面に、誘電体酸化被膜層、次いで
弁金属箔の基部を残して半導体層、さらに導電体層を順
次形成して2種のコンデンサ用素子A、Bを作製し、 このコンデンサ用素子Aと2個のコンデンサ用素子Bを
用いて、コンデンサ用素子Aの金属板が設けられている
後面段差部分に沿って、第1のコンデンサ用素子Bの弁
金属箔が設けられている前面段差部分を当接せしめると
ともに、第1のコンデンサ用素子Bの後面段差部分に沿
って、第2のコンデンサ用素子Bの前面段差部分を当接
せしめて一体化させて、素子ブロックGを作製し、 この素子ブロックG2個を用い、弁金属箔が接続されてい
る前面側を対向させるとともに、それぞれの弁金属箔を
対向当接させて、これを導電ペースト浴に浸漬してそれ
ぞれ一体化した後、半導体層が形成されていない弁金属
箔の基部で一体化した弁金属箔を分離することを特徴と
する積層型固体電解コンデンサの製造方法。
3. A plurality of strip-shaped valve metal foils are attached in parallel to one side of a metal plate directly or via a spacer, and a surface of these valve metal foils is provided with a dielectric oxide film layer and then a valve. A semiconductor layer and a conductor layer are sequentially formed while leaving the base of the metal foil to produce two types of capacitor elements A and B. Using this capacitor element A and two capacitor elements B, a capacitor is formed. Along with the rear step portion on which the metal plate of the element A is provided, the front step portion of the first capacitor element B on which the valve metal foil is provided is brought into contact with the first capacitor element B. The front step portion of the second capacitor element B is abutted and integrated along the rear step portion to form an element block G, and the valve metal foil is connected using the two element blocks G. Facing front side At the same time, the respective valve metal foils are opposed to each other and immersed in a conductive paste bath to be integrated with each other, and then the valve metal foil integrated at the base of the valve metal foil on which the semiconductor layer is not formed is formed. A method for producing a multilayer solid electrolytic capacitor, comprising: separating a capacitor;
【請求項4】短冊状の弁金属箔の複数枚を、金属板の一
辺に対して並列に直接またはスペーサーを介して取り付
け、 これらの弁金属箔の表面に、誘電体酸化被膜層、次いで
弁金属箔の基部を残して半導体層、さらに導電体層を順
次形成して2種のコンデンサ用素子A、Bを作製し、 このコンデンサ用素子Aと複数のコンデンサ用素子Bを
用いて、コンデンサ用素子Aの金属板が設けられている
後面段差部分に沿って、順次、複数のコンデンサ用素子
Bの弁金属箔が設けられている前面段差部分を当接せし
めて一体化させたものを作製し、 これらのものから選ばれたもの2個を用い、弁金属箔が
接続されている前面側を対向させるとともに、それぞれ
の弁金属箔を対向当接させて、これを導電ペースト浴に
浸漬してそれぞれ一体化した後、半導体層が形成されて
いない弁金属箔の基部で一体化した弁金属箔を分離する
ことを特徴とする積層型固体電解コンデンサの製造方
法。
4. A plurality of strip-shaped valve metal foils are attached in parallel to one side of a metal plate directly or via a spacer, and a surface of these valve metal foils is provided with a dielectric oxide film layer and then a valve. A semiconductor layer and a conductor layer are sequentially formed while leaving the base of the metal foil to produce two types of capacitor elements A and B. Using the capacitor element A and a plurality of capacitor elements B, A plurality of capacitor elements B were successively brought into contact with and integrated with the front step portions provided with the valve metal foil along the rear step portion where the metal plate of the element A was provided. By using two selected from these, the valve metal foils are connected to each other with their front sides facing each other, and the respective valve metal foils are made to face each other and immersed in a conductive paste bath. After integrating each, half Method for producing a solid electrolytic multilayer capacitor and separating the valve metal foil are integrated at the base of the valve metal foil material layer is not formed.
JP20536390A 1990-08-02 1990-08-02 Manufacturing method of multilayer solid electrolytic capacitor Expired - Lifetime JP2944162B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20536390A JP2944162B2 (en) 1990-08-02 1990-08-02 Manufacturing method of multilayer solid electrolytic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20536390A JP2944162B2 (en) 1990-08-02 1990-08-02 Manufacturing method of multilayer solid electrolytic capacitor

Publications (2)

Publication Number Publication Date
JPH0491418A JPH0491418A (en) 1992-03-24
JP2944162B2 true JP2944162B2 (en) 1999-08-30

Family

ID=16505621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20536390A Expired - Lifetime JP2944162B2 (en) 1990-08-02 1990-08-02 Manufacturing method of multilayer solid electrolytic capacitor

Country Status (1)

Country Link
JP (1) JP2944162B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119053B1 (en) 2009-12-22 2012-03-16 가부시키가이샤 무라타 세이사쿠쇼 Solid electrolytic capacitor and method for producing solid electrolytic capacitor

Also Published As

Publication number Publication date
JPH0491418A (en) 1992-03-24

Similar Documents

Publication Publication Date Title
JP5152946B2 (en) Solid electrolytic capacitor and manufacturing method thereof
JP2944162B2 (en) Manufacturing method of multilayer solid electrolytic capacitor
JPH10163072A (en) Layered solid capacitor
JP3441088B2 (en) Method for manufacturing solid electrolytic capacitor
CN102005312A (en) Solid electrolytic capacitor and a method for manufacturing the same
JPH04236415A (en) Manufacture of stacked type solid electrolytic capacitor
JP2828317B2 (en) Method for manufacturing solid electrolytic capacitor
JPH05175085A (en) Chip-shaped solid electrolytic capacitor
JPH05299309A (en) Manufacture of electrode for chip type solid electrolytic capacitor
JPH05275290A (en) Chiplike solid electrolytic capacitor
JPH0936003A (en) Laminated solid condenser and manufacture thereof
JPH05217811A (en) Chip-shaped solid electrolytic capacitor and its manufacture
JP2872740B2 (en) Manufacturing method of multilayer solid electrolytic capacitor
JP2010182745A (en) Method of manufacturing solid electrolytic capacitor
JP3191411B2 (en) Method for manufacturing solid electrolytic capacitor
JP3208875B2 (en) Chip-shaped solid electrolytic capacitor and its manufacturing method
JPH01112720A (en) Laminated-type solid electrolytic capacitor and manufacture thereof
US4551786A (en) Unencapsulated solid electrolytic capacitor and method for manufacturing the same
JP3185405B2 (en) Solid electrolytic capacitors
JPH05304059A (en) Manufacture of solid-state electrolytic capacitor
JP2902681B2 (en) Manufacturing method of multilayer solid electrolytic capacitor
JP3233972B2 (en) Chip type solid electrolytic capacitor
JP3546451B2 (en) Method for manufacturing solid electrolytic capacitor
JPS61163630A (en) Manufacture of solid electrolytic capacitor
JP3441095B2 (en) Solid electrolytic capacitors

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090625

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100625

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100625

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110625

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 12