JP2928776B1 - スペクトル拡散通信装置 - Google Patents
スペクトル拡散通信装置Info
- Publication number
- JP2928776B1 JP2928776B1 JP14108098A JP14108098A JP2928776B1 JP 2928776 B1 JP2928776 B1 JP 2928776B1 JP 14108098 A JP14108098 A JP 14108098A JP 14108098 A JP14108098 A JP 14108098A JP 2928776 B1 JP2928776 B1 JP 2928776B1
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- code
- phase
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【要約】
【課題】 品質、伝送レート、伝送遅延の異なるデータ
の混在した複数のチャンネル伝送について通信品質の向
上を図る。 【解決手段】 低速データの１シンボルを分割してＣｈ
１＿ａ（ｂ），Ｃｈ２＿ａ（ｂ），Ｃｈ３＿ａ（ｂ）に
割り当て、高速データはＣｈ１＿ｃ，Ｃｈ２＿ｃ，Ｃｈ
３＿ｃに割り当て、前者のデータ周期を制御して後者の
信号点配置を適応的に変化させるようなＱＰＳＫ変調を
各符号チャンネルについて行う。さらに伝送すべきデー
タがある場合は、並列に通信路の状況、データ毎に必要
となる品質に応じて適切なデータレートを設定してＢＰ
ＳＫあるいはＱＰＳＫといった位相シフトキーイングを
行い、Ｃｈ＿４に割り当てる。そして、全ての符号チャ
ンネルを多重化して送信する。
の混在した複数のチャンネル伝送について通信品質の向
上を図る。 【解決手段】 低速データの１シンボルを分割してＣｈ
１＿ａ（ｂ），Ｃｈ２＿ａ（ｂ），Ｃｈ３＿ａ（ｂ）に
割り当て、高速データはＣｈ１＿ｃ，Ｃｈ２＿ｃ，Ｃｈ
３＿ｃに割り当て、前者のデータ周期を制御して後者の
信号点配置を適応的に変化させるようなＱＰＳＫ変調を
各符号チャンネルについて行う。さらに伝送すべきデー
タがある場合は、並列に通信路の状況、データ毎に必要
となる品質に応じて適切なデータレートを設定してＢＰ
ＳＫあるいはＱＰＳＫといった位相シフトキーイングを
行い、Ｃｈ＿４に割り当てる。そして、全ての符号チャ
ンネルを多重化して送信する。
Description
【０００１】
【発明の属する技術分野】本発明は、品質、伝送レー
ト、伝送遅延の異なるデータの混在した複数のチャンネ
ルの伝送が可能なスペクトル拡散通信装置に関する。
ト、伝送遅延の異なるデータの混在した複数のチャンネ
ルの伝送が可能なスペクトル拡散通信装置に関する。
【０００２】
【従来の技術】移動通信分野でのＣＤＭＡ（Code Divis
ion Multiple Access）方式の実現例としては、ＤＳ（D
irect Sequence）方式のスペクトル拡散を利用したＣＤ
ＭＡセルラー電話システムとして標準化されたＩＳ−９
５があり、音声、低速データの伝送を実現している。Ｃ
ＤＭＡでは移動局の基地局に対する位置の違いにより基
地局が受信する電界強度が異なるようになり、これによ
り生じる遠近問題がシステム容量劣化の原因になること
が知られている。そこで、このシステム容量劣化を抑制
するために、移動局の送信電力が適正値になるよう制御
を行うパワーコントロールが採用されている。その一例
であるクローズド ループ パワーコントロールは、基
地局からパワーコントロールビット（ＰＣＢ）を送り移
動局の送信電力を制御する方法である。
ion Multiple Access）方式の実現例としては、ＤＳ（D
irect Sequence）方式のスペクトル拡散を利用したＣＤ
ＭＡセルラー電話システムとして標準化されたＩＳ−９
５があり、音声、低速データの伝送を実現している。Ｃ
ＤＭＡでは移動局の基地局に対する位置の違いにより基
地局が受信する電界強度が異なるようになり、これによ
り生じる遠近問題がシステム容量劣化の原因になること
が知られている。そこで、このシステム容量劣化を抑制
するために、移動局の送信電力が適正値になるよう制御
を行うパワーコントロールが採用されている。その一例
であるクローズド ループ パワーコントロールは、基
地局からパワーコントロールビット（ＰＣＢ）を送り移
動局の送信電力を制御する方法である。
【０００３】また、データの高品質化を図るためにはイ
ンターリーブとＦＥＣ（Forward Error Correction）が
必要であるがデータの遅延時間は、ＩＳ−９５の場合は
４０ｍｓ以上になる。ところが、ＰＣＢデータは高速な
応答が必要であるためインターリーブとＦＥＣを使わず
に送信し、受信側では復調データをＰＣＢデータとして
摘出することにより高速化を図っている。ＰＣＢデータ
の例をあげると、ＩＳ−９５では、Ｔｒａｆｆｉｃ Ｃ
ｈにおいて図１３に示す様に２４変調シンボル（１．２
５ｍｓ）周期のうち連続した２シンボルを消失シンボル
としてパワーコントロール チャンネルとし、その位置
にＰＣＢデータを２ビット挿入している。この方法で
は、ＦＥＣを付加していないことから復調シンボルの誤
り率特性の劣化が大きく、パワーコントロールにより制
御させる送信電力のばらつきが大きくなる。
ンターリーブとＦＥＣ（Forward Error Correction）が
必要であるがデータの遅延時間は、ＩＳ−９５の場合は
４０ｍｓ以上になる。ところが、ＰＣＢデータは高速な
応答が必要であるためインターリーブとＦＥＣを使わず
に送信し、受信側では復調データをＰＣＢデータとして
摘出することにより高速化を図っている。ＰＣＢデータ
の例をあげると、ＩＳ−９５では、Ｔｒａｆｆｉｃ Ｃ
ｈにおいて図１３に示す様に２４変調シンボル（１．２
５ｍｓ）周期のうち連続した２シンボルを消失シンボル
としてパワーコントロール チャンネルとし、その位置
にＰＣＢデータを２ビット挿入している。この方法で
は、ＦＥＣを付加していないことから復調シンボルの誤
り率特性の劣化が大きく、パワーコントロールにより制
御させる送信電力のばらつきが大きくなる。
【０００４】さらに、図１３に示すようにＰＣＢデータ
を送る場合において、ＰＣＢデータの品質を向上しよう
としてＰＣＢデータの処理利得を上げるためには、ＰＣ
Ｂデータの割り当てを２４変調シンボル（１．２５ｍ
ｓ）周期のうち連続した２シンボル以上のシンボルに割
り当てるようにすればよい。しかし、このようにする
と、フレームのデータ構成を適時変更する必要があり、
適応的にＰＣＢデータの数を変えることは制御が複雑に
なる欠点が生じる。
を送る場合において、ＰＣＢデータの品質を向上しよう
としてＰＣＢデータの処理利得を上げるためには、ＰＣ
Ｂデータの割り当てを２４変調シンボル（１．２５ｍ
ｓ）周期のうち連続した２シンボル以上のシンボルに割
り当てるようにすればよい。しかし、このようにする
と、フレームのデータ構成を適時変更する必要があり、
適応的にＰＣＢデータの数を変えることは制御が複雑に
なる欠点が生じる。
【０００５】
【発明が解決しようとする課題】近年、移動通信におい
ても１Ｍｂｐｓ（bit per second）以上の高速データ伝
送方式が検討されており、無線アクセス方式としてＣＤ
ＭＡ方式の研究が行われている。ところで、ＣＤＭＡの
高速データ伝送としては、１チャンネルでデータレート
とチップレートを上げて伝送する方式が考えられるが、
データレート１Ｍｂｐｓ以上の場合、チップレートが数
十Ｍｃｐｓ(chip per second)以上必要となり装置化す
る場合、高速信号処理が要求されるため実現が困難であ
る。また、上述したようにＣＤＭＡではＰＣＢデータと
いった高速に応答するチャンネルが必要であるが、この
チャンネルはＦＥＣを付加しないことから誤り率特性が
劣化するといった問題点がある。
ても１Ｍｂｐｓ（bit per second）以上の高速データ伝
送方式が検討されており、無線アクセス方式としてＣＤ
ＭＡ方式の研究が行われている。ところで、ＣＤＭＡの
高速データ伝送としては、１チャンネルでデータレート
とチップレートを上げて伝送する方式が考えられるが、
データレート１Ｍｂｐｓ以上の場合、チップレートが数
十Ｍｃｐｓ(chip per second)以上必要となり装置化す
る場合、高速信号処理が要求されるため実現が困難であ
る。また、上述したようにＣＤＭＡではＰＣＢデータと
いった高速に応答するチャンネルが必要であるが、この
チャンネルはＦＥＣを付加しないことから誤り率特性が
劣化するといった問題点がある。
【０００６】また、移動通信における伝搬環境はフェー
ジングチャンネルであり通信路の状況が時々刻々と変化
する。そのため適応的にデータレートを変化できる可変
データレート伝送方式とデータの重要度により通信品質
を変化できる階層化構成を実現することが高速データ伝
送を実現するための要素技術とされる。そこで、本発明
は上述の実情に鑑み、各チャンネルに要求される伝送レ
ート、品質、遅延時間に応じて可変データレート伝送、
データの階層化伝送といったＣＤＭＡによる高速データ
伝送方式に必要な要素技術を備えたスペクトル拡散通信
装置を提供することを目的としている。
ジングチャンネルであり通信路の状況が時々刻々と変化
する。そのため適応的にデータレートを変化できる可変
データレート伝送方式とデータの重要度により通信品質
を変化できる階層化構成を実現することが高速データ伝
送を実現するための要素技術とされる。そこで、本発明
は上述の実情に鑑み、各チャンネルに要求される伝送レ
ート、品質、遅延時間に応じて可変データレート伝送、
データの階層化伝送といったＣＤＭＡによる高速データ
伝送方式に必要な要素技術を備えたスペクトル拡散通信
装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るスペクトル拡散通信装置の送信部は、
第１のチャンネルのデータが第１の符号の場合、第１の
チャンネルのデータ周期分連続的に第２のチャンネルの
データを、そのデータ値に応じてａ×ｅｘｐ（ｊｂ）ま
たはａ×ｅｘｐ（ｊ（ｂ＋π））のいずれかの信号点配
置を割り当ててＱＰＳＫ変調し、第１のチャンネルのデ
ータが第２の符号の場合、第１のチャンネルのデータ周
期分連続的に第２のチャンネルのデータを、そのデータ
値に応じてａ×ｅｘｐ（ｊ（ｂ＋π／２））またはａ×
ｅｘｐ（ｊ（ｂ−π／２））のいずれかの信号点配置を
割り当ててＱＰＳＫ変調を行うＱＰＳＫ変調手段と、第
３のチャンネルのデータのデータ値に応じて信号点配置
を割り当てて位相シフトキーイングを行うＰＳＫ変調手
段と、伝送すべき複数のデータのそれぞれの重要度、通
信路の回線品質に応じて、複数並列に配置された前記Ｑ
ＰＳＫ変調手段あるいは前記ＰＳＫ変調手段に前記複数
のデータをそれぞれ割り当てるセレクタ手段と、前記Ｑ
ＰＳＫ変調手段および前記ＰＳＫ変調手段から出力され
る各変調シンボルを互いに異なる直交符号により並列に
多重化する多重化手段とを備え、前記セレクタ手段は、
前記伝送すべき複数の各データに要求されるデータレー
ト、通信品質、遅延時間、通信路の回線品質に応じて、
前記複数並列に配置された前記ＱＰＳＫ変調手段および
前記ＰＳＫ変調手段の複数系列に、並列に一つのデータ
を割り当てることが可能とされて、可変データレート伝
送を行えるようにされている。
に、本発明に係るスペクトル拡散通信装置の送信部は、
第１のチャンネルのデータが第１の符号の場合、第１の
チャンネルのデータ周期分連続的に第２のチャンネルの
データを、そのデータ値に応じてａ×ｅｘｐ（ｊｂ）ま
たはａ×ｅｘｐ（ｊ（ｂ＋π））のいずれかの信号点配
置を割り当ててＱＰＳＫ変調し、第１のチャンネルのデ
ータが第２の符号の場合、第１のチャンネルのデータ周
期分連続的に第２のチャンネルのデータを、そのデータ
値に応じてａ×ｅｘｐ（ｊ（ｂ＋π／２））またはａ×
ｅｘｐ（ｊ（ｂ−π／２））のいずれかの信号点配置を
割り当ててＱＰＳＫ変調を行うＱＰＳＫ変調手段と、第
３のチャンネルのデータのデータ値に応じて信号点配置
を割り当てて位相シフトキーイングを行うＰＳＫ変調手
段と、伝送すべき複数のデータのそれぞれの重要度、通
信路の回線品質に応じて、複数並列に配置された前記Ｑ
ＰＳＫ変調手段あるいは前記ＰＳＫ変調手段に前記複数
のデータをそれぞれ割り当てるセレクタ手段と、前記Ｑ
ＰＳＫ変調手段および前記ＰＳＫ変調手段から出力され
る各変調シンボルを互いに異なる直交符号により並列に
多重化する多重化手段とを備え、前記セレクタ手段は、
前記伝送すべき複数の各データに要求されるデータレー
ト、通信品質、遅延時間、通信路の回線品質に応じて、
前記複数並列に配置された前記ＱＰＳＫ変調手段および
前記ＰＳＫ変調手段の複数系列に、並列に一つのデータ
を割り当てることが可能とされて、可変データレート伝
送を行えるようにされている。
【０００８】また、前記スペクトラム拡散通信装置の送
信部において、前記セレクタ手段が前記ＱＰＳＫ変調手
段あるいは前記ＰＳＫ変調手段にデータを割り当てる際
に、１ビットのデータをそのデータレートより高速のク
ロックで複数データに分割し、該分割された分割データ
を、そのデータのデータレート、データの重要度、通信
路の回線品質に応じて、前記複数並列に配置された前記
ＱＰＳＫ変調手段および前記ＰＳＫ変調手段の複数系列
に割り当てることにより、前記伝送すべきデータの処理
利得を可変可能とし、前記伝送すべき複数データのそれ
ぞれに要求される品質に合わせた処理利得で送信可能と
するようにしてもよい。
信部において、前記セレクタ手段が前記ＱＰＳＫ変調手
段あるいは前記ＰＳＫ変調手段にデータを割り当てる際
に、１ビットのデータをそのデータレートより高速のク
ロックで複数データに分割し、該分割された分割データ
を、そのデータのデータレート、データの重要度、通信
路の回線品質に応じて、前記複数並列に配置された前記
ＱＰＳＫ変調手段および前記ＰＳＫ変調手段の複数系列
に割り当てることにより、前記伝送すべきデータの処理
利得を可変可能とし、前記伝送すべき複数データのそれ
ぞれに要求される品質に合わせた処理利得で送信可能と
するようにしてもよい。
【０００９】上記目的を達成するために、本発明に係る
スペクトル拡散通信装置の受信部は、第１のチャンネル
のデータが第１の符号の場合、第１のチャンネルのデー
タ周期分連続的に第２のチャンネルのデータを、そのデ
ータ値に応じてａ×ｅｘｐ（ｊｂ）またはａ×ｅｘｐ
（ｊ（ｂ＋π））のいずれかの信号点配置を割り当てて
ＱＰＳＫ変調し、第１のチャンネルのデータが第２の符
号の場合、第１のチャンネルのデータ周期分連続的に第
２のチャンネルのデータを、そのデータ値に応じてａ×
ｅｘｐ（ｊ（ｂ＋π／２））またはａ×ｅｘｐ（ｊ（ｂ
−π／２））のいずれかの信号点配置を割り当ててＱＰ
ＳＫ変調されたＱＰＳＫ変調信号と、第３のチャンネル
のデータのデータ値に応じて信号点配置を割り当ててＰ
ＳＫ変調されたＰＳＫ変調信号とを、互いに異なる直交
符号により並列に多重化して送信されたスペクトル拡散
信号を、受信して復調するスペクトル拡散通信装置にお
いて、逆拡散された受信信号の復調を、割り当てられた
全てのチャンネルについて行い、さらに、第１のチャン
ネルおよび第２のチャンネルで生成される複素軟判定復
調シンボルを記憶する遅延手段と、前記複素軟判定復調
シンボルをそれぞれπ／４あるいは−π／４位相回転さ
せる移相回転手段と、位相回転したそれぞれの出力の同
相チャンネル成分（Ｉｃｈ）について、自乗あるいは絶
対値をとった値を前記データ周期に相当する時間だけ積
分を行う２つの積分手段と、該２つの積分手段において
積分された積分値を比較し、π／４回転した方の積分値
が大きい場合は第１の符号と判定し、それ以外の場合は
第２の符号と判定して、判定された符号を前記第１のチ
ャンネルの復調データとして出力する比較判定手段と、
前記遅延部に記憶された複素軟判定復調シンボルを、前
記比較判定手段において第１の符号と判定された場合は
π／４、第２の符号と判定された場合は−π／４位相回
転させた後の同相チャンネル成分を第２のチャンネルの
復調データとして出力する移相手段と、前記比較判定手
段あるいは前記位相手段から出力された復調データを、
適正な順に並び替えて出力する並べ替え手段とを備えて
いる。
スペクトル拡散通信装置の受信部は、第１のチャンネル
のデータが第１の符号の場合、第１のチャンネルのデー
タ周期分連続的に第２のチャンネルのデータを、そのデ
ータ値に応じてａ×ｅｘｐ（ｊｂ）またはａ×ｅｘｐ
（ｊ（ｂ＋π））のいずれかの信号点配置を割り当てて
ＱＰＳＫ変調し、第１のチャンネルのデータが第２の符
号の場合、第１のチャンネルのデータ周期分連続的に第
２のチャンネルのデータを、そのデータ値に応じてａ×
ｅｘｐ（ｊ（ｂ＋π／２））またはａ×ｅｘｐ（ｊ（ｂ
−π／２））のいずれかの信号点配置を割り当ててＱＰ
ＳＫ変調されたＱＰＳＫ変調信号と、第３のチャンネル
のデータのデータ値に応じて信号点配置を割り当ててＰ
ＳＫ変調されたＰＳＫ変調信号とを、互いに異なる直交
符号により並列に多重化して送信されたスペクトル拡散
信号を、受信して復調するスペクトル拡散通信装置にお
いて、逆拡散された受信信号の復調を、割り当てられた
全てのチャンネルについて行い、さらに、第１のチャン
ネルおよび第２のチャンネルで生成される複素軟判定復
調シンボルを記憶する遅延手段と、前記複素軟判定復調
シンボルをそれぞれπ／４あるいは−π／４位相回転さ
せる移相回転手段と、位相回転したそれぞれの出力の同
相チャンネル成分（Ｉｃｈ）について、自乗あるいは絶
対値をとった値を前記データ周期に相当する時間だけ積
分を行う２つの積分手段と、該２つの積分手段において
積分された積分値を比較し、π／４回転した方の積分値
が大きい場合は第１の符号と判定し、それ以外の場合は
第２の符号と判定して、判定された符号を前記第１のチ
ャンネルの復調データとして出力する比較判定手段と、
前記遅延部に記憶された複素軟判定復調シンボルを、前
記比較判定手段において第１の符号と判定された場合は
π／４、第２の符号と判定された場合は−π／４位相回
転させた後の同相チャンネル成分を第２のチャンネルの
復調データとして出力する移相手段と、前記比較判定手
段あるいは前記位相手段から出力された復調データを、
適正な順に並び替えて出力する並べ替え手段とを備えて
いる。
【００１０】また、上記スペクトル拡散通信装置の受信
部において、前記複素軟判定復調シンボルについて、同
相チャンネル成分と直交チャンネル成分とを乗算した結
果の符号が、第１の極性の場合は前記複素軟判定復調シ
ンボルの位相をπ／４回転させ、乗算した結果の符号
が、第２の極性の場合は前記複素軟判定復調シンボルの
位相を−π／４回転させる位相回転手段と、該位相回転
手段により位相回転された前記複素軟判定復調シンボル
の同相チャンネル成分の極性を一の極性として、前記デ
ータ周期に相当する時間だけ積分を行う積分手段と、該
積分手段における積分結果が第１の極性の場合は、第１
の符号と判定し、該積分手段における積分結果が第２の
極性の場合は、第２の符号と判定して、判定された符号
を前記第１のチャンネルの復調データとして出力する比
較判定手段とを備えさせるようにしてもよい。
部において、前記複素軟判定復調シンボルについて、同
相チャンネル成分と直交チャンネル成分とを乗算した結
果の符号が、第１の極性の場合は前記複素軟判定復調シ
ンボルの位相をπ／４回転させ、乗算した結果の符号
が、第２の極性の場合は前記複素軟判定復調シンボルの
位相を−π／４回転させる位相回転手段と、該位相回転
手段により位相回転された前記複素軟判定復調シンボル
の同相チャンネル成分の極性を一の極性として、前記デ
ータ周期に相当する時間だけ積分を行う積分手段と、該
積分手段における積分結果が第１の極性の場合は、第１
の符号と判定し、該積分手段における積分結果が第２の
極性の場合は、第２の符号と判定して、判定された符号
を前記第１のチャンネルの復調データとして出力する比
較判定手段とを備えさせるようにしてもよい。
【００１１】さらに、上記目的を達成することのできる
本発明に係るスペクトル拡散通信装置は、上記した送信
部と受信部とを備えており、パワーコントロール ビッ
ト、ユーザーへ割り当てられた並列チャンネル数、並列
チャンネル毎の符号化率といった前記第１のチャンネル
におけるチャンネル情報を適応的に送信することによ
り、高品質に可変データレート伝送を行えるようにして
もよい。
本発明に係るスペクトル拡散通信装置は、上記した送信
部と受信部とを備えており、パワーコントロール ビッ
ト、ユーザーへ割り当てられた並列チャンネル数、並列
チャンネル毎の符号化率といった前記第１のチャンネル
におけるチャンネル情報を適応的に送信することによ
り、高品質に可変データレート伝送を行えるようにして
もよい。
【００１２】このような本発明によれば、低速データの
１シンボルを分割して第１のデータとして複数符号チャ
ンネルに割り当てられるようにし、高速のデータは第２
のデータとして割り当て、前者のデータ周期を制御して
後者の信号点配置を適応的に変化させるようなＱＰＳＫ
変調を割り当てられた符号チャンネルについて行う。さ
らに伝送すべきデータがある場合は、並列に通信路の状
況、データ毎に必要となる品質に応じて適切なデータレ
ートを設定してＢＰＳＫあるいはＱＰＳＫといった位相
シフトキーイングを行い、符号チャンネルを割り当て
る。そして、全ての符号チャンネルを多重化して送信す
ることができる。また、受信側では割り当てられた全て
の符号チャンネルについて送信時の位相変調に対応した
復調を行い、さらに適応的にＱＰＳＫ変調された第１の
データである低速データと第２のデータである高速デー
タについては、複数の符号チャンネルに分割された第１
のデータのシンボルを優先的に再復調を行った後、各符
号チャンネルの第２のデータの復調を行うようにしてい
る。これにより、低速データのシンボルタイミングを変
えず処理利得の向上と復調の高速化が図れ、高速データ
はＱＰＳＫ変調にもかかわらずＢＰＳＫと同等の誤り特
性が得られるようになる。したがって、各チャンネルに
要求されるデータの品質、伝送レート、遅延時間に応じ
て可変データレート伝送、データの階層化伝送といった
ＣＤＭＡによる高速データ伝送を行えるようになる。
１シンボルを分割して第１のデータとして複数符号チャ
ンネルに割り当てられるようにし、高速のデータは第２
のデータとして割り当て、前者のデータ周期を制御して
後者の信号点配置を適応的に変化させるようなＱＰＳＫ
変調を割り当てられた符号チャンネルについて行う。さ
らに伝送すべきデータがある場合は、並列に通信路の状
況、データ毎に必要となる品質に応じて適切なデータレ
ートを設定してＢＰＳＫあるいはＱＰＳＫといった位相
シフトキーイングを行い、符号チャンネルを割り当て
る。そして、全ての符号チャンネルを多重化して送信す
ることができる。また、受信側では割り当てられた全て
の符号チャンネルについて送信時の位相変調に対応した
復調を行い、さらに適応的にＱＰＳＫ変調された第１の
データである低速データと第２のデータである高速デー
タについては、複数の符号チャンネルに分割された第１
のデータのシンボルを優先的に再復調を行った後、各符
号チャンネルの第２のデータの復調を行うようにしてい
る。これにより、低速データのシンボルタイミングを変
えず処理利得の向上と復調の高速化が図れ、高速データ
はＱＰＳＫ変調にもかかわらずＢＰＳＫと同等の誤り特
性が得られるようになる。したがって、各チャンネルに
要求されるデータの品質、伝送レート、遅延時間に応じ
て可変データレート伝送、データの階層化伝送といった
ＣＤＭＡによる高速データ伝送を行えるようになる。
【００１３】
【発明の実施の形態】以下、本発明のスペクトル拡散通
信装置の実施の形態について、図面を参照しながら説明
する。図１に、本発明に係るスペクトル拡散通信装置の
実施の形態における送信部の概略的な構成例を示す。図
１において、１０１はデータレート、通信品質の異なる
複数のデータをチャンネル（Ｃｈ）１〜４に割り当てる
送信データ セレクタ、１０２は各チャンネルに要求さ
れるデータレート、通信品質からフレーム割り当てを決
定し、その決定に応じて送信データ セレクタ１０１お
よび後述するデータ送信部の制御を行う制御部、１０３
は低速データを設定されたタイムスロットおよび処理利
得Ｇｐで適応的に符号シンボルを生成するフレーム生成
部Ａ、１０４，１１１は設定された符号化率に従って符
号シンボルを生成するフレーム生成部Ｂである。
信装置の実施の形態について、図面を参照しながら説明
する。図１に、本発明に係るスペクトル拡散通信装置の
実施の形態における送信部の概略的な構成例を示す。図
１において、１０１はデータレート、通信品質の異なる
複数のデータをチャンネル（Ｃｈ）１〜４に割り当てる
送信データ セレクタ、１０２は各チャンネルに要求さ
れるデータレート、通信品質からフレーム割り当てを決
定し、その決定に応じて送信データ セレクタ１０１お
よび後述するデータ送信部の制御を行う制御部、１０３
は低速データを設定されたタイムスロットおよび処理利
得Ｇｐで適応的に符号シンボルを生成するフレーム生成
部Ａ、１０４，１１１は設定された符号化率に従って符
号シンボルを生成するフレーム生成部Ｂである。
【００１４】また、１０５はフレーム生成部Ａ１０３と
フレーム生成部Ｂ１０４から入力される符号シンボルに
基づいて図９（ｂ）（ｃ）に示される信号点配置に従い
ＢＰＳＫ変調またはＱＰＳＫ変調を行い変調シンボルを
出力する変調部Ａ、１０６，１１３は各変調シンボルと
それぞれに割り当てられた直交符号の乗算を行う乗算
器、１０７，１１４はそれぞれの変調シンボルに割り当
てられたゲインで直交符号化されたそれぞれの変調シン
ボルの増幅を行う増幅器、１０８，１０９，１１０はＣ
ｈ１，Ｃｈ２，Ｃｈ３におけるフレームを生成してＢＰ
ＳＫ変調あるいはＱＰＳＫ変調し、その変調シンボルに
それぞれ異なる直交符号を乗算して出力する全て同様の
構成とされているデータ送信部Ａ、１１２は図９（ａ）
に示す信号点配置に従いＱＰＳＫ変調を行い変調シンボ
ルを出力する変調部Ｂ、１１５はＣｈ４におけるフレー
ムを生成してＱＰＳＫ変調し、その変調シンボルに異な
る直交符号を乗算して出力するデータ送信部Ｂ、１１６
はデータ送信部Ａおよびデータ送信部Ｂから出力される
すべての直交符号化された変調シンボルの加算を行う加
算器、１１７はＤＳ（Direct Sequence）−ＳＳ（Sprea
d Spectrum）用に割り当てられたＰＮ（Pseudo Noise）
符号により拡散を行う拡散部である。
フレーム生成部Ｂ１０４から入力される符号シンボルに
基づいて図９（ｂ）（ｃ）に示される信号点配置に従い
ＢＰＳＫ変調またはＱＰＳＫ変調を行い変調シンボルを
出力する変調部Ａ、１０６，１１３は各変調シンボルと
それぞれに割り当てられた直交符号の乗算を行う乗算
器、１０７，１１４はそれぞれの変調シンボルに割り当
てられたゲインで直交符号化されたそれぞれの変調シン
ボルの増幅を行う増幅器、１０８，１０９，１１０はＣ
ｈ１，Ｃｈ２，Ｃｈ３におけるフレームを生成してＢＰ
ＳＫ変調あるいはＱＰＳＫ変調し、その変調シンボルに
それぞれ異なる直交符号を乗算して出力する全て同様の
構成とされているデータ送信部Ａ、１１２は図９（ａ）
に示す信号点配置に従いＱＰＳＫ変調を行い変調シンボ
ルを出力する変調部Ｂ、１１５はＣｈ４におけるフレー
ムを生成してＱＰＳＫ変調し、その変調シンボルに異な
る直交符号を乗算して出力するデータ送信部Ｂ、１１６
はデータ送信部Ａおよびデータ送信部Ｂから出力される
すべての直交符号化された変調シンボルの加算を行う加
算器、１１７はＤＳ（Direct Sequence）−ＳＳ（Sprea
d Spectrum）用に割り当てられたＰＮ（Pseudo Noise）
符号により拡散を行う拡散部である。
【００１５】次に、前記した本発明に係るスペクトル拡
散通信装置の各部の構成を図２ないし図６を参照して説
明する。まず、データ送信部１０１におけるフレーム生
成部Ａ１０３の概略的な構成を図２に示し、図２を参照
しながらフレーム生成部Ａ１０３の説明を行う。図２に
おいて、Ｃｈタイミング設定部２０１は入力されるＣｈ
１＿ａ，Ｃｈ１＿ｂのデータについてフレーム毎に割り
当てられた処理利得（Ｇｐ）に従って、それぞれのシン
ボルを生成するシンボル生成タイミングをフレーム生成
部Ａ１０３の各部に出力している。入力されるＣｈ１＿
ａ，Ｃｈ１＿ｂのデータは入力バッファ２０２，入力バ
ッファ２０３にそれぞれ一時記憶され、シンボル生成タ
イミングに従って読み出されて所定の処理が行われる。
そして、Ｃｈ１＿ｂのデータにＦＥＣが必要な場合、入
力バッファ２０３からシンボル生成タイミングに従って
読み出されたデータは、シンボル生成タイミングに従っ
て畳み込み符号化を行う畳み込み符号器２０４、符号シ
ンボルを生成するシンボル生成部２０５、インターリー
ブを行うインターリーバ２０６においてそれぞれ処理さ
れるようになる。入力バッファ２０２及びインターリー
バ２０６からシンボル生成タイミングに従って出力され
たＣｈ１＿ａの符号シンボル、Ｃｈ１＿ｂの符号シンボ
ルは、セレクタ２０１において所定タイミングで選択さ
れて、第１符号シンボルとして変調部Ａ１０５に供給さ
れるようになる。
散通信装置の各部の構成を図２ないし図６を参照して説
明する。まず、データ送信部１０１におけるフレーム生
成部Ａ１０３の概略的な構成を図２に示し、図２を参照
しながらフレーム生成部Ａ１０３の説明を行う。図２に
おいて、Ｃｈタイミング設定部２０１は入力されるＣｈ
１＿ａ，Ｃｈ１＿ｂのデータについてフレーム毎に割り
当てられた処理利得（Ｇｐ）に従って、それぞれのシン
ボルを生成するシンボル生成タイミングをフレーム生成
部Ａ１０３の各部に出力している。入力されるＣｈ１＿
ａ，Ｃｈ１＿ｂのデータは入力バッファ２０２，入力バ
ッファ２０３にそれぞれ一時記憶され、シンボル生成タ
イミングに従って読み出されて所定の処理が行われる。
そして、Ｃｈ１＿ｂのデータにＦＥＣが必要な場合、入
力バッファ２０３からシンボル生成タイミングに従って
読み出されたデータは、シンボル生成タイミングに従っ
て畳み込み符号化を行う畳み込み符号器２０４、符号シ
ンボルを生成するシンボル生成部２０５、インターリー
ブを行うインターリーバ２０６においてそれぞれ処理さ
れるようになる。入力バッファ２０２及びインターリー
バ２０６からシンボル生成タイミングに従って出力され
たＣｈ１＿ａの符号シンボル、Ｃｈ１＿ｂの符号シンボ
ルは、セレクタ２０１において所定タイミングで選択さ
れて、第１符号シンボルとして変調部Ａ１０５に供給さ
れるようになる。
【００１６】次に、図３にフレーム生成部Ｂ１０４の概
略的な構成を示し、図３を参照しながらフレーム生成部
Ｂ１０４の説明を行う。図３において、入力されたＣｈ
１＿ｃのデータは入力バッファ３０１に一時記憶され、
所定タイミングで入力バッファ３０１から読み出され
る。読み出されたデータは、畳み込み符号化を行う畳み
込み符号器３０２において畳み込み符号化が施されて、
シンボル生成部３０３において符号シンボルが生成され
る。さらに、インターリーバ３０４においてインターリ
ーブが施されて、第２符号シンボルとして変調部Ａ１０
５に供給されるようになる。
略的な構成を示し、図３を参照しながらフレーム生成部
Ｂ１０４の説明を行う。図３において、入力されたＣｈ
１＿ｃのデータは入力バッファ３０１に一時記憶され、
所定タイミングで入力バッファ３０１から読み出され
る。読み出されたデータは、畳み込み符号化を行う畳み
込み符号器３０２において畳み込み符号化が施されて、
シンボル生成部３０３において符号シンボルが生成され
る。さらに、インターリーバ３０４においてインターリ
ーブが施されて、第２符号シンボルとして変調部Ａ１０
５に供給されるようになる。
【００１７】次いで、フレーム生成部Ａ１０３およびフ
レーム生成部Ｂ１０４から出力される第１符号シンボル
および第２符号シンボルが入力される変調部Ａ１０５の
概略的な構成を図４に示す。図４において、フレーム生
成部Ａ１０３から出力される第１符号シンボルとシンボ
ル生成タイミングとの論理積がＡＮＤ回路４０１でとら
れ、その論理積出力はＥＸＯＲ回路４０２の一方へ入力
される。また、ＥＸＯＲ回路４０２の他方へはフレーム
生成部Ｂ１０４から出力される第２符号シンボルが入力
され、ＡＮＤ回路４０１から出力される第１符号シンボ
ルとの排他的論理和（ＥＸＯＲ）がとられる。そして、
ＱＰＳＫ変調器４０３の同相入力（Ｉｃｈ）に、第２符
号シンボル（Ｃｈ１＿ｃの符号シンボル）が供給され、
直交入力（Ｑｃｈ）にはＥＸＯＲ回路４０２から出力さ
れる符号シンボルが供給され、これらの供給された符号
シンボルに基づいてＱＰＳＫ変調が行われ、変調シンボ
ルが出力される。
レーム生成部Ｂ１０４から出力される第１符号シンボル
および第２符号シンボルが入力される変調部Ａ１０５の
概略的な構成を図４に示す。図４において、フレーム生
成部Ａ１０３から出力される第１符号シンボルとシンボ
ル生成タイミングとの論理積がＡＮＤ回路４０１でとら
れ、その論理積出力はＥＸＯＲ回路４０２の一方へ入力
される。また、ＥＸＯＲ回路４０２の他方へはフレーム
生成部Ｂ１０４から出力される第２符号シンボルが入力
され、ＡＮＤ回路４０１から出力される第１符号シンボ
ルとの排他的論理和（ＥＸＯＲ）がとられる。そして、
ＱＰＳＫ変調器４０３の同相入力（Ｉｃｈ）に、第２符
号シンボル（Ｃｈ１＿ｃの符号シンボル）が供給され、
直交入力（Ｑｃｈ）にはＥＸＯＲ回路４０２から出力さ
れる符号シンボルが供給され、これらの供給された符号
シンボルに基づいてＱＰＳＫ変調が行われ、変調シンボ
ルが出力される。
【００１８】この変調部Ａ１０５により行われるＱＰＳ
Ｋ変調動作を、図９（ｂ）（ｃ）を参照しながら説明す
る。まず、フレーム生成部Ａ１０３から出力される第１
符号シンボルが“０”であったとする。そして、Ｃｈ１
＿ｃの符号シンボルである第２符号シンボルが“０”で
あったとすると、変調部Ａ１０５のＩｃｈおよびＱｃｈ
には共に“０”が入力され、図９（ｂ）に示す（−１，
−１）の信号点配置の変調シンボルが出力される。この
際に、第２符号シンボルが“１”になると、変調部Ａ１
０５のＩｃｈおよびＱｃｈには共に“１”が入力され、
図９（ｂ）に示す（１，１）の信号点配置の変調シンボ
ルが出力される。
Ｋ変調動作を、図９（ｂ）（ｃ）を参照しながら説明す
る。まず、フレーム生成部Ａ１０３から出力される第１
符号シンボルが“０”であったとする。そして、Ｃｈ１
＿ｃの符号シンボルである第２符号シンボルが“０”で
あったとすると、変調部Ａ１０５のＩｃｈおよびＱｃｈ
には共に“０”が入力され、図９（ｂ）に示す（−１，
−１）の信号点配置の変調シンボルが出力される。この
際に、第２符号シンボルが“１”になると、変調部Ａ１
０５のＩｃｈおよびＱｃｈには共に“１”が入力され、
図９（ｂ）に示す（１，１）の信号点配置の変調シンボ
ルが出力される。
【００１９】また、フレーム生成部Ａ１０３から出力さ
れる第１符号シンボルが“１”であったとする。そし
て、Ｃｈ１＿ｃの符号シンボルである第２符号シンボル
が“０”であったとすると、変調部Ａ１０５のＩｃｈに
“０”が、Ｑｃｈに“１”が入力され、図９（ｃ）に示
す（−１，１）の信号点配置の変調シンボルが出力され
る。この際に、第２符号シンボルが“１”になると、変
調部Ａ１０５のＩｃｈに“１”が、Ｑｃｈに“０”が入
力され、図９（ｃ）に示す（１，−１）の信号点配置の
変調シンボルが出力される。このように、第１符号シン
ボルのシンボル値に応じて、図９（ｂ）に示すＱＰＳＫ
−ａの信号点配置とされるか、図９（ｃ）に示すＱＰＳ
Ｋ−ｂの信号点配置とされるかが決定されるため、第１
符号シンボルの周期分連続的に、第２符号シンボルのデ
ータにＱＰＳＫ−ａあるいはＱＰＳＫ−ｂの信号点配置
が割り当てられるようになる。なお、ＱＰＳＫ−ａある
いはＱＰＳＫ−ｂの信号点配置は回転していてもよいた
め、ＱＰＳＫ−ａあるいはＱＰＳＫ−ｂの信号点配置
は、ａ×ｅｘｐ（ｊｂ）またはａ×ｅｘｐ（ｊ（ｂ＋
π））の信号点配置、および、ａ×ｅｘｐ（ｊ（ｂ＋π
／２））またはａ×ｅｘｐ（ｊ（ｂ−π／２））の信号
点配置として表すことができる。ただし、ａ，ｂは任意
の数であり回転角はラジアンで表している。
れる第１符号シンボルが“１”であったとする。そし
て、Ｃｈ１＿ｃの符号シンボルである第２符号シンボル
が“０”であったとすると、変調部Ａ１０５のＩｃｈに
“０”が、Ｑｃｈに“１”が入力され、図９（ｃ）に示
す（−１，１）の信号点配置の変調シンボルが出力され
る。この際に、第２符号シンボルが“１”になると、変
調部Ａ１０５のＩｃｈに“１”が、Ｑｃｈに“０”が入
力され、図９（ｃ）に示す（１，−１）の信号点配置の
変調シンボルが出力される。このように、第１符号シン
ボルのシンボル値に応じて、図９（ｂ）に示すＱＰＳＫ
−ａの信号点配置とされるか、図９（ｃ）に示すＱＰＳ
Ｋ−ｂの信号点配置とされるかが決定されるため、第１
符号シンボルの周期分連続的に、第２符号シンボルのデ
ータにＱＰＳＫ−ａあるいはＱＰＳＫ−ｂの信号点配置
が割り当てられるようになる。なお、ＱＰＳＫ−ａある
いはＱＰＳＫ−ｂの信号点配置は回転していてもよいた
め、ＱＰＳＫ−ａあるいはＱＰＳＫ−ｂの信号点配置
は、ａ×ｅｘｐ（ｊｂ）またはａ×ｅｘｐ（ｊ（ｂ＋
π））の信号点配置、および、ａ×ｅｘｐ（ｊ（ｂ＋π
／２））またはａ×ｅｘｐ（ｊ（ｂ−π／２））の信号
点配置として表すことができる。ただし、ａ，ｂは任意
の数であり回転角はラジアンで表している。
【００２０】つぎに、図５に変調部Ｂ１１２の概略的な
構成を示す。図５に示すように、フレーム生成部Ｂ１１
１から出力されるＣｈ４の符号シンボルである第３符号
シンボルに、Ｓ／Ｐ変換器５０１においてシリアル／パ
ラレル変換が施されて２シンボルづつ並列とされる。こ
の並列とされた２シンボルはそれぞれ、Ｉｃｈ，Ｑｃｈ
としてＱＰＳＫ変調器５０２に入力され、並列とされた
２シンボルのシンボル値の組み合わせに応じて、図９
（ａ）に示す信号点配置でＱＰＳＫ変調され、その変調
シンボルが出力される。
構成を示す。図５に示すように、フレーム生成部Ｂ１１
１から出力されるＣｈ４の符号シンボルである第３符号
シンボルに、Ｓ／Ｐ変換器５０１においてシリアル／パ
ラレル変換が施されて２シンボルづつ並列とされる。こ
の並列とされた２シンボルはそれぞれ、Ｉｃｈ，Ｑｃｈ
としてＱＰＳＫ変調器５０２に入力され、並列とされた
２シンボルのシンボル値の組み合わせに応じて、図９
（ａ）に示す信号点配置でＱＰＳＫ変調され、その変調
シンボルが出力される。
【００２１】ここで、図１に示す本発明に係るスペクト
ル拡散通信装置の動作を、伝送すべきデータがＰＣＢデ
ータ、制御データ１、制御データ２、情報データ１、情
報データ２であった場合を例に挙げて以下に説明する。
この際のＰＣＢデータ、制御データ１、制御データ２、
情報データ１、情報データ２を伝送する際のフレーム仕
様の例を図１０に示し、そのデータ構成を図１１に示
す。図１０におけるフレーム仕様は、１ユーザーにおけ
るフレーム仕様であり、この図表に示す例においては、
拡散部１１７に供給されるＰＮ符号のチップレートが４
０（Ｍｃｐｓ）とされ、１ユーザーにＣｈ１，Ｃｈ２，
Ｃｈ３，Ｃｈ４の４符号チャンネルが割り当てられてい
る。さらに、Ｃｈ１は、Ｃｈ１＿ａ、Ｃｈ１＿ｂ、Ｃｈ
１＿ｃの３つのサブチャンネルで構成され、Ｃｈ２，Ｃ
ｈ３も同様に３つのサブチャンネルから構成されてい
る。
ル拡散通信装置の動作を、伝送すべきデータがＰＣＢデ
ータ、制御データ１、制御データ２、情報データ１、情
報データ２であった場合を例に挙げて以下に説明する。
この際のＰＣＢデータ、制御データ１、制御データ２、
情報データ１、情報データ２を伝送する際のフレーム仕
様の例を図１０に示し、そのデータ構成を図１１に示
す。図１０におけるフレーム仕様は、１ユーザーにおけ
るフレーム仕様であり、この図表に示す例においては、
拡散部１１７に供給されるＰＮ符号のチップレートが４
０（Ｍｃｐｓ）とされ、１ユーザーにＣｈ１，Ｃｈ２，
Ｃｈ３，Ｃｈ４の４符号チャンネルが割り当てられてい
る。さらに、Ｃｈ１は、Ｃｈ１＿ａ、Ｃｈ１＿ｂ、Ｃｈ
１＿ｃの３つのサブチャンネルで構成され、Ｃｈ２，Ｃ
ｈ３も同様に３つのサブチャンネルから構成されてい
る。
【００２２】これらのチャンネルにおいて、Ｃｈ１＿
ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａでは、クローズドループ
パワーコントロールを行うビットレート１．６２５（ｋ
ｂｐｓ）のパワーコントロール ビット（ＰＣＢ）の同
一のビットが並列に伝送され、Ｃｈ１＿ｂでは高速復調
を必要とする制御情報であるビットレート１６．２７
（ｋｂｐｓ）の制御データ１が伝送され、Ｃｈ２＿ｂで
は高品質を必要とする制御情報であるビットレート１
６．２７（ｋｂｐｓ）の制御データ２が伝送される。さ
らに、Ｃｈ１＿ｃ，Ｃｈ２＿ｃ，Ｃｈ３＿ｃでは重み付
けの最も高いデータであるビットレート３１２．５×３
（ｋｂｐｓ）の情報データ１が、３チャンネルにそれぞ
れ振り分けられて並列に伝送され（各チャンネルのビッ
トレートは３１２．５（ｋｂｐｓ）となる）、２番目に
重み付けの高いビットレート９３７．５（ｋｂｐｓ）の
情報データ２はＣｈ４で伝送される。なお、制御データ
２と情報データ１は符号化率１／２とされると共に、拘
束長７の畳み込み符号によりＦＥＣが付加される。ま
た、情報データ２はさらに符号化率が３／４になるよう
パンクチャド符号化される。
ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａでは、クローズドループ
パワーコントロールを行うビットレート１．６２５（ｋ
ｂｐｓ）のパワーコントロール ビット（ＰＣＢ）の同
一のビットが並列に伝送され、Ｃｈ１＿ｂでは高速復調
を必要とする制御情報であるビットレート１６．２７
（ｋｂｐｓ）の制御データ１が伝送され、Ｃｈ２＿ｂで
は高品質を必要とする制御情報であるビットレート１
６．２７（ｋｂｐｓ）の制御データ２が伝送される。さ
らに、Ｃｈ１＿ｃ，Ｃｈ２＿ｃ，Ｃｈ３＿ｃでは重み付
けの最も高いデータであるビットレート３１２．５×３
（ｋｂｐｓ）の情報データ１が、３チャンネルにそれぞ
れ振り分けられて並列に伝送され（各チャンネルのビッ
トレートは３１２．５（ｋｂｐｓ）となる）、２番目に
重み付けの高いビットレート９３７．５（ｋｂｐｓ）の
情報データ２はＣｈ４で伝送される。なお、制御データ
２と情報データ１は符号化率１／２とされると共に、拘
束長７の畳み込み符号によりＦＥＣが付加される。ま
た、情報データ２はさらに符号化率が３／４になるよう
パンクチャド符号化される。
【００２３】図１０に示すフレーム仕様の際のデータ構
成を図１１に示す。このデータ構成は、６１４．４（μ
ｓ）のフレーム周期毎に切り替え可能とされている。フ
レーム１ないしフレーム３におけるＣｈ１では、ＰＣＢ
データの１ビットがＣｈ１＿ａで約１／１２フレーム周
期を使用して伝送され、制御データ１がＣｈ１＿ｂで約
１／３フレーム周期使用されて伝送され、情報データ１
はＣｈ１＿ｃの全フレーム周期を使用して伝送されてい
る。また、フレーム１およびフレーム２におけるＣｈ２
では、ＰＣＢデータの１ビットがＣｈ２＿ａで約１／１
２フレーム周期を使用して伝送され、制御データ２がＣ
ｈ２＿ｂの後半の約２／３フレーム周期を使用して伝送
され、情報データ１がＣｈ２＿ｃの全フレーム周期を使
用して伝送されている。なお、フレーム３におけるＣｈ
２では、ＰＣＢデータは伝送されず、制御データ２がＣ
ｈ２＿ｂの後半の約２／３フレーム周期を使用して伝送
され、情報データ１がＣｈ２＿ｃの全フレーム周期を使
用して伝送されている。
成を図１１に示す。このデータ構成は、６１４．４（μ
ｓ）のフレーム周期毎に切り替え可能とされている。フ
レーム１ないしフレーム３におけるＣｈ１では、ＰＣＢ
データの１ビットがＣｈ１＿ａで約１／１２フレーム周
期を使用して伝送され、制御データ１がＣｈ１＿ｂで約
１／３フレーム周期使用されて伝送され、情報データ１
はＣｈ１＿ｃの全フレーム周期を使用して伝送されてい
る。また、フレーム１およびフレーム２におけるＣｈ２
では、ＰＣＢデータの１ビットがＣｈ２＿ａで約１／１
２フレーム周期を使用して伝送され、制御データ２がＣ
ｈ２＿ｂの後半の約２／３フレーム周期を使用して伝送
され、情報データ１がＣｈ２＿ｃの全フレーム周期を使
用して伝送されている。なお、フレーム３におけるＣｈ
２では、ＰＣＢデータは伝送されず、制御データ２がＣ
ｈ２＿ｂの後半の約２／３フレーム周期を使用して伝送
され、情報データ１がＣｈ２＿ｃの全フレーム周期を使
用して伝送されている。
【００２４】さらに、フレーム１およびフレーム２にお
けるＣｈ３では、ＰＣＢデータの１ビットがＣｈ３＿ａ
で約１／１２フレーム周期を使用して伝送され、情報デ
ータ１がＣｈ３＿ｃの全フレーム周期を使用して伝送さ
れている。なお、フレーム３におけるＣｈ２では、ＰＣ
Ｂデータの２ビットがＣｈ３＿ａで約１／６フレーム周
期を使用して伝送されている。さらにまた、フレーム１
ないしフレーム３におけるＣｈ４では、情報データ２が
全フレーム周期を使用して伝送されている。ところで、
ＰＣＢデータはＣｈ１＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａに
おいて同一の内容のＰＣＢデータを並列に伝送するよう
にしている。この際に、フレーム１に示すように全チャ
ンネルで同時に伝送したり、フレーム２におけるＣｈ１
＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａに示すようにチャンネル
毎に時刻を分散させて伝送するようにしてもよい。同一
時刻でＰＣＢデータを伝送するようにすると、受信側に
おける受信電界強度が高い場合には高品質の通信を行
え、時刻を分散させてＰＣＢデータを伝送するようにす
ると、あるチャンネルで情報が消失しても他のチャンネ
ルからその情報を受信して再生することができる。ま
た、フレーム３におけるように、Ｃｈ１＿ａで１ビッ
ト、Ｃｈ３＿ａで同じビットを２ビット重複してＰＣＢ
データを伝送するようにしてもよい。
けるＣｈ３では、ＰＣＢデータの１ビットがＣｈ３＿ａ
で約１／１２フレーム周期を使用して伝送され、情報デ
ータ１がＣｈ３＿ｃの全フレーム周期を使用して伝送さ
れている。なお、フレーム３におけるＣｈ２では、ＰＣ
Ｂデータの２ビットがＣｈ３＿ａで約１／６フレーム周
期を使用して伝送されている。さらにまた、フレーム１
ないしフレーム３におけるＣｈ４では、情報データ２が
全フレーム周期を使用して伝送されている。ところで、
ＰＣＢデータはＣｈ１＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａに
おいて同一の内容のＰＣＢデータを並列に伝送するよう
にしている。この際に、フレーム１に示すように全チャ
ンネルで同時に伝送したり、フレーム２におけるＣｈ１
＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａに示すようにチャンネル
毎に時刻を分散させて伝送するようにしてもよい。同一
時刻でＰＣＢデータを伝送するようにすると、受信側に
おける受信電界強度が高い場合には高品質の通信を行
え、時刻を分散させてＰＣＢデータを伝送するようにす
ると、あるチャンネルで情報が消失しても他のチャンネ
ルからその情報を受信して再生することができる。ま
た、フレーム３におけるように、Ｃｈ１＿ａで１ビッ
ト、Ｃｈ３＿ａで同じビットを２ビット重複してＰＣＢ
データを伝送するようにしてもよい。
【００２５】図１０に示すフレーム仕様で図１１に示す
データ構成で伝送されると、ＰＣＢデータの１チャンネ
ルあたりの処理利得（Ｇｐ）は、１フレームにおいて１
変調シンボルを１／１２フレーム周期使用して伝送する
と、 Ｇｐ＝４０×１０6×６１４．４×１０−6／１２＝６４
×３２ となる。ただし、ＰＣＢデータは３チャンネルで並列に
伝送されるので、総合した処理利得はその３倍の６４×
９６となる。また、制御データ１および制御データ２の
１変調シンボル当たり処理利得は、１フレームにおいて
１０変調シンボルを１変調シンボル当たり１／２４フレ
ーム周期使用して伝送すると、 Ｇｐ＝４０×１０6×６１４．４×１０−6／２４＝６４
×１６ となる。さらに、制御データ２の処理利得は、１フレー
ムにおいて１０変調シンボルをＦＥＣ符号化率１／２
で、１変調シンボル当たり制御データ１の２倍の１／１
２フレーム周期使用して伝送すると、制御データ１の処
理利得と同じ６４×１６となる。
データ構成で伝送されると、ＰＣＢデータの１チャンネ
ルあたりの処理利得（Ｇｐ）は、１フレームにおいて１
変調シンボルを１／１２フレーム周期使用して伝送する
と、 Ｇｐ＝４０×１０6×６１４．４×１０−6／１２＝６４
×３２ となる。ただし、ＰＣＢデータは３チャンネルで並列に
伝送されるので、総合した処理利得はその３倍の６４×
９６となる。また、制御データ１および制御データ２の
１変調シンボル当たり処理利得は、１フレームにおいて
１０変調シンボルを１変調シンボル当たり１／２４フレ
ーム周期使用して伝送すると、 Ｇｐ＝４０×１０6×６１４．４×１０−6／２４＝６４
×１６ となる。さらに、制御データ２の処理利得は、１フレー
ムにおいて１０変調シンボルをＦＥＣ符号化率１／２
で、１変調シンボル当たり制御データ１の２倍の１／１
２フレーム周期使用して伝送すると、制御データ１の処
理利得と同じ６４×１６となる。
【００２６】さらにまた、情報データ１の処理利得は、
ＦＥＣ符号化率１／２で３チャンネルに振り分けて伝送
されるので、１フレームあたりのチャンネル毎の変調シ
ンボル数は３８４シンボルとなるため、各チャンネルの
変調シンボル当たりの処理利得は、 Ｇｐ＝４０×１０6×６１４．４×１０−6／３８４＝６
４ となる。さらにまた、情報データ２の処理利得は、ＦＥ
Ｃ符号化率３／４でＱＰＳＫ変調により伝送されるの
で、１フレームあたりの変調シンボル数は３８４シンボ
ルとなり、情報データ２の変調シンボル当たりの処理利
得は、 Ｇｐ＝４０×１０6×６１４．４×１０−6／３８４＝６
４ となる。なお、上記したＰＣＢデータないし情報データ
２の処理利得は、一例であって、ＦＥＣ符号化率や伝送
に使用するフレーム周期を変更することにより、任意の
処理利得で伝送することができる。
ＦＥＣ符号化率１／２で３チャンネルに振り分けて伝送
されるので、１フレームあたりのチャンネル毎の変調シ
ンボル数は３８４シンボルとなるため、各チャンネルの
変調シンボル当たりの処理利得は、 Ｇｐ＝４０×１０6×６１４．４×１０−6／３８４＝６
４ となる。さらにまた、情報データ２の処理利得は、ＦＥ
Ｃ符号化率３／４でＱＰＳＫ変調により伝送されるの
で、１フレームあたりの変調シンボル数は３８４シンボ
ルとなり、情報データ２の変調シンボル当たりの処理利
得は、 Ｇｐ＝４０×１０6×６１４．４×１０−6／３８４＝６
４ となる。なお、上記したＰＣＢデータないし情報データ
２の処理利得は、一例であって、ＦＥＣ符号化率や伝送
に使用するフレーム周期を変更することにより、任意の
処理利得で伝送することができる。
【００２７】次に、上記した図１０に示すフレーム構成
および図１１に示すデータ構成とされた本発明のスペク
トル拡散通信装置における図１に示すスペクトル拡散通
信装置送信部の動作を、図１ないし図５を参照しながら
説明する。送信データ セレクタ１０１は、ＰＣＢデー
タ、制御データ１、制御データ２、情報データ１、情報
データ２の入力データを制御部１０２から出力されるタ
イミングに従ってＣｈ１〜Ｃｈ４に割り当てる。Ｃｈ１
＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａはＰＣＢデータを伝送す
るチャンネルであり、Ｃｈ１＿ａにおけるＰＣＢデータ
はＣｈタイミング設定部２０１から送られてくるタイミ
ングに従いフレーム生成部Ａ１０３に入力されて、入力
バッファ２０２に記憶されセレクタ２０７に出力され
る。
および図１１に示すデータ構成とされた本発明のスペク
トル拡散通信装置における図１に示すスペクトル拡散通
信装置送信部の動作を、図１ないし図５を参照しながら
説明する。送信データ セレクタ１０１は、ＰＣＢデー
タ、制御データ１、制御データ２、情報データ１、情報
データ２の入力データを制御部１０２から出力されるタ
イミングに従ってＣｈ１〜Ｃｈ４に割り当てる。Ｃｈ１
＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａはＰＣＢデータを伝送す
るチャンネルであり、Ｃｈ１＿ａにおけるＰＣＢデータ
はＣｈタイミング設定部２０１から送られてくるタイミ
ングに従いフレーム生成部Ａ１０３に入力されて、入力
バッファ２０２に記憶されセレクタ２０７に出力され
る。
【００２８】Ｃｈ１＿ｂ，Ｃｈ２＿ｂは制御データ１お
よび制御データ２を伝送するチャンネルで、送信データ
が制御データ１とされる際はＣｈ１＿ｂに割り当てら
れ、Ｃｈタイミング設定部２０１から送られてくるタイ
ミングに従い、入力バッファ２０３に記憶されセレクタ
２０７に出力される。また、送信データが制御データ２
とされる際はＣｈ２＿ｂに割り当てられ、バッファ２０
３に入力後、畳み込み符号器２０４で符号化率１／２、
拘束長７の畳み込み符号化が施され、シンボル生成部２
０５で符号シンボルが生成される。次いで、インターリ
ーバ２０６において６１４．４（μｓ）のフレーム毎に
インターリーブされ、セレクタ２０７に出力される。セ
レクタ２０７ではＣｈタイミング設定部２０１から送ら
れてくるタイミングに従い入力バッファ２０２から出力
されたＣｈ１＿ａのデータと、入力バッファ２０３また
はインターリーバ２０６から出力されたＣｈ１＿ｂのデ
ータのいずれかを選択し出力する。
よび制御データ２を伝送するチャンネルで、送信データ
が制御データ１とされる際はＣｈ１＿ｂに割り当てら
れ、Ｃｈタイミング設定部２０１から送られてくるタイ
ミングに従い、入力バッファ２０３に記憶されセレクタ
２０７に出力される。また、送信データが制御データ２
とされる際はＣｈ２＿ｂに割り当てられ、バッファ２０
３に入力後、畳み込み符号器２０４で符号化率１／２、
拘束長７の畳み込み符号化が施され、シンボル生成部２
０５で符号シンボルが生成される。次いで、インターリ
ーバ２０６において６１４．４（μｓ）のフレーム毎に
インターリーブされ、セレクタ２０７に出力される。セ
レクタ２０７ではＣｈタイミング設定部２０１から送ら
れてくるタイミングに従い入力バッファ２０２から出力
されたＣｈ１＿ａのデータと、入力バッファ２０３また
はインターリーバ２０６から出力されたＣｈ１＿ｂのデ
ータのいずれかを選択し出力する。
【００２９】また、情報データ１はＣｈ１＿ｃ，Ｃｈ２
＿ｃ，Ｃｈ３＿ｃにそれぞれに割り当てられて、それぞ
れのフレーム生成部Ｂにおける入力バッファ３０１に記
憶された後、畳み込み符号器３０２において符号化率１
／２、拘束長７の畳み込み符号化が施され、さらにシン
ボル生成部３０３において符号シンボルが生成される。
次いで、インターリーバ３０４で６１４．４（μｓ）の
フレーム毎にインターリーブされる。
＿ｃ，Ｃｈ３＿ｃにそれぞれに割り当てられて、それぞ
れのフレーム生成部Ｂにおける入力バッファ３０１に記
憶された後、畳み込み符号器３０２において符号化率１
／２、拘束長７の畳み込み符号化が施され、さらにシン
ボル生成部３０３において符号シンボルが生成される。
次いで、インターリーバ３０４で６１４．４（μｓ）の
フレーム毎にインターリーブされる。
【００３０】そして、変調部Ａ１０５では、第１符号シ
ンボルが存在する場合“１”、存在しない場合“０”が
割り当てられるシンボル生成タイミングと、フレーム生
成部Ａ１０３から出力される第１符号シンボルとの論理
積がＡＮＤ回路４０１でとられ、その論理積された符号
シンボルはＥＸＯＲ回路４０２において、フレーム生成
部Ｂ１０４から出力される第２符号シンボルと排他的論
理和がとられる。このＥＸＯＲ回路４０２の排他的論理
和出力と、第２符号シンボルとはＱＰＳＫ変調器４０３
においてＱＰＳＫ変調される。このときＱＰＳＫ変調の
信号点は、ＡＮＤ回路４０１の出力シンボルが“０”の
場合は、図９（ｂ）に示すように配置され、ＡＮＤ回路
４０１の出力シンボルが“１”の場合は、図９（ｃ）に
示すように配置される。
ンボルが存在する場合“１”、存在しない場合“０”が
割り当てられるシンボル生成タイミングと、フレーム生
成部Ａ１０３から出力される第１符号シンボルとの論理
積がＡＮＤ回路４０１でとられ、その論理積された符号
シンボルはＥＸＯＲ回路４０２において、フレーム生成
部Ｂ１０４から出力される第２符号シンボルと排他的論
理和がとられる。このＥＸＯＲ回路４０２の排他的論理
和出力と、第２符号シンボルとはＱＰＳＫ変調器４０３
においてＱＰＳＫ変調される。このときＱＰＳＫ変調の
信号点は、ＡＮＤ回路４０１の出力シンボルが“０”の
場合は、図９（ｂ）に示すように配置され、ＡＮＤ回路
４０１の出力シンボルが“１”の場合は、図９（ｃ）に
示すように配置される。
【００３１】次いで、乗算器１０６では変調部Ａ１０５
から入力するＱＰＳＫ信号と直交符号１とが、それぞれ
の変調シンボルについて乗算が行われて直交符号化さ
れ、直交符号化された信号は、増幅器１０７において割
り当てられたゲインで増幅が行われる。また、Ｃｈ２＿
ａ，Ｃｈ２＿ｂ，Ｃｈ２＿ｃで送信すべきデータは、デ
ータ送信部Ａ１０９において制御部１０２からのタイミ
ングに従ってデータ送信部Ａ１０８と同様の処理が行わ
れる。さらに、Ｃｈ３＿ａ，Ｃｈ３＿ｂ，Ｃｈ３＿ｃで
送信すべきデータは、データ送信部Ａ１１０において制
御部１０２からのタイミングに従ってデータ送信部Ａ１
０８と同様の処理が行われる。
から入力するＱＰＳＫ信号と直交符号１とが、それぞれ
の変調シンボルについて乗算が行われて直交符号化さ
れ、直交符号化された信号は、増幅器１０７において割
り当てられたゲインで増幅が行われる。また、Ｃｈ２＿
ａ，Ｃｈ２＿ｂ，Ｃｈ２＿ｃで送信すべきデータは、デ
ータ送信部Ａ１０９において制御部１０２からのタイミ
ングに従ってデータ送信部Ａ１０８と同様の処理が行わ
れる。さらに、Ｃｈ３＿ａ，Ｃｈ３＿ｂ，Ｃｈ３＿ｃで
送信すべきデータは、データ送信部Ａ１１０において制
御部１０２からのタイミングに従ってデータ送信部Ａ１
０８と同様の処理が行われる。
【００３２】さらにまた、情報データ２はＣｈ４に割り
当てられて、フレーム生成部Ｂにおける入力バッファ３
０１に記憶された後、畳み込み符号器３０２において符
号化率１／２、拘束長７の畳み込み符号化が施され、さ
らにシンボル生成部３０３において符号シンボルが生成
されると共に、符号化率が３／４になるようパンクチャ
ド符号化される。次いで、インターリーバ３０４で６１
４．４（μｓ）のフレーム毎にインターリーブされる。
また、フレーム生成部１１１からのＣｈ４の符号シンボ
ルが入力される変調部Ｂ１１２では、入力される符号シ
ンボルが２ビット毎にＳ／Ｐ変換器５０１でシリアル／
パラレル変換され、２ビット毎のパラレルとされた符号
シンボルはＱＰＳＫ変調器５０２においてＱＰＳＫ変調
される。このときＱＰＳＫ変調の信号点は図９（ａ）の
ように配置される。このＱＰＳＫ変調器５０２から出力
される変調シンボルと直交符号４とが乗算乗算器１１３
において直交符号化され、直交符号化された信号は、増
幅器１１４において割り当てられたゲインで増幅が行わ
れる。
当てられて、フレーム生成部Ｂにおける入力バッファ３
０１に記憶された後、畳み込み符号器３０２において符
号化率１／２、拘束長７の畳み込み符号化が施され、さ
らにシンボル生成部３０３において符号シンボルが生成
されると共に、符号化率が３／４になるようパンクチャ
ド符号化される。次いで、インターリーバ３０４で６１
４．４（μｓ）のフレーム毎にインターリーブされる。
また、フレーム生成部１１１からのＣｈ４の符号シンボ
ルが入力される変調部Ｂ１１２では、入力される符号シ
ンボルが２ビット毎にＳ／Ｐ変換器５０１でシリアル／
パラレル変換され、２ビット毎のパラレルとされた符号
シンボルはＱＰＳＫ変調器５０２においてＱＰＳＫ変調
される。このときＱＰＳＫ変調の信号点は図９（ａ）の
ように配置される。このＱＰＳＫ変調器５０２から出力
される変調シンボルと直交符号４とが乗算乗算器１１３
において直交符号化され、直交符号化された信号は、増
幅器１１４において割り当てられたゲインで増幅が行わ
れる。
【００３３】これらのデータ送信部Ａ１０８、データ送
信部Ａ１０９、データ送信部Ａ１１０、データ送信部Ｂ
１１５から出力される直交符号化された変調シンボル
は、加算器１１６において総和がとられ、さらに拡散部
１１７においてユーザー毎に割り当てられたＰＮ符号に
よりスペクトル拡散されてＤＳ−ＳＳ信号が出力される
ようになる。なお、以上説明したフレーム構成およびデ
ータ構成は一例であり、本発明のスペクトル拡散通信装
置はこれに限らず、１ユーザーに割り当てる符号チャン
ネルを４符号チャンネルに替えて、２符号チャンネル，
３符号チャンネルあるいは５符号チャンネル以上として
もよい。また、ユーザー毎に割り当てられる符号チャン
ネル数は、使用する直交符号で決まる符号チャンネル総
数、ユーザー数、ユーザー当たりの伝送レートから設定
できるので、その伝送形態は、図１１に示すデータ構成
に限るものではない。この場合、ＰＣＢデータ、ユーザ
ーへ割り当てられた並列チャンネル数、並列チャンネル
毎の符号化率といったチャンネル情報を適応的に送信す
ることにより、高品質で可変データレート伝送を行える
ようにすることが可能となる。
信部Ａ１０９、データ送信部Ａ１１０、データ送信部Ｂ
１１５から出力される直交符号化された変調シンボル
は、加算器１１６において総和がとられ、さらに拡散部
１１７においてユーザー毎に割り当てられたＰＮ符号に
よりスペクトル拡散されてＤＳ−ＳＳ信号が出力される
ようになる。なお、以上説明したフレーム構成およびデ
ータ構成は一例であり、本発明のスペクトル拡散通信装
置はこれに限らず、１ユーザーに割り当てる符号チャン
ネルを４符号チャンネルに替えて、２符号チャンネル，
３符号チャンネルあるいは５符号チャンネル以上として
もよい。また、ユーザー毎に割り当てられる符号チャン
ネル数は、使用する直交符号で決まる符号チャンネル総
数、ユーザー数、ユーザー当たりの伝送レートから設定
できるので、その伝送形態は、図１１に示すデータ構成
に限るものではない。この場合、ＰＣＢデータ、ユーザ
ーへ割り当てられた並列チャンネル数、並列チャンネル
毎の符号化率といったチャンネル情報を適応的に送信す
ることにより、高品質で可変データレート伝送を行える
ようにすることが可能となる。
【００３４】次に、本発明のスペクトル拡散通信装置の
実施の形態であるスペクトル拡散通信装置受信部の概略
的な構成を図６に示す。図６に示すスペクトル拡散通信
装置受信部において、６０１はベースバンドにダウン
コンバートされた受信信号のアナログ−ディジタル変換
を行うＡ／Ｄコンバータ、６０２はＡ／Ｄコンバータ６
０１でディジタル変換された受信信号を記憶するバッフ
ァである。フィンガー♯１〜♯３はＲＡＫＥ受信可能と
するための３つのフィンガーであり、各フィンガーは同
様の構成とされている。例示されるフィンガー♯１にお
いて、６０３はフィンガー♯１に割り当てられた位相オ
フセットに従ってＰＮ符号を発生するＰＮ発生器、６０
４はバッファ６０２から出力される受信信号をＰＮ発生
器６０３から出力されるＰＮ系列により逆拡散を行う逆
拡散部、６０５はフィンガー♯１に割り当てられた位相
オフセットと直交チャンネル番号に従って直交符号を発
生する直交符号発生器、６０６は逆拡散部６０４から出
力される逆拡散信号と、直交符号発生器６０５から出力
される直交符号により逆直交変換を行う逆直交変換部、
６０７は逆直交変換部６０６から出力される逆直交変換
信号のＱＰＳＫ復調を行い複素軟判定復調シンボルを出
力する復調部である。
実施の形態であるスペクトル拡散通信装置受信部の概略
的な構成を図６に示す。図６に示すスペクトル拡散通信
装置受信部において、６０１はベースバンドにダウン
コンバートされた受信信号のアナログ−ディジタル変換
を行うＡ／Ｄコンバータ、６０２はＡ／Ｄコンバータ６
０１でディジタル変換された受信信号を記憶するバッフ
ァである。フィンガー♯１〜♯３はＲＡＫＥ受信可能と
するための３つのフィンガーであり、各フィンガーは同
様の構成とされている。例示されるフィンガー♯１にお
いて、６０３はフィンガー♯１に割り当てられた位相オ
フセットに従ってＰＮ符号を発生するＰＮ発生器、６０
４はバッファ６０２から出力される受信信号をＰＮ発生
器６０３から出力されるＰＮ系列により逆拡散を行う逆
拡散部、６０５はフィンガー♯１に割り当てられた位相
オフセットと直交チャンネル番号に従って直交符号を発
生する直交符号発生器、６０６は逆拡散部６０４から出
力される逆拡散信号と、直交符号発生器６０５から出力
される直交符号により逆直交変換を行う逆直交変換部、
６０７は逆直交変換部６０６から出力される逆直交変換
信号のＱＰＳＫ復調を行い複素軟判定復調シンボルを出
力する復調部である。
【００３５】フィンガー♯２およびフィンガー♯３は、
それぞれフィンガー♯１と同じ構成とされており、それ
ぞれに割り当てられた位相オフセットと直交チャンネル
番号に従って逆拡散、逆直交変換、ＱＰＳＫ復調を行い
複素軟判定復調シンボルを出力する。また、６０８はフ
ィンガー♯１，フィンガー♯２，フィンガー♯３それぞ
れの複素軟判定復調シンボルの最大比合成を行うチャン
ネル合成部、６０９はＣｈ１，Ｃｈ２，Ｃｈ３でデータ
構成された複素軟判定復調シンボルについて再復調を行
う再復調部である。その動作は後述するが、Ｃｈ１の場
合、Ｃｈ１−ａおよびＣｈ１＿ｂの復調シンボルはデー
タ周期分の積分ダンプが行われ、次いで比較判定が行わ
れて再復調され、その結果に基づいてＣｈ１＿ｃの復調
シンボルの再復調も行われている。同様の動作がＣｈ２
およびＣｈ３でも行われる。
それぞれフィンガー♯１と同じ構成とされており、それ
ぞれに割り当てられた位相オフセットと直交チャンネル
番号に従って逆拡散、逆直交変換、ＱＰＳＫ復調を行い
複素軟判定復調シンボルを出力する。また、６０８はフ
ィンガー♯１，フィンガー♯２，フィンガー♯３それぞ
れの複素軟判定復調シンボルの最大比合成を行うチャン
ネル合成部、６０９はＣｈ１，Ｃｈ２，Ｃｈ３でデータ
構成された複素軟判定復調シンボルについて再復調を行
う再復調部である。その動作は後述するが、Ｃｈ１の場
合、Ｃｈ１−ａおよびＣｈ１＿ｂの復調シンボルはデー
タ周期分の積分ダンプが行われ、次いで比較判定が行わ
れて再復調され、その結果に基づいてＣｈ１＿ｃの復調
シンボルの再復調も行われている。同様の動作がＣｈ２
およびＣｈ３でも行われる。
【００３６】さらに、６１０は再復調部６０９から出力
される再復調されたデータでシンボル単位に複数の符号
チャンネルに分割されたデータを正しい順に並び替える
データ合成部であり、復調されたＰＣＢデータおよび制
御データ１が出力される。６１１はチャンネル合成部６
０８から入力されるＣｈ４の複素軟判定復調シンボルま
たはデータ合成部６１０から入力される再復調シンボル
を必要に応じてパラレル／シリアル変換しデインターリ
ーブしてビタビ復号を行う復号部であり、復調された制
御データ２、情報データ１および情報データ２が出力さ
れる。
される再復調されたデータでシンボル単位に複数の符号
チャンネルに分割されたデータを正しい順に並び替える
データ合成部であり、復調されたＰＣＢデータおよび制
御データ１が出力される。６１１はチャンネル合成部６
０８から入力されるＣｈ４の複素軟判定復調シンボルま
たはデータ合成部６１０から入力される再復調シンボル
を必要に応じてパラレル／シリアル変換しデインターリ
ーブしてビタビ復号を行う復号部であり、復調された制
御データ２、情報データ１および情報データ２が出力さ
れる。
【００３７】次に、再復調部６０９の概略的な第１の構
成例を図７に示し、図７を参照しながら再復調部６０９
の第１の構成例の説明を行う。図７において、７０１は
Ｃｈ１を復調する場合はＣｈ１−ａおよびＣｈ１−ｂの
データについてフレーム毎に割り当てられた処理利得
（Ｇｐ）に従ってそれぞれのシンボル生成タイミングを
出力するＣｈタイミング設定部、７０２はチャンネル合
成部６０８から入力される最大比合成された複素軟判定
復調シンボルのうち再復調が必要なシンボルの選択を行
うデータセレクタ、７０３はチャンネル合成部６０８か
ら入力される最大比合成された複素軟判定復調シンボル
をシンボル生成タイミングに従って遅延させる遅延部、
７０４は遅延部のシンボルを出力するタイミングを制御
する出力制御部である。
成例を図７に示し、図７を参照しながら再復調部６０９
の第１の構成例の説明を行う。図７において、７０１は
Ｃｈ１を復調する場合はＣｈ１−ａおよびＣｈ１−ｂの
データについてフレーム毎に割り当てられた処理利得
（Ｇｐ）に従ってそれぞれのシンボル生成タイミングを
出力するＣｈタイミング設定部、７０２はチャンネル合
成部６０８から入力される最大比合成された複素軟判定
復調シンボルのうち再復調が必要なシンボルの選択を行
うデータセレクタ、７０３はチャンネル合成部６０８か
ら入力される最大比合成された複素軟判定復調シンボル
をシンボル生成タイミングに従って遅延させる遅延部、
７０４は遅延部のシンボルを出力するタイミングを制御
する出力制御部である。
【００３８】また、７０５は複素軟判定復調シンボルを
π／４位相回転させる移相器、７０６は複素軟判定復調
シンボルを−π／４位相回転させる移相器、７０７は入
力するシンボルのうち有効部分を検出する積分制御部、
７０８，７０９は積分制御部７０７からのシンボル生成
タイミングに従って移相器７０５および移相器７０６か
ら出力される複素シンボルの同相チャンネル（Ｉｃｈ）
について自乗演算あるいは絶対値演算により一の極性と
した後、積分ダンプを行う積分ダンプ部、７１０は積分
ダンプ部７０８および積分ダンプ部７０９から出力され
る積分ダンプ結果を比較し前者が大きい場合“１”を出
力し、後者が大きい場合“０”を出力する比較判定部、
７１１は比較判定部７１０で判定されたシンボルが
“１”の場合、遅延部７０３からの出力をπ／４位相回
転させ、“０”の場合遅延部７０３からの出力を−π／
４位相回転させて同相チャンネル（Ｉｃｈ）成分から再
復調された符号シンボルを出力する移相器、７１２は再
復調された符号シンボルをＰＣＢデータまたは制御デー
タ１のどちらかとして出力する１：２セレクタ、７１３
は再復調された情報データ１，情報データ２の復調符号
シンボルと、制御データ２の復調符号シンボルとのいず
れかを選択して出力する２：１セレクタである。
π／４位相回転させる移相器、７０６は複素軟判定復調
シンボルを−π／４位相回転させる移相器、７０７は入
力するシンボルのうち有効部分を検出する積分制御部、
７０８，７０９は積分制御部７０７からのシンボル生成
タイミングに従って移相器７０５および移相器７０６か
ら出力される複素シンボルの同相チャンネル（Ｉｃｈ）
について自乗演算あるいは絶対値演算により一の極性と
した後、積分ダンプを行う積分ダンプ部、７１０は積分
ダンプ部７０８および積分ダンプ部７０９から出力され
る積分ダンプ結果を比較し前者が大きい場合“１”を出
力し、後者が大きい場合“０”を出力する比較判定部、
７１１は比較判定部７１０で判定されたシンボルが
“１”の場合、遅延部７０３からの出力をπ／４位相回
転させ、“０”の場合遅延部７０３からの出力を−π／
４位相回転させて同相チャンネル（Ｉｃｈ）成分から再
復調された符号シンボルを出力する移相器、７１２は再
復調された符号シンボルをＰＣＢデータまたは制御デー
タ１のどちらかとして出力する１：２セレクタ、７１３
は再復調された情報データ１，情報データ２の復調符号
シンボルと、制御データ２の復調符号シンボルとのいず
れかを選択して出力する２：１セレクタである。
【００３９】次に、図６に示す本発明に係るスペクトル
拡散通信装置の受信部における再復調部６０９の概略的
な第２の構成例を図８に示す。この再復調部６０９の第
２の例では、第１の例よりその構成が簡易化されてい
る。この再復調部６０９の第２の例において、Ｃｈタイ
ミング設定部８０１はＣｈ１を復調する場合、Ｃｈ１−
ａおよびＣｈ１−ｂのデータについてフレーム毎に割り
当てられた処理利得（Ｇｐ）に従って、それぞれのシン
ボル生成タイミングを出力している。遅延部８０２はチ
ャンネル合成部６０８から供給される最大比合成された
複素軟判定復調シンボルを、Ｃｈタイミング設定部８０
１から送られたシンボル生成タイミングに従って遅延さ
せている。
拡散通信装置の受信部における再復調部６０９の概略的
な第２の構成例を図８に示す。この再復調部６０９の第
２の例では、第１の例よりその構成が簡易化されてい
る。この再復調部６０９の第２の例において、Ｃｈタイ
ミング設定部８０１はＣｈ１を復調する場合、Ｃｈ１−
ａおよびＣｈ１−ｂのデータについてフレーム毎に割り
当てられた処理利得（Ｇｐ）に従って、それぞれのシン
ボル生成タイミングを出力している。遅延部８０２はチ
ャンネル合成部６０８から供給される最大比合成された
複素軟判定復調シンボルを、Ｃｈタイミング設定部８０
１から送られたシンボル生成タイミングに従って遅延さ
せている。
【００４０】また、Ｉ，Ｑ乗算器８０３はＩｃｈ（同相
チャンネル）シンボル×Ｑｃｈ（直交チャンネル）シン
ボルの乗算を行っており、移相器８０４はＩ，Ｑ乗算器
８０３における乗算結果の極性が−の場合は、入力され
た複素軟判定復調シンボルをπ／４位相回転させ、Ｉ，
Ｑ乗算器８０３の乗算結果の極性が＋の場合は、入力さ
れた複素軟判定復調シンボルを（−π／４）位相回転さ
せている。さらに、８１０は入力するシンボルのうち有
効部分を検出する積分制御部であり、積分ダンプ部８０
５は積分制御部８１０からのシンボル生成タイミングに
従って、Ｉ，Ｑ乗算器８０３の乗算結果の極性が−の場
合、移相器８０４から出力される複素シンボルのＩｃｈ
データを、絶対値演算あるいは自乗演算により一の極性
として積分している。また、Ｉ，Ｑ乗算器８０３の乗算
結果の極性が＋の場合、移相器８０４から出力される複
素シンボルのＩｃｈデータを、絶対値演算あるいは自乗
演算により一の極性として−１倍した結果について積分
している。
チャンネル）シンボル×Ｑｃｈ（直交チャンネル）シン
ボルの乗算を行っており、移相器８０４はＩ，Ｑ乗算器
８０３における乗算結果の極性が−の場合は、入力され
た複素軟判定復調シンボルをπ／４位相回転させ、Ｉ，
Ｑ乗算器８０３の乗算結果の極性が＋の場合は、入力さ
れた複素軟判定復調シンボルを（−π／４）位相回転さ
せている。さらに、８１０は入力するシンボルのうち有
効部分を検出する積分制御部であり、積分ダンプ部８０
５は積分制御部８１０からのシンボル生成タイミングに
従って、Ｉ，Ｑ乗算器８０３の乗算結果の極性が−の場
合、移相器８０４から出力される複素シンボルのＩｃｈ
データを、絶対値演算あるいは自乗演算により一の極性
として積分している。また、Ｉ，Ｑ乗算器８０３の乗算
結果の極性が＋の場合、移相器８０４から出力される複
素シンボルのＩｃｈデータを、絶対値演算あるいは自乗
演算により一の極性として−１倍した結果について積分
している。
【００４１】さらにまた、比較判定部８０６は積分ダン
プ部８０５から出力される積分ダンプ結果の極性が＋の
場合に、チャンネルＣｈ１の復調符号シンボルとして
“１”を出力し、積分ダンプ結果の極性が−の場合に、
復調符号シンボルとして“０”を出力する。さらに、移
相器８０７は比較判定部８０６で判定された復調符号シ
ンボルが“１”の場合、遅延部８０２により遅延された
チャンネル合成部６０８よりの合成信号をπ／４位相回
転させ、復調符号シンボルが“０”の場合遅延された合
成信号を−π／４位相回転させてＩｃｈ軸上の信号と
し、この信号を復調符号シンボルとして出力している。
そして、８０８は再復調された符号シンボルをＰＣＢデ
ータまたは制御データ１のどちらかとして出力する１：
２セレクタ、８０９は再復調された情報データ１，情報
データ２の復調符号シンボルと、制御データ２の復調符
号シンボルとのいずれかを選択して出力する２：１セレ
クタである。
プ部８０５から出力される積分ダンプ結果の極性が＋の
場合に、チャンネルＣｈ１の復調符号シンボルとして
“１”を出力し、積分ダンプ結果の極性が−の場合に、
復調符号シンボルとして“０”を出力する。さらに、移
相器８０７は比較判定部８０６で判定された復調符号シ
ンボルが“１”の場合、遅延部８０２により遅延された
チャンネル合成部６０８よりの合成信号をπ／４位相回
転させ、復調符号シンボルが“０”の場合遅延された合
成信号を−π／４位相回転させてＩｃｈ軸上の信号と
し、この信号を復調符号シンボルとして出力している。
そして、８０８は再復調された符号シンボルをＰＣＢデ
ータまたは制御データ１のどちらかとして出力する１：
２セレクタ、８０９は再復調された情報データ１，情報
データ２の復調符号シンボルと、制御データ２の復調符
号シンボルとのいずれかを選択して出力する２：１セレ
クタである。
【００４２】次に、本発明のスペクトル拡散通信装置受
信部の動作について図６および図７を参照しながら説明
する。Ａ／Ｄコンバータ６０１によりベースバンドにダ
ウン コンバートされた受信ＤＳ−ＳＳ信号のアナログ
−ディジタル変換を行い、変換されたディジタル信号は
バッファ６０２に記憶される。バッファ６０２から所定
タイミングで読み出されたディジタル信号とされた受信
ＤＳ−ＳＳ信号は、ＰＮ発生器６０３でフィンガー１に
割り当てられた位相オフセットに従って発生されたＰＮ
符号により逆拡散される。この逆拡散信号と直交符号発
生器６０５から出力される復調したい符号チャンネルの
チャンネル番号における直交符号により、逆直交変換部
６０６において逆直交変換が行われた後、復調部６０７
でＱＰＳＫ復調される。
信部の動作について図６および図７を参照しながら説明
する。Ａ／Ｄコンバータ６０１によりベースバンドにダ
ウン コンバートされた受信ＤＳ−ＳＳ信号のアナログ
−ディジタル変換を行い、変換されたディジタル信号は
バッファ６０２に記憶される。バッファ６０２から所定
タイミングで読み出されたディジタル信号とされた受信
ＤＳ−ＳＳ信号は、ＰＮ発生器６０３でフィンガー１に
割り当てられた位相オフセットに従って発生されたＰＮ
符号により逆拡散される。この逆拡散信号と直交符号発
生器６０５から出力される復調したい符号チャンネルの
チャンネル番号における直交符号により、逆直交変換部
６０６において逆直交変換が行われた後、復調部６０７
でＱＰＳＫ復調される。
【００４３】３フィンガーでＲＡＫＥ受信を行う場合
は、バッファ６０２からフィンガー♯１に送られたＤＳ
−ＳＳ信号と同じ信号をフィンガー♯２およびフィンガ
ー♯３に出力し、それぞれのフィンガーに割り当てられ
た位相オフセットに従って逆拡散をおこない、フィンガ
ー♯１と同じ直交符号により逆直交変換が行われた後、
それぞれＱＰＳＫ復調されて、複素軟判定復調シンボル
が出力される。これらの操作をすべてのチャンネルのデ
ータが復調されるまで行う。ＲＡＫＥ受信を行った場
合、チャンネル合成部６０８ではフィンガー♯１，フィ
ンガー♯２，フィンガー♯３から入力される複素軟判定
復調シンボルの最大比合成が行われ、ＰＣＢデータ，制
御データ１，制御データ２と情報データ１とで合成され
た複素軟判定復調シンボルが再復調部６０９に出力され
る。再復調部６０９ではＣｈ１の場合、Ｃｈ１＿ａ，Ｃ
ｈ１＿ｂ，Ｃｈ１＿ｃの復調が行われ、ＰＣＢデータと
制御データ１が出力される。また、制御データ２およ
び、情報データ１，２の複素軟判定復調シンボルは復号
部６１１に供給される。
は、バッファ６０２からフィンガー♯１に送られたＤＳ
−ＳＳ信号と同じ信号をフィンガー♯２およびフィンガ
ー♯３に出力し、それぞれのフィンガーに割り当てられ
た位相オフセットに従って逆拡散をおこない、フィンガ
ー♯１と同じ直交符号により逆直交変換が行われた後、
それぞれＱＰＳＫ復調されて、複素軟判定復調シンボル
が出力される。これらの操作をすべてのチャンネルのデ
ータが復調されるまで行う。ＲＡＫＥ受信を行った場
合、チャンネル合成部６０８ではフィンガー♯１，フィ
ンガー♯２，フィンガー♯３から入力される複素軟判定
復調シンボルの最大比合成が行われ、ＰＣＢデータ，制
御データ１，制御データ２と情報データ１とで合成され
た複素軟判定復調シンボルが再復調部６０９に出力され
る。再復調部６０９ではＣｈ１の場合、Ｃｈ１＿ａ，Ｃ
ｈ１＿ｂ，Ｃｈ１＿ｃの復調が行われ、ＰＣＢデータと
制御データ１が出力される。また、制御データ２およ
び、情報データ１，２の複素軟判定復調シンボルは復号
部６１１に供給される。
【００４４】再復調部６０９が図７の構成の場合、チャ
ンネル合成部６０８から入力される複素軟判定復調シン
ボルは遅延部７０３で遅延されると共に、π／４移相器
７０４、および−π／４移相器７０５によりそれぞれπ
／４、および−π／４位相回転されてＩｃｈについて自
乗演算あるいは絶対値演算により一の極性とされた後、
積分制御部７０７で設定されるタイミングに従って積分
ダンプが行われる。この際に、前記図１１に示すデータ
構成とされたＰＣＢデータの積分ダンプが行われる場合
には、各フレームにおいてＣｈ１＿ａ，Ｃｈ２＿ａ，Ｃ
ｈ３＿ａで並列に伝送されてくるため、時間的にずらせ
て順次ＰＣＢデータの１単位周期づつ積分するように、
積分制御部７０７がタイミング制御する。
ンネル合成部６０８から入力される複素軟判定復調シン
ボルは遅延部７０３で遅延されると共に、π／４移相器
７０４、および−π／４移相器７０５によりそれぞれπ
／４、および−π／４位相回転されてＩｃｈについて自
乗演算あるいは絶対値演算により一の極性とされた後、
積分制御部７０７で設定されるタイミングに従って積分
ダンプが行われる。この際に、前記図１１に示すデータ
構成とされたＰＣＢデータの積分ダンプが行われる場合
には、各フレームにおいてＣｈ１＿ａ，Ｃｈ２＿ａ，Ｃ
ｈ３＿ａで並列に伝送されてくるため、時間的にずらせ
て順次ＰＣＢデータの１単位周期づつ積分するように、
積分制御部７０７がタイミング制御する。
【００４５】比較判定器７１０では積分ダンプ部７０８
および積分ダンプ部７０９から入力されるそれぞれのダ
ンプ直前の積分ダンプ値が比較され積分ダンプ部７０８
の積分値が大きい場合は、判定結果“１”をそれ以外の
場合は“０”を判定結果として出力する。この比較判定
部７１０の出力は、Ｃｈ１の場合Ｃｈ１＿ａで伝送され
るＰＣＢデータあるいはＣｈ１＿ｂで伝送される制御デ
ータ１の復調符号シンボルとなる。また、移相器７１１
では比較判定部７１０の判定結果が“１”の場合はπ／
４、“０”の場合は（−π／４）位相回転されてＩｃｈ
軸上の信号とされ、Ｃｈ１の場合Ｃｈ１＿ｃで伝送され
る情報データ１の復調符号シンボルとして出力される。
１：２セレクタ７１２ではＰＣＢデータの場合は、比較
判定部７１０の判定結果がＣｈ１の場合はＣｈ１＿ａの
復調データとして出力され、制御データ１の場合は、Ｃ
ｈ１＿ｂの復調データとして出力される。
および積分ダンプ部７０９から入力されるそれぞれのダ
ンプ直前の積分ダンプ値が比較され積分ダンプ部７０８
の積分値が大きい場合は、判定結果“１”をそれ以外の
場合は“０”を判定結果として出力する。この比較判定
部７１０の出力は、Ｃｈ１の場合Ｃｈ１＿ａで伝送され
るＰＣＢデータあるいはＣｈ１＿ｂで伝送される制御デ
ータ１の復調符号シンボルとなる。また、移相器７１１
では比較判定部７１０の判定結果が“１”の場合はπ／
４、“０”の場合は（−π／４）位相回転されてＩｃｈ
軸上の信号とされ、Ｃｈ１の場合Ｃｈ１＿ｃで伝送され
る情報データ１の復調符号シンボルとして出力される。
１：２セレクタ７１２ではＰＣＢデータの場合は、比較
判定部７１０の判定結果がＣｈ１の場合はＣｈ１＿ａの
復調データとして出力され、制御データ１の場合は、Ｃ
ｈ１＿ｂの復調データとして出力される。
【００４６】２：１セレクタ７１３では比較判定部７１
０から出力される制御データ２の復調符号シンボルと移
相器７１１から出力される情報データ１の復調符号シン
ボルをタイミングに従って選択して出力する。再復調部
６０９から出力される再復調されたデータで、図１１に
示す情報データ１のようにシンボル単位で複数符号チャ
ンネルに分割されたデータについてはデータ合成部６１
０で正しい順に並びかえられてから出力される。復号部
６１１ではチャンネル合成部６０８及びデータ合成部６
１０から入力される復調シンボルについてデインターリ
ーブを行い、当該データの符号化率に従ってビタビ復号
を行う。復号後、それぞれのデータは、制御データ２，
情報データ１や情報データ２に分けられて出力される。
０から出力される制御データ２の復調符号シンボルと移
相器７１１から出力される情報データ１の復調符号シン
ボルをタイミングに従って選択して出力する。再復調部
６０９から出力される再復調されたデータで、図１１に
示す情報データ１のようにシンボル単位で複数符号チャ
ンネルに分割されたデータについてはデータ合成部６１
０で正しい順に並びかえられてから出力される。復号部
６１１ではチャンネル合成部６０８及びデータ合成部６
１０から入力される復調シンボルについてデインターリ
ーブを行い、当該データの符号化率に従ってビタビ復号
を行う。復号後、それぞれのデータは、制御データ２，
情報データ１や情報データ２に分けられて出力される。
【００４７】ところで、上記積分ダンプ部７０８，７０
９における積分ダンプでは、図１１に示すデータ構成と
されている場合、一の極性とされた複素軟判定復調シン
ボルが、伝送に使用されるフレーム周期分積分されると
共に、その積分値が比較判定部に７１０に供給されてか
ら、積分値のダンプが行われることになる。ただし、Ｐ
ＣＢデータのように同一のビットが並列に伝送される場
合は、それぞれのフレーム周期分順次積分が行われて、
その積分値が比較判定部に７１０に供給されてからダン
プされることになる。
９における積分ダンプでは、図１１に示すデータ構成と
されている場合、一の極性とされた複素軟判定復調シン
ボルが、伝送に使用されるフレーム周期分積分されると
共に、その積分値が比較判定部に７１０に供給されてか
ら、積分値のダンプが行われることになる。ただし、Ｐ
ＣＢデータのように同一のビットが並列に伝送される場
合は、それぞれのフレーム周期分順次積分が行われて、
その積分値が比較判定部に７１０に供給されてからダン
プされることになる。
【００４８】また、再復調部６０９が図８に示す構成と
されている場合の再復調部６０９の動作を説明する。図
８に示す再復調部６０９において、チャンネル合成部６
０８から入力される複素軟判定復調シンボルは遅延部８
０２に記憶され所定時間遅延される。また、チャンネル
合成部６０８から入力される複素軟判定復調シンボル
は、Ｉ，Ｑ乗算器８０３において当該複素軟判定復調シ
ンボルのＩｃｈ成分と、Ｑｃｈ成分との乗算（Ｉ×Ｑ）
が行われて、乗算結果の＋あるいは−の極性情報が出力
される。
されている場合の再復調部６０９の動作を説明する。図
８に示す再復調部６０９において、チャンネル合成部６
０８から入力される複素軟判定復調シンボルは遅延部８
０２に記憶され所定時間遅延される。また、チャンネル
合成部６０８から入力される複素軟判定復調シンボル
は、Ｉ，Ｑ乗算器８０３において当該複素軟判定復調シ
ンボルのＩｃｈ成分と、Ｑｃｈ成分との乗算（Ｉ×Ｑ）
が行われて、乗算結果の＋あるいは−の極性情報が出力
される。
【００４９】さらに、チャンネル合成部６０８から入力
される複素軟判定復調シンボルの位相が、移相器８０４
において移相される。この移相器８０４における移相量
は、Ｉ，Ｑ乗算器８０３から出力される極性が−の場合
はπ／４位相回転され、Ｉ，Ｑ乗算器８０３から出力さ
れる極性が＋の場合は−π／４位相回転されて、Ｉｃｈ
軸上の信号とされる。移相器８０３においてＩ，Ｑ乗算
器８０３から出力される極性に応じてπ／４あるいは−
π／４位相回転されてＩｃｈ軸上になるよう回転された
複素軟判定復調シンボルは、その絶対値が演算される
か、あるいは、自乗演算されて一の極性とされた後、積
分制御部８１０で設定されるタイミングに従って積分ダ
ンプが行われる。この際に、前記図１１に示すデータ構
成とされたＰＣＢデータの積分ダンプが行われる場合に
は、各フレームでＣｈ１＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａ
において並列に伝送されてくるため、時間的にずらせて
順次ＰＣＢデータの１単位周期づつ積分するように、積
分制御部８１０がタイミングを制御する。
される複素軟判定復調シンボルの位相が、移相器８０４
において移相される。この移相器８０４における移相量
は、Ｉ，Ｑ乗算器８０３から出力される極性が−の場合
はπ／４位相回転され、Ｉ，Ｑ乗算器８０３から出力さ
れる極性が＋の場合は−π／４位相回転されて、Ｉｃｈ
軸上の信号とされる。移相器８０３においてＩ，Ｑ乗算
器８０３から出力される極性に応じてπ／４あるいは−
π／４位相回転されてＩｃｈ軸上になるよう回転された
複素軟判定復調シンボルは、その絶対値が演算される
か、あるいは、自乗演算されて一の極性とされた後、積
分制御部８１０で設定されるタイミングに従って積分ダ
ンプが行われる。この際に、前記図１１に示すデータ構
成とされたＰＣＢデータの積分ダンプが行われる場合に
は、各フレームでＣｈ１＿ａ，Ｃｈ２＿ａ，Ｃｈ３＿ａ
において並列に伝送されてくるため、時間的にずらせて
順次ＰＣＢデータの１単位周期づつ積分するように、積
分制御部８１０がタイミングを制御する。
【００５０】この積分ダンプ部８０５におけるダンプ直
前の積分ダンプ値は、比較判定器８０６に供給されその
積分ダンプ値の極性が判定される。ここで、積分ダンプ
部８０６における積分ダンプ値の極性が＋の場合は判定
結果として“１”が出力され、それ以外の場合は“０”
が判定結果として出力される。この比較判定部８０６の
出力は、ＰＣＢデータあるいは制御データ１の復調符号
シンボルとなる。なお、上記積分ダンプ部８０５におけ
る積分ダンプでは、図１１に示すフレーム仕様とされて
いる場合は、一の極性とされた複素軟判定復調シンボル
が、伝送に使用されるフレーム周期分積分されると共
に、その積分値が比較判定部に８０６に供給されてから
ダンプが行われることになる。
前の積分ダンプ値は、比較判定器８０６に供給されその
積分ダンプ値の極性が判定される。ここで、積分ダンプ
部８０６における積分ダンプ値の極性が＋の場合は判定
結果として“１”が出力され、それ以外の場合は“０”
が判定結果として出力される。この比較判定部８０６の
出力は、ＰＣＢデータあるいは制御データ１の復調符号
シンボルとなる。なお、上記積分ダンプ部８０５におけ
る積分ダンプでは、図１１に示すフレーム仕様とされて
いる場合は、一の極性とされた複素軟判定復調シンボル
が、伝送に使用されるフレーム周期分積分されると共
に、その積分値が比較判定部に８０６に供給されてから
ダンプが行われることになる。
【００５１】また、移相器８０７では比較判定部８０６
の判定結果が“１”の場合、遅延部８０２から出力され
た複素軟判定復調シンボルの位相がπ／４回転され、比
較判定部８０６の判定結果が“０”の場合、遅延部８０
２から出力された複素軟判定復調シンボルの位相が（−
π／４）回転される。すなわち、図９（ｂ）（ｃ）を参
照すれば理解できるように、移相器８０７において複素
軟判定復調シンボルの位相は同相チャンネル（Ｉｃｈ）
軸上になるように位相回転される。このため、移相器８
０７の出力は、Ｃｈ１の場合Ｃｈ１＿ｃで伝送される情
報データ１の復調符号シンボルとなる。なお、遅延部８
０２は移相器８０４から比較判定部８０６までの処理遅
延時間を補償するための遅延部である。
の判定結果が“１”の場合、遅延部８０２から出力され
た複素軟判定復調シンボルの位相がπ／４回転され、比
較判定部８０６の判定結果が“０”の場合、遅延部８０
２から出力された複素軟判定復調シンボルの位相が（−
π／４）回転される。すなわち、図９（ｂ）（ｃ）を参
照すれば理解できるように、移相器８０７において複素
軟判定復調シンボルの位相は同相チャンネル（Ｉｃｈ）
軸上になるように位相回転される。このため、移相器８
０７の出力は、Ｃｈ１の場合Ｃｈ１＿ｃで伝送される情
報データ１の復調符号シンボルとなる。なお、遅延部８
０２は移相器８０４から比較判定部８０６までの処理遅
延時間を補償するための遅延部である。
【００５２】また、１：２セレクタ８０８ではＰＣＢデ
ータの場合は、比較判定部８０６の判定結果がＣｈ１の
場合はＣｈ１＿ａの復調データとして出力され、制御デ
ータ１の場合は、Ｃｈ１＿ｂの復調データとして出力さ
れる。さらに、２：１セレクタ８０９では比較判定部８
０６の比較部から出力される制御データ２の復調符号シ
ンボルと移相器８０７から出力される情報データ１の復
調符号シンボルをタイミングに従って選択して出力す
る。再復調部６０９から出力される再復調されたデータ
で、図１１に示す情報データ１のようにシンボル単位で
複数符号チャンネルに分割されたデータについてはデー
タ合成部６１０で正しい順に並びかえられて出力され
る。
ータの場合は、比較判定部８０６の判定結果がＣｈ１の
場合はＣｈ１＿ａの復調データとして出力され、制御デ
ータ１の場合は、Ｃｈ１＿ｂの復調データとして出力さ
れる。さらに、２：１セレクタ８０９では比較判定部８
０６の比較部から出力される制御データ２の復調符号シ
ンボルと移相器８０７から出力される情報データ１の復
調符号シンボルをタイミングに従って選択して出力す
る。再復調部６０９から出力される再復調されたデータ
で、図１１に示す情報データ１のようにシンボル単位で
複数符号チャンネルに分割されたデータについてはデー
タ合成部６１０で正しい順に並びかえられて出力され
る。
【００５３】図１１に示すデータ構成では、フレーム
１，フレーム２，フレーム３においてＰＣＢデータを３
符号チャンネル（例えば、Ｃｈ１＿ａ，Ｃｈ２＿ａ，Ｃ
ｈ３＿ａ）に分割して並列に伝送しているが、分割する
利点として、フェージングのようにバースト的な誤りが
発生するチャンネルでは、通信路が安定な時にフレーム
１のように別々の符号チャンネルにおいて同じタイミン
グで同一のＰＣＢデータを割り当てることにより、ＰＣ
Ｂデータの誤り率を低減することができる。また、高速
復調が必要なＰＣＢデータあるいは制御データをフレー
ム１と同様に割り当てて、再復調を優先的に行うように
すると、１チャンネルのみにＰＣＢデータまたは制御デ
ータを割り当てた場合に比べ、同じシンボル周期で処理
利得（Ｇｐ）を大きくすることができることから再復調
の高速化が図れ、かつ復調誤り率を低減することができ
る。このように高速復調が必要なチャンネルと重要度の
高いデータチャンネルについては、複数の符号チャンネ
ルに分割されたシンボルの再復調を優先的に行うように
するのが好適である。
１，フレーム２，フレーム３においてＰＣＢデータを３
符号チャンネル（例えば、Ｃｈ１＿ａ，Ｃｈ２＿ａ，Ｃ
ｈ３＿ａ）に分割して並列に伝送しているが、分割する
利点として、フェージングのようにバースト的な誤りが
発生するチャンネルでは、通信路が安定な時にフレーム
１のように別々の符号チャンネルにおいて同じタイミン
グで同一のＰＣＢデータを割り当てることにより、ＰＣ
Ｂデータの誤り率を低減することができる。また、高速
復調が必要なＰＣＢデータあるいは制御データをフレー
ム１と同様に割り当てて、再復調を優先的に行うように
すると、１チャンネルのみにＰＣＢデータまたは制御デ
ータを割り当てた場合に比べ、同じシンボル周期で処理
利得（Ｇｐ）を大きくすることができることから再復調
の高速化が図れ、かつ復調誤り率を低減することができ
る。このように高速復調が必要なチャンネルと重要度の
高いデータチャンネルについては、複数の符号チャンネ
ルに分割されたシンボルの再復調を優先的に行うように
するのが好適である。
【００５４】図１２（ａ）（ｂ）にＷＧＮ（White Gaus
sian Noise）チャンネルでの各データの復調後の誤り率
特性を示す。情報データ１および情報データ２の処理利
得をＧｐ＝６４とし、ＰＣＢデータおよび制御データ
１，制御データ２の処理利得をＧｐ＝６４×６４とした
際の特性を図１２（ａ）に、情報データ１およびデータ
情報２の処理利得をＧｐ＝６４とし、ＰＣＢデータおよ
び制御データ１，制御データ２の処理利得をＧｐ＝６４
×３２とした際の特性を図１２（ｂ）に示す。なお、縦
軸をビット誤り率（BIT ERROR RATE）、横軸をＣＮＲと
してプロットしている。
sian Noise）チャンネルでの各データの復調後の誤り率
特性を示す。情報データ１および情報データ２の処理利
得をＧｐ＝６４とし、ＰＣＢデータおよび制御データ
１，制御データ２の処理利得をＧｐ＝６４×６４とした
際の特性を図１２（ａ）に、情報データ１およびデータ
情報２の処理利得をＧｐ＝６４とし、ＰＣＢデータおよ
び制御データ１，制御データ２の処理利得をＧｐ＝６４
×３２とした際の特性を図１２（ｂ）に示す。なお、縦
軸をビット誤り率（BIT ERROR RATE）、横軸をＣＮＲと
してプロットしている。
【００５５】図１２（ａ）（ｂ）を参照すると、情報デ
ータ２は一般的なＱＰＳＫ復調を行っていることからＱ
ＰＳＫの理想誤り率とほぼ同じ値を示している。再復調
を行ったＰＣＢデータと制御データ１および制御２は積
分回数が情報データ１および情報データ２に比べて６４
倍あるいは３２倍とされていることから、等しいＣＮＲ
ではビット誤り率がＱＰＳＫに比べて大きく向上してい
る。さらに、図１２（ａ）と図１２（ｂ）を比較すると
図１２（ａ）の方が処理利得が倍とされていることから
誤り率が向上している。また、情報データ１の誤り率は
情報データ２の誤り率よりほぼ３ｄＢ向上しておりＢＰ
ＳＫの誤り率とほぼ等しい。実用域となるＣＮＲ＞０ｄ
ＢにおいてＰＣＢデータおよび制御データ１，制御デー
タ２は，ＢＥＲ＜１０−４で伝送することができる特性
となる。
ータ２は一般的なＱＰＳＫ復調を行っていることからＱ
ＰＳＫの理想誤り率とほぼ同じ値を示している。再復調
を行ったＰＣＢデータと制御データ１および制御２は積
分回数が情報データ１および情報データ２に比べて６４
倍あるいは３２倍とされていることから、等しいＣＮＲ
ではビット誤り率がＱＰＳＫに比べて大きく向上してい
る。さらに、図１２（ａ）と図１２（ｂ）を比較すると
図１２（ａ）の方が処理利得が倍とされていることから
誤り率が向上している。また、情報データ１の誤り率は
情報データ２の誤り率よりほぼ３ｄＢ向上しておりＢＰ
ＳＫの誤り率とほぼ等しい。実用域となるＣＮＲ＞０ｄ
ＢにおいてＰＣＢデータおよび制御データ１，制御デー
タ２は，ＢＥＲ＜１０−４で伝送することができる特性
となる。
【００５６】上記したようにチャンネルＣｈ１〜Ｃｈ３
におけるサブチャンネルａ，ｂ，ｃはＱＰＳＫ変調であ
りながら、図９（ｂ）（ｃ）に示す信号点配置を採用
し、図７に示す再復調器の第１の例で復調することによ
り復調シンボル誤り率を向上できる。このように各チャ
ンネルのサブチャンネルａにＰＣＢデータのように高速
復調が必要なチャンネルを割り当てれば、高信頼度の復
調が可能であることからパワーコントロールにより制御
させる送信電力のばらつきが小さくなり遠近問題に対し
て有効となる。データの重み付けは、ＱＰＳＫ変調を用
いているのに関わらず、高信頼度が必要なチャンネルを
各チャンネルのサブチャンネルｃに割り当てれば等価的
にＢＰＳＫ復調を行っていることになりＱＰＳＫ伝送し
たチャンネルに比べて高品質を得ることができる。
におけるサブチャンネルａ，ｂ，ｃはＱＰＳＫ変調であ
りながら、図９（ｂ）（ｃ）に示す信号点配置を採用
し、図７に示す再復調器の第１の例で復調することによ
り復調シンボル誤り率を向上できる。このように各チャ
ンネルのサブチャンネルａにＰＣＢデータのように高速
復調が必要なチャンネルを割り当てれば、高信頼度の復
調が可能であることからパワーコントロールにより制御
させる送信電力のばらつきが小さくなり遠近問題に対し
て有効となる。データの重み付けは、ＱＰＳＫ変調を用
いているのに関わらず、高信頼度が必要なチャンネルを
各チャンネルのサブチャンネルｃに割り当てれば等価的
にＢＰＳＫ復調を行っていることになりＱＰＳＫ伝送し
たチャンネルに比べて高品質を得ることができる。
【００５７】なお、以上説明したフレーム構成およびデ
ータ構成は一例であり、本発明のスペクトル拡散通信装
置はこれに限らず、１ユーザーに割り当てる符号チャン
ネルを４符号チャンネルに替えて、２符号チャンネル，
３符号チャンネルあるいは５符号チャンネル以上として
もよい。また、ユーザー毎に割り当てられる符号チャン
ネル数は、使用する直交符号で決まる符号チャンネル総
数、ユーザー数、ユーザー当たりの伝送レートから設定
できるので、その伝送形態は、図１１に示すデータ構成
に限るものではない。この場合、ＰＣＢデータ、ユーザ
ーへ割り当てられた並列チャンネル数、並列チャンネル
毎の符号化率といったチャンネル情報を適応的に送信す
ることにより、高品質で可変データレート伝送を行うよ
うにしてもよい。また、Ｃｈ４における位相シフトキー
イングは、ＱＰＳＫ変調に限るものではなく、そのデー
タレートや品質に応じてＢＰＳＫ変調あるいは任意の相
数の多相ＰＳＫ変調としてもよい。
ータ構成は一例であり、本発明のスペクトル拡散通信装
置はこれに限らず、１ユーザーに割り当てる符号チャン
ネルを４符号チャンネルに替えて、２符号チャンネル，
３符号チャンネルあるいは５符号チャンネル以上として
もよい。また、ユーザー毎に割り当てられる符号チャン
ネル数は、使用する直交符号で決まる符号チャンネル総
数、ユーザー数、ユーザー当たりの伝送レートから設定
できるので、その伝送形態は、図１１に示すデータ構成
に限るものではない。この場合、ＰＣＢデータ、ユーザ
ーへ割り当てられた並列チャンネル数、並列チャンネル
毎の符号化率といったチャンネル情報を適応的に送信す
ることにより、高品質で可変データレート伝送を行うよ
うにしてもよい。また、Ｃｈ４における位相シフトキー
イングは、ＱＰＳＫ変調に限るものではなく、そのデー
タレートや品質に応じてＢＰＳＫ変調あるいは任意の相
数の多相ＰＳＫ変調としてもよい。
【００５８】
【発明の効果】以上説明したように本発明のスペクトル
拡散通信装置は、低速データの１シンボルを分割して第
１のデータとして複数符号チャンネルに割り当てられる
ようにし、高速のデータは第２のデータとして割り当
て、前者のデータ周期を制御して後者の信号点配置を適
応的に変化させるようなＱＰＳＫ変調を割り当てられた
符号チャンネルについて行う。さらに伝送すべきデータ
がある場合は、並列に通信路の状況、データ毎に必要と
なる品質に応じて適切なデータレートを設定してＢＰＳ
ＫあるいはＱＰＳＫといった位相シフトキーイングを行
い、符号チャンネルを割り当てる。そして、全ての符号
チャンネルを多重化して送信することができる。
拡散通信装置は、低速データの１シンボルを分割して第
１のデータとして複数符号チャンネルに割り当てられる
ようにし、高速のデータは第２のデータとして割り当
て、前者のデータ周期を制御して後者の信号点配置を適
応的に変化させるようなＱＰＳＫ変調を割り当てられた
符号チャンネルについて行う。さらに伝送すべきデータ
がある場合は、並列に通信路の状況、データ毎に必要と
なる品質に応じて適切なデータレートを設定してＢＰＳ
ＫあるいはＱＰＳＫといった位相シフトキーイングを行
い、符号チャンネルを割り当てる。そして、全ての符号
チャンネルを多重化して送信することができる。
【００５９】また、受信側では割り当てられた全ての符
号チャンネルについて送信時の位相変調に対応した復調
を行い、さらに適応的にＱＰＳＫ変調された第１のデー
タである低速データと第２のデータである高速データに
ついては、複数の符号チャンネルに分割された第１のデ
ータのシンボルを優先的に再復調を行った後、各符号チ
ャンネルの第２のデータの復調を行うようにしている。
これにより、低速データのシンボルタイミングを変えず
処理利得の向上と復調の高速化が図れ、高速データはＱ
ＰＳＫ変調にかかわらずＢＰＳＫと同等の誤り特性が得
られるようになる。したがって、各チャンネルに要求さ
れるデータの品質、伝送レート、遅延時間に応じて可変
データレート伝送、データの階層化伝送といったＣＤＭ
Ａによる高速データ伝送を行えるようになる。
号チャンネルについて送信時の位相変調に対応した復調
を行い、さらに適応的にＱＰＳＫ変調された第１のデー
タである低速データと第２のデータである高速データに
ついては、複数の符号チャンネルに分割された第１のデ
ータのシンボルを優先的に再復調を行った後、各符号チ
ャンネルの第２のデータの復調を行うようにしている。
これにより、低速データのシンボルタイミングを変えず
処理利得の向上と復調の高速化が図れ、高速データはＱ
ＰＳＫ変調にかかわらずＢＰＳＫと同等の誤り特性が得
られるようになる。したがって、各チャンネルに要求さ
れるデータの品質、伝送レート、遅延時間に応じて可変
データレート伝送、データの階層化伝送といったＣＤＭ
Ａによる高速データ伝送を行えるようになる。
【図１】本発明のスペクトル拡散通信装置の実施の形態
であるスペクトル拡散通信装置送信部の概略的な構成を
示す図である。
であるスペクトル拡散通信装置送信部の概略的な構成を
示す図である。
【図２】本発明に係るスペクトル拡散通信装置送信部に
おけるフレーム生成部Ａの概略的な構成を示す図であ
る。
おけるフレーム生成部Ａの概略的な構成を示す図であ
る。
【図３】本発明に係るスペクトル拡散通信装置送信部に
おけるフレーム生成部Ｂの概略的な構成を示す図であ
る。
おけるフレーム生成部Ｂの概略的な構成を示す図であ
る。
【図４】本発明に係るスペクトル拡散通信装置送信部に
おける変調部Ａの概略的な構成を示す図である。
おける変調部Ａの概略的な構成を示す図である。
【図５】本発明に係るスペクトル拡散通信装置送信部に
おける変調部Ｂの概略的な構成を示す図である。
おける変調部Ｂの概略的な構成を示す図である。
【図６】本発明のスペクトル拡散通信装置の実施の形態
であるスペクトル拡散通信装置受信部の概略的な構成を
示す図である。
であるスペクトル拡散通信装置受信部の概略的な構成を
示す図である。
【図７】本発明に係るスペクトル拡散通信装置受信部に
おける再復調部の概略的な第１の構成例を示す図であ
る。
おける再復調部の概略的な第１の構成例を示す図であ
る。
【図８】本発明に係るスペクトル拡散通信装置受信部に
おける再復調部の概略的な第２の構成例を示す図であ
る。
おける再復調部の概略的な第２の構成例を示す図であ
る。
【図９】本発明のスペクトル拡散通信装置における信号
点配置を示す図である。
点配置を示す図である。
【図１０】本発明のスペクトル拡散通信装置におけるフ
レーム仕様の一例を示す図である。
レーム仕様の一例を示す図である。
【図１１】本発明のスペクトル拡散通信装置におけるデ
ータ構成の一例を示す図である。
ータ構成の一例を示す図である。
【図１２】本発明のスペクトル拡散通信装置における誤
り率特性を示す図である。
り率特性を示す図である。
【図１３】従来のデータ構成を示す図である。
１０１ 送信データ セレクタ １０２ フレーム生成部Ａ １０４，１１１ フレーム生成部Ｂ １０５ 変調部Ａ １０６，１１３ 乗算器 １０７，１１４ 増幅器 １０８，１０９，１１０ データ送信部Ａ １１５ データ送信部Ｂ １１６ 加算器 １１７ 拡散部 ２０１ Ｃｈタイミング設定部 ２０２，２０３，３０１ 入力バッファ ２０４，３０２ 畳み込み符号器 ２０５，３０３ シンボル生成部 ２０６，３０４ インターリーバ ２０７ セレクタ ４０１ ＡＮＤ回路 ４０２ ＥＸＯＲ回路 ４０３ ＱＰＳＫ変調器 ５０１ Ｓ／Ｐ変換器 ５０２ ＱＰＳＫ変調器 ６０１ Ａ／Ｄ変換器 ６０２ バッファ ６０３ ＰＮ発生器 ６０４ 逆拡散部 ６０５ 直交符号発生器 ６０６ 逆直交変換部 ６０７ 復調部 ６０８ チャンネル合成部 ６０９ 再復調部 ６１０ データ合成部 ６１１ 復号部 ７０１，８０１ Ｃｈタイミング設定部 ７０２ データ セレクタ ７０３，８０２ 遅延部 ７０４ 出力制御部 ７０５ π／４移相器 ７０６ −π／４移相器 ７０７，８１０ 積分制御部 ７０８，７０９，８０５ 積分ダンプ部 ７１０，８０６ 比較判定部 ７１１，８０４，８０７ 移相器 ７１２，８０８ １：２セレクタ ７１３，８０９ ２：１セレクタ ８０３ Ｉ，Ｑ乗算器
フロントページの続き (56)参考文献 特開 平６−21989（ＪＰ，Ａ) 特開 平９−261124（ＪＰ，Ａ) 特開 平10−164009（ＪＰ，Ａ) 特開 平10−224322（ＪＰ，Ａ) 特許2820918（ＪＰ，Ｂ１) 特許2862527（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 13/04 H04L 27/22
Claims (9)
- 【請求項１】 第１のチャンネルのデータが第１の符号
の場合、第１のチャンネルのデータ周期分連続的に第２
のチャンネルのデータを、そのデータ値に応じてａ×ｅ
ｘｐ（ｊｂ）またはａ×ｅｘｐ（ｊ（ｂ＋π））のいず
れかの信号点配置を割り当ててＱＰＳＫ変調し、第１の
チャンネルのデータが第２の符号の場合、第１のチャン
ネルのデータ周期分連続的に第２のチャンネルのデータ
を、そのデータ値に応じてａ×ｅｘｐ（ｊ（ｂ＋π／
２））またはａ×ｅｘｐ（ｊ（ｂ−π／２））のいずれ
かの信号点配置を割り当ててＱＰＳＫ変調を行うＱＰＳ
Ｋ変調手段と、 第３のチャンネルのデータのデータ値に応じて信号点配
置を割り当てて位相シフトキーイングを行うＰＳＫ変調
手段と、 伝送すべき複数のデータのそれぞれの重要度、通信路の
回線品質に応じて、複数並列に配置された前記ＱＰＳＫ
変調手段あるいは前記ＰＳＫ変調手段に前記複数のデー
タをそれぞれ割り当てるセレクタ手段と、 前記ＱＰＳＫ変調手段および前記ＰＳＫ変調手段から出
力される各変調シンボルを互いに異なる直交符号により
並列に多重化する多重化手段とを備え、 前記セレクタ手段は、前記伝送すべき複数の各データに
要求されるデータレート、通信品質、遅延時間、通信路
の回線品質に応じて、前記複数並列に配置された前記Ｑ
ＰＳＫ変調手段および前記ＰＳＫ変調手段の複数系列
に、並列に一つのデータを割り当てることが可能とされ
て、可変データレート伝送を行えるようにされているこ
とを特徴とするスペクトル拡散通信装置。 - 【請求項２】 前記セレクタ手段が前記ＱＰＳＫ変調手
段あるいは前記ＰＳＫ変調手段にデータを割り当てる際
に、 １ビットのデータをそのデータレートより高速のクロッ
クで複数データに分割し、該分割された分割データを、
そのデータのデータレート、データの重要度、通信路の
回線品質に応じて、前記複数並列に配置された前記ＱＰ
ＳＫ変調手段の第１のチャンネルに割り当てることによ
り、前記伝送すべき第１のチャンネルのデータの処理利
得を可変可能とし、前記伝送すべき第１のチャンネルの
データに要求される品質に合わせた処理利得で送信可能
とするようにしたことを特徴とする請求項１記載のスペ
クトル拡散通信装置。 - 【請求項３】 第１のチャンネルのデータが第１の符号
の場合、第１のチャンネルのデータ周期分連続的に第２
のチャンネルのデータを、そのデータ値に応じてａ×ｅ
ｘｐ（ｊｂ）またはａ×ｅｘｐ（ｊ（ｂ＋π））のいず
れかの信号点配置を割り当ててＱＰＳＫ変調し、第１の
チャンネルのデータが第２の符号の場合、第１のチャン
ネルのデータ周期分連続的に第２のチャンネルのデータ
を、そのデータ値に応じてａ×ｅｘｐ（ｊ（ｂ＋π／
２））またはａ×ｅｘｐ（ｊ（ｂ−π／２））のいずれ
かの信号点配置を割り当ててＱＰＳＫ変調されたＱＰＳ
Ｋ変調信号と、第３のチャンネルのデータのデータ値に
応じて信号点配置を割り当ててＰＳＫ変調されたＰＳＫ
変調信号とを、互いに異なる直交符号により並列に多重
化して送信されたスペクトル拡散信号を、受信して復調
するスペクトル拡散通信装置において、 逆拡散された受信信号の復調を、割り当てられた全ての
チャンネルについて行い、さらに、第１のチャンネルお
よび第２のチャンネルで生成される複素軟判定復調シン
ボルを記憶する遅延手段と、 前記複素軟判定復調シンボルをそれぞれπ／４あるいは
−π／４位相回転させる移相回転手段と、 位相回転したそれぞれの出力の同相チャンネル成分（Ｉ
ｃｈ）について、自乗あるいは絶対値をとった値を前記
データ周期に相当する時間だけ積分を行う２つの積分手
段と、 該２つの積分手段において積分された積分値を比較し、
π／４回転した方の積分値が大きい場合は第１の符号と
判定し、それ以外の場合は第２の符号と判定して、判定
された符号を前記第１のチャンネルの復調データとして
出力する比較判定手段と、 前記遅延部に記憶された複素軟判定復調シンボルを、前
記比較判定手段において第１の符号と判定された場合は
π／４、第２の符号と判定された場合は−π／４位相回
転させた後の同相チャンネル成分を第２のチャンネルの
復調データとして出力する移相手段と、 前記比較判定手段あるいは前記位相手段から出力された
復調データを、適正な順に並び替えて出力する並べ替え
手段と、 を備えることを特徴とするスペクトル拡散通信装置。 - 【請求項４】 第１のチャンネルのデータが第１の符号
の場合、第１のチャンネルのデータ周期分連続的に第２
のチャンネルのデータを、そのデータ値に応じてａ×ｅ
ｘｐ（ｊｂ）またはａ×ｅｘｐ（ｊ（ｂ＋π））のいず
れかの信号点配置を割り当ててＱＰＳＫ変調し、第１の
チャンネルのデータが第２の符号の場合、第１のチャン
ネルのデータ周期分連続的に第２のチャンネルのデータ
を、そのデータ値に応じてａ×ｅｘｐ（ｊ（ｂ＋π／
２））またはａ×ｅｘｐ（ｊ（ｂ−π／２））のいずれ
かの信号点配置を割り当ててＱＰＳＫ変調されたＱＰＳ
Ｋ変調信号と、第３のチャンネルのデータのデータ値に
応じて信号点配置を割り当ててＰＳＫ変調されたＰＳＫ
変調信号とを、互いに異なる直交符号により並列に多重
化して送信されたスペクトル拡散信号を、受信して復調
するスペクトル拡散通信装置において、 逆拡散された受信信号の復調を、割り当てられた全ての
チャンネルについて行い、さらに、第１のチャンネルお
よび第２のチャンネルで生成される複素軟判定復調シン
ボルを記憶する遅延手段と、 前記複素軟判定復調シンボルについて、同相チャンネル
成分と直交チャンネル成分とを乗算した結果の符号が、
第１の極性の場合は前記複素軟判定復調シンボルの位相
をπ／４回転させ、乗算した結果の符号が、第２の極性
の場合は前記複素軟判定復調シンボルの位相を−π／４
回転させる位相回転手段と、 該位相回転手段により位相回転された前記複素軟判定復
調シンボルの同相チャンネル成分の極性を一の極性とし
て、前記データ周期に相当する時間だけ積分を行う積分
手段と、 該積分手段における積分結果が第１の極性の場合は、第
１の符号と判定し、該積分手段における積分結果が第２
の極性の場合は、第２の符号と判定して、判定された符
号を前記第１のチャンネルの復調データとして出力する
比較判定手段と、前記遅延部に記憶された複素軟判定復
調シンボルを、前記比較判定手段において第１の符号と
判定された場合はπ／４、第２の符号と判定された場合
は−π／４位相回転させた後の同相チャンネル成分を第
２のチャンネルの復調データとして出力する移相手段
と、 前記比較判定手段あるいは前記位相手段から出力された
復調データを、適正な順に並び替えて出力する並べ替え
手段と、 を備えることを特徴とするスペクトル拡散通信装置。 - 【請求項５】 前記第１のチャンネルに割り当てられた
データが、１ビット毎に複数データに分割されて、前記
直交符号により並列に多重化される複数の符号チャンネ
ルを使用して送信されており、 前記積分手段において、前記分割されたデータに相当す
る複素軟判定復調シンボルが、複数の符号チャンネル分
積分されることを特徴とする請求項３あるいは４記載の
スペクトル拡散通信装置。 - 【請求項６】 第１のチャンネルのデータが第１の符号
の場合、第１のチャンネルのデータ周期分連続的に第２
のチャンネルのデータを、そのデータ値に応じてａ×ｅ
ｘｐ（ｊｂ）またはａ×ｅｘｐ（ｊ（ｂ＋π））のいず
れかの信号点配置を割り当ててＱＰＳＫ変調し、第１の
チャンネルのデータが第２の符号の場合、第１のチャン
ネルのデータ周期分連続的に第２のチャンネルのデータ
を、そのデータ値に応じてａ×ｅｘｐ（ｊ（ｂ＋π／
２））またはａ×ｅｘｐ（ｊ（ｂ−π／２））のいずれ
かの信号点配置を割り当ててＱＰＳＫ変調を行うＱＰＳ
Ｋ変調手段と、 第３のチャンネルのデータのデータ値に応じて信号点配
置を割り当てて位相シフトキーイングを行うＰＳＫ変調
手段と、 伝送すべき複数のデータのそれぞれの重要度、通信路の
回線品質に応じて、複数並列に配置された前記ＱＰＳＫ
変調手段あるいは前記ＰＳＫ変調手段に前記複数のデー
タをそれぞれ割り当てるセレクタ手段と、 前記ＱＰＳＫ変調手段および前記ＰＳＫ変調手段から出
力される各変調シンボルを互いに異なる直交符号により
並列に多重化する多重化手段とを備え、 前記セレクタ手段は、前記伝送すべき複数の各データに
要求されるデータレート、通信品質、遅延時間、通信路
の回線品質に応じて、前記複数並列に配置された前記Ｑ
ＰＳＫ変調手段および前記ＰＳＫ変調手段の複数系列
に、並列に一つのデータを割り当てることが可能とされ
て、可変データレート伝送を行えるようにされている送
信部と、 逆拡散された受信信号の復調を、割り当てられた全ての
チャンネルについて行い、さらに、第１のチャンネルお
よび第２のチャンネルで生成される複素軟判定復調シン
ボルを記憶する遅延手段と、 前記複素軟判定復調シンボルをそれぞれπ／４あるいは
−π／４位相回転させる移相回転手段と、 位相回転したそれぞれの出力の同相チャンネル成分（Ｉ
ｃｈ）について、自乗あるいは絶対値をとった値を前記
データ周期に相当する時間だけ積分を行う２つの積分手
段と、 該２つの積分手段において積分された積分値を比較し、
π／４回転した方の積分値が大きい場合は第１の符号と
判定し、それ以外の場合は第２の符号と判定して、判定
された符号を前記第１のチャンネルの復調データとして
出力する比較判定手段と、 前記遅延部に記憶された複素軟判定復調シンボルを、前
記比較判定手段において第１の符号と判定された場合は
π／４、第２の符号と判定された場合は−π／４位相回
転させた後の同相チャンネル成分を第２のチャンネルの
復調データとして出力する移相手段と、 前記比較判定手段あるいは前記位相手段から出力された
復調データを、適正な順に並び替えて出力する並べ替え
手段とを備える受信部と、 からなることを特徴とするスペクトル拡散通信装置。 - 【請求項７】 第１のチャンネルのデータが第１の符号
の場合、第１のチャンネルのデータ周期分連続的に第２
のチャンネルのデータを、そのデータ値に応じてａ×ｅ
ｘｐ（ｊｂ）またはａ×ｅｘｐ（ｊ（ｂ＋π））のいず
れかの信号点配置を割り当ててＱＰＳＫ変調し、第１の
チャンネルのデータが第２の符号の場合、第１のチャン
ネルのデータ周期分連続的に第２のチャンネルのデータ
を、そのデータ値に応じてａ×ｅｘｐ（ｊ（ｂ＋π／
２））またはａ×ｅｘｐ（ｊ（ｂ−π／２））のいずれ
かの信号点配置を割り当ててＱＰＳＫ変調を行うＱＰＳ
Ｋ変調手段と、 第３のチャンネルのデータのデータ値に応じて信号点配
置を割り当てて位相シフトキーイングを行うＰＳＫ変調
手段と、 伝送すべき複数のデータのそれぞれの重要度、通信路の
回線品質に応じて、複数並列に配置された前記ＱＰＳＫ
変調手段あるいは前記ＰＳＫ変調手段に前記複数のデー
タをそれぞれ割り当てるセレクタ手段と、 前記ＱＰＳＫ変調手段および前記ＰＳＫ変調手段から出
力される各変調シンボルを互いに異なる直交符号により
並列に多重化する多重化手段とを備え、 前記セレクタ手段は、前記伝送すべき複数の各データに
要求されるデータレート、通信品質、遅延時間、通信路
の回線品質に応じて、前記複数並列に配置された前記Ｑ
ＰＳＫ変調手段および前記ＰＳＫ変調手段の複数系列
に、並列に一つのデータを割り当てることが可能とされ
て、可変データレート伝送を行えるようにされている送
信部と、 逆拡散された受信信号の復調を割り当てられた全てのチ
ャンネルについて行い、さらに、第１のチャンネルおよ
び第２のチャンネルで生成される複素軟判定復調シンボ
ルを記憶する遅延手段と、 前記複素軟判定復調シンボルについて、同相チャンネル
成分と直交チャンネル成分とを乗算した結果の符号が、
第１の極性の場合は前記複素軟判定復調シンボルの位相
をπ／４回転させ、乗算した結果の符号が、第２の極性
の場合は前記複素軟判定復調シンボルの位相を−π／４
回転させる位相回転手段と、 該位相回転手段により位相回転された前記複素軟判定復
調シンボルの同相チャンネル成分の極性を一の極性とし
て、前記データ周期に相当する時間だけ積分を行う積分
手段と、 該積分手段における積分結果が第１の極性の場合は、第
１の符号と判定し、該積分手段における積分結果が第２
の極性の場合は、第２の符号と判定して、判定された符
号を前記第１のチャンネルの復調データとして出力する
比較判定手段と、 前記遅延部に記憶された複素軟判定復調シンボルを、前
記比較判定手段において第１の符号と判定された場合は
π／４、第２の符号と判定された場合は−π／４位相回
転させた後の同相チャンネル成分を第２のチャンネルの
復調データとして出力する移相手段と、 前記比較判定手段あるいは前記位相手段から出力された
復調データを、適正な順に並び替えて出力する並べ替え
手段とを備える受信部と、 からなることを特徴とするスペクトル拡散通信装置。 - 【請求項８】 前記送信部における前記セレクタ手段
が、前記ＱＰＳＫ変調手段あるいは前記ＰＳＫ変調手段
にデータを割り当てる際に、 １ビットのデータをそのデータレートより高速のクロッ
クで複数データに分割し、該分割された分割データを、
そのデータのデータレート、データの重要度、通信路の
回線品質に応じて、前記複数並列に配置された前記ＱＰ
ＳＫ変調手段および前記ＰＳＫ変調手段の複数系列に割
り当てることにより、前記伝送すべきデータの処理利得
を可変可能とし、前記伝送すべき複数データのそれぞれ
に要求される品質に合わせた処理利得で送信され、 前記受信部における前記積分手段において、前記分割さ
れたデータに相当する複素軟判定復調シンボルが、複数
の符号チャンネル分積分されることを特徴とする請求項
６あるいは７記載のスペクトル拡散通信装置。 - 【請求項９】 パワーコントロール ビット、ユーザー
へ割り当てられた並列チャンネル数、並列チャンネル毎
の符号化率といった前記第１のチャンネルにおけるチャ
ンネル情報を適応的に送信することにより、高品質に可
変データレート伝送を行えるようにしたことを特徴とす
る請求項６あるいは７記載のスペクトル拡散通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14108098A JP2928776B1 (ja) | 1998-05-22 | 1998-05-22 | スペクトル拡散通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14108098A JP2928776B1 (ja) | 1998-05-22 | 1998-05-22 | スペクトル拡散通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2928776B1 true JP2928776B1 (ja) | 1999-08-03 |
| JPH11340951A JPH11340951A (ja) | 1999-12-10 |
Family
ID=15283756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14108098A Expired - Lifetime JP2928776B1 (ja) | 1998-05-22 | 1998-05-22 | スペクトル拡散通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928776B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3730842B2 (ja) | 2000-08-02 | 2006-01-05 | 日本電気株式会社 | Ｃｄｍａ受信装置及びその方法 |
| JP5311711B2 (ja) * | 2005-12-22 | 2013-10-09 | 京セラ株式会社 | 通信制御システム、無線通信端末及び通信制御方法 |
-
1998
- 1998-05-22 JP JP14108098A patent/JP2928776B1/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340951A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6678311B2 (en) | High data CDMA wireless communication system using variable sized channel codes | |
| FI123070B (fi) | Päätelaite ja menetelmä sen käyttämiseksi langattomassa tietoliikennejärjestelmässä | |
| US7505440B2 (en) | Method and apparatus for orthogonally overlaying variable chip rate spread spectrum signals | |
| US6396804B2 (en) | High data rate CDMA wireless communication system | |
| JP3998716B2 (ja) | Ｃｄｍａ無線通信システムのための加入者ユニット | |
| US7333465B2 (en) | Method and apparatus for transmitting and receiving high speed data in a CDMA communication system using multiple carriers | |
| EP0901722B1 (en) | Subscriber unit for cdma wireless communication system | |
| US6987798B2 (en) | System and method for demodulating multiple Walsh codes using a chip combiner | |
| JP2928776B1 (ja) | スペクトル拡散通信装置 | |
| JP2862527B1 (ja) | スペクトル拡散通信装置 | |
| KR20010027280A (ko) | 다중 전송률을 지원하기 위한 병렬조합 적응형 통신시스템 및 그 방법 | |
| JP4420027B2 (ja) | 拡散スペクトラム受信機におけるチャネリゼーション・コードセット情報の復号化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |