JP2904787B2 - ミクサ回路 - Google Patents
ミクサ回路Info
- Publication number
- JP2904787B2 JP2904787B2 JP3755788A JP3755788A JP2904787B2 JP 2904787 B2 JP2904787 B2 JP 2904787B2 JP 3755788 A JP3755788 A JP 3755788A JP 3755788 A JP3755788 A JP 3755788A JP 2904787 B2 JP2904787 B2 JP 2904787B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- band
- drain
- gate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、衛星放送受信機やテレビチューナ等に用い
られる信号周波数変換のためのミクサ回路に関し、特
に、IC化に好適なミクサ回路に関するものである。
られる信号周波数変換のためのミクサ回路に関し、特
に、IC化に好適なミクサ回路に関するものである。
従来のIC化テレビチューナにおけるミクサ回路は、ア
イ・イー・イー・イー.トランザクション オン コン
シューマー エレクトロニクス,シーイー32,4(1986)
第723頁から732頁(IEEE.Transactions on Consumer El
ectronics,Vol.CE−32,No.4(1986)pp723〜732)にお
いて記述されているように、UHFミクサ回路,VHFミクサ
回路,ハイパーバンド(Hyper band)ミクサ回路という
具合に、受信する周波数帯域によってそれぞれ別々の分
離した構成をとっており、そして、それぞれの分離した
各ミクサ回路をスイッチング回路によって選択するよう
にしていた。
イ・イー・イー・イー.トランザクション オン コン
シューマー エレクトロニクス,シーイー32,4(1986)
第723頁から732頁(IEEE.Transactions on Consumer El
ectronics,Vol.CE−32,No.4(1986)pp723〜732)にお
いて記述されているように、UHFミクサ回路,VHFミクサ
回路,ハイパーバンド(Hyper band)ミクサ回路という
具合に、受信する周波数帯域によってそれぞれ別々の分
離した構成をとっており、そして、それぞれの分離した
各ミクサ回路をスイッチング回路によって選択するよう
にしていた。
上記した様に、既提案例においては、UHFミクサ回路,
VHFミクサ回路,ハイパーバンドミクサ回路という具合
に、受信する周波数帯域によってそれぞれ別々の分離し
た構成をとっているため、回路規模が大きくなると共
に、消費電力が大きくなり、また、受信する周波数帯域
によって分離した各ミクサ回路を選択するためのスイッ
チング回路が複雑にあるという問題があった。
VHFミクサ回路,ハイパーバンドミクサ回路という具合
に、受信する周波数帯域によってそれぞれ別々の分離し
た構成をとっているため、回路規模が大きくなると共
に、消費電力が大きくなり、また、受信する周波数帯域
によって分離した各ミクサ回路を選択するためのスイッ
チング回路が複雑にあるという問題があった。
また、上記の如く、回路規模が大きくなるため、回路
全体をIC化した場合、発熱量が大きくなり、チップ温度
の上昇により特性が不安定となるという問題もあった。
全体をIC化した場合、発熱量が大きくなり、チップ温度
の上昇により特性が不安定となるという問題もあった。
さらにまた、前記UHFミクサ回路の前段には、一般
に、入力されるUHF信号の不要波を抑圧するための不要
波抑圧フィルタが挿入されるが、上記した既提案例にお
いては、該UHFミクサ回路がトランジスタのベース入力
となっており、それにより、該UHFミクサ回路の入力イ
ンピーダンスが高くなっているため、挿入した前記不要
波抑圧フィルタにおいて、十分な不要波抑圧度がとれな
いという問題があった。
に、入力されるUHF信号の不要波を抑圧するための不要
波抑圧フィルタが挿入されるが、上記した既提案例にお
いては、該UHFミクサ回路がトランジスタのベース入力
となっており、それにより、該UHFミクサ回路の入力イ
ンピーダンスが高くなっているため、挿入した前記不要
波抑圧フィルタにおいて、十分な不要波抑圧度がとれな
いという問題があった。
以上のように、上記した従来技術においては幾つかの
解決すべき課題が存在していた。
解決すべき課題が存在していた。
そこで、本発明の目的は、これらの従来技術の課題を
解決し、UHFミクサ回路とVHFミクサ回路(ハイパーバン
ドミクサ回路を含む)との一体化が図れ、IC化に適し、
また、UHF信号の不要波を抑圧する不要波抑圧フィルタ
の不要波抑圧度を向上させることのできるバランス形の
ミクサ回路を提供することにある。
解決し、UHFミクサ回路とVHFミクサ回路(ハイパーバン
ドミクサ回路を含む)との一体化が図れ、IC化に適し、
また、UHF信号の不要波を抑圧する不要波抑圧フィルタ
の不要波抑圧度を向上させることのできるバランス形の
ミクサ回路を提供することにある。
上記した目的を達成するために、本発明では、例え
ば、ダブルバランス形ミクサとバッファFETと定電流源
とから成るミクサ回路において、前記バッファFETを構
成する第1のFETと第2のFETのうち、第1のFETのゲー
トに、ゲート接地、ソース入力、ドレイン出力形の第3
のFETのドレインを接続し、UHF信号を前記第3のFETの
ソースに入力し、VHF信号(ハイパーバンドの信号を含
む)を前記第2のFETのゲートに入力するようにした。
ば、ダブルバランス形ミクサとバッファFETと定電流源
とから成るミクサ回路において、前記バッファFETを構
成する第1のFETと第2のFETのうち、第1のFETのゲー
トに、ゲート接地、ソース入力、ドレイン出力形の第3
のFETのドレインを接続し、UHF信号を前記第3のFETの
ソースに入力し、VHF信号(ハイパーバンドの信号を含
む)を前記第2のFETのゲートに入力するようにした。
前記ダブルバランス形ミクサは、UHF信号とVHF信号
(ハイパーバンドの信号も含む)とで兼用して用いられ
るので、実質的にUHFミクサ回路とVHFミクサ回路(ハイ
パーバンドミクサ回路を含む)との一体化が図れること
になる。従って、本発明によれば、回路規模を小さくで
き、消費電力も小さくなり、しかも、受信する周波数帯
域によってミクサ動作を選択するためのスイッチング回
路(例えば、前記第3のFETのドレインに接続する。)
を簡略化することができる。
(ハイパーバンドの信号も含む)とで兼用して用いられ
るので、実質的にUHFミクサ回路とVHFミクサ回路(ハイ
パーバンドミクサ回路を含む)との一体化が図れること
になる。従って、本発明によれば、回路規模を小さくで
き、消費電力も小さくなり、しかも、受信する周波数帯
域によってミクサ動作を選択するためのスイッチング回
路(例えば、前記第3のFETのドレインに接続する。)
を簡略化することができる。
また、回路規模を小さくできるので、IC化した場合
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇により特性が不安定になるということもなく、従っ
て、IC化に適する。
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇により特性が不安定になるということもなく、従っ
て、IC化に適する。
さらにまた、本発明によれば、UHF信号の入力部分が
前記第3のFETのソース入力となっているので、該第3
のFETの前段に挿入される不要波抑圧フィルタとの整合
状態は良好となり、従って、この不要波抑圧フィルタの
不要波抑圧度は大幅に向上する。
前記第3のFETのソース入力となっているので、該第3
のFETの前段に挿入される不要波抑圧フィルタとの整合
状態は良好となり、従って、この不要波抑圧フィルタの
不要波抑圧度は大幅に向上する。
また、前記第1のFETと第2のFETはバッファFETを構
成しているため,上記の如く、UHFミクサ回路とVHFミク
サ回路とを一体化しても、ミクサ回路の前段に接続され
るUHF回路とVHF回路との間の結合は小さくすること(即
ち、両者の回路間の信号の漏れ込みを無くすこと)がで
きる。
成しているため,上記の如く、UHFミクサ回路とVHFミク
サ回路とを一体化しても、ミクサ回路の前段に接続され
るUHF回路とVHF回路との間の結合は小さくすること(即
ち、両者の回路間の信号の漏れ込みを無くすこと)がで
きる。
以下、図面を用いて本発明の実施例を詳細に説明す
る。
る。
第1図は本発明の第1の実施例を示す回路図である。
第1図において、1,2はそれぞれバッファFET、3,4,5,
6,7,9はそれぞれFET、8はスイッチングFET、10はUHF信
号の入力端子、11はVHF信号の入力端子、12はスイッチ
ング電圧の入力端子、13,14は局部発振信号の入力端
子、15,16は中間周波信号の出力端子、17はバイアス電
圧の入力端子、18,19はそれぞれ可変同調フィルタ、20,
21,22,24,25,26,27,30はそれぞれ抵抗、23はコンデン
サ、28は電流制御電圧の入力端子、である。
6,7,9はそれぞれFET、8はスイッチングFET、10はUHF信
号の入力端子、11はVHF信号の入力端子、12はスイッチ
ング電圧の入力端子、13,14は局部発振信号の入力端
子、15,16は中間周波信号の出力端子、17はバイアス電
圧の入力端子、18,19はそれぞれ可変同調フィルタ、20,
21,22,24,25,26,27,30はそれぞれ抵抗、23はコンデン
サ、28は電流制御電圧の入力端子、である。
本実施例は、第1図に示す様に、FET4,5,6,7でダブル
バランス形ミクサを構成し、FET4,5のソース同志を接続
し、その接続したソースにバッファFET1のドレインを接
続し、また、FET6,7のソース同志を接続し、その接続し
たソースにバッファFET2のドレインを接続し、また、FE
T1,2のソースには、FET9から成る定電流源を接続してい
る。また、バッファFET1のゲートには、抵抗25を介して
ゲートが接地されている、いわゆるゲート接地形のFET3
のドレインを接続し、そのドレインには抵抗21を介して
入力端子17よりバイアス電圧が印加されている。また、
バッファFET1のゲートとバッファFET2のゲートは高い抵
抗値を有する抵抗20で接続されており、それぞれに同一
の直流バイアスが与えられている。
バランス形ミクサを構成し、FET4,5のソース同志を接続
し、その接続したソースにバッファFET1のドレインを接
続し、また、FET6,7のソース同志を接続し、その接続し
たソースにバッファFET2のドレインを接続し、また、FE
T1,2のソースには、FET9から成る定電流源を接続してい
る。また、バッファFET1のゲートには、抵抗25を介して
ゲートが接地されている、いわゆるゲート接地形のFET3
のドレインを接続し、そのドレインには抵抗21を介して
入力端子17よりバイアス電圧が印加されている。また、
バッファFET1のゲートとバッファFET2のゲートは高い抵
抗値を有する抵抗20で接続されており、それぞれに同一
の直流バイアスが与えられている。
更にまた、入力端子13,14の間には局部発振器(図示
せず)が接続されており、局部発振信号が入力されてい
る。
せず)が接続されており、局部発振信号が入力されてい
る。
では、本実施例の動作について説明する。
先ず、VHF信号(ハイパーバンドの信号も含む)を受
信する時の動作について説明する。
信する時の動作について説明する。
VHF信号を受信する時は、VHF信号が入力端子11より可
変同調フィルタ19を介してバッファFET2のゲートに入力
されると共に、入力端子12にHigh(ハイ)レベルのスイ
ッチング電圧を印加し、抵抗22を介してスイッチングFE
T8をON(オン)して、バッファFET1のゲートを大容量の
コンデンサ23で接地する。
変同調フィルタ19を介してバッファFET2のゲートに入力
されると共に、入力端子12にHigh(ハイ)レベルのスイ
ッチング電圧を印加し、抵抗22を介してスイッチングFE
T8をON(オン)して、バッファFET1のゲートを大容量の
コンデンサ23で接地する。
VHF信号が入力端子11より可変同調フィルタ19を介し
てバッファFET2のゲートに入力される際、不要波抑圧フ
ィルタである可変同調フィルタ19は、VHF信号の不要波
(イメージ信号など)を抑圧する。
てバッファFET2のゲートに入力される際、不要波抑圧フ
ィルタである可変同調フィルタ19は、VHF信号の不要波
(イメージ信号など)を抑圧する。
さて今、バッファFET2のゲート電圧が、入力されたVH
F信号により上昇しているとすると、このゲート電圧の
上昇によりバッファFET2及びFET6,7を流れる電流は増加
する。ところが、FET9は前述の如く定電流源を構成して
おり、このFET9を流れるドレイン電流は常に一定値であ
る。従って、バッファFET2及びFET6,7を流れる電流の増
加分は、バッファFET1及びFET4,5を流れる電流の減少分
となって現れてくる。つまり、バッファFET2のゲートに
VHF信号が入力されると、バッファFET2及びFET6,7に
は、VHF信号に応じた電流が流れ、一方、バッファFET1
及びFET4,5にはそれとは逆相の電流が流れる。こうし
て、バッファFET2のゲートに不平衡信号として入力され
たVHF信号は、ダブルバランス形ミクサに平衡信号とし
て入力されることになり、不平衡−平衡変換が行われ
る。
F信号により上昇しているとすると、このゲート電圧の
上昇によりバッファFET2及びFET6,7を流れる電流は増加
する。ところが、FET9は前述の如く定電流源を構成して
おり、このFET9を流れるドレイン電流は常に一定値であ
る。従って、バッファFET2及びFET6,7を流れる電流の増
加分は、バッファFET1及びFET4,5を流れる電流の減少分
となって現れてくる。つまり、バッファFET2のゲートに
VHF信号が入力されると、バッファFET2及びFET6,7に
は、VHF信号に応じた電流が流れ、一方、バッファFET1
及びFET4,5にはそれとは逆相の電流が流れる。こうし
て、バッファFET2のゲートに不平衡信号として入力され
たVHF信号は、ダブルバランス形ミクサに平衡信号とし
て入力されることになり、不平衡−平衡変換が行われ
る。
また、前述した如く、VHF信号を受信する際は、バッ
ファFET1のゲートを大容量のコンデンサ23によって接地
することにより、VHF信号に対しバッファFET1のゲート
は低インピーダンスとなるので、より良好な不平衡−平
衡変換を行うことができる。
ファFET1のゲートを大容量のコンデンサ23によって接地
することにより、VHF信号に対しバッファFET1のゲート
は低インピーダンスとなるので、より良好な不平衡−平
衡変換を行うことができる。
次に、ダブルバランス形ミクサでは、先に入力された
局部発振信号と平衡信号として入力されたVHF信号とを
混合し、局部発振信号とVHF信号との差信号である中間
周波信号を出力端子15,16より出力する。
局部発振信号と平衡信号として入力されたVHF信号とを
混合し、局部発振信号とVHF信号との差信号である中間
周波信号を出力端子15,16より出力する。
以上がVHF信号を受信する時の動作である。
次に、UHF信号を受信する時の動作について説明す
る。
る。
UHF信号を受信する時は、UHF信号が入力端子10より可
変同調フィルタ18を介してFET8のソースに入力されると
共に、入力端子12にLow(ロウ)レベルのスイッチング
電圧を印加し、抵抗22を介してスイッチングFET8をOFF
(オフ)する。
変同調フィルタ18を介してFET8のソースに入力されると
共に、入力端子12にLow(ロウ)レベルのスイッチング
電圧を印加し、抵抗22を介してスイッチングFET8をOFF
(オフ)する。
UHF信号が入力端子10より可変同調フィルタ18を介し
てFET3のソースに入力される際、不要波抑圧フィルタで
ある可変同調フィルタ18は、UHF信号の不要波を抑圧す
る。
てFET3のソースに入力される際、不要波抑圧フィルタで
ある可変同調フィルタ18は、UHF信号の不要波を抑圧す
る。
そして、FET3のソースに入力されたUHF信号は、FET3
のドレインより出力され、バッファFET1のゲートに入力
される。
のドレインより出力され、バッファFET1のゲートに入力
される。
以後の動作としては、VHF信号を受信した時の動作と
対称的だがほぼ同様な動作が行われるので、その説明は
省略する。
対称的だがほぼ同様な動作が行われるので、その説明は
省略する。
但し、UHF信号を受信する時は、前述の如く、スイッ
チングFET8をOFFとしている。これは、可変同調フィル
タ19がUHF信号に対し常に低インピーダンスであるた
め、バッファFET2のゲートはVHF信号に対し常に低イン
ピーダンスとなり、従って、UHF信号を受信する時は、V
HF信号を受信する時の様に、バッファFET2のゲートを大
容量のコンデンサで接地しなくても、良好な不平衡−平
衡変換を行うことができるからである。
チングFET8をOFFとしている。これは、可変同調フィル
タ19がUHF信号に対し常に低インピーダンスであるた
め、バッファFET2のゲートはVHF信号に対し常に低イン
ピーダンスとなり、従って、UHF信号を受信する時は、V
HF信号を受信する時の様に、バッファFET2のゲートを大
容量のコンデンサで接地しなくても、良好な不平衡−平
衡変換を行うことができるからである。
以上述べたように、本実施例によれば、UHFミクサ回
路とVHFミクサ回路(ハイパーバンドミクサ回路を含
む)との一体化が図れるので、回路規模を小さくでき、
消費電力も小さくなり、しかも、受信する周波数帯域に
よってミクサ動作を選択するためのスイッチング回路
(スイッチングFET8,抵抗22,コンデンサ23から成る回
路)を簡略化することができる。
路とVHFミクサ回路(ハイパーバンドミクサ回路を含
む)との一体化が図れるので、回路規模を小さくでき、
消費電力も小さくなり、しかも、受信する周波数帯域に
よってミクサ動作を選択するためのスイッチング回路
(スイッチングFET8,抵抗22,コンデンサ23から成る回
路)を簡略化することができる。
また、回路規模を小さくできるので、IC化した場合
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇により特性が不安定になるということもなく、従っ
て、IC化に適した構成と言える。
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇により特性が不安定になるということもなく、従っ
て、IC化に適した構成と言える。
さらにまた、本実施例によれば、UHF信号の入力部分
がFET3のソース入力となっており、このFET3のソースか
ら見た入力インピーダンスは低くなっているので、この
FET3の前段に挿入される、不要波抑圧フィルタ、即ち、
可変同調フィルタ18との整合状態は良好となり、従っ
て、この可変同調フィルタ18の不要波抑圧度は大幅に向
上する。
がFET3のソース入力となっており、このFET3のソースか
ら見た入力インピーダンスは低くなっているので、この
FET3の前段に挿入される、不要波抑圧フィルタ、即ち、
可変同調フィルタ18との整合状態は良好となり、従っ
て、この可変同調フィルタ18の不要波抑圧度は大幅に向
上する。
また、VHF信号を受信している時には、バッファFET2
に入力されたVHF信号は、バッファFET1によって阻止さ
れるため、入力端子10より外に漏れ出て、該入力端子10
に接続されるUHF回路(図示せず)に悪影響を与えたり
することがない。また、同様に、UHF信号を受信してい
る時には、バッファFET1に入力されたUHF信号は、バッ
ファFET2によって阻止されるため、入力端子11より外に
漏れ出て、該入力端子11に接続されるVHF回路(図示せ
ず)に影響を与えたりすることがない。即ち、本実施例
によれば、上記の如く、UHFミクサ回路とVHFミクサ回路
(ハイパーバンドミクサ回路を含む)とを一体化して
も、UHF回路とVHF回路との間の結合は小さくすること
(即ち、両者の回路間の信号の漏れ込みを無くすこと)
ができる。
に入力されたVHF信号は、バッファFET1によって阻止さ
れるため、入力端子10より外に漏れ出て、該入力端子10
に接続されるUHF回路(図示せず)に悪影響を与えたり
することがない。また、同様に、UHF信号を受信してい
る時には、バッファFET1に入力されたUHF信号は、バッ
ファFET2によって阻止されるため、入力端子11より外に
漏れ出て、該入力端子11に接続されるVHF回路(図示せ
ず)に影響を与えたりすることがない。即ち、本実施例
によれば、上記の如く、UHFミクサ回路とVHFミクサ回路
(ハイパーバンドミクサ回路を含む)とを一体化して
も、UHF回路とVHF回路との間の結合は小さくすること
(即ち、両者の回路間の信号の漏れ込みを無くすこと)
ができる。
第2図は本発明の第2の実施例を示す回路図である。
本実施例が、第1図の実施例と異なる点は、第2図に
示す様に、スイッチングFET8のソースを大きな抵抗値を
持つ抵抗29でドレインに接続した点である。
示す様に、スイッチングFET8のソースを大きな抵抗値を
持つ抵抗29でドレインに接続した点である。
第1図の実施例では、スイッチングFET8のソースは直
流的にフロートしていたが、本実施例のように、スイッ
チングFET8のソースを直流的にドレインと同一の電位と
することにより、スイッチングFET8のスイッチング特性
の向上が図れる。尚、本実施例は、その他の部分は第1
図の実施例と同様の構成であるので、第1図の実施例と
同様の特性,効果が得られることは明らかである。
流的にフロートしていたが、本実施例のように、スイッ
チングFET8のソースを直流的にドレインと同一の電位と
することにより、スイッチングFET8のスイッチング特性
の向上が図れる。尚、本実施例は、その他の部分は第1
図の実施例と同様の構成であるので、第1図の実施例と
同様の特性,効果が得られることは明らかである。
第3図は本発明の第3の実施例を、第4図は本発明の
第4の実施例をそれぞれ示す回路図である。
第4の実施例をそれぞれ示す回路図である。
これら実施例は、スイッチング手段として、FET(第
1図,第2図のスイッチング4FET8)の代りに、ダイオ
ード(第3図,第4図のスイッチングダイオード31)を
用いたものであり、スイッチング回路の簡略化がより図
れる。
1図,第2図のスイッチング4FET8)の代りに、ダイオ
ード(第3図,第4図のスイッチングダイオード31)を
用いたものであり、スイッチング回路の簡略化がより図
れる。
第3図の実施例では、バッファFET1のゲートにスイッ
チングダイオード31のカソードを接続し、アノードを大
容量のコンデンサ32で接地する。そして、そのアノード
に、入力端子12より抵抗23を介してスイッチング電圧を
印加する。UHF信号を受信する時は、入力端子12にLowレ
ベルのスイッチング電圧を印加し、スイッチングダイオ
ード31をOFFし、VHF信号を受信する時は、入力端子12に
Highレベルのスイッチング電圧を印加し、スイッチング
ダイオード31をONにする。
チングダイオード31のカソードを接続し、アノードを大
容量のコンデンサ32で接地する。そして、そのアノード
に、入力端子12より抵抗23を介してスイッチング電圧を
印加する。UHF信号を受信する時は、入力端子12にLowレ
ベルのスイッチング電圧を印加し、スイッチングダイオ
ード31をOFFし、VHF信号を受信する時は、入力端子12に
Highレベルのスイッチング電圧を印加し、スイッチング
ダイオード31をONにする。
一方、第4図の実施例では、バッファFET1のゲートを
スイッチングダイオード31のアノードを接続し、カソー
ドを大容量のコンデンサ32で接地する。そして、そのカ
ソードに、入力端子12より抵抗22を介してスイッチング
電圧を印加する。UHF信号を受信する時は、入力端子12
にHighレベルのスイッチング電圧を印加し、スイッチン
グダイオード31のOFFし、VHF信号を受信する時は、入力
端子12にLowレべルのスイッチング電圧を印加し、スイ
ッチングダイオード31をONする。
スイッチングダイオード31のアノードを接続し、カソー
ドを大容量のコンデンサ32で接地する。そして、そのカ
ソードに、入力端子12より抵抗22を介してスイッチング
電圧を印加する。UHF信号を受信する時は、入力端子12
にHighレベルのスイッチング電圧を印加し、スイッチン
グダイオード31のOFFし、VHF信号を受信する時は、入力
端子12にLowレべルのスイッチング電圧を印加し、スイ
ッチングダイオード31をONする。
これら実施例のその他の動作は、第1図の実施例と同
一であり、従って、これら実施例においても、第1図の
実施例と同様の特性,効果が得られることは明らかであ
る。
一であり、従って、これら実施例においても、第1図の
実施例と同様の特性,効果が得られることは明らかであ
る。
第5図は本発明の第5の実施例を示す回路図である。
本実施例では、第5図に示す様に、FET4,5,6,7でダブ
ルバランス形ミクサを構成し、FET4,5のソース同志を接
続し、その接続したソースにバッファFET1及び36のドレ
インを接続し、また、FET6,7のソース同志を接続し、そ
の接続したソースにバッファFET2のドレインを接続し、
バッファFET1,36,2のソースには、FET9が成る定電流源
を接続している。
ルバランス形ミクサを構成し、FET4,5のソース同志を接
続し、その接続したソースにバッファFET1及び36のドレ
インを接続し、また、FET6,7のソース同志を接続し、そ
の接続したソースにバッファFET2のドレインを接続し、
バッファFET1,36,2のソースには、FET9が成る定電流源
を接続している。
また、バッファFET1のゲートには、ゲート接地形のFE
T3のドレインを接続し、そのドレインには、抵抗43,34
の抵抗分割により入力端子41からのバイアス電圧が印加
されている。また、バッファFET36のゲートには、抵抗4
4,35の抵抗分割により入力端子42からのバイアス電圧が
印加されている。更にまた、バッファFET2のゲートに
は、抵抗37,38の抵抗分割により入力端子17からのバイ
アス電圧が印加されており、しかも、そのゲートは大容
量のコンデンサ40で接地されている(尚、この接地は、
バッファFET2のゲートに不要な高周波成分が誘起される
のを防ぐためのものであり、場合によっては接地しなく
ても、実用上支しつかえない)。
T3のドレインを接続し、そのドレインには、抵抗43,34
の抵抗分割により入力端子41からのバイアス電圧が印加
されている。また、バッファFET36のゲートには、抵抗4
4,35の抵抗分割により入力端子42からのバイアス電圧が
印加されている。更にまた、バッファFET2のゲートに
は、抵抗37,38の抵抗分割により入力端子17からのバイ
アス電圧が印加されており、しかも、そのゲートは大容
量のコンデンサ40で接地されている(尚、この接地は、
バッファFET2のゲートに不要な高周波成分が誘起される
のを防ぐためのものであり、場合によっては接地しなく
ても、実用上支しつかえない)。
尚、ここで、バッファFET1,2,36の各ゲート幅はそれ
ぞれ等しいものとし、また、それぞれのゲートに印加さ
れているバイアス電圧も等しいものとする。
ぞれ等しいものとし、また、それぞれのゲートに印加さ
れているバイアス電圧も等しいものとする。
では、本実施例の動作について説明する。
先ず、UHF信号を受信する時は、UHF信号が入力端子10
より可変同調フィルタ18を介してFET3のソースに入力さ
れると共に、入力端子41に入力されるバイアス電圧をHi
ghレベルにして、バッファFET1をONし、入力端子42に入
力されるバイアス電圧をLowレベルにして、バッファFET
36をOFFする。
より可変同調フィルタ18を介してFET3のソースに入力さ
れると共に、入力端子41に入力されるバイアス電圧をHi
ghレベルにして、バッファFET1をONし、入力端子42に入
力されるバイアス電圧をLowレベルにして、バッファFET
36をOFFする。
一方、VHF信号を受信する時は、VHF信号が入力端子11
より可変同調フィルタ19を介してバッファFET36のゲー
トに入力されると共に、入力端子41に入力されるバイア
ス電圧をLowレベルにして、バッファFET1をOFFし、入力
端子42に入力されるバイアス電圧をHighレベルにして、
バッファFET36をONする。
より可変同調フィルタ19を介してバッファFET36のゲー
トに入力されると共に、入力端子41に入力されるバイア
ス電圧をLowレベルにして、バッファFET1をOFFし、入力
端子42に入力されるバイアス電圧をHighレベルにして、
バッファFET36をONする。
以上の様な動作によって、本実施例においても、信号
の不平衡−平衡変換が行われるが、その動作原理は、第
1図の実施例にて述べたのと同一である。
の不平衡−平衡変換が行われるが、その動作原理は、第
1図の実施例にて述べたのと同一である。
本実施例によれば、UHFミクサ回路とVHFミクサ回路
(ハイパーバンドミクサ回路を含む)との一体化が図れ
るので、回路規模を小さくでき、消費電力も小さくなる
と共に、受信する周波数帯域によってミクサ動作を選択
するためのスイッチング回路を簡略化することができ、
スイッチング動作を行っても、ミクサ回路の直流バイア
スが変化しない。
(ハイパーバンドミクサ回路を含む)との一体化が図れ
るので、回路規模を小さくでき、消費電力も小さくなる
と共に、受信する周波数帯域によってミクサ動作を選択
するためのスイッチング回路を簡略化することができ、
スイッチング動作を行っても、ミクサ回路の直流バイア
スが変化しない。
また、回路規模を小さくできるので、IC化した場合
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇により特性が不安定になるということもなく、従っ
て、IC化に適した構成と言える。
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇により特性が不安定になるということもなく、従っ
て、IC化に適した構成と言える。
さらにまた、本実施例によれば、UHF信号の入力部分
がFET3のソース入力となっているので、このFET3の前段
に挿入される可変同調フィルタ18との整合状態は良好と
なり、従って、この可変同調フィルタ18の不要波抑圧度
は大幅に向上する。
がFET3のソース入力となっているので、このFET3の前段
に挿入される可変同調フィルタ18との整合状態は良好と
なり、従って、この可変同調フィルタ18の不要波抑圧度
は大幅に向上する。
第6図は、本発明の第6の実施例を示す回路図であ
る。
る。
本実施例は、第6図に示す様に、第5図の実施例の変
形であり、ダブルバランス形ミクサを構成するFET4,5,
6,7と、バッファFET1,2,36,45と、ゲート接地形のFET3
とから主として成る。その他、第6図において、46,47,
48,49,60,61,62,63はそれぞれ抵抗である。
形であり、ダブルバランス形ミクサを構成するFET4,5,
6,7と、バッファFET1,2,36,45と、ゲート接地形のFET3
とから主として成る。その他、第6図において、46,47,
48,49,60,61,62,63はそれぞれ抵抗である。
本実施例では、先ず、UHF信号を受信する時は、UHF信
号が入力端子10より可変同調フィルタ18を介してFET3の
ソースに入力されると共に、入力端子41に入力されるバ
イアス電圧をHighレベルにして、バッファFET1,45をON
し、入力端子42に入力されるバイアス電圧をLowレベル
にして、バッファFET2,36をOFFし、また、入力端子12に
入力されるスイッチング電圧をLowレベルにして、スイ
ッチングFET8をOFFする。
号が入力端子10より可変同調フィルタ18を介してFET3の
ソースに入力されると共に、入力端子41に入力されるバ
イアス電圧をHighレベルにして、バッファFET1,45をON
し、入力端子42に入力されるバイアス電圧をLowレベル
にして、バッファFET2,36をOFFし、また、入力端子12に
入力されるスイッチング電圧をLowレベルにして、スイ
ッチングFET8をOFFする。
一方、VHF信号を受信する時は、VHF信号が入力端子11
より可変同調フィルタ19を介してバッファFET2のゲート
に入力されると共に、入力端子41に入力されるバイアス
電圧をLowレベルにして、バッファFET1,45をOFFし、入
力端子42に入力されるバイアス電圧をHighレベルにし
て、バッファFET2,36をONし、また、入力端子12に入力
されるスイッチング電圧をHighレベルにして、スイッチ
ングFET8をON(オン)し、バッファFET36のゲートを大
容量のコンデンサ23で接地する。
より可変同調フィルタ19を介してバッファFET2のゲート
に入力されると共に、入力端子41に入力されるバイアス
電圧をLowレベルにして、バッファFET1,45をOFFし、入
力端子42に入力されるバイアス電圧をHighレベルにし
て、バッファFET2,36をONし、また、入力端子12に入力
されるスイッチング電圧をHighレベルにして、スイッチ
ングFET8をON(オン)し、バッファFET36のゲートを大
容量のコンデンサ23で接地する。
以上の様な動作によって、本実施例においても、信号
の不平衡−平衡変換が行われる。
の不平衡−平衡変換が行われる。
また、抵抗60,61,62,63は、ミクサ回路における歪発
生を防止するための抵抗である。即ち、抵抗60と61は同
じ抵抗値とし、抵抗62と63は同じ抵抗値に設定する。そ
してUHF信号に対する歪発生が、VHF信号に対するそれよ
りも大きいときは、抵抗60,61の抵抗値を抵抗62,63の抵
抗値よりも大きく選び、歪発生の状態がVHF信号の方が
大きければ、抵抗60,61の抵抗値を抵抗62,63の抵抗値よ
り小さく選ぶものとする。このようにすると、受信する
周波数帯域に応じて良好な歪特性が得られ、しかも、受
信する周波数帯域を変えるためにスイッチング動作を行
ってもミクサ回路の直流バイアスが変化しない良好なダ
ブルバランス形のミクサ回路が得られる。
生を防止するための抵抗である。即ち、抵抗60と61は同
じ抵抗値とし、抵抗62と63は同じ抵抗値に設定する。そ
してUHF信号に対する歪発生が、VHF信号に対するそれよ
りも大きいときは、抵抗60,61の抵抗値を抵抗62,63の抵
抗値よりも大きく選び、歪発生の状態がVHF信号の方が
大きければ、抵抗60,61の抵抗値を抵抗62,63の抵抗値よ
り小さく選ぶものとする。このようにすると、受信する
周波数帯域に応じて良好な歪特性が得られ、しかも、受
信する周波数帯域を変えるためにスイッチング動作を行
ってもミクサ回路の直流バイアスが変化しない良好なダ
ブルバランス形のミクサ回路が得られる。
尚、本実施例における特性,効果は第5図の実施例と
同様のものが得られることは明らかである。
同様のものが得られることは明らかである。
第7図は本実施例の第7の実施例を示す回路図であ
る。
る。
本実施例は、第7図に示す様に、バッファFET1のゲー
トに、ゲート接地形のFET3のドレインと、ソース接地形
のFET50のドレインとを直結した構成となっており、そ
して、更にバッファFET2のゲートが大容量のコンデンサ
40で高周波的に接地されている。その他、第7図におい
て、51,52,53はそれぞれ抵抗である。
トに、ゲート接地形のFET3のドレインと、ソース接地形
のFET50のドレインとを直結した構成となっており、そ
して、更にバッファFET2のゲートが大容量のコンデンサ
40で高周波的に接地されている。その他、第7図におい
て、51,52,53はそれぞれ抵抗である。
本実施例において、UHF信号を受信する時は、UHF信号
が入力端子10より可変同調フィルタ18を介してFET3のソ
ースに入力されると共に、入力端子41に入力される電圧
をopen(オープン)もしくはFET3がONする電圧にし、ま
た、入力端子42に入力されるバイアス電圧をLowレベル
にして、FET50をOFFする。
が入力端子10より可変同調フィルタ18を介してFET3のソ
ースに入力されると共に、入力端子41に入力される電圧
をopen(オープン)もしくはFET3がONする電圧にし、ま
た、入力端子42に入力されるバイアス電圧をLowレベル
にして、FET50をOFFする。
また、VHF信号を受信する時は、VHF信号が入力端子11
より可変同調フィルタ19を介してFET50のゲートに入力
されると共に、入力端子41,42に入力される電圧によ
り、FET3をOFFし、FET50をONする。
より可変同調フィルタ19を介してFET50のゲートに入力
されると共に、入力端子41,42に入力される電圧によ
り、FET3をOFFし、FET50をONする。
ここで、FET3及びFET50のドレイン電流は同一に設定
して、スイッチング動作を行ってもバッファFET1のゲー
ト電圧が変化しないようにしておく。
して、スイッチング動作を行ってもバッファFET1のゲー
ト電圧が変化しないようにしておく。
以上により、本実施例によれば、UHFミクサ回路とVHF
ミクサ回路(ハイパーバンドミクサ回路を含む)との一
体化が図れるので、回路規模を小さくでき、消費電力も
小さくなると共に、受信する周波数帯域によってミクサ
動作を選択するためのスイッチング回路を簡略化するこ
とができ、スイッチング動作を行っても、ミクサ回路の
直流バイアスが変化しない。また、回路規模の小さくで
きるので、IC化に適した構成と言える。
ミクサ回路(ハイパーバンドミクサ回路を含む)との一
体化が図れるので、回路規模を小さくでき、消費電力も
小さくなると共に、受信する周波数帯域によってミクサ
動作を選択するためのスイッチング回路を簡略化するこ
とができ、スイッチング動作を行っても、ミクサ回路の
直流バイアスが変化しない。また、回路規模の小さくで
きるので、IC化に適した構成と言える。
また、本実施例によれば、UHF信号の入力部分がFET3
のソース入力となっているので、このFET3の前段に挿入
される可変同調フィルタ18との整合状態は良好となり、
従って、この可変同調フィルタ18の不要波抑圧度は大幅
に向上する。
のソース入力となっているので、このFET3の前段に挿入
される可変同調フィルタ18との整合状態は良好となり、
従って、この可変同調フィルタ18の不要波抑圧度は大幅
に向上する。
第8図は本発明の第8の実施例を示す回路図である。
本実施例では、第8図に示す様に、FET4,5,6,7でダブ
ルバランス形ミクサを構成し、このダブルバランス形ミ
クサにバッファFET1,2を接続した構成となっている。そ
の他、第8図において、54,55,56,57はそれぞれ抵抗で
ある。
ルバランス形ミクサを構成し、このダブルバランス形ミ
クサにバッファFET1,2を接続した構成となっている。そ
の他、第8図において、54,55,56,57はそれぞれ抵抗で
ある。
本実施例では、UHF信号を受信する時は、UHF信号が入
力端子10より可変同調フィルタ18を介してバッファFET1
のソースに入力されると共に、入力端子41,42に入力さ
れる電圧により、バッファFET1をONし、バッファFET2を
OFFする。これにより、ダブルバランス形ミクサを構成
するFETのうち、FET4,5を用いたシングルバランス形の
ミクサ動作が行われる。
力端子10より可変同調フィルタ18を介してバッファFET1
のソースに入力されると共に、入力端子41,42に入力さ
れる電圧により、バッファFET1をONし、バッファFET2を
OFFする。これにより、ダブルバランス形ミクサを構成
するFETのうち、FET4,5を用いたシングルバランス形の
ミクサ動作が行われる。
また、VHF信号を受信する時は、VHF信号が入力端子11
より可変同調フィルタ19を介してバッファFET2のゲート
に入力されると共に、入力端子41,42に入力される電圧
により、バッファFET1をOFFし、バッファFET2をONす
る。これにより、ダブルバランス形ミクサを構成するFE
Tのうち、FET6,7を用いたシングルバランス形のミクサ
動作が行われる。
より可変同調フィルタ19を介してバッファFET2のゲート
に入力されると共に、入力端子41,42に入力される電圧
により、バッファFET1をOFFし、バッファFET2をONす
る。これにより、ダブルバランス形ミクサを構成するFE
Tのうち、FET6,7を用いたシングルバランス形のミクサ
動作が行われる。
本実施例によれば、UHFミクサ回路とVHFミクサ回路
(ハイパーバンドミクサ回路を含む)との一体化が図れ
るので、回路規模を小さくでき、消費電力も小さくなる
と共に、受信する周波数帯域によってミクサ動作を選択
するためのスイッチング回路を簡略化することができ
る。
(ハイパーバンドミクサ回路を含む)との一体化が図れ
るので、回路規模を小さくでき、消費電力も小さくなる
と共に、受信する周波数帯域によってミクサ動作を選択
するためのスイッチング回路を簡略化することができ
る。
また、本実施例によれば、UHF信号の入力部分がバッ
ファFET1のソース入力となっているので、このバッファ
FET1の前段に挿入される可変同調フィルタ18との整合状
態は良好となり、従って、この可変同調フィルタ18の不
要波抑圧度は大幅に向上する。
ファFET1のソース入力となっているので、このバッファ
FET1の前段に挿入される可変同調フィルタ18との整合状
態は良好となり、従って、この可変同調フィルタ18の不
要波抑圧度は大幅に向上する。
第9図は本発明の第9の実施例を示す回路図である。
本実施例は、FET4,5でシングルバランス形ミクサを構
成し、このシングルバランス形ミクサにバッファFET1を
接続した構成となっている。その他、58は抵抗、59,70
はそれぞれスイッチである。
成し、このシングルバランス形ミクサにバッファFET1を
接続した構成となっている。その他、58は抵抗、59,70
はそれぞれスイッチである。
本実施例では、UHF信号を受信する時は、UHF信号が入
力端子10より可変同調フィルタ18を介してバッファFET1
のソースに入力されると共に、スイッチ59をOFF(開
放)し、スイッチ70をON(短絡)する。
力端子10より可変同調フィルタ18を介してバッファFET1
のソースに入力されると共に、スイッチ59をOFF(開
放)し、スイッチ70をON(短絡)する。
また、VHF信号を受信する時は、VHF信号が入力端子11
より可変同調フィルタ19を介してバッファFET1のゲート
に入力されると共に、スイッチ59をON(短絡)し、スイ
ッチ70をOFF(開放)する。
より可変同調フィルタ19を介してバッファFET1のゲート
に入力されると共に、スイッチ59をON(短絡)し、スイ
ッチ70をOFF(開放)する。
本実施例によれば、UHFミクサ回路とVHFミクサ回路
(ハイパーバンドミクサ回路を含む)との一体化が図れ
るので、回路規模を小さくでき、消費電力も小さくなる
と共に、IC化に適したミクサ回路が得られる。
(ハイパーバンドミクサ回路を含む)との一体化が図れ
るので、回路規模を小さくでき、消費電力も小さくなる
と共に、IC化に適したミクサ回路が得られる。
また、UHF信号の入力部分がバッファFET1のソース入
力となっているので、このFET1の前段に挿入される可変
同調フィルタ18との整合状態は良好となり、従って、こ
の可変同調フィルタ18の不要波抑圧度は大幅に向上す
る。
力となっているので、このFET1の前段に挿入される可変
同調フィルタ18との整合状態は良好となり、従って、こ
の可変同調フィルタ18の不要波抑圧度は大幅に向上す
る。
以上述べたように、本発明によれば、UHFミクサ回路
とVHFミクサ回路(ハイパーバンドミクサ回路を含む)
との一体化が図れることになるので、回路規模を小さく
でき、消費電力も小さくなり、しかも、受信する周波数
帯域によってミクサ動作を説明するためのスイッチング
回路を簡略化することができる。
とVHFミクサ回路(ハイパーバンドミクサ回路を含む)
との一体化が図れることになるので、回路規模を小さく
でき、消費電力も小さくなり、しかも、受信する周波数
帯域によってミクサ動作を説明するためのスイッチング
回路を簡略化することができる。
また、回路規模を小さくできるので、IC化した場合
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇によって特性が不安定になるということもなく、従っ
て、IC化に適する。
に、従来の様に、発熱量が大きくなり、チップ温度の上
昇によって特性が不安定になるということもなく、従っ
て、IC化に適する。
さらにまた、UHF信号の入力部分はFETのソース入力と
なっており、このFETのソースから見た入力インピーダ
ンスは低くなっているので、該FETの前段に挿入される
不要波抑圧フィルタとの整合状態は良好となり、従っ
て、この不要波抑圧フィルタの不要波抑圧度は大幅に向
上する。
なっており、このFETのソースから見た入力インピーダ
ンスは低くなっているので、該FETの前段に挿入される
不要波抑圧フィルタとの整合状態は良好となり、従っ
て、この不要波抑圧フィルタの不要波抑圧度は大幅に向
上する。
第1図は本発明の第1の実施例を示す回路図、第2図は
本発明の第2の実施例を示す回路図、第3図は本発明の
第3の実施例を示す回路図、第4は本発明の第4の実施
例を示す回路図、第5図は本発明の第5の実施例を示す
回路図、第6図は本発明の第6の実施例を示す回路図、
第7図は本発明の第7の実施例を示す回路図、第8図は
本発明の第8の実施例を示す回路図、第9図は本発明の
第9の実施例を示す回路図、である。 符号の説明 1,2……バッファFET、3〜7,9……FET、8……スイッチ
ングFET、18,19……可変同調フィルタ、31……スイッチ
ングダイオード。
本発明の第2の実施例を示す回路図、第3図は本発明の
第3の実施例を示す回路図、第4は本発明の第4の実施
例を示す回路図、第5図は本発明の第5の実施例を示す
回路図、第6図は本発明の第6の実施例を示す回路図、
第7図は本発明の第7の実施例を示す回路図、第8図は
本発明の第8の実施例を示す回路図、第9図は本発明の
第9の実施例を示す回路図、である。 符号の説明 1,2……バッファFET、3〜7,9……FET、8……スイッチ
ングFET、18,19……可変同調フィルタ、31……スイッチ
ングダイオード。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03D 7/00 - 9/06
Claims (10)
- 【請求項1】高い周波数帯域を持つ第1のバンドと低い
周波数帯域を持つ第2のバンドとから成る広帯域信号を
受信する受信機用のミクサ回路であって、ダブルバラン
ス形ミクサとバッファFETと定電流源とから成る前記ミ
クサ回路において、 前記バッファFETを構成する第1のFET(1)と第2のFE
T(2)のうち、第1のFET(1)のゲートに、ゲート接
地、ソース入力、ドレイン出力形の第3のFET(3)の
ドレインを接続し、前記第1のバンドを前記第3のFET
(3)のソースに入力し、前記第2のバンドを前記第2
のFET(2)のゲートに入力することを特徴とするミク
サ回路。 - 【請求項2】請求項1に記載のミクサ回路において、前
記ダブルバランス形ミクサは、第4乃至第7のFET(4
〜7)より構成され、前記第4のFET(4)と第5のFET
(5)のソース同士を接続して第1の端子とし、前記第
6のFET(6)と第7のFET(7)のソース同士を接続し
て第2の端子とし、前記第1の端子に前記第1のFET
(1)のドレインを接続し、前記第2の端子に前記第2
のFET(2)のドレインを接続し、前記第1のFET(1)
と第2のFET(2)のソース同士を接続して第3の端子
とし、該第3の端子に前記定電流源を接続し、前記第3
のFET(3)のドレインにスイッチング手段を接続する
と共に、該第3のFET(3)のドレインに電源より第1
の抵抗(21)でバイアス電圧を供給し、前記第1のFET
(1)のゲートと第2のFET(2)のゲートは第2の抵
抗(20)で接続して同一の直流バイアスを与え、前記第
1のバンドは前記第3のFET(3)のソースに、第1の
可変同調フィルタ(18)を介して後に入力され、前記第
2のバンドは前記第2のFET(2)のゲートに、第2の
可変同調フィルタ(19)を介して後に入力されることを
特徴とするミクサ回路。 - 【請求項3】請求項2に記載のミクサ回路において、前
記スイッチング手段は、そのドレインを前記第3のFET
(3)のドレインに接続した第8のFET(8)から成
り、該第8のFET(8)のソースをコンデンサ(23)で
接地すると共に、該第8のFET(8)のゲートには第3
の抵抗(22)を介してスイッチング電圧を印加するよう
にしたことを特徴とするミクサ回路。 - 【請求項4】請求項3に記載のミクサ回路において、前
記コンデンサ(23)で接地されている前記第8のFET
(8)のソースを、第4の抵抗(29)で該第8のFET
(8)のドレインに接続したことを特徴とするミクサ回
路。 - 【請求項5】請求項2に記載のミクサ回路において、前
記スイッチング手段は、そのカソードを前記第3のFET
(3)のドレインに接続したダイオード(31)から成
り、該ダイオード(31)のアノードをコンデンサ(32)
で接地すると共に、該アノードにスイッチング電圧を印
加するようにしたことを特徴とするミクサ回路。 - 【請求項6】請求項2に記載のミクサ回路において、前
記スイッチング手段は、そのアノードを前記第3のFET
(3)のドレインに接続したダイオード(31)から成
り、該ダイオード(31)のカソードをコンデンサ(32)
で接地すると共に、該カソードにスイッチング電圧を印
加するようにしたことを特徴とするミクサ回路。 - 【請求項7】請求項1に記載のミクサ回路において、前
記ダブルバランス形ミクサは、第4乃至第7のFET(4
〜7)より構成され、前記第4のFET(4)と第5のFET
(5)のソース同士を接続して第1の端子とし、前記第
6のFET(6)と第7のFET(7)のソース同士を接続し
て第2の端子とし、前記第1の端子に前記第1のFET
(1)のドレインと前記第9のFET(36)のドレインと
を接続し、前記第2の端子に第2のFET(2)のドレイ
ンを接続し、前記第1のFET(1)と第9のFET(36)と
第2のFET(2)のソース同士を接続して第3の端子と
し、該第3の端子に前記定電流源を接続し、前記第2の
FET(2)のゲートを高周波的に接地し、前記第1,第9
及び第2のFET(1,36,2)の各ゲート幅を等しくすると
共に、前記第1のFET(1)のゲートには抵抗分割によ
り第1の電圧を供給し、前記第9のFET(36)のゲート
には抵抗分割により第2の電圧を供給して、前記第1及
び第2の電圧を変化させることにより、前記第1のバン
ドを受信する時は、前記第1のFET(1)をオン、第9
のFET(36)をオフさせ、前記第2のバンドを受信する
時は、前記第1のFET(1)をオフ、第9のFET(36)を
オンさせるようにしたことを特徴とするミクサ回路。 - 【請求項8】請求項1に記載のミクサ回路において、前
記ダブルバランス形ミクサは、第4乃至第7のFET(4
〜7)より構成され、前記第4のFET(4)と第5のFET
(5)のソース同士を接続して第1の端子とし、前記第
6のFET(6)と第7のFET(7)のソース同士を接続し
て第2の端子とし、前記第1の端子に前記第1のFET
(1)のドレインを接続し、前記第2の端子に第2のFE
T(2)のドレインを接続し、前記第1のFET(1)と第
2のFET(2)のソース同士を接続して第3の端子と
し、該第3の端子に前記定電流源を接続し、前記第2の
FET(2)のゲートを高周波的に接地し、前記第1のFET
(1)のゲートに第10のFET(50)のドレインを接続
し、該第10のFET(50)のソースを第1の抵抗(51)を
介して接地し、前記第3のFET(3)のドレインに電源
より第2の抵抗(53)でバイアス電圧を供給し、前記第
1のFET(1)のゲートより前記第2のFET(2)のゲー
トに、第3の抵抗(20)を介してバイアス電圧を供給
し、前記第1のバンドは前記第3のFET(3)のソース
に、第1の可変同調フィルタ(18)を介して後に入力さ
れ、前記第2のバンドは前記第10のFET(50)のゲート
に、第2の可変同調フィルタ(19)を介して後に入力さ
れ、前記第3のFET(3)のドレイン電流と前記第10のF
ET(50)のドレイン電流とを等しくし、前記第3のFET
(3)のソースには第1の電圧を供給し、前記第10のFE
T(50)のゲートには第2の電圧を供給して、前記第1
及び第2の電圧を変化させることにより、前記第1のバ
ンドを受信する時は、前記第3のFET(3)をオン、第1
0のFET(50)をオフさせ、前記第2のバンドを受信する
時は、前記第3のFET(3)をオフ、第10のFET(50)を
オンさせるようにしたことを特徴とするミクサ回路。 - 【請求項9】高い周波数帯域を持つ第1のバンドと低い
周波数帯域を持つ第2のバンドとから成る広帯域信号を
受信する受信機用のミクサ回路において、 第4乃至第7のFET(4〜7)によりダブルバランス形
ミクサを構成し、前記第4のFET(4)と第5のFET
(5)のソース同士を接続して第1の端子とし、前記第
6のFET(6)と第7のFET(7)のソース同士を接続し
て第2の端子とし、前記第1の端子にバッファFETとし
ての第1のFET(1)のドレインを接続し、前記第2の
端子にバッファFETとしての第2のFET(2)のドレイン
を接続し、前記第1のFET(1)のソースを第1の抵抗
(55)を介して接地し、前記第2のFET(2)のソース
を第2の抵抗(56)を介して接地し、前記第1のバンド
を受信する時は、該第1のバンドを第1の可変同調フィ
ルタ(18)を介して前記第1のFET(1)のソースに入
力し、該第1のFET(1)をオン、前記第2のFET(2)
をオフさせ、前記第2のバンドを受信する時は、該第2
のバンドを第2の可変同調フィルタ(19)を介して前記
第2のFET(2)のゲートに入力し、前記第1のFET
(1)をオフ、前記第2のFET(2)をオンさせるよう
にしたことを特徴とするミクサ回路。 - 【請求項10】高い周波数帯域を持つ第1のバンドと低
い周波数帯域を持つ第2のバンドとから成る広帯域信号
を受信する受信機用のミクサ回路において、 第4のFET(4)と第5のFET(5)とによりシングルバ
ランス形ミクサを構成し、前記第4のFET(4)と第5
のFET(5)のソース同士を接続して第1の端子とし、
該第1の端子に第1のFET(1)のドレインを接続し、
該第1のFET(1)のソースを抵抗(58)を介して接地
し、前記第1のバンドを第1の可変同調フィルタ(18)
を介して前記第1のFET(1)のソースに入力し、前記
第2のバンドを第2の可変同調フィルタ(19)を介して
前記第1のFET(1)のゲートに入力するようにしたこ
とを特徴とするミクサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3755788A JP2904787B2 (ja) | 1988-02-22 | 1988-02-22 | ミクサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3755788A JP2904787B2 (ja) | 1988-02-22 | 1988-02-22 | ミクサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01213007A JPH01213007A (ja) | 1989-08-25 |
JP2904787B2 true JP2904787B2 (ja) | 1999-06-14 |
Family
ID=12500818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3755788A Expired - Lifetime JP2904787B2 (ja) | 1988-02-22 | 1988-02-22 | ミクサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2904787B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69814309T2 (de) * | 1997-11-14 | 2004-04-01 | Zarlink Semiconductor Ltd., Swindon | Niederspannungsverstärker |
JP4719412B2 (ja) * | 2002-11-15 | 2011-07-06 | パナソニック株式会社 | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 |
JP6428341B2 (ja) | 2015-02-13 | 2018-11-28 | 三菱電機株式会社 | 周波数逓倍器 |
-
1988
- 1988-02-22 JP JP3755788A patent/JP2904787B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01213007A (ja) | 1989-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5486796A (en) | Oscillator circuit for receiving a wide frequency band signal | |
EP1111773B1 (en) | Semiconductor circuit | |
US4912520A (en) | Mixer circuit for use in a tuner of a television set or the like | |
JP2687059B2 (ja) | ミクサー | |
JPH06350337A (ja) | 発振器 | |
JP2904787B2 (ja) | ミクサ回路 | |
US4633188A (en) | Mixer/amplifier circuit | |
US4658437A (en) | Tuning voltage tracking arrangement | |
US5748049A (en) | Multi-frequency local oscillators | |
EP0940014A1 (en) | Method and apparatus for mixing signals | |
JPS61212122A (ja) | 受信機のチユーナ | |
GB2306820A (en) | Mixer | |
JP3332657B2 (ja) | ミキサ回路 | |
JPH0767050B2 (ja) | 周波数変換回路 | |
JPH0758599A (ja) | チューナ回路 | |
KR100262455B1 (ko) | 전계효과트랜지스터 혼합기들을 위한 부 자기 바이어스 회로 | |
US6191638B1 (en) | Mixer circuit including separated local (LO) terminal and intermediate frequency (IF) terminal | |
JP2796115B2 (ja) | 高周波スイッチ回路 | |
JP3106226U (ja) | テレビジョンチューナ | |
JPS6360926B2 (ja) | ||
JP3271343B2 (ja) | 集積化発振回路 | |
JPS6121885Y2 (ja) | ||
JPS6030225A (ja) | テレビチユ−ナの高周波回路 | |
KR0130837Y1 (ko) | 튜너의 혼합기 | |
JPS63142716A (ja) | 入力切換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |