JP2892352B2 - 半導体集積回路装置及びその配線パターンの設計方法 - Google Patents

半導体集積回路装置及びその配線パターンの設計方法

Info

Publication number
JP2892352B2
JP2892352B2 JP63020306A JP2030688A JP2892352B2 JP 2892352 B2 JP2892352 B2 JP 2892352B2 JP 63020306 A JP63020306 A JP 63020306A JP 2030688 A JP2030688 A JP 2030688A JP 2892352 B2 JP2892352 B2 JP 2892352B2
Authority
JP
Japan
Prior art keywords
wiring
grid
pattern
layer
actual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63020306A
Other languages
English (en)
Other versions
JPH01196140A (ja
Inventor
幸広 牛久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63020306A priority Critical patent/JP2892352B2/ja
Priority to DE3902693A priority patent/DE3902693C2/de
Priority to US07/302,960 priority patent/US5032890A/en
Publication of JPH01196140A publication Critical patent/JPH01196140A/ja
Application granted granted Critical
Publication of JP2892352B2 publication Critical patent/JP2892352B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、グリッド上に配線パターンを形成した半導
体集積回路装置及びその配線パターンの設計方法に係わ
り、特に多層配線構造を有する半導体集積回路装置及び
その配線パターンの設計方法に関する。
(従来の技術) 従来、半導体集積回路装置においては、集積度向上の
目的で、配線を多層に形成する多層配線構造が採用され
ている。第4図は、配線を通すべき一定ピッチのグリッ
ド上に配線パターンを形成した従来例を示す平面図であ
る。図中破線で示す101,〜,105は第1層配線(下層配
線)を配置するべきグリッドであり、1点鎖線で示す20
1,〜,205は第2層配線(上層配線)を配置すべきグリッ
ドである。この図では、第1層配線パターンのみを示
し、第2層配線パターンは省略してある。第1層配線パ
ターンは、グリッド101上に形成された配線パターン1
1、グリッド102上に形成された配線パターン21,22、グ
リッド103上に形成された配置パターン31,32、グリッド
104上に形成された配線パターン41,42、グリッド105上
に形成された配線パターン51から構成され、グリッド10
2,103,104においては配線パターンが一部途切れたもの
となっている。
このような上層配線パターン,下層配線パターンを用
いて半導体ウェハ上に半導体集積回路装置の上層(第2
層)配線,下層(第1層)配線を形成する半導体集積回
路装置の製造方法及びその方法によって製造された半導
体集積回路装置においては、大別して3つの問題点があ
る。第1の問題点は、第1層配線上の絶縁膜形状の制御
性にある。第4図に示した下層配線パターンを用いて下
層配線を作成した半導体集積回路装置の下層配線のグリ
ッド201に相当する配線部分の断面を第5図(a)に示
し、同様にグリッド202に相当する配線部分の断面を同
図(b)に示す。一般に、段差を有するウェハ表面への
絶縁物の堆積においては、段差上部,側部,下部ともに
略等しい厚さに絶縁膜が形成される。従って、第5図
(a)に示す如く、ウェハ10上に等ピッチで第1層配線
(配線パターン11,21,31,41,51に由来)が形成されてい
る場合は、パターン間隔の1/2以上の絶縁膜60を堆積す
ることにより、配線パターン間の溝部が絶縁膜60によっ
て埋込まれ、絶縁膜60の表面形状を略平坦にすることが
できる。
しかしながら、第1層配線のグリッド(この例ではグ
リッド103)に相当する部分に配線パターンが存在しな
い領域では、第5図(b)に示す如く、溝部の幅が他の
領域よりも広くなり、この溝部においては絶縁膜60の表
面に段差が生じる。この段差は垂直に近いものとなるの
で、このまま第2層配線を形成したのでは、第2層配線
に断線が生じる虞れがある。従って、絶縁膜の平坦化工
程が必要となる。この場合、第1層配線が存在しない領
域が広い場合と狭い場合で溝部のアスペクト比が変わる
ため、最悪の場合を考えると十分な平坦化工程が必要と
なり、製造コストの上昇を招いてしまう。
第2の問題点は、第1層配線形成のエッチング時のロ
ーディング効果である。通常の異方性エッチングでは、
炭素,酸素及び弗素等からなるポリマー膜がエッチング
側部に付着し、これがエッチング保護膜となり、横方向
へのエッチングを阻止するため、垂直に近い形状が得ら
れるとされている。この場合、炭素はレジストから供給
されるので、レジストパターンの密な部分は問題ない
が、粗な部分では炭素が十分に供給されないため横方向
のエッチングが進行してしまう。特に、チップ周辺に近
い部分では、配線が孤立する可能性が大きく、最悪の場
合には配線が断線することがある。
第3の問題点は、上記の方法によって製造された半導
体集積回路装置においては、隣接する配線の有無によっ
て配線の容量値が変わってしまうことである。近年、半
導体素子の動作速度は、配線容量の値の大小により大き
く変化するようになっている。この配線容量は大別する
と、対地容量と隣接配線容量とに分けられるが、素子の
微細化に伴い隣接配線間隔が狭まるにつれ、隣接配線容
量の占める割合が大きくなっている。
従って、隣に配線が存在する場合と存在しない場合と
で、配線容量値が大きく変化し、素子の動作速度もこれ
によって大きく変化してしまう。この差を念頭において
半導体集積回路装置の設計を行う必要があるが、計算機
を用いた自動配置・配線プログラムを用いなければ設計
できないような大規模な集積回路の場合、このような配
慮は実質的に無理である。なお、隣接配線が存在して配
線容量が大きいものと、隣接配線が存在しなくて配線容
量が小さいものが混在しているより、むしろ容量値が揃
っている方が動作速度の見積りも楽であり、回路動作の
タイミングもとり易い。
(発明が解決しようとする課題) このように従来、多層配線構造を用いた半導体集積回
路装置においては、その下層配線で、その形成に用いる
下層配線のグリッドに相当する部分に配線の存在しない
領域があると、その上に形成する層間絶縁膜の平坦化が
難しく、上層配線の段切れを招く問題があった。また、
下層の配線パターン形成のためのエッチングに異常が発
生したり、隣接配線容量が変化する等の問題があった。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、下層配線上に形成する層間絶縁膜を
容易に平坦化することができ、上層配線の段切れを防止
し得る信頼性の高い半導体集積回路装置及びその配線パ
ターンの設計方法を提供することにある。
[発明の構成] (課題を解決するための手段) 本発明の骨子は、配線パターンの存在しない領域にダ
ミーパターンを設けることにより、層間絶縁膜の平坦化
を容易にすることにある。
即ち本発明は、下層配線及び上層配線が互いに平行且
つ等間隔なグリッド上に配され、下層配線のグリッドと
上層配線のグリッドが直交している多層配線構造を有す
る半導体集積回路装置において、下層配線は、前記下層
配線のグリッドに沿って設けられた下層の実際の配線
と、前記上層配線のグリッドと前記下層配線のグリッド
との交差部のうち前記下層の実際の配線の形成されてい
ない各交差部毎に、前記下層の実際の配線と離隔すると
ともに相互に離隔して設けられた前記配線と同じ材料か
らなる複数のダミーパターンとからなり、前記ダミーパ
ターン同士及び該ダミーパターンと隣接する前記下層の
実際の配線の間隔が隣接する前記下層の実際の配線同士
の間隔と略等しいことを特徴とする。
(作用) 本発明によれば、下層の実際の配線が存在しないグリ
ッド上にダミーパターンを設けることにより、下層配線
をチップ上に大きな粗密なく分布させることができる。
このようにすると、上層配線が通過するグリッドに沿っ
た下層配線間のスペースを略同じものとすることがで
き、これにより層間絶縁膜の平坦化を容易に行うことが
できる。
また、孤立した配線がなくなるので、配線の異常エッ
チングがなくなる。さらに、いかなる配線も隣接配線を
有するようになるので、全ての配線の容量を一律に配線
の長さだけの関数として扱うことができ、回路設計が簡
単となり、且つ正確な動作タイミングが得られる。
(実施例) 実施例を説明する前に、本発明の基本原理について説
明する。
前述した問題点は、下層の配線がチップ上に一様に存
在していないことに起因する。特に、従来の最も大きな
問題点である層間絶縁膜の平坦化が難しいのは、下層配
線によって作られる段差のアスペクト比が一定でないこ
とに起因する。段差のアスペクト比を一定にするには、
上層配線が通過するグリッド上に下層配線同士が作るス
ペースを一様にしてやればよい。
この点を考慮して本発明者等が鋭意研究を重ねた結
果、下層の配線パターンの設計において、下層の実際の
配線が存在しないグリッド上に、いずれの配線にもつな
がらないダミーパターンを配置することにより、上記問
題を解決できるのが判明した。即ち、ダミーパターンの
付加により、段差のアスペクト比を一定にすることがで
き、層間絶縁膜の平坦化を容易に行うことが可能とな
る。また、上層配線が通過するグリッド上だけ上記措置
を施せばよいので、より実用的には、下層の配線パター
ンの設計において上層配線のグリッドと下層配線のグリ
ッドとの交点に実際の配線若しくはダミーパターンを必
ず配置しておけばよい。
また、このようにダミーパターンを設けることによ
り、下層の実際の配線の粗な部分にダミーパターンが存
在することにより、下層配線の粗密がなくなり、その配
線パターンを用いて下層配線を形成する際の配線エッチ
ングの異常が防止される。さらに、下層配線の隣に必ず
下層の実際の配線若しくはダミーパターンに由来する配
線が存在することになり、隣接配線容量が配線の長さに
比例したものとなり、回路動作の見積りが簡単になる。
また、本発明では、下層の実際の配線のパターンを配
置する前に、上層配線のグリッドと下層配線のグリッド
との交点にダミーパターンを配置しておき、下層の実際
の配線のパターンと重ね合わせることで、所望の下層の
配線パターンが得られる。従って、実際の配線を行った
後、空き領域を捜して、この部分にどこにも接続されな
い配線を配置する手間が待った全く必要がないので、設
計の工数が全く増えない利点がある。
以下、本発明の一実施例を図面を参照して説明する。
第1図は本発明の第1の参考例に係わる半導体集積回
路装置のパターン配置例を示す平面図である。図中101,
〜,105は下層配線が通過すべきグリッドを示し、11,〜,
51は具体的な下層配線パターンのレイアウト例である。
201,〜205は上層配線が通過すべきグリッドを示してお
り、上層の配線パターンは簡単のために省略している。
また、下層配線パターンのグリッド及び上層配線パター
ンのグリッドは、相互に直交する関係になっている。
ここまでの構成は前記第4図と同様であり、この参考
例が従来例と異なる点は、配線パターンの存在しないグ
リッド上に信号の接続に無関係のダミーパターンを設け
たことにある。即ち、グリッド102上で配線パターンの
途切れた空き領域にはダミーパターン20が形成され、グ
リッド103の空き領域にはダミーパターン30が形成さ
れ、グリッド104の空き領域にはダミーパターン40が形
成されている。ここで、ダミーパターン20,30,40はその
線幅を配線パターンと同じくするものである。また、同
一グリッド上における配線パターンとダミーパターンと
の間隔Bは、配線パターン間隔Aと略等しいものとなっ
ている。
なお、このパターンを用いて半導体集積回路装置の配
線を形成した際には、ダミーパターン20,30,40に由来し
て形成される配線部分は、配線パターン11,〜,51に由来
して形成される実際の配線部分と同じ材料であり、配線
形成時に同時に形成される。即ち、配線形成時に、導電
体膜上に配線パターン用のレジストマスクと共に、ダミ
ーパターン用のマスクを同時に形成しておく。そして、
レジストマスクを用いた選択エッチングにより導電体膜
をパターニングすることにより、実際の配線パターンに
由来する配線部分及びダミーパターンに由来する配線部
分が同時に形成されることになる。
このような構成であれば、下層配線及び上層配線の各
グリッドの交点に相当する部分には実際の配線若しくは
ダミーパターンに由来して形成される配線部分が必ず存
在することになり、上層配線が通るべきグリッド201,
〜,205の全てにおいて、下層配線の間隔が一定になる。
即ち、グリッド201,〜,205相当部分は勿論のこと、グリ
ッド202,203,204相当部分においてもその部分の断面形
状が前記第5図(a)に示すようになる。従って、下層
配線上に形成する層間絶縁膜の平坦化が簡単となり、製
造コスト低減につながる。しかも、層間絶縁膜の平坦化
が可能であることから、上層配線の段切れを未然に防止
することができ、信頼性の向上をはかり得る。また、下
層配線のパターンの粗密がなくなることから、配線の異
常エッチングや配線容量のアンバランス等も回避するこ
とができる。
第2図は本発明の第2の参考例を説明するための平面
図である。なお、第1図と同一部分には同一符号を付し
て、その詳しい説明は省略する。
この参考例が先に説明した第1の参考例と異なる点
は、隣接するグリッド上におけるダミーパターンを接続
して1つのダミーパターン70としたことにある。この場
合、下層配線のグリッド上におけるダミーパターン70と
配線パターンとの間隔Bは、先の実施例と同様に配線間
隔Aと等しくした。さらに、上層配線のグリッド上にお
いてもダミーパターン70と配線パターンとの間隔Cを配
線間隔Aと同様にした。
このような構成であっても、先の第1の参考例と同様
の効果が得られる。なお、この参考例においては、ダミ
ーパターンと配線パターンとの間隔B,Cは配線間隔Aと
同程度が最も望ましいが、配線間隔Aの2倍程度でも層
間絶縁膜の平坦化は容易に可能であった。
第3図は本発明の一実施例を説明するための平面図で
ある。なお、第1図と同一部分には同一符号を付して、
その詳しい説明は省略する。
この実施例が先の第1の参考例と異なる点は、ダミー
パターンを上下層グリッドの交差部のみに設けたことに
ある。即ち、グリッド102上の空き領域にはダミーパタ
ーン20が形成され、グリッド103上の空き領域にはダミ
ーパターン30a,30b,30cが形成され、グリッド104上の空
き領域にはダミーパターン40が形成されている。
下層配線パターンの設計に際しては、下層配線のグリ
ッド及び上層配線のグリッドの交差部に予めダミーパタ
ーンを配置しておき、これに実際の配線パターンを重畳
すればよい。下層配線のグリッドと、上層配線のグリッ
ドは、予め与えられているので、両グリッドの全交差部
に相互に離隔して予めダミーパターンを形成しておくこ
とができる。その後、このダミーパターンと実際の下層
配線とを重ね合わせて所望の配線パターンを形成する。
このとき、ダミーパターン上に信号の接続に関係する配
線パターンか通過する場合には、ダミーパターンは実際
の配線に完全に含まれ、又は若干はみ出すような形で配
線の一部となり、配線形成の支障とはならず、ショート
は発生しない。
また、両グリッドの交点に予めダミーパターンを形成
しておくと、実際の配線形成にミスがあった場合は、こ
の形成した実際の配線を修正した後、予め形成されてい
る他のダミーパターンと再び合成するだけでよい。この
ように下層配線と上層配線の両グリッドの交点に予めダ
ミーパターンを形成しておくことにより、設計の工程数
を増やすことなく、所望の下層配線パターンを得ると共
に、未配線領域の両グリッドの交点にダミーパターンを
得ることができ、その結果、その配線パターンを用いて
半導体集積回路装置の下層配線を形成した場合、その上
に形成する層間絶縁膜の平坦化を容易に行うことがで
き、上層配線の段切れを防止することができる。
従って本実施例によれば、先の第1の参考例と同様の
効果が得られるのは勿論のこと、配線の空き領域を捜す
必要がなくなり、下層配線の設計コストが低減される利
点がある。
なお、本発明は上述した各実施例に限定されるもので
はなく、その要旨を逸脱しない範囲で、種々変形して実
施することができる。
[発明の効果] 以上説明したように本発明によれば、下層配線におけ
る実際の配線の存在しないグリッド上にダミーパターン
を設けることにより、層間絶縁膜の平坦化を容易に行う
ことができる。従って、層間絶縁膜平坦化のための製造
コストの増大を招くことなく、上層配線の段切れを未然
に防止することができ、信頼性の向上をはかることがで
きる。
【図面の簡単な説明】
第1図は本発明の第1の参考例に係わる半導体集積回路
装置のパターン配置例を示す平面図、第2図は本発明の
第2の参考例を説明するための平面図、第3図は本発明
の一実施例を説明するための平面図、第4図は従来装置
のパターン配置例を示す平面図、第5図は上層配線のグ
リッドに沿った断面構造を示す図である。 10…ウェハ、20,30,30a,30b,30c,40,70…ダミーパター
ン、11,〜,51…配線パターン、60…層間絶縁膜、101,
〜,105…下層配線のグリッド、201,〜,205…上層配線の
グリッド。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】下層配線及び上層配線が互いに平行且つ等
    間隔なグリッド上に配され、下層配線のグリッドと上層
    配線のグリッドが直交している多層配線構造を有する半
    導体集積回路装置において、下層配線は、前記下層配線
    のグリッドに沿って設けられた下層の実際の配線と、前
    記上層配線のグリッドと前記下層配線のグリッドとの交
    差部のうち前記下層の実際の配線の形成されていない各
    交差部毎に、前記下層の実際の配線と離隔するとともに
    相互に離隔して設けられた前記配線と同じ材料からなる
    複数のダミーパターンとからなり、前記ダミーパターン
    同士及び該ダミーパターンと隣接する前記下層の実際の
    配線の間隔が隣接する前記下層の実際の配線同士の間隔
    と略等しいことを特徴とする半導体集積回路装置。
  2. 【請求項2】下層配線及び上層配線が互いに平行且つ等
    間隔なグリッド上に配され、下層配線のグリッドと上層
    配線のグリッドが直交している多層配線構造を有する半
    導体集積回路装置の配線パターンの設計方法において、
    下層配線のグリッドに沿って配置された下層の実際の配
    線パターンと、上層配線のグリッドと前記下層配線のグ
    リッドとの各交差部毎に相互に離隔して配置された複数
    のダミーパターンとを重畳することによって下層配線の
    パターンを設計することを特徴とする半導体集積回路装
    置の配線パターンの設計方法。
JP63020306A 1988-01-30 1988-01-30 半導体集積回路装置及びその配線パターンの設計方法 Expired - Fee Related JP2892352B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63020306A JP2892352B2 (ja) 1988-01-30 1988-01-30 半導体集積回路装置及びその配線パターンの設計方法
DE3902693A DE3902693C2 (de) 1988-01-30 1989-01-30 Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
US07/302,960 US5032890A (en) 1988-01-30 1989-01-30 Semiconductor integrated circuit with dummy patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63020306A JP2892352B2 (ja) 1988-01-30 1988-01-30 半導体集積回路装置及びその配線パターンの設計方法

Publications (2)

Publication Number Publication Date
JPH01196140A JPH01196140A (ja) 1989-08-07
JP2892352B2 true JP2892352B2 (ja) 1999-05-17

Family

ID=12023461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63020306A Expired - Fee Related JP2892352B2 (ja) 1988-01-30 1988-01-30 半導体集積回路装置及びその配線パターンの設計方法

Country Status (1)

Country Link
JP (1) JP2892352B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766803A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Mask generation technique for producing an integrated circuit with optimal metal interconnect layout for achieving global planarization

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119749A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 多層配線部材
JPS61276345A (ja) * 1985-05-31 1986-12-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPS6247149A (ja) * 1985-08-26 1987-02-28 Fujitsu Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH01196140A (ja) 1989-08-07

Similar Documents

Publication Publication Date Title
US5032890A (en) Semiconductor integrated circuit with dummy patterns
US6782512B2 (en) Fabrication method for a semiconductor device with dummy patterns
US6388200B2 (en) Electronic interconnection medium having offset electrical mesh plane
KR940004997B1 (ko) 비아홀을 가지는 반도체 장치의 제조방법
US20020162082A1 (en) Method for making an interconnect layer and a semiconductor device including the same
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
KR100666900B1 (ko) 반도체 집적회로장치, 회로 설계 장치 및 회로 설계 방법
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
US7365431B2 (en) Semiconductor device having multilayer structure and method for manufacturing thereof
US20030178647A1 (en) Semiconductor device with dummy patterns
JP2892352B2 (ja) 半導体集積回路装置及びその配線パターンの設計方法
JP2695821B2 (ja) 半導体集積回路装置
JP2007035771A (ja) 半導体装置及びその製造方法
US5955788A (en) Semiconductor device having multilevel wiring with improved planarity
JP2752863B2 (ja) 半導体装置
US6424042B1 (en) Semiconductor device and manufacturing method thereof
EP0199875B1 (en) Integrated semiconductor circuit device with multilayer wiring
US6392299B1 (en) Integrated circuit and associated fabrication process
KR100306411B1 (ko) 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체
JP2924088B2 (ja) 半導体装置
JPH04218918A (ja) 半導体装置及びその製造方法
JPH05102322A (ja) 半導体装置の製造方法
JP2508831B2 (ja) 半導体装置
JP3675338B2 (ja) 半導体装置の製造方法
JPS63260054A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees