JP2881253B2 - Power steering device - Google Patents

Power steering device

Info

Publication number
JP2881253B2
JP2881253B2 JP13165190A JP13165190A JP2881253B2 JP 2881253 B2 JP2881253 B2 JP 2881253B2 JP 13165190 A JP13165190 A JP 13165190A JP 13165190 A JP13165190 A JP 13165190A JP 2881253 B2 JP2881253 B2 JP 2881253B2
Authority
JP
Japan
Prior art keywords
signal
pulse
unit
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13165190A
Other languages
Japanese (ja)
Other versions
JPH0427665A (en
Inventor
秀年 田伏
浩史 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koyo Seiko Co Ltd
Original Assignee
Koyo Seiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koyo Seiko Co Ltd filed Critical Koyo Seiko Co Ltd
Priority to JP13165190A priority Critical patent/JP2881253B2/en
Publication of JPH0427665A publication Critical patent/JPH0427665A/en
Application granted granted Critical
Publication of JP2881253B2 publication Critical patent/JP2881253B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Steering Control In Accordance With Driving Conditions (AREA)
  • Power Steering Mechanism (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は舵輪操作に要する力を補助する電動式の動力
舵取装置(パワーステアリング)に関する。
Description: TECHNICAL FIELD The present invention relates to an electric power steering apparatus (power steering) that assists a force required for steering operation.

〔従来技術〕(Prior art)

舵輪に加えられた操舵トルクを検出し、この検出トル
クが所定の不感帯を超える場合に、前記検出トルクに応
じて定めた駆動電流を操舵補助用のモータに通流させて
該モータを駆動し、自動車の操舵に要する力を該モータ
の回転力により補助せしめ、運転者に快適な操舵感覚を
提供する電動式の動力舵取装置が開発されている。
Detecting a steering torque applied to the steering wheel, and when the detected torque exceeds a predetermined dead zone, drives a motor for steering assistance by flowing a drive current determined according to the detected torque, 2. Description of the Related Art There has been developed an electric power steering apparatus that assists a force required for steering of an automobile by a rotational force of the motor and provides a driver with a comfortable steering feeling.

第4図は従来の動力舵取装置の全体的な構成を示すブ
ロック図である。このような動力舵取装置は、車体への
取付けにおいて、適当な取付け空間が確保されない場
合、モータ1を駆動するモータ駆動回路21,電磁クラッ
チ2を駆動する電磁クラッチ駆動回路22及びフェイルセ
ーフリレー23等から構成されるパワーユニット20と、操
舵トルクを検出するトルクセンサ3,車速を検出する車速
センサ4等の検出器からの入力信号に応じてパワーユニ
ット20に制御のための論理信号を与える制御回路11から
構成されるコントロールユニット10とに分離して配され
る場合がある。このようなパワーユニット20とコントロ
ールユニット10とは送信線Lによって接続されており、
この送信線Lを介して、コントロールユニット10からパ
ワーユニット20に前記モータ1,電磁クラッチ2及びフェ
イルセーフリレー23等の機器を駆動する側の信号である
オン,その非駆動側の信号であるオフの2種類の論理的
制御信号が送られることによりパワーユニット20の各駆
動回路が作動する。
FIG. 4 is a block diagram showing the overall configuration of a conventional power steering device. Such a power steering device has a motor driving circuit 21 for driving the motor 1, an electromagnetic clutch driving circuit 22 for driving the electromagnetic clutch 2, and a fail-safe relay 23 when an appropriate mounting space is not secured in mounting to the vehicle body. And a control circuit 11 that supplies a logic signal for control to the power unit 20 in accordance with input signals from a detector such as a torque sensor 3 for detecting a steering torque and a vehicle speed sensor 4 for detecting a vehicle speed. And a control unit 10 composed of The power unit 20 and the control unit 10 are connected by a transmission line L,
Via the transmission line L, the control unit 10 sends the power unit 20 an ON signal which is a signal for driving devices such as the motor 1, the electromagnetic clutch 2 and the fail-safe relay 23, and an OFF signal which is a signal for the non-drive side. Each drive circuit of the power unit 20 operates by sending two types of logical control signals.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、前述の如くパワーユニット20とコント
ロールユニット10とを分離して配してある動力舵取装置
では、送信線Lに断線,地絡,混触が発生すると、それ
に対応するパワーユニット20の駆動回路が誤動作を起こ
し、場合によっては危険な状態を招くという問題があ
る。例えば、モータ駆動回路21は論理的制御信号がロー
レベルのときにモータ1を駆動するが、モータ駆動回路
21に対する送信線Lが地絡して論理的制御信号がローレ
ベルに固定されてしまうと、舵取機構に予期しない操舵
補助力が働いて危険である。
However, in the power steering apparatus in which the power unit 20 and the control unit 10 are separately disposed as described above, when a disconnection, ground fault, or cross-contact occurs in the transmission line L, the corresponding drive circuit of the power unit 20 malfunctions. Causing a dangerous situation in some cases. For example, the motor drive circuit 21 drives the motor 1 when the logical control signal is at a low level.
If the logical control signal is fixed at a low level due to the grounding of the transmission line L to 21, an unexpected steering assist force acts on the steering mechanism, which is dangerous.

本発明は斯かる事情に鑑みてなされたものであり、送
信線に断線,地絡,混触が発生した場合のパワーユニッ
トの誤動作を抑止することにより安全性が高い動力舵取
装置を提供することを目的とする。
The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a power steering device with high safety by suppressing a malfunction of a power unit when a disconnection, ground fault, or cross-contact occurs in a transmission line. Aim.

〔課題を解決するための手段〕[Means for solving the problem]

本発明に係る動力舵取装置は、操舵補助用の機器を駆
動するための第1ユニットと、該第1ユニットを制御す
る第2ユニットとに分離され、第2ユニットから出力さ
れた信号を送信線を介して第1ユニットに与えることに
より第1ユニットを制御する動力舵取装置において、前
記第2ユニットに設けられ、論理的制御信号を所定周波
数のパルス信号に変換して出力する変換手段と、前記第
1ユニットに設けられ、前記変換手段から入力されたパ
ルス信号の周波数が所定の範囲にあるか否かを判定する
判定手段と、該判定手段にて前記パルス信号の周波数が
所定の範囲にあると判定された場合にのみ、そのパルス
信号を前記論理的制御信号に変換する手段とを備えたこ
とを特徴とする。
The power steering device according to the present invention is divided into a first unit for driving a steering assist device and a second unit for controlling the first unit, and transmits a signal output from the second unit. A power steering device for controlling the first unit by giving it to the first unit via a line, a conversion unit provided in the second unit, for converting a logical control signal into a pulse signal of a predetermined frequency and outputting the pulse signal; Determining means provided in the first unit for determining whether the frequency of the pulse signal input from the conversion means is within a predetermined range; and determining that the frequency of the pulse signal is within a predetermined range by the determining means. And means for converting the pulse signal into the logical control signal only when it is determined that the logical control signal is present.

〔作用〕[Action]

送信線における断線,地絡,混触等、コントロールユ
ニット(第2ユニット)とパワーユニット(第1ユニッ
ト)との間に不具合が生じた場合には論理的制御信号に
類似した誤信号が発生することがあるが、パワーユニッ
ト(第1ユニット)では、コントロールユニット(第2
ユニット)から与えられたパルス信号の周波数が所定の
範囲にある場合にのみ、オンの論理的制御信号を示すパ
ルス信号を有効とし、このパルス信号をオンの論理的制
御信号に変換するようになっており、前記誤信号はオン
の論理的制御信号として処理されない。
When a failure occurs between the control unit (the second unit) and the power unit (the first unit) such as disconnection, ground fault, and contact in the transmission line, an erroneous signal similar to the logical control signal may be generated. However, in the power unit (first unit), the control unit (second unit)
Only when the frequency of the pulse signal given from the unit is within a predetermined range, the pulse signal indicating the ON logical control signal is made valid, and this pulse signal is converted into the ON logical control signal. Therefore, the erroneous signal is not processed as an ON logical control signal.

〔実施例〕〔Example〕

以下本発明をその実施例を示す図面に基づいて具体的
に説明する。第1図は本発明に係る動力舵取装置の全体
的構成を示すブロック図である。
Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments. FIG. 1 is a block diagram showing the overall configuration of a power steering device according to the present invention.

図中10は制御回路11,基準パルス発生器12,分周器13及
びパルス変換回路14,15,16よりなるコントロールユニッ
ト10である。コントロールユニット10において、前記制
御回路11は、マイクロプロセッサよりなり、トルクセン
サ3及び車速センサ4等のセンサから与えられる各種の
検出信号に基づいてモータ1及び電磁クラッチ2等の機
器の駆動と、フェイルセーフ動作の実行とを行うための
制御信号をパルス変換回路14,15,16へ与える。また、基
準パルス発生器12は所定周波数の基準パルス信号を発生
させ、分周器13へ与える。分周器13は前記基準パルス信
号を互いに異なる複数種類の周波数をパルス信号に分周
し、これらのパルス信号をパルス変換回路14,15,16に各
別に与える。パルス変換回路14,15,16は、制御回路11か
らオンの制御信号が与えられた場合にのみ、分周器13か
ら与えられたパルス信号を、送信線Lを介してパルス判
定回路24,25,26に各々与えるようになっている。
In the figure, reference numeral 10 denotes a control unit 10 including a control circuit 11, a reference pulse generator 12, a frequency divider 13, and pulse conversion circuits 14, 15, and 16. In the control unit 10, the control circuit 11 includes a microprocessor, and drives devices such as the motor 1 and the electromagnetic clutch 2 based on various detection signals provided from sensors such as the torque sensor 3 and the vehicle speed sensor 4, and performs a failure. Control signals for performing the safe operation are supplied to the pulse conversion circuits 14, 15, and 16. Further, the reference pulse generator 12 generates a reference pulse signal of a predetermined frequency and supplies the reference pulse signal to the frequency divider 13. The frequency divider 13 divides the reference pulse signal into a plurality of different types of frequencies into pulse signals, and provides these pulse signals to the pulse conversion circuits 14, 15, and 16 respectively. The pulse conversion circuits 14, 15, and 16 convert the pulse signal supplied from the frequency divider 13 into the pulse determination circuits 24, 25 via the transmission line L only when an ON control signal is supplied from the control circuit 11. , 26 respectively.

また、図中20は、モータ駆動回路21,クラッチ駆動回
路22,フェイルセーフリレー23及びパルス判定回路24,2
5,26よりなるパワーユニットである。パワーユニット20
において、パルス判定回路24はパルス変換回路14から与
えられるパルス信号の周波数が所定範囲にあるか否かを
判定し、そのパルス信号の周波数が所定範囲にある場合
は、モータ1を駆動するモータ駆動回路21にオンの論理
的制御信号を与える。同様にパルス判定回路25は、パル
ス交換回路15から与えられるパルス信号の周波数が所定
範囲にあるか否かを判定し、そのパルス信号の周波数が
所定範囲にある場合は、モータ1の電磁クラッチ2を駆
動するクラッチ駆動回路22にオンの論理的制御信号を与
え、パルス判定回路26は、パルス変換回路16から与えら
れるパルス信号の周波数が所定範囲にあるか否かを判定
し、そのパルス信号の周波数が所定範囲にある場合は、
所定の制御系をインタロックするフェイルセーフ動作を
実行させるためのリレー動作を行うフェイルセーフリレ
ー23にオンの論理的制御信号を与える。
In the figure, reference numeral 20 denotes a motor drive circuit 21, a clutch drive circuit 22, a fail-safe relay 23, and pulse determination circuits 24 and 2.
It is a power unit consisting of 5,26. Power unit 20
In the above, the pulse determination circuit 24 determines whether or not the frequency of the pulse signal provided from the pulse conversion circuit 14 is within a predetermined range. If the frequency of the pulse signal is within the predetermined range, the motor drive for driving the motor 1 is performed. The circuit 21 is supplied with an ON logical control signal. Similarly, the pulse determination circuit 25 determines whether or not the frequency of the pulse signal provided from the pulse exchange circuit 15 is within a predetermined range. If the frequency of the pulse signal is within the predetermined range, the electromagnetic clutch 2 of the motor 1 A pulse determination circuit 26 determines whether or not the frequency of the pulse signal supplied from the pulse conversion circuit 16 is within a predetermined range. If the frequency is in the predetermined range,
An ON logical control signal is given to a fail-safe relay 23 that performs a relay operation for performing a fail-safe operation for interlocking a predetermined control system.

モータ駆動回路21では、パルス判定回路24から与えら
れたオンの論理的制御信号に基づいてモータ1の駆動を
行い、またクラッチ駆動回路22は、パルス判定回路25か
ら与えられたオンの論理的制御信号に基づいて電磁クラ
ッチ2の駆動を行う。また、フェイノルセーフリレー23
は、パルス判定回路26から与えられたオフの論理的制御
信号に基づいてフェイルセーフ動作を実行させる。
The motor drive circuit 21 drives the motor 1 based on the ON logical control signal supplied from the pulse determination circuit 24, and the clutch drive circuit 22 controls the ON logical control supplied from the pulse determination circuit 25. The electromagnetic clutch 2 is driven based on the signal. Also, Feinol Safe Relay 23
Causes the fail-safe operation to be executed based on the OFF logical control signal given from the pulse determination circuit 26.

第2図はコントロールユニット10からパワーユニット
20までの制御信号の伝送回路の詳細ブロック図であり、
一例として基準パルス発生器12からパルス判定回路25ま
での制御信号の伝送回路を示す。この伝送回路について
説明する。なお、クラッチ駆動回路22はパルス判定回路
25から与えられる論理的制御信号がハイレベルの場合に
電磁クラッチ2を係合する。
Fig. 2 shows the power unit from the control unit 10.
It is a detailed block diagram of a transmission circuit of control signals up to 20,
As an example, a transmission circuit of a control signal from the reference pulse generator 12 to the pulse determination circuit 25 is shown. This transmission circuit will be described. Note that the clutch drive circuit 22 is a pulse determination circuit.
When the logical control signal supplied from 25 is at a high level, the electromagnetic clutch 2 is engaged.

コントロールユニット10において、基準パルス発生器
12から分周器13へ所定周波数の基準パルス信号が与えら
れる。分周器13はこの基準パルス信号を分周し、互いに
異なる複数の予め定められた周波数のパルス信号をパル
ス変換回路14,15,16へ与える。
In the control unit 10, the reference pulse generator
A reference pulse signal of a predetermined frequency is provided from 12 to the frequency divider 13. The frequency divider 13 divides the frequency of the reference pulse signal, and supplies pulse signals of a plurality of different predetermined frequencies to the pulse conversion circuits 14, 15, and 16.

パルス変換回路15では、分周器13から与えられたパル
ス信号aはNAND回路151の一方の入力端子に入力する。N
AND回路151の他方の入力端子には制御回路11から論理的
制御信号bが入力している。NAND回路151の出力は、ダ
イオードクランプ回路152,抵抗153及びコントロールユ
ニット10の出力端子P0を介して送信線Lに送られ、送信
線Lを介してパワーユニット20の入力端子P1に与えられ
る。パワーユニット20に与えられた論理的制御信号はパ
ルス判定回路25の抵抗2501,ダイオードクランプ回路250
2を介して第1インバータ2503に与えられ、第1インバ
ータ2503で信号が反転される。第1インバータ2503の出
力信号dは単安定マルチバイブレータを2回路内蔵して
なる半導体集積回路250における第1回路251のトリガ入
力端子及び第2回路252のトリガ入力端子B2に与え
られる。
In the pulse conversion circuit 15, the pulse signal a provided from the frequency divider 13 is input to one input terminal of the NAND circuit 151. N
The logical control signal b from the control circuit 11 is input to the other input terminal of the AND circuit 151. The output of the NAND circuit 151 is sent to the transmission line L via the diode clamp circuit 152, the resistor 153 and the output terminal P0 of the control unit 10, and is applied to the input terminal P1 of the power unit 20 via the transmission line L. The logical control signal given to the power unit 20 is the resistance 2501 of the pulse determination circuit 25, the diode clamp circuit 250
The signal is supplied to the first inverter 2503 through the second inverter 2, and the signal is inverted by the first inverter 2503. The output signal d of the first inverter 2503 is applied to the trigger input terminal B 2 of the trigger input terminal 1 and the second circuit 252 of the first circuit 251 in the semiconductor integrated circuit 250 formed by a monostable multivibrator 2 circuit built.

前記第1回路251(又は第2回路252)は、夫々トリガ
入力端子),トリガ入力端子B1(B2)の2つ
のトリガ入力端子を備え、トリガ入力端子
に与えられる出力信号dがハイレベルからローレベルに
変化するとき又はトリガ入力端子B1(B2)に与えられる
信号dがローレベルからハイレベルに変化するとき、出
力端子Q1(Q2)から正極性のワンショットパルスが出力
されると共に出力端子)から負極性のワンシ
ョットパルスが出力されるようになっている。また、出
力端子Q1(Q2)及び出力端子)から出力され
るワンショットパルスのパルス幅は、第1回路251(又
は第2回路252)のタイミング端子Rx1/Cx1(Rx2/Cx2
及びタイミング端子Cx1(CX2)に外付けされた抵抗2511
(抵抗2521)及びコンデンサ2512(コンデンサ2512)に
よって調節することができるようになっている。このワ
ンショットパルスの幅は、、出力信号dが所定周波数の
場合に出力信号eによるワンショットパルスと出力信号
dによるパルスとが所定幅だけ重なり当って出力端子Q2
の出力信号がハイレベルの連続値、一方、出力端子
の出力信号がローレベルの連続値となるように調整して
ある。
The first circuit 251 (or the second circuit 252) includes two trigger input terminals, a trigger input terminal 1 ( 2 ) and a trigger input terminal B 1 (B 2 ), respectively, and the trigger input terminal 1 ( 2 ).
When the output signal d applied to the input terminal changes from high level to low level or when the signal d applied to the trigger input terminal B 1 (B 2 ) changes from low level to high level, the output terminal Q 1 (Q 2 ) Outputs a positive one-shot pulse from the output terminal 1 ( 2 ) and a negative one-shot pulse from the output terminal 1 ( 2 ). The pulse width of the one-shot pulse output from the output terminal Q 1 (Q 2 ) and the output terminal 1 ( 2 ) is determined by the timing terminal Rx 1 / Cx 1 (Rx 2 / Cx 2 )
And a resistor 2511 externally connected to the timing terminal Cx 1 (CX 2 )
(The resistor 2521) and the capacitor 2512 (the capacitor 2512). When the output signal d has a predetermined frequency, the width of the one-shot pulse is such that the one-shot pulse of the output signal e and the pulse of the output signal d overlap by a predetermined width, and the output terminal Q 2
Output signal is a high level continuous value, while output terminal 2
Are adjusted so as to be continuous values of low level.

第1回路251のトリガ入力端子B1は常にハイレベルに
固定されており、出力端子Q1から出力される出力信号e
は第2回路252のトリガ入力端子に与えられる。第
2回路252の出力端子Q2から出力される信号は充電抵抗2
504を介し、その一端が接地されたコンデンサ2505に与
えられる。一方、出力端子から出力される信号は、
コレクタがコンデンサ2505の他端に放電抵抗2507を介し
て接続され且つエミッタが接地されたスイッチングトラ
ンジスタ2506に与えられる。前記コンデンサ2505の出力
は第2インバータ2508に与えられ、反転される。さらに
第2インバータ2508の出力は第3インバータ2509に与れ
られて反転され、第3インバータ2509の出力信号gはク
ラッチ駆動回路22に与えられる。
Trigger input terminal B 1 of the first circuit 251 is always fixed at the high level, the output signal e outputted from the output terminal Q 1
Is supplied to the trigger input terminal 2 of the second circuit 252. Signal output from the output terminal Q 2 of the second circuit 252 charging resistor 2
Via 504, one end is provided to a grounded capacitor 2505. On the other hand, the signal output from the output terminal 2 is
The collector is connected to the other end of the capacitor 2505 via the discharge resistor 2507 and the emitter is provided to the switching transistor 2506 whose ground is grounded. The output of the capacitor 2505 is provided to a second inverter 2508 and inverted. Further, the output of the second inverter 2508 is applied to the third inverter 2509 and inverted, and the output signal g of the third inverter 2509 is applied to the clutch drive circuit 22.

第3図(a)〜(g)は第2図の各部の信号を示す波
形図であり、第3図(a)は分周器13の出力信号a,第3
図(b)は制御回路11の出力信号である論理的制御信号
b,第3図(c)はパルス変換回路15の出力信号c,第3図
(d)は第1インバータ2503の出力信号d,第3図(e)
は第1回路251の出力端子Q1の出力信号e,第3図(f)
はコンデンサ2505の出力電圧f,第3図(g)は第3イン
バータ2509の出力信号gの夫々の波形を示してある。
3 (a) to 3 (g) are waveform diagrams showing signals at various parts in FIG. 2, and FIG. 3 (a) shows the output signal a of the frequency divider 13 and the third signal.
FIG. 4B shows a logical control signal which is an output signal of the control circuit 11.
b, FIG. 3 (c) is the output signal c of the pulse conversion circuit 15, FIG. 3 (d) is the output signal d of the first inverter 2503, FIG. 3 (e)
The output signal e, the third diagram of the output terminal to Q 1 first circuit 251 (f)
3 (g) shows the waveform of the output signal f of the capacitor 2505, and FIG. 3 (g) shows the waveform of the output signal g of the third inverter 2509.

第3図において、時間t1〜t4は制御回路11からオンの
論理的制御信号が出力されている状態であり、この状態
において、時間t1〜t2は送信線Lに混触がない状態、時
間t2〜t3は送信線Lの混触によって出力信号dの周波数
が高くなった状態、時間t3〜t4は送信宣Lの混触によっ
て出力信号dの周波数が低くなった状態を夫々示してい
る。
In FIG. 3, time t 1 to t 4 is a state in which an ON logical control signal is output from the control circuit 11, and in this state, time t 1 to t 2 is a state in which the transmission line L has no contact. husband a state in which frequency is lower in time t 2 ~t 3 is a state in which the frequency is higher in output signal d by mixed contact of the transmission line L, the time t 3 ~t 4 output signal d by incompatible transmission Hsuan L s Is shown.

まず、時間t1〜t2における送信線Lに混触がない状態
について説明する。
First described the absence mixed contact the transmission line L at time t 1 ~t 2.

パルス変換回路15の出力信号cは、NAND回路151に入
力される論理的制御信号bがハイレベルでパルス信号a
がハイレベルの場合にローレベルとなり、それ以外の場
合にはハイレベルとなる。従って、論理的制御信号aが
ハイレベルとなり、且つパルス信号bがNAND回路151に
入力されると、出力信号cはパルス信号aと反対極性の
パルス信号となる。そして、第1インバータ2503では出
力信号cの極性が反転されたパルス信号が出力信号dと
して出力される。
The output signal c of the pulse conversion circuit 15 is such that the logical control signal b input to the NAND circuit 151 is at a high level and the pulse signal a
Is at a low level when is at a high level, and at a high level otherwise. Accordingly, when the logical control signal a becomes high level and the pulse signal b is input to the NAND circuit 151, the output signal c becomes a pulse signal having the opposite polarity to the pulse signal a. The first inverter 2503 outputs a pulse signal in which the polarity of the output signal c is inverted as the output signal d.

パルス判定回路25の第1回路251においては、トリガ
入力端子に分周器13で定められた周波数の出力信号
dが入力されると、出力信号dのパルスがハイレベルか
らローレベルに変化したときに、出力端子Q1から第2回
路252のトリガ入力端子へ所定幅のワンショットパ
ルスを出力信号eとして与える。この場合、出力信号e
は前記ワンショットパルスが所定間隔毎に並ぶ波形とな
る。このワンショットパルスの出力間隔は出力信号dの
周波数に応じて変化する。
In the first circuit 251 of the pulse determination circuit 25, when the output signal d having the frequency determined by the frequency divider 13 is input to the trigger input terminal 1 , the pulse of the output signal d changes from the high level to the low level. Occasionally, give from the output terminal Q 1 shot pulse having a predetermined width to the trigger input terminal 2 of the second circuit 252 as an output signal e. In this case, the output signal e
Has a waveform in which the one-shot pulses are arranged at predetermined intervals. The output interval of the one-shot pulse changes according to the frequency of the output signal d.

第2回路252では、トリガ入力端子に入力される
出力信号eのハイレベルからローレベルへの変化時と、
トリガ入力端子B2に入力される出力信号dのローレベル
からハイレベルへの変化時とに出力端子Q2から正極性の
ワンショットパルス、出力端子から負極性のワンシ
ョットパルスが出力される。このワンショットパルスの
幅は、出力信号dが所定周波数の場合には、出力信号e
によるワンショットパルスと出力信号dによるワンショ
ットパルスとが所定幅だけ重なり合って出力端子Q2の出
力信号がハイレベルの連続値、一方、出力端子の出
力信号がローレベルの連続値となる。このためコンデン
サ2505は出力信号fに示される如く充電を行う。この充
電量である出力電圧fが第2インバータ2508の閾値Vs以
上となった場合、第2インバータ2508の出力信号がロー
レベルになり、第3インバータ2509の出力信号gがハイ
レベルとなるので、このハイレベル信号がクラッチ駆動
回路12に与えられ、電磁クラッチ2が駆動される。
In the second circuit 252, when the output signal e input to the trigger input terminal 2 changes from high level to low level,
Trigger input terminal B 2 to the inputted output signal d one-shot pulse from a low level from the output terminal Q 2 in the time of change to the high level positive of negative polarity one-shot pulse from the output terminal 2 is outputted . The width of the one-shot pulse is equal to the output signal e when the output signal d has a predetermined frequency.
Output signals of the output terminal Q 2 and the one-shot pulse by the one-shot pulse and the output signal d is overlap by a predetermined width by the successive values of a high level, while the output signal of the output terminal 2 becomes the successive values of the low level. Therefore, the capacitor 2505 charges as indicated by the output signal f. When the output voltage f, which is the amount of charge, becomes equal to or higher than the threshold value Vs of the second inverter 2508, the output signal of the second inverter 2508 becomes low level, and the output signal g of the third inverter 2509 becomes high level. This high-level signal is supplied to the clutch drive circuit 12, and the electromagnetic clutch 2 is driven.

次に送信線Lに混触が生じ、出力信号dの周波数が高
くなった場合(時間t2〜t3)について説明する。
Then incompatible occurs in transmission line L, when the frequency of the output signal d is higher for (time t 2 ~t 3) will be described.

この場合は、トリガ入力端子に入力される出力信
号dの周波数が高いため、第1回路251の出力端子Q1
ら第2回路252のトリガ入力端子へ与えられる出力
信号eは、ワンショットパルスが重なり合ってハイレベ
ルの連続値となる。第2回路252の回路特性上、トリガ
入力端子の入力信号がハイレベルの連続値の場合
は、出力端子Q2の出力信号がローレベルの連続値、一
方、出力端子の出力信号がハイレベルの連続値とな
って、スイッチングトランジスタ2506がオンとなる。こ
れによってコンデンサ2505の電荷が放電されるので、出
力電圧fは0となり、第3インバータ2509の出力信号g
はローレベルの連続値となってクラッチ駆動回路は動作
しない。
In this case, due to the high frequency of the output signal d is inputted to the trigger input terminal 1, an output signal e output supplied from the terminal Q 1 to the trigger input terminal 2 of the second circuit 252 of the first circuit 251, one shot The pulses overlap to form a high level continuous value. The circuit characteristics of the second circuit 252, when an input signal of the trigger input terminal 2 is at a high level of continuous values, successive values of the output signal from the output terminal Q 2 is at a low level, while the output signal of the output terminal 2 is high The level becomes a continuous value, and the switching transistor 2506 is turned on. As a result, the charge of the capacitor 2505 is discharged, so that the output voltage f becomes 0, and the output signal g of the third inverter 2509 becomes
Becomes a low level continuous value and the clutch drive circuit does not operate.

次に送信線Lに混触が生じ、出力信号dの周波数が低
くなった場合(時間t3〜t4)について説明する。
Then incompatible occurs in transmission line L, the frequency of the output signal d will be described when it becomes low (time t 3 ~t 4).

この場合は、トリガ入力端子に入力される出力信
号dの周波数が低いため、第1回路251の出力端子Q1
ら第2回路252のトリガ入力端子へ与えられる出力
信号eは、ワンショットパルス間の間隔が広い。また、
トリガ入力端子B2には周波数が低い出力信号dが与えら
れるので、スイッチングトランジスタ2506が短い時間間
隔でオン,オフを繰り返し、コンデンサ2505の電荷がが
第2インバータ2508の閾値Vsに達する前に定期的に放電
されるので、出力電圧fはその最大値が第2インバータ
2508の閾値Vsより小であるのこぎり刃状の波形となり、
第3インバータ2509の出力信号gはローレベルの連続値
となってクラッチ駆動回路22は動作しない。
In this case, due to the low frequency of the output signal d is inputted to the trigger input terminal 1, an output signal e output supplied from the terminal Q 1 to the trigger input terminal 2 of the second circuit 252 of the first circuit 251, one shot The interval between pulses is wide. Also,
Since the frequency is given a low output signal d to the trigger input terminal B 2, regularly before on the switching transistor 2506 is short time interval, repeatedly off, the electric charge of the capacitor 2505 reaches a threshold value Vs of the second inverter 2508 The maximum value of the output voltage f is the second inverter
It becomes a sawtooth-shaped waveform that is smaller than the threshold value Vs of 2508,
The output signal g of the third inverter 2509 becomes a low level continuous value, and the clutch drive circuit 22 does not operate.

このように本発明においては、コントロールユニット
10からオンの論理的制御信号が所定周波数のパルス信号
としてパワーユニット20に与えられ、パワーユニット20
では、パルス判定回路24,25,26で、コントロールユニッ
ト10から与えられたパルス信号の周波数が予め定められ
た範囲の周波数である場合にのみ各駆動回路へオンの論
理的制御信号を与えるようになっている。このため、送
信線Lに混触が生じた場合には、パワーユニット20の各
駆動回路へはオンの論理的制御信号が与えられず、パワ
ーユニット20の誤動作を抑止することができる。
Thus, in the present invention, the control unit
The ON logical control signal is supplied to the power unit 20 as a pulse signal of a predetermined frequency from the power unit 20.
In the pulse determination circuits 24, 25, and 26, the ON logical control signal is supplied to each drive circuit only when the frequency of the pulse signal given from the control unit 10 is within a predetermined range. Has become. For this reason, when a touch occurs in the transmission line L, an ON logical control signal is not supplied to each drive circuit of the power unit 20, and malfunction of the power unit 20 can be suppressed.

なお、本実施例においては、パルス変換回路及びパル
ス判定回路を夫々3回路ずつ設け、モータ駆動回路21,
クラッチ駆動回路22,フェイルセーフリレー23に論理的
制御信号を与えたが、これに限らずパルス変換回路及び
パルス判定回路を夫々3回路より多く設け、他の機器の
駆動回路に論理的制御信号を与えるようにしても良いこ
とは言うまでもない。
In this embodiment, three pulse conversion circuits and three pulse determination circuits are provided, and the motor drive circuit 21
The logical control signal is given to the clutch drive circuit 22 and the fail-safe relay 23. However, the present invention is not limited to this. More than three pulse conversion circuits and three pulse determination circuits are provided, and the logical control signal is supplied to the drive circuits of other devices. Needless to say, it may be given.

〔効果〕〔effect〕

以上詳述した如く本発明に係る動力舵取装置において
は、パワーユニット(第1ユニット)では、コントロー
ルユニット(第2ユニット)から与えられたパルス信号
の周波数が所定の範囲にある場合にのみ、そのパルス信
号をオンの論理的制御信号を示すものと判定し、このパ
ルス信号をオンの論理的制御信号に変換するようにして
おり、パワーユニット(第1ユニット)とコントロール
ユニット(第2ユニット)との間の送信線に断線,地絡
及び混触が発生した場合に生じる誤信号は無効となるた
め、パワーユニット(第1ユニット)の誤動作が抑止さ
れて安全性が向上する等本発明は優れた効果を奏する。
As described above in detail, in the power steering apparatus according to the present invention, the power unit (first unit) is controlled only when the frequency of the pulse signal given from the control unit (second unit) is within a predetermined range. The pulse signal is determined to indicate an ON logical control signal, and the pulse signal is converted into an ON logical control signal. The power unit (first unit) and the control unit (second unit) Since the erroneous signal generated when disconnection, ground fault, and cross-contact occur in the transmission line between them becomes invalid, the present invention has excellent effects such as preventing malfunction of the power unit (first unit) and improving safety. Play.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係る動力舵取装置の全体的構成を示す
ブロック図、第2図は基準パルス発生器からパルス判定
回路までの制御信号の伝送回路の詳細ブロック図、第3
図は第2図の各部の信号を示す波形図、第4図は従来の
動力舵取装置の全体的な構成を示すブロック図である。 1……モータ、2……電磁クラッチ、10……コントロー
ルユニット、14,15,16……パルス変換回路、20……パワ
ーユニット、24,25,26……パルス判定回路
FIG. 1 is a block diagram showing the overall configuration of a power steering apparatus according to the present invention, FIG. 2 is a detailed block diagram of a control signal transmission circuit from a reference pulse generator to a pulse determination circuit, and FIG.
FIG. 2 is a waveform diagram showing signals of respective parts in FIG. 2, and FIG. 4 is a block diagram showing an overall configuration of a conventional power steering device. 1 ... motor, 2 ... electromagnetic clutch, 10 ... control unit, 14,15,16 ... pulse conversion circuit, 20 ... power unit, 24,25,26 ... pulse judgment circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】操舵補助用の機器を駆動するための第1ユ
ニットと、該第1ユニットを制御する第2ユニットとに
分離され、第2ユニットから出力された信号を送信線を
介して第1ユニットに与えることにより第1ユニットを
制御する動力舵取装置において、 前記第2ユニットに設けられ、論理的制御信号を所定周
波数のパルス信号に変換して出力する変換手段と、 前記第1ユニットに設けられ、前記変換手段から入力さ
れたパルス信号の周波数が所定の範囲にあるか否かを判
定する判定手段と、 該判定手段にて前記パルス信号の周波数が所定の範囲に
あると判定された場合にのみ、そのパルス信号を前記論
理的制御信号に変換する手段と を備えたことを特徴とする動力舵取装置。
1. A first unit for driving a steering assist device and a second unit for controlling the first unit, and a signal output from the second unit is transmitted to a second unit via a transmission line. A power steering device that controls the first unit by providing the first unit with the first unit; a conversion unit that is provided in the second unit and converts a logical control signal into a pulse signal of a predetermined frequency and outputs the pulse signal; Determining means for determining whether the frequency of the pulse signal input from the converting means is within a predetermined range; and determining that the frequency of the pulse signal is within a predetermined range by the determining means. Means for converting the pulse signal into the logical control signal only in the case where the power steering device is used.
JP13165190A 1990-05-21 1990-05-21 Power steering device Expired - Fee Related JP2881253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13165190A JP2881253B2 (en) 1990-05-21 1990-05-21 Power steering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13165190A JP2881253B2 (en) 1990-05-21 1990-05-21 Power steering device

Publications (2)

Publication Number Publication Date
JPH0427665A JPH0427665A (en) 1992-01-30
JP2881253B2 true JP2881253B2 (en) 1999-04-12

Family

ID=15063044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13165190A Expired - Fee Related JP2881253B2 (en) 1990-05-21 1990-05-21 Power steering device

Country Status (1)

Country Link
JP (1) JP2881253B2 (en)

Also Published As

Publication number Publication date
JPH0427665A (en) 1992-01-30

Similar Documents

Publication Publication Date Title
US5552684A (en) Control apparatus for reversible motor and motor-driven power steering system for motor vehicle using the same
US5360077A (en) Electric power steering apparatus
EP1095841A2 (en) Vehicular electric power steering device
EP0733535A1 (en) Electric power steering control system
JP3625692B2 (en) Automotive power converter
US8022651B2 (en) Electric power steering device
CN103959638A (en) Electric power steering device
US9452680B2 (en) Vehicle control device
JP2602963B2 (en) Motor-driven power steering device
US4939436A (en) Motor driven type power steering control device
JP2881253B2 (en) Power steering device
JPH0667738B2 (en) Electric power steering device with electric motor braking function
JP2694612B2 (en) Electric power steering device
US4986380A (en) Motorized power steering apparatus
US4991676A (en) Motorized power steering apparatus
JPH01254471A (en) Electromagnetic clutch control circuit for motor-driven power steering device
JPH04317861A (en) Electric power steering device
JPH0694772A (en) Binary signal detection circuit having abnormality detecting function
JP7276293B2 (en) power converter controller
JPH0144393Y2 (en)
JP2725178B2 (en) Electric vehicle drive control device
JP2002112407A (en) Output transmission device for automobile
JP2729812B2 (en) Electric power steering device
JP2540153B2 (en) Motor drive
JPH0241104Y2 (en)

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees