JP2870351B2 - Manufacturing method of ceramic multilayer circuit board with cavity - Google Patents

Manufacturing method of ceramic multilayer circuit board with cavity

Info

Publication number
JP2870351B2
JP2870351B2 JP5097620A JP9762093A JP2870351B2 JP 2870351 B2 JP2870351 B2 JP 2870351B2 JP 5097620 A JP5097620 A JP 5097620A JP 9762093 A JP9762093 A JP 9762093A JP 2870351 B2 JP2870351 B2 JP 2870351B2
Authority
JP
Japan
Prior art keywords
cavity
circuit board
multilayer circuit
ceramic green
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5097620A
Other languages
Japanese (ja)
Other versions
JPH06310862A (en
Inventor
光郎 羽室
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP5097620A priority Critical patent/JP2870351B2/en
Publication of JPH06310862A publication Critical patent/JPH06310862A/en
Application granted granted Critical
Publication of JP2870351B2 publication Critical patent/JP2870351B2/en
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14197252&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2870351(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、キャビティ付セラミ
ック多層回路基板の製造方法に関するもので、特に、
ラミックグリーンシート上に形成されるキャビティ
形状の改良に関するものである。
BACKGROUND OF THE INVENTION This invention relates to a process for the preparation of a ceramic multilayer circuit board with a cavity, in particular, cell
The present invention relates to an improvement in the shape of a cavity hole formed on a lamic green sheet .

【0002】[0002]

【従来の技術】図3には、従来のキャビティ付セラミッ
ク多層回路基板1が斜視図で示されている。多層回路基
板1は、キャビティ2を備え、キャビティ2内には、図
示しない半導体チップのようなチップ部品が収容され
る。このチップ部品と多層回路基板1側に設けられた電
極ランドとは、直接またはワイヤボンディングを介して
電気的に接続される。
2. Description of the Related Art FIG. 3 is a perspective view showing a conventional ceramic multilayer circuit board 1 having a cavity. The multilayer circuit board 1 has a cavity 2 in which a chip component such as a semiconductor chip (not shown) is accommodated. The chip components and the electrode lands provided on the multilayer circuit board 1 are electrically connected directly or via wire bonding.

【0003】通常、半導体チップのようなチップ部品
は、たとえばダイシング工程を経て製造されるため、チ
ップ部品は、その平面形状において直角の角をなしてい
る。そのため、当然のこととして、キャビティ2の隅部
3も、平面形状において直角とし、チップ部品の効率的
な収容状態を可能とし、ひいては、多層回路基板1の大
型化を避けるようにしている。
Usually, a chip component such as a semiconductor chip is manufactured through, for example, a dicing process. Therefore, the chip component has a right angle in a planar shape. Therefore, as a matter of course, the corner 3 of the cavity 2 is also made a right angle in a planar shape to enable an efficient accommodation state of chip components, and to avoid an increase in the size of the multilayer circuit board 1.

【0004】上述したようなキャビティ付セラミック多
層回路基板1は、基本的には、複数のセラミックグリー
ンシートの積層技術を用いて製造される。すなわち、複
数のセラミックグリーンシートが用意され、それらのう
ちの特定のものには、導電膜や内部配線導体を与えるた
めの配線パターンやビアホール等がスクリーン印刷等に
より形成される。また、図4に示すように、これらのセ
ラミックグリーンシートのうち、特定のセラミックグリ
ーンシート4には、キャビティ2の一部を与えるキャビ
ティ穴5が設けられる。このキャビティ穴5の形成は、
パンチおよびダイを用いた打抜きによって行なわれる。
[0004] The ceramic multilayer circuit board 1 with a cavity as described above is basically manufactured using a laminating technique of a plurality of ceramic green sheets. That is, a plurality of ceramic green sheets are prepared, and a wiring pattern, a via hole, or the like for providing a conductive film or an internal wiring conductor is formed on a specific one of them by screen printing or the like. In addition, as shown in FIG. 4, a specific ceramic green sheet 4 among these ceramic green sheets is provided with a cavity hole 5 that provides a part of the cavity 2. The formation of this cavity hole 5
This is performed by punching using a punch and a die.

【0005】次いで、上述したセラミックグリーンシー
ト4を含む複数のセラミックグリーンシートが積層さ
れ、圧着される。すなわち、図5に示すように、複数の
セラミックグリーンシートを積層して得られた積層体6
は、弾性体7を介して矢印8で示すように圧縮される。
このとき、弾性体7は、キャビティ2の形状に沿うよう
に変形し、キャビティ2内においても十分な圧着作用を
及ぼす。
Next, a plurality of ceramic green sheets including the above-described ceramic green sheet 4 are laminated and pressed. That is, as shown in FIG. 5, a laminate 6 obtained by laminating a plurality of ceramic green sheets.
Is compressed via an elastic body 7 as shown by an arrow 8.
At this time, the elastic body 7 is deformed so as to conform to the shape of the cavity 2 and exerts a sufficient pressure-bonding action even in the cavity 2.

【0006】このような圧着工程を終えた後、積層体6
は、焼成され、それによって、キャビティ付セラミック
多層回路基板1が得られる。焼成後において、多層回路
基板1の表面に、必要に応じて、適当な電極ランド等が
形成されることもある。
[0006] After the completion of the pressing step, the laminate 6
Is fired, whereby a ceramic multilayer circuit board 1 with a cavity is obtained. After firing, appropriate electrode lands and the like may be formed on the surface of the multilayer circuit board 1 as necessary.

【0007】[0007]

【発明が解決しようとする課題】上述したように、多層
回路基板1に設けられるキャビティ2の隅部3は、直角
をなしているので、たとえば、図4に示したセラミック
グリーンシート4に設けられるキャビティ穴5の隅部9
も直角をなしている。そのため、キャビティ穴5を打抜
きにより形成するとき、図6に示すように、隅部9を起
点として、亀裂10が入ることがある。このような亀裂
10は、焼成後の多層回路基板1においても微小な隙間
として残り、その後、たとえばめっき工程に付される場
合、めっき液が亀裂10に浸透し、多層回路基板1の電
気的特性を劣化させたり、耐湿性を劣化させたりする。
As described above, since the corners 3 of the cavities 2 provided in the multilayer circuit board 1 are at right angles, they are provided, for example, in the ceramic green sheet 4 shown in FIG. Corner 9 of cavity hole 5
Are also at right angles. Therefore, when the cavity hole 5 is formed by punching, as shown in FIG. 6, a crack 10 may be formed starting from the corner 9. Such cracks 10 remain as minute gaps even in the fired multilayer circuit board 1, and thereafter, for example, when subjected to a plating process, a plating solution permeates the cracks 10 and the electrical characteristics of the multilayer circuit board 1 Or moisture resistance is deteriorated.

【0008】上述したような亀裂10は、キャビティ穴
5を打抜きで形成する際だけでなく、次のような状況に
おいても生じ得る。すなわち、セラミックグリーンシー
ト4は、その厚みが比較的薄く、かつ機械的に軟弱であ
るため、このようなセラミックグリーンシート4を積層
するまでの取扱いにおいて、隅部9に応力が集中して、
亀裂10が生じることがある。また、図5に示すよう
に、弾性体7を介して積層体6を圧着するとき、キャビ
ティ2内に入り込んだ弾性体7は、キャビティ2の隅部
3を広げる方向にも作用し、そのため、隅部3すなわち
隅部9において応力が集中し、これによって、亀裂10
が入ることもある。
The crack 10 as described above can be generated not only when the cavity 5 is formed by punching but also in the following situation. That is, since the ceramic green sheet 4 has a relatively small thickness and is mechanically weak, stress is concentrated on the corners 9 in handling until the ceramic green sheets 4 are laminated, and
Cracks 10 may occur. Further, as shown in FIG. 5, when the laminate 6 is press-bonded via the elastic body 7, the elastic body 7 that has entered the cavity 2 also acts in a direction in which the corner 3 of the cavity 2 is widened. Stress concentrates in the corner 3 or the corner 9, thereby causing the crack 10
May enter.

【0009】また、図4に示すように、セラミックグリ
ーンシート4に、隅部9が直角とされたキャビティ穴5
を形成しようとするときに用いる金型、すなわちパンチ
およびダイに注目したとき、パンチには、直角の断面を
与える稜線を形成し、ダイには、直角の隅部を形成しな
ければならない。これらのうち、ダイにおいて、隅部を
直角に加工することは困難または煩雑である。すなわ
ち、隅部を直角にするには、特別な後研磨を行なうか、
割り型を用いなければならず、そのため、ダイが高価と
なる。
Further, as shown in FIG. 4, a cavity 5 having a corner 9 at a right angle is formed in a ceramic green sheet 4.
When attention is paid to the mold used to form the die, that is, the punch and the die, the punch must have a ridge line that gives a right-angled cross section, and the die must have a right-angled corner. Of these, it is difficult or complicated to machine the corners at right angles in the die. In other words, in order to make the corners square, a special post-polishing or
A split die must be used, which makes the die expensive.

【0010】それゆえに、この発明の目的は、上述した
ような種々の問題を解決し得る、キャビティ付セラミッ
ク多層回路基板の製造方法を提供することである。
[0010] An object of the present invention can solve the various problems as described above, and Rukoto Kyosu Hisage a method of manufacturing a ceramic multilayer circuit board with a cavity.

【0011】[0011]

【課題を解決するための手段】この発明にかかるキャビ
ティ付セラミック多層回路基板の製造方法は、セラミッ
クグリーンシートを準備する工程と、前記セラミックグ
リーンシートに、隅部にアールを有するキャビティを形
成する工程と、前記キャビティが形成されたセラミック
グリーンシートを複数積層して積層体を得る工程と、前
記積層体を、弾性体を介して圧着する工程と、前記圧着
された積層体を焼成する工程とを含むことを特徴してい
る。
Means for Solving the Problems A cabinet according to the present invention is provided.
Method of manufacturing a ceramic multilayer circuit board with tee is, ceramic
Preparing a green sheet;
Form a cavity with rounded corners in the lean sheet
Forming, and a ceramic in which the cavity is formed
A step of obtaining a laminate by laminating a plurality of green sheets;
Pressing the laminated body through an elastic body;
And firing the laminated body .

【0012】[0012]

【作用】この発明によると、キャビティ付セラミック多
層回路基板を得るために準備されるセラミックグリーン
シートに設けられるキャビティ穴の隅部にアール形状を
付与することができる。このようなアールをなしている
隅部は、応力集中を緩和でき、亀裂を生じさせる起点と
はなりにくくなる。
According to the action this invention, it is possible to impart are shaped in the corner of the cavity bore provided in Rousset La Mick green sheet is prepared in order to obtain a ceramic multilayer circuit board with key Yabiti. Such rounded corners can alleviate stress concentration and are less likely to be cracks.

【0013】[0013]

【発明の効果】したがって、この発明によれば、セラミ
ックグリーンシートにキャビティ穴を打抜く際、セラミ
ックグリーンシートを取扱う際、およびセラミックグリ
ーンシートの積層体を圧着する際のいずれにおいても、
キャビティないしはキャビティ穴の隅部に亀裂が入りに
くくなるため、このような亀裂の発生によりもたらされ
るキャビティ付セラミック多層回路基板の電気的特性お
よび耐湿性の劣化を防止することができる。
Therefore, according to the present invention, when punching out a cavity hole in a ceramic green sheet, handling a ceramic green sheet, and pressing a laminate of ceramic green sheets together,
Since cracks are less likely to be formed in the cavities or the corners of the cavity holes, it is possible to prevent the electrical characteristics and moisture resistance of the ceramic multilayer circuit board with cavities caused by such cracks from deteriorating.

【0014】また、複数のセラミックグリーンシートか
らなる積層体の圧着工程において、弾性体は、その変形
に基づき、キャビティ内に入り込む。このときの弾性体
の形状は、従来のように、キャビティの隅部が直角であ
る場合に比べて、キャビティの隅部がアールをなしてい
る場合の方が、よりなじみやすい形状である。したがっ
て、圧着工程において、積層体が不所望に変形され、そ
のため、たとえば電極ランドの位置がずれ、ワイヤボン
ディングのミスを生じさせることを防止できる。
Further, in the pressure bonding step of the laminate composed of a plurality of ceramic green sheets, the elastic body enters the cavity based on its deformation. At this time, the shape of the elastic body is more easily conformed when the corners of the cavity are rounded than when the corners of the cavity are right angles as in the related art. Therefore, it is possible to prevent the laminate from being undesirably deformed in the crimping step, thereby preventing, for example, the position of the electrode land from shifting and causing a wire bonding error.

【0015】また、キャビティの隅部にアールが形成さ
れると、セラミックグリーンシートに設けられるキャビ
ティ穴の隅部にもアールが形成されることになり、この
ようなキャビティ穴を打抜くためのパンチおよびダイに
おいても、所定の位置にアールが形成されることにな
る。特に、ダイにおいて、隅部にアールが形成される
と、放電加工等により容易にダイとして必要な形状を与
えることができるので、打抜きに使用される金型のコス
トを低くすることができる。
Further, if the radius is formed at the corner of the cavity, the radius is also formed at the corner of the cavity hole provided in the ceramic green sheet, and a punch for punching such a cavity hole is formed. In the die and the die, a radius is formed at a predetermined position. In particular, when a radius is formed at a corner of a die, a necessary shape of the die can be easily given by electric discharge machining or the like, so that the cost of a die used for punching can be reduced.

【0016】なお、この発明において付与されるキャビ
ティの隅部におけるアールの大きさは任意である。たと
えば、3mm角のキャビティにあっては、R=0.2m
m以上、10mm角にあっては、R=1.0mm以上で
あれば十分である。したがって、このようなアールの存
在のために、キャビティの平面寸法が、その中に収容さ
れるチップ部品の平面寸法に比べてそれほど大きくされ
る必要はなく、キャビティとチップ部品との寸法関係
は、従来の場合と実質的に同様とすることができる。
The size of the radius at the corner of the cavity provided in the present invention is arbitrary. For example, in a 3 mm square cavity, R = 0.2 m
In the case of m or more and 10 mm square, R = 1.0 mm or more is sufficient. Therefore, due to the presence of such a radius, the plane dimension of the cavity does not need to be so large as compared to the plane dimension of the chip component housed therein, and the dimensional relationship between the cavity and the chip component is: It can be substantially the same as the conventional case.

【0017】[0017]

【実施例】図1は、この発明の一実施例によるキャビテ
ィ付セラミック多層回路基板11を示す斜視図である。
この多層回路基板11は、たとえば半導体チップのよう
なチップ部品(図示せず)を収容するためのキャビティ
12を備える。キャビティ12の隅部13は、平面形状
においてアールをなしている。
FIG. 1 is a perspective view showing a ceramic multilayer circuit board 11 having a cavity according to an embodiment of the present invention.
The multilayer circuit board 11 includes a cavity 12 for receiving a chip component (not shown) such as a semiconductor chip. The corner 13 of the cavity 12 is rounded in a planar shape.

【0018】このような多層回路基板11は、前述した
従来の多層回路基板1と実質的に同様の方法により製造
される。
Such a multilayer circuit board 11 is manufactured by substantially the same method as the conventional multilayer circuit board 1 described above.

【0019】まず、たとえばドクターブレード法等によ
り、セラミックグリーンシートが成形される。このよう
にして得られた複数のセラミックグリーンシートの特定
のものには、ビアホールとなるべき穴が、ドリル、金型
またはレーザ等の方法により設けられる。次に、スクリ
ーン印刷等によって、導電膜や上述したビアホール内へ
の導体ペーストの充填および配線パターンの印刷が行な
われる。
First, a ceramic green sheet is formed by, for example, a doctor blade method or the like. A specific one of the plurality of ceramic green sheets thus obtained is provided with a hole to be a via hole by a method such as a drill, a mold, or a laser. Next, a conductive paste is filled into the conductive film and the via holes described above and a wiring pattern is printed by screen printing or the like.

【0020】次に、図2に示すように、特定のセラミッ
クグリーンシート14に、キャビティ12の一部を与え
るキャビティ穴15が、たとえばパンチおよびダイを用
いた打抜きにより設けられる。キャビティ穴15の隅部
16は、平面形状においてアールをなしている。
Next, as shown in FIG. 2, a specific ceramic green sheet 14 is provided with a cavity hole 15 for providing a part of the cavity 12, for example, by punching using a punch and a die. The corner 16 of the cavity hole 15 is rounded in a planar shape.

【0021】次に、上述したセラミックグリーンシート
14を含む複数のセラミックグリーンシートが積層さ
れ、次いで、図5に示したように、圧着され、さらに焼
成される。
Next, a plurality of ceramic green sheets including the above-described ceramic green sheets 14 are laminated, and then, as shown in FIG. 5, pressed and fired.

【0022】このようにして、所望のキャビティ付セラ
ミック多層回路基板11が得られる。この多層回路基板
11に備えるキャビティ12の隅部13は、用いられた
セラミックグリーンシート14のキャビティ穴15の隅
部16の形状に基づき、平面形状においてアールをなし
ている。
Thus, a desired ceramic multilayer circuit board 11 with a cavity is obtained. The corners 13 of the cavities 12 provided in the multilayer circuit board 11 are rounded in plan view based on the shapes of the corners 16 of the cavity holes 15 of the used ceramic green sheet 14.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例によるキャビティ付セラミ
ック多層回路基板11を示す斜視図である。
FIG. 1 is a perspective view showing a ceramic multilayer circuit board with cavities 11 according to an embodiment of the present invention.

【図2】図1に示した多層回路基板11を得るために用
意されるセラミックグリーンシート14を示す平面図で
ある。
FIG. 2 is a plan view showing a ceramic green sheet 14 prepared to obtain the multilayer circuit board 11 shown in FIG.

【図3】従来のキャビティ付セラミック多層回路基板1
を示す斜視図である。
FIG. 3 shows a conventional ceramic multilayer circuit board 1 with a cavity.
FIG.

【図4】図3に示した多層回路基板1を得るために用意
されるセラミックグリーンシート4を示す平面図であ
る。
FIG. 4 is a plan view showing a ceramic green sheet 4 prepared to obtain the multilayer circuit board 1 shown in FIG.

【図5】図3に示した多層回路基板1を得るために実施
される積層体6の圧着工程を示す断面図である。
FIG. 5 is a cross-sectional view illustrating a pressure bonding step of the laminated body 6 performed to obtain the multilayer circuit board 1 illustrated in FIG.

【図6】図3に示した多層回路基板1において遭遇する
問題を説明するための図4に示したセラミックグリーン
シート4の一部を拡大して示す平面図である。
6 is an enlarged plan view showing a part of the ceramic green sheet 4 shown in FIG. 4 for describing a problem encountered in the multilayer circuit board 1 shown in FIG.

【符号の説明】[Explanation of symbols]

11 キャビティ付セラミック多層回路基板 12 キャビティ 13 隅部 11 Ceramic Multilayer Circuit Board with Cavity 12 Cavity 13 Corner

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 3/46 H01L 23/12 - 23/14 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H05K 3/46 H01L 23/12-23/14

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 セラミックグリーンシートを準備する工
程と、 前記セラミックグリーンシートに、隅部にアールを有す
るキャビティ穴を形成する工程と、 前記キャビティ穴が形成されたセラミックグリーンシー
トを複数積層して積層体を得る工程と、 前記積層体を、弾性体を介して圧着する工程と、 前記圧着された積層体を焼成する工程と、 を含むことを特徴とする、キャビティ付セラミック多層
回路基板の製造方法。
1. A process for preparing a ceramic green sheet.
And the ceramic green sheet has a rounded corner.
Forming a cavity hole; and forming a ceramic green sheet having the cavity hole formed therein.
A step of obtaining a laminate by laminating a plurality of layers, a step of press-bonding the laminate via an elastic body, and a step of firing the pressed laminate . Ceramic multilayer
A method for manufacturing a circuit board.
JP5097620A 1993-04-23 1993-04-23 Manufacturing method of ceramic multilayer circuit board with cavity Expired - Lifetime JP2870351B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5097620A JP2870351B2 (en) 1993-04-23 1993-04-23 Manufacturing method of ceramic multilayer circuit board with cavity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5097620A JP2870351B2 (en) 1993-04-23 1993-04-23 Manufacturing method of ceramic multilayer circuit board with cavity

Publications (2)

Publication Number Publication Date
JPH06310862A JPH06310862A (en) 1994-11-04
JP2870351B2 true JP2870351B2 (en) 1999-03-17

Family

ID=14197252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5097620A Expired - Lifetime JP2870351B2 (en) 1993-04-23 1993-04-23 Manufacturing method of ceramic multilayer circuit board with cavity

Country Status (1)

Country Link
JP (1) JP2870351B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10063265A1 (en) 1999-12-20 2001-07-05 Murata Manufacturing Co External covering substrate for electronic component such as piezoelectric resonator comprises multilayers which can be respectively sintered in liquid phase and different temperature
JP4796518B2 (en) * 2007-02-06 2011-10-19 株式会社住友金属エレクトロデバイス Ceramic lid
CN103703559B (en) * 2012-07-27 2016-08-17 京瓷株式会社 Wiring substrate and packaging part and electronic installation

Also Published As

Publication number Publication date
JPH06310862A (en) 1994-11-04

Similar Documents

Publication Publication Date Title
US3660726A (en) Multi-layer printed circuit board and method of manufacture
CN101128091B (en) Component-embedded multilayer printed wiring board and manufacturing method thereof
JP3531573B2 (en) Multilayer ceramic electronic component, method of manufacturing the same, and electronic device
EP0236763A1 (en) Laminated print coil structure
JP2005072095A (en) Electronic circuit unit and manufacturing method therefor
US20050241128A1 (en) Method of laminating low temperature co-fired ceramic (LTCC) material and product formed thereby
KR100722739B1 (en) Core substrate and multiplayer printed circuit board using paste bump and method of manufacturing thereof
KR100489820B1 (en) Ceramic Multilayer Substrate and its Manufacturing Process
US6788545B2 (en) Composite electronic component and method of producing same
JP2003282356A (en) Capacitor array
JP2870351B2 (en) Manufacturing method of ceramic multilayer circuit board with cavity
JP3793547B2 (en) Manufacturing method of multilayer ceramic circuit board
EP0822737A2 (en) Unit type clip lead terminal, connecting method, connecting board and method of producing such board
KR100908674B1 (en) Method for manufacturing circuit board, circuit board and circuit module using the circuit board
JP3076215B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JPH05327222A (en) Ceramic multilayer wiring board
JP2946261B2 (en) Manufacturing method of laminated electronic components
JPH118157A (en) Manufacture of laminated electronic component
JP2000068149A (en) Laminated electronic component and manufacture therefor
JP2749685B2 (en) Circuit board manufacturing method
JP2670700B2 (en) Printed circuit board and printed circuit board manufacturing method
JP2703522B2 (en) Layered structure for integrating co-firing modules
JP3064751B2 (en) Method for manufacturing multilayer jumper chip
JP2002110901A (en) Laminated semiconductor device and its manufacturing method
JP2003234579A (en) Method of manufacturing multilayer printed wiring board with chip type resistor built therein

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981201