JP2853791B2 - Method for manufacturing semiconductor memory device - Google Patents

Method for manufacturing semiconductor memory device

Info

Publication number
JP2853791B2
JP2853791B2 JP29951092A JP29951092A JP2853791B2 JP 2853791 B2 JP2853791 B2 JP 2853791B2 JP 29951092 A JP29951092 A JP 29951092A JP 29951092 A JP29951092 A JP 29951092A JP 2853791 B2 JP2853791 B2 JP 2853791B2
Authority
JP
Japan
Prior art keywords
gate
oxide film
memory device
semiconductor memory
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29951092A
Other languages
Japanese (ja)
Other versions
JPH06151873A (en
Inventor
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29951092A priority Critical patent/JP2853791B2/en
Publication of JPH06151873A publication Critical patent/JPH06151873A/en
Application granted granted Critical
Publication of JP2853791B2 publication Critical patent/JP2853791B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は半導体記憶装置の製造
方法に関するものであり、特に、フローティングゲート
の絶縁性を高めることができる酸化膜の形成方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly to a method of forming an oxide film capable of improving the insulation of a floating gate.

【0002】[0002]

【従来の技術】フローティングゲートを備えた半導体記
憶装置として、EPROMやE2PROM等の不揮発性
メモリが知られている。不揮発性メモリの動作を図に基
づいて説明する。
2. Description of the Related Art As a semiconductor memory device having a floating gate, a nonvolatile memory such as an EPROM or an E 2 PROM is known. The operation of the nonvolatile memory will be described with reference to the drawings.

【0003】図3Aは、E2PROMの構造を示したも
のである。p形シリコン基板2上にゲート酸化膜14が設
けられている。ゲート酸化膜14の上には、ゲート構造体
28として、ポリシリコン製のフローティングゲート22、
ゲート間絶縁膜24、ポリシリコン製のコントロールゲー
ト26が順次形成されている。また、p形シリコン基板2
内には、n+形ソース6とn+形ドレイン8が設けられて
いる。n+形ソース6とn+形ドレイン8の間は、チャネ
ル形成領域7である。
FIG. 3A shows the structure of an E 2 PROM. A gate oxide film 14 is provided on a p-type silicon substrate 2. On the gate oxide film 14, a gate structure
28, polysilicon floating gate 22,
An inter-gate insulating film 24 and a control gate 26 made of polysilicon are sequentially formed. Also, a p-type silicon substrate 2
Inside, an n + type source 6 and an n + type drain 8 are provided. During the n + -type source 6 and the n + -type drain 8 is channel forming region 7.

【0004】このメモリのn+形ドレイン8を0Vにし
た状態でコントロールゲート26に20Vの電圧を印加す
ると、ゲート酸化膜14に強い電界が発生しチャネル形成
領域7内の電子がフローティングゲート22に引き込まれ
る。これにより、このトランジスタをONにするための
ゲートしきい値電圧Vthが上昇する。
When a voltage of 20 V is applied to the control gate 26 while the n + -type drain 8 of this memory is kept at 0 V, a strong electric field is generated in the gate oxide film 14 and electrons in the channel forming region 7 are transferred to the floating gate 22 Be drawn in. Thereby, the gate threshold voltage Vth for turning on this transistor increases.

【0005】一方、メモリに印加する電圧を変えて電界
の極性を逆にすると、フローティングゲート22内に保持
されていた電子がシリコン基板2側に引出される。これ
により、ゲートしきい値電圧Vthが下降する。つまり、
ゲートしきい値電圧Vthが高いか低いかによって、2値
の状態を記憶している。このように、不揮発性メモリで
はフローティングゲート22への電子の出入により、デー
タの書き込みや消去が行われる。
On the other hand, when the polarity of the electric field is reversed by changing the voltage applied to the memory, the electrons held in the floating gate 22 are extracted to the silicon substrate 2 side. As a result, the gate threshold voltage Vth decreases. That is,
A binary state is stored depending on whether the gate threshold voltage Vth is high or low. As described above, in the nonvolatile memory, data is written or erased by the flow of electrons into or out of the floating gate 22.

【0006】したがって、不揮発性メモリにおいては、
フローティングゲート22に電子が不用意に出入しないよ
うに、フローティングゲート22を絶縁する必要がある。
このため、不揮発性メモリを製造する際には、図3Aに
示すゲート構造体28を形成した後、これを酸素雰囲気中
で熱処理していた。この熱処理により、図3Bに示すよ
うに、フローティングゲート22の表面にはポリシリコン
由来のシリコン酸化膜40が形成され、絶縁膜として機能
するようになるからである。
Accordingly, in a nonvolatile memory,
The floating gate 22 needs to be insulated so that electrons do not inadvertently enter or leave the floating gate 22.
For this reason, when manufacturing a nonvolatile memory, after forming the gate structure 28 shown in FIG. 3A, this was heat-treated in an oxygen atmosphere. By this heat treatment, as shown in FIG. 3B, a silicon oxide film 40 derived from polysilicon is formed on the surface of the floating gate 22, and functions as an insulating film.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体記憶装置の製造方法においては、次
のような問題があった。
However, the conventional method for manufacturing a semiconductor memory device as described above has the following problems.

【0008】フローティングゲート22やコントロールゲ
ート26を構成するポリシリコンの熱酸化は、ゲート酸化
膜14やゲート間絶縁膜24に近い部分では進みにくいた
め、これらの膜の近くでは、シリコン酸化膜40が薄くな
っていた。このため、微細なレベルではあるが、フロー
ティングゲート22に保持されている電子がシリコン酸化
膜40の薄い部分(ゲート酸化膜14の側)からシリコン基
板2に抜け出し、メモリ素子のデータ保持能力(リテン
ション)を低下させていた。
The thermal oxidation of the polysilicon constituting the floating gate 22 and the control gate 26 is difficult to proceed in a portion near the gate oxide film 14 and the inter-gate insulating film 24. Therefore, the silicon oxide film 40 is formed near these films. It was thin. For this reason, at a fine level, the electrons held in the floating gate 22 escape from the thin portion of the silicon oxide film 40 (on the side of the gate oxide film 14) to the silicon substrate 2, and the data holding capability (retention) of the memory element is reduced. ).

【0009】この発明は、上記のような問題を解決し
て、フローティングゲートの絶縁性を高め、データ保持
能力を向上させることができる半導体記憶装置の製造方
法を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a semiconductor memory device which can solve the above-mentioned problems, improve the insulation of a floating gate, and improve the data retention ability.

【0010】[0010]

【課題を解決するための手段】請求項1の半導体記憶装
置の製造方法は、ゲート構造体表面上に気相成長法によ
って第一の表面酸化膜を形成した後、熱酸化を行なうこ
とによりゲート構造体表面のフローティングゲートおよ
びコントロ ルゲートに第二の表面酸化膜を形成するこ
を特徴とする。
Method of manufacturing SUMMARY OF THE INVENTION The semiconductor memory device according to claim 1, the vapor deposition to the gate structure on the surface
Thermal oxidation after forming the first surface oxide film
The floating gate on the surface of the gate structure
Second surface oxide film formed child fine Control Rugate
And features.

【0011】請求項2の半導体記憶装置の製造方法は、
前記第一の表面酸化膜は、TEOS(テトラエトオキシ
シラン)を原料として形成されたことを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor storage device.
The first surface oxide film is made of TEOS (tetraethoxy
(Silane) as a raw material .

【0012】[0012]

【0013】[0013]

【作用】請求項1の製造方法では、ゲート構造体表面上
に気相成長法によって第一の表面酸化膜を形成した後、
熱酸化を行なうことによりゲート構造体表面のフローテ
ィングゲートおよびコントロ ルゲートに第二の表面酸
化膜を形成する。これにより、より絶縁性の高い酸化膜
が形成される。
According to the manufacturing method of the first aspect, the surface of the gate structure
After forming the first surface oxide film by vapor phase growth method,
Float on the gate structure surface by thermal oxidation
Second surface acid Ingugeto and Control Rugate
An oxide film is formed. As a result, an oxide film having higher insulating properties is formed.

【0014】請求項2の製造方法では、前記第一の表面
酸化膜は、TEOS(テトラエトオキシシラン)を原料
として形成されている。これにより、ゲート構造体表面
上の第一の表面酸化膜がTEOSの優れた被覆性によ
り、より均一に形成される。
According to a second aspect of the present invention, the first surface is provided.
The oxide film is made of TEOS (tetraethoxysilane)
It is formed as. Thereby, the gate structure surface
The above first surface oxide film is more uniformly formed due to the excellent coverage of TEOS.

【0015】[0015]

【0016】[0016]

【実施例】この発明の一実施例による半導体記憶装置の
製造方法について図面に基づいて説明する。フローティ
ングゲートを有する半導体記憶装置としては、E2PR
OMを製造するものとする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor memory device according to one embodiment of the present invention will be described with reference to the drawings. As a semiconductor memory device having a floating gate, E 2 PR
OM shall be manufactured.

【0017】まず、図1Aに示すように、p形シリコン
基板2を酸化して上面にシリコン酸化膜4を形成する。
LOCOS(Local Oxidation of Silicon)法により素
子分離を行って、図1Bの素子分離領域10および素子形
成領域12を形成した後、チャネル濃度を調整するために
ホウ素イオンをイオン注入する(チャネルイオン注
入)。次に、素子形成領域12の表面を熱処理してゲート
酸化膜14を形成する。電極を形成するため、フローティ
ングゲートの材料であるポリシリコンを構造体の全表面
に堆積させ第一ポリシリコン層16とする。
First, as shown in FIG. 1A, a p-type silicon substrate 2 is oxidized to form a silicon oxide film 4 on the upper surface.
After element isolation is performed by the LOCOS (Local Oxidation of Silicon) method to form the element isolation region 10 and the element formation region 12 in FIG. 1B, boron ions are ion-implanted to adjust the channel concentration (channel ion implantation). . Next, the surface of the element formation region 12 is heat-treated to form a gate oxide film. In order to form an electrode, polysilicon as a material of a floating gate is deposited on the entire surface of the structure to form a first polysilicon layer 16.

【0018】さらに、第一ポリシリコン層16の表面にゲ
ート間絶縁膜であるONO膜18を形成し、ONO膜18の
上にコントロールゲートの材料であるポリシリコンを構
造体の全表面に堆積させ第二ポリシリコン層20とし、図
1Cの構造を得る。
Further, an ONO film 18 as an inter-gate insulating film is formed on the surface of the first polysilicon layer 16, and polysilicon as a control gate material is deposited on the entire surface of the structure on the ONO film 18. As a second polysilicon layer 20, the structure shown in FIG. 1C is obtained.

【0019】次に、第二ポリシリコン層20上にレジスト
を塗布しゲート電極の形状にパターニングする。レジス
トをマスクとしてエッチングを行い、図2Aに示すよう
な、第一ポリシリコン層からなるフローティングゲート
22、ONO膜のゲート間絶縁膜24、第二ポリシリコン層
からなるコントロールゲート26で構成されるゲート構造
体28を得る。
Next, a resist is applied on the second polysilicon layer 20 and patterned into a shape of a gate electrode. Etching is performed using the resist as a mask, and as shown in FIG.
22, a gate structure 28 comprising an ONO film inter-gate insulating film 24 and a control gate 26 made of a second polysilicon layer is obtained.

【0020】この図2Aの装置の表面に、気相成長法に
より表面酸化膜を形成する。気相成長は、LP−CVD
装置を用いて700℃で行い、N2をキャリアガスとし
てTEOS(テトラエトオキシシラン)を80ml/分
導入する。これにより、図2Bに示すように、装置の表
面全体に、第一のシリコン酸化膜である表面酸化膜30が
300オングストロームの厚さで形成される。
A surface oxide film is formed on the surface of the apparatus shown in FIG. 2A by a vapor phase growth method. The vapor phase growth is LP-CVD
The reaction is performed at 700 ° C. using an apparatus, and TEOS (tetraethoxysilane) is introduced at 80 ml / min using N 2 as a carrier gas. As a result, as shown in FIG. 2B, a surface oxide film 30 as a first silicon oxide film is formed with a thickness of 300 Å on the entire surface of the device.

【0021】この後、図2Bの装置を酸素雰囲気中で熱
処理する。この熱処理により、フローティングゲート22
およびコントロールゲート26の表面酸化膜30側の側面
に、ゲート材料であるポリシリコンが酸化されてできた
シリコン酸化膜32(第二のシリコン酸化膜)が形成され
る(図2C)。
Thereafter, the apparatus shown in FIG. 2B is heat-treated in an oxygen atmosphere. This heat treatment allows the floating gate 22
A silicon oxide film 32 (second silicon oxide film) formed by oxidizing polysilicon as a gate material is formed on the side surface of the control gate 26 on the side of the surface oxide film 30 (FIG. 2C).

【0022】この状態から、素子形成領域12にソースお
よびドレインを形成した後、層間膜を設け、Al配線を
形成し、パッシベーション膜で覆ってメモリ素子を得
る。
In this state, after forming a source and a drain in the element forming region 12, an interlayer film is provided, an Al wiring is formed, and a memory element is obtained by covering with an passivation film.

【0023】この実施例では、フローティングゲートを
備えた半導体記憶装置としてはE2PROMを製造した
が、他の半導体記憶装置を製造しても良い。
In this embodiment, an E 2 PROM is manufactured as a semiconductor memory device having a floating gate, but another semiconductor memory device may be manufactured.

【0024】また、この実施例では、表面酸化膜を形成
するための気相成長法は、700℃でN2をキャリアガ
スとしてTEOSを用いて行ったが、他の条件で実施し
ても良い。
In this embodiment, the vapor phase growth method for forming a surface oxide film is performed at 700 ° C. using TEOS with N 2 as a carrier gas, but may be performed under other conditions. .

【0025】[0025]

【発明の効果】請求項1の製造方法では、ゲート構造体
表面上に気相成長法によって第一の表面酸化膜を形成し
た後、熱酸化を行なうことによりゲート構造体表面のフ
ローティングゲートおよびコントロ ルゲートに第二の
表面酸化膜を形成するため、より絶縁性の高い酸化膜が
形成される。したがって、フローティングゲートの絶縁
性が高められ、メモリ素子のデータ保持能力をさらに向
上させることができる。
According to the manufacturing method of the first aspect, the gate structure
Forming a first surface oxide film on the surface by vapor phase epitaxy
After that, thermal oxidation is performed to remove the gate structure surface.
Low coating gates and Control Rugate second
Since a surface oxide film is formed, an oxide film having higher insulating properties is formed. Therefore, the insulating property of the floating gate is improved, and the data holding ability of the memory element can be further improved.

【0026】請求項2の製造方法では、前記第一の表面
酸化膜は、TEOS(テトラエトオキシシラン)を原料
として形成されるため、ゲート構造体表面上の第一の表
面酸化膜がTEOSの優れた被覆性により、より均一に
形成される。したがって、フローティングゲートの絶縁
性がより高められ、メモリ素子のデータ保持能力をさら
に向上させることができる。
In the manufacturing method according to claim 2, the first surface
The oxide film is made of TEOS (tetraethoxysilane)
The first table on the gate structure surface is formed as
The surface oxide film is more uniformly formed by the excellent coverage of TEOS. Therefore, the insulating property of the floating gate is further improved, and the data holding ability of the memory element can be further improved.

【0027】[0027]

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例による半導体記憶装置の製
造方法を示す図である。
FIG. 1 is a diagram showing a method of manufacturing a semiconductor memory device according to one embodiment of the present invention.

【図2】この発明の一実施例による半導体記憶装置の製
造方法を示す別の図である。
FIG. 2 is another diagram showing the method of manufacturing the semiconductor memory device according to one embodiment of the present invention;

【図3】従来の方法による半導体記憶装置の製造方法の
製造方法を示す図である。
FIG. 3 is a diagram showing a method of manufacturing a semiconductor memory device according to a conventional method.

【符号の説明】[Explanation of symbols]

22・・・・フローティングゲート 24・・・・ゲート間絶縁膜 26・・・・コントロールゲート 30・・・・表面酸化膜 32・・・・シリコン酸化膜 22 ... Floating gate 24 ... Inter-gate insulating film 26 ... Control gate 30 ... Surface oxide film 32 ... Silicon oxide film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/8247 H01L 21/316 H01L 29/788 H01L 29/792 H01L 29/43──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/8247 H01L 21/316 H01L 29/788 H01L 29/792 H01L 29/43

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】フローティングゲートと、当該フローティ
ングゲート上に形成された層間絶縁膜と、当該層間絶縁
膜上に形成されたコントロ ルゲートとを有するゲート
構造体を備えた半導体記憶装置の製造方法であって、 ゲート構造体表面上に気相成長法によって第一の表面酸
化膜を形成した後、熱酸化を行なうことによりゲート構
造体表面のフローティングゲートおよびコントロールゲ
ートに第二の表面酸化膜を形成すること、 を特徴とする半導体記憶装置の製造方法。
A floating gate;
Insulating film formed on a floating gate and the interlayer insulating film
Gate and a Control Rugate formed on the film
A method for manufacturing a semiconductor memory device having a structure, comprising: forming a first surface acid on a surface of a gate structure by vapor phase epitaxy;
After forming the oxide film, thermal oxidation is performed to form the gate structure.
Floating gate and control gate on the surface of the structure
Forming a second surface oxide film on the substrate .
【請求項2】請求項1の半導体記憶装置の製造方法にお
いて、 前記第一の表面酸化膜は、TEOS(テトラエトオキシ
シラン)を原料として形成されたこと、 を特徴とする半導体記憶装置の製造方法。
2. A method for manufacturing a semiconductor memory device according to claim 1, wherein
And the first surface oxide film is made of TEOS (tetraethoxy
Silane) as a raw material .
JP29951092A 1992-11-10 1992-11-10 Method for manufacturing semiconductor memory device Expired - Fee Related JP2853791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29951092A JP2853791B2 (en) 1992-11-10 1992-11-10 Method for manufacturing semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29951092A JP2853791B2 (en) 1992-11-10 1992-11-10 Method for manufacturing semiconductor memory device

Publications (2)

Publication Number Publication Date
JPH06151873A JPH06151873A (en) 1994-05-31
JP2853791B2 true JP2853791B2 (en) 1999-02-03

Family

ID=17873523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29951092A Expired - Fee Related JP2853791B2 (en) 1992-11-10 1992-11-10 Method for manufacturing semiconductor memory device

Country Status (1)

Country Link
JP (1) JP2853791B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380030B1 (en) * 1999-04-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Implant method for forming Si3N4 spacer

Also Published As

Publication number Publication date
JPH06151873A (en) 1994-05-31

Similar Documents

Publication Publication Date Title
US6069041A (en) Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms
US4642881A (en) Method of manufacturing nonvolatile semiconductor memory device by forming additional impurity doped region under the floating gate
EP0273728B1 (en) Semiconductor memory device and method of manufacturing the same
JPH07123146B2 (en) Method of manufacturing nonvolatile semiconductor memory device
EP0195902B1 (en) Dual electron injection structure and process with self-limiting oxidation barrier
US6248618B1 (en) Method of fabrication of dual gate oxides for CMOS devices
JPH021988A (en) Electrically programmable memory cell
US4735919A (en) Method of making a floating gate memory cell
US5880008A (en) Method for forming field oxide film
JP3406811B2 (en) Semiconductor device and manufacturing method thereof
JP2853791B2 (en) Method for manufacturing semiconductor memory device
JP2538830B2 (en) A method for partial oxidation of silicon using a ceramic barrier layer.
JP2000315768A (en) Fabrication of semiconductor device
JP3095489B2 (en) Semiconductor device and manufacturing method thereof
US4683640A (en) Method of making a floating gate memory cell
JP3140023B2 (en) Semiconductor device and manufacturing method thereof
JPH0992738A (en) Semiconductor device and fabrication thereof
JPH05343693A (en) Manufacture of nonvolatile semiconductor storage device
JPS6126264A (en) Manufacture of semiconductor device
KR0183820B1 (en) Method of manufacturing semiconductor device having ono structure insulating film
KR100997781B1 (en) Method of manufacturing EEPROM device
JPH0642547B2 (en) Nonvolatile semiconductor memory and manufacturing method thereof
JPH06151876A (en) Manufacture of semiconductor device
JPH0936258A (en) Semiconductor device and its manufacture
JPH09232454A (en) Non-volatile semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees