JP2837829B2 - Inspection method of a semiconductor device - Google Patents

Inspection method of a semiconductor device

Info

Publication number
JP2837829B2
JP2837829B2 JP30141895A JP30141895A JP2837829B2 JP 2837829 B2 JP2837829 B2 JP 2837829B2 JP 30141895 A JP30141895 A JP 30141895A JP 30141895 A JP30141895 A JP 30141895A JP 2837829 B2 JP2837829 B2 JP 2837829B2
Authority
JP
Japan
Prior art keywords
step
semiconductor
semiconductor wafer
contactor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30141895A
Other languages
Japanese (ja)
Other versions
JPH08330372A (en
Inventor
義朗 中田
伸一 沖
浩一 長尾
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP7-76071 priority Critical
Priority to JP7607195 priority
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP30141895A priority patent/JP2837829B2/en
Publication of JPH08330372A publication Critical patent/JPH08330372A/en
Application granted granted Critical
Publication of JP2837829B2 publication Critical patent/JP2837829B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体ウェハ上に形成された複数の半導体チップの集積回路をウェハ状態で一括して検査する半導体装置の検査方法に関する。 The present invention relates to relates to a method of inspecting a semiconductor device for inspecting integrated circuits of a plurality of semiconductor chips formed on a semiconductor wafer collectively in a wafer state.

【0002】 [0002]

【従来の技術】近年、半導体集積回路装置(以後、半導体装置を称する。)を搭載した電子機器の小型化及び低価格化の進歩は目ざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。 In recent years, a semiconductor integrated circuit device (hereinafter, referred to as a semiconductor device.) Equipped with advances in miniaturization and cost reduction of electronic equipment has been remarkable, along with this, miniaturization and low for a semiconductor device of the price reduction request is made stronger.

【0003】通常、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。 [0003] Normally, the semiconductor device, after the semiconductor chip and the lead frame are electrically connected by a bonding wire is supplied in a state where the semiconductor chip and the lead frame is sealed with a resin or ceramic, it mounted on a printed board It is. ところが、電子機器の小型化の要求から、半導体装置を半導体ウエハから切り出したままの状態(以後、この状態の半導体装置をベアチップと称する。)で回路基板に直接実装する方法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。 However, the demand for miniaturization of electronic devices, remains cut out a semiconductor device from a semiconductor wafer (hereinafter, this semiconductor device in a state referred to as bare chip.) Method of directly mounted on the circuit board has been developed, the quality it is desirable to provide a guaranteed bare chip at a low price.

【0004】ベアチップに対して品質保証を行なうためには、半導体装置に対してウェハ状態でバーンイン等の検査をする必要がある。 [0004] In order to perform quality assurance for the bare chip, it is necessary to inspect the burn like a wafer state the semiconductor device. ところが、半導体ウェハ上に形成されている複数のベアチップに対して1個又は数個づつ何度にも分けて検査を行なうことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。 However, since also perform divided into test to one or several at a time several times for a plurality of bare chips that are formed on a semiconductor wafer requires a lot of time, time and cost and also realistically be is not. そこで、全てのベアチップに対してウェハ状態で一括してバーンイン等の検査を行なうことが要求される。 Therefore, be inspected burn like collectively in the wafer state for all of the bare chip is required.

【0005】ベアチップに対してウェハ状態で一括して検査を行なうには、同一の半導体ウェハ上に形成された複数の半導体チップの各検査用電極に電源電圧や信号を同時に印加し、該複数の半導体チップを動作させる必要がある。 [0005] To perform a test collectively in the wafer state for a bare chip, simultaneously applying the power supply voltage or a signal to each of the testing electrodes of the plurality of semiconductor chips formed on the same semiconductor wafer, said plurality of it is necessary to operate the semiconductor chip. このためには、各検査用電極にそれぞれ接続される非常に多く(通常、数千個以上)のプローブ針を持つプローブカードを用意する必要があるが、このようにするには、従来のニードル型プローブカードではピン数の点からも価格の点からも対応できない。 To this end, numerous (usually thousands or more) to be connected to each testing electrodes it is necessary to prepare a probe card having a probe needle, to such a conventional needle can not deal in terms of price in terms of the number of pins is the type probe card.

【0006】そこで、フレキシブル基板上にバンプが設けられた薄膜型のプローブカードよりなるコンタクタが提案されている(日東技報 Vol.28,No.2(Oct. 1990 PP. [0006] Therefore, a contactor consisting of a probe card of a thin film type which bumps are provided on a flexible substrate has been proposed (Nitto Technical Report Vol.28, No.2 (Oct. 1990 PP.
57-62 を参照)。 See 57-62).

【0007】以下、前記のコンタクタを用いたバーンインについて説明する。 [0007] Hereinafter, the burn will be described using the contactor.

【0008】図15(a),(b)はコンタクタを用いたプロービングの状態を示す断面図である。 [0008] Figure 15 (a), (b) is a sectional view showing a state of a probing using contactors. 図15 Figure 15
(a),(b)において、100はカード型のコンタクタであって、該コンタクタ100は、ポリイミド基板1 (A), in (b), 100 is a card-type contactor, the contactor 100, a polyimide substrate 1
01と、ポリイミド基板101上に形成された配線層1 01, the wiring layer formed on the polyimide substrate 101 1
02及びプローブ端子としてのバンプ103と、配線層102とバンプ103とを接続するスルーホール配線1 02 and the through hole wiring 1 that connects the bumps 103 of the probe pin, and a wiring layer 102 and the bump 103
04とを有している。 And a 04.

【0009】図15(a)に示すように、コンタクタ1 [0009] As shown in FIG. 15 (a), the contactor 1
00を被検査基板である半導体ウェハ110に押し付けて、半導体ウェハ110上の検査用電極としてのパッド111とコンタクタ100のバンプ103とを電気的に接続する。 00 against the semiconductor wafer 110 to be inspected substrate, to electrically connect the bumps 103 of the pad 111 and the contactor 100 as a test electrode on the semiconductor wafer 110. 室温状態での検査であれば、この状態で電圧電源又は信号を配線層102を介してバンプ103に印加することにより検査が可能となる。 If the test at room temperature condition, the inspection is made possible by applying a voltage source or a signal in this state bumps 103 via the wiring layer 102.

【0010】 [0010]

【発明が解決しようとする課題】しかしながら、バーンイン等の高温状態の検査においては、温度加速を行なうため半導体ウェハ110を昇温する必要がある。 [SUMMARY OF THE INVENTION However, in the examination of the high temperature burn-like, it is necessary to raise the temperature of the semiconductor wafer 110 to perform the temperature acceleration. 図15 Figure 15
(b)は、室温25℃から125℃まで半導体ウェハ1 (B), the semiconductor wafer 1 to 125 ° C. from room temperature 25 ° C.
10を加熱した際の断面構造を示している。 Shows a cross-sectional structure when heated 10. 図15 Figure 15
(b)において、左側部分は半導体ウェハ110の中心部の状態を、右側部分は半導体ウェハ110の周縁部の状態をそれぞれ示している。 (B), the left portion shows a state of the central portion of the semiconductor wafer 110, the right portion shows the state of the peripheral portion of the semiconductor wafer 110, respectively.

【0011】ポリイミド基板101を構成するポリイミドの熱膨張率が半導体ウェハ110を構成するシリコンの熱膨張率に比べて大きいため(シリコンの熱膨張率が3.5×10 -6 /℃であるのに対して、ポリイミドの熱膨張率は16×10 -6 /℃である。)、半導体ウェハ1 [0011] The thermal expansion coefficient of the polyimide constituting the polyimide substrate 101 is larger than the thermal expansion coefficient of silicon constituting the semiconductor wafer 110 (thermal expansion coefficient of silicon is 3.5 × 10 -6 / ℃ respect, the thermal expansion coefficient of the polyimide is 16 × 10 -6 / ℃.) , the semiconductor wafer 1
10の周縁部においてはバンプ103とパッド111との間にズレが生じてしまう。 Deviation occurs between the bump 103 and the pad 111 in the periphery of 10. つまり、常温において半導体ウェハ110とコンタクタ100とをアライメントした後、これらを100℃に昇温すると、6インチの半導体ウェハ110の場合、コンタクタ100が160μm That is, after aligning the semiconductor wafer 110 and the contactor 100 at room temperature, when heated them to 100 ° C., in the case of a semiconductor wafer 110 6-inch, contactor 100 is 160μm
伸びるのに対して半導体ウェハ110は35μmしか伸びないので、半導体ウェハ110の周縁部においては、 Since the semiconductor wafer 110 is not extended only 35μm whereas extending, at the periphery of the semiconductor wafer 110,
パッド111とバンプ103とがおよそ125μmずれる。 The pad 111 and the bump 103 is displaced approximately 125 [mu] m. このため、半導体ウェハ110の周縁部においては、パッド111とバンプ103との電気的接続ができなくなる。 Therefore, at the periphery of the semiconductor wafer 110, it can not be electrically connected between the pad 111 and the bump 103.

【0012】以上、説明したように、従来の半導体装置の検査方法によると、半導体ウェハが高温状態におかれるため、半導体ウェハに接するコンタクタも高温となり、半導体ウェハとコンタクタとの熱膨張係数の差により、半導体ウェハの周縁部においては、パッドとバンプとがずれてしまい、パッドとバンプとが電気的に接続されないという問題がある。 [0012] As described above, according to the inspection method of the conventional semiconductor device, since the semiconductor wafer is placed in a high temperature state, also becomes hot contactor in contact with the semiconductor wafer, the difference in thermal expansion coefficient between the semiconductor wafer and the contactor Accordingly, the peripheral portion of the semiconductor wafer and the pad and the bump is shifted, there is a problem that the pads and the bumps are not electrically connected.

【0013】前記に鑑み、本発明は、バーンイン等の高温の検査をウェハ状態で一括して行なう際に、半導体ウェハの周縁部においても、コンタクタのプローブ端子が半導体ウェハの検査用電極に確実に接触するような半導体装置の検査方法を提供することを目的とする。 [0013] In view of the above, the present invention provides a high temperature test burn like when performed collectively in the wafer state, even at the periphery of the semiconductor wafer, the probe terminals of the contactor ensures the inspection electrode of a semiconductor wafer and to provide a method of inspecting a semiconductor device, such as contacts.

【0014】 [0014]

【課題を解決するための手段】前記の目的を達成するため、請求項1の発明は、半導体ウェハを伸縮性を有するシートに固定した状態で該半導体ウェハに対してダイシングを行なって半導体チップ同士を分離し、半導体チップ同士の間隔をコンタクタの熱膨張に応じて拡げることにより、半導体ウェハを疑似的に膨張させるものである。 In order to achieve the object According to an aspect of an invention of claim 1, the semiconductor chips by performing dicing with respect to the semiconductor wafer while fixing the sheet having stretchable semiconductor wafers They were separated by widening the interval between the semiconductor chip in accordance with the thermal expansion of the contactor, in which inflating the semiconductor wafer artificially.

【0015】請求項1の発明が講じた解決手段は、半導体装置の検査方法を、検査用電極を有する複数の半導体チップが形成された半導体ウェハを伸縮性を有するシートに固定する第1の工程と、前記シートに固定された前記半導体ウェハに対して前記シートが分離しないようにダイシングを行なって、前記複数の半導体チップを互いに分離する第2の工程と、前記半導体チップの検査用電極に電気信号を供給するコンタクタとダイシングされた半導体ウェハとをアライメントした後、前記半導体ウェハを前記コンタクタに固定する第3の工程と、前記コンタクタに固定された前記半導体ウェハを加熱して前記複数の半導体チップ同士の間隔を前記コンタクタの熱膨張に応じて拡げ、間隔が拡がった前記複数の半導体チップに対して一括して [0015] SOLUTION OF THE INVENTION took of claim 1, a method of inspecting a semiconductor device, a first step of fixing a sheet having a stretchable semiconductor wafer in which a plurality of semiconductor chips are formed to have a test electrode When, by performing dicing so that the sheet is not separated with respect to the semiconductor wafer fixed to the sheet, a second step of separating the plurality of semiconductor chips to each other, electricity testing electrodes of the semiconductor chip after aligning the semiconductor wafer formed contactor dicing supplying a signal, the third step of fixing the semiconductor wafer to the contactor, by heating the semiconductor wafer fixed on the contactor of the plurality of semiconductor chips spread according to distance between the thermal expansion of the contactor, and collectively to the plurality of semiconductor chips interval has spread ーンインを行なう第4の工程とを備えている構成とするものである。 It is an arrangement and a fourth step of performing N'in.

【0016】請求項1の構成により、複数の半導体チップが互いに分離されている半導体ウェハを加熱すると、 [0016] The arrangement of claim 1, heating the semiconductor wafer in which a plurality of semiconductor chips are separated from each other,
該半導体ウェハはコンタクタに固定されているため、該コンタクタの熱膨張に応じて複数の半導体チップ同士の間隔が拡がり、半導体ウェハは疑似的に膨張するので、 Since the semiconductor wafer is fixed to the contactor, spread the spacing between the plurality of semiconductor chips in accordance with the thermal expansion of the contactor, the semiconductor wafer is expanded artificially,
バーンイン時に、半導体ウェハの周縁部においても半導体チップの検査用電極とコンタクタのプローブ端子とが位置ずれを起こすことはない。 The burn-in, the probe terminals of the testing electrodes and the contactor of the semiconductor chip will not cause positional shift even at the periphery of the semiconductor wafer. また、シートは伸縮性を有しているのでコンタクタの熱膨張ひいては半導体チップ同士の間隔の拡がりに応じて伸びる。 Further, the sheet since they have stretchability extending according to spread of thermal expansion and thus the semiconductor chip interval between the contactors.

【0017】請求項2の発明は、請求項1の構成に、バーンインが行なわれた前記複数の半導体チップに対して出荷前の検査を行なう第5の工程をさらに備えている構成を付加するものである。 [0017] According to a second aspect of the invention, the configuration of claim 1, which adds the structure further comprising a fifth step of performing an inspection before shipment to the plurality of semiconductor chips burn is performed it is.

【0018】請求項3の発明は、請求項1の構成に、前記第2の工程と前記第3の工程との間に、前記半導体チップの良否の判定を行ない、不良と判定された前記半導体チップを前記シートから除去する工程をさらに備えている構成を付加するものである。 [0018] The invention of claim 3, in the configuration of claim 1, between said second step and the third step, the performs quality determination of the semiconductor chip, the semiconductor that is determined to be defective it is intended to add a configuration further comprising a step of removing chips from the sheet.

【0019】請求項4の発明は、請求項1の構成に、前記第1の工程よりも前に、前記シートを加熱して該シートを収縮させておく工程をさらに備えている構成を付加するものである。 [0019] A fourth aspect of the present invention, the structure of claim 1, prior to the first step, adding a structure by heating the sheet further comprising a step of previously deflated the sheet it is intended.

【0020】請求項5の発明は、請求項1の構成に、前記第1の工程は、前記半導体ウェハが固定された前記シートを前記コンタクタと略同じ熱膨張率を有する基板に固定する工程を含む構成を付加するものである。 [0020] The invention of claim 5, the arrangement of claim 1, wherein the first step is a step of fixing the sheet on which the semiconductor wafer is fixed on a substrate having substantially the same coefficient of thermal expansion between the contactor it is intended to add a configuration including.

【0021】請求項6の発明は、請求項1の構成に、前記第1の工程は、前記半導体ウェハが固定された前記シートを前記基板に吸引力によって固定する工程を含む構成を付加するものである。 [0021] The invention of claim 6, in the configuration of claim 1, wherein the first step, which adds a configuration including a step of fixing by the suction force of the sheet on which the semiconductor wafer is fixed on the substrate it is.

【0022】請求項7の発明は、請求項1の構成に、前記第1の工程は、前記半導体ウェハが固定された前記シートを前記基板に、該基板における前記半導体チップの前記検査用電極が形成されていない部位と対応する部位に形成された吸引孔からの吸引力によって固定する工程を含む構成を付加するものである。 [0022] The invention of claim 7, in the configuration of claim 1, wherein the first step, the sheet on which the semiconductor wafer is fixed on the substrate, said inspection electrode of said semiconductor chip in said substrate a member which is not formed by the suction force from the corresponding suction holes formed in a portion in which the addition of structure including the step of securing.

【0023】請求項8の発明は、請求項1の構成に、前記第1の工程よりも前に、前記コンタクタにおける前記半導体ウェハのスクライブラインと対応する位置に突起体を設ける工程をさらに備え、前記第3の工程は、前記コンタクタの突起体を前記複数の半導体チップ同士の間に挿入する工程を含み、前記第4の工程は、前記コンタクタの熱膨張に伴い周辺部側に拡がる前記突起体によって前記複数の半導体チップ同士の間隔を拡げる工程を含む構成を付加するものである。 The invention of claim 8, the configuration of claim 1, prior to said first step, further comprising the step of providing a protrusion on the scribe line with a corresponding position of the semiconductor wafer in said contactor, the third step includes the step of inserting the protrusion of the contactor between the adjacent plurality of semiconductor chips, said fourth step, said protrusion extending to the periphery side with the thermal expansion of the contactor it is intended to add a configuration including a step of widening the interval between the plurality of semiconductor chips by.

【0024】請求項9の発明は、請求項1の構成に、前記第1の工程よりも前に、前記コンタクタにおける前記半導体チップの検査用電極と対応する位置に該検査用電極と嵌合する形状のプローブ端子を設ける工程をさらに備え、前記第3の工程は、前記コンタクタのプローブ端子を前記半導体チップの検査用電極に嵌合する工程を含み、前記第4の工程は、前記コンタクタの熱膨張に伴い周辺部側に拡がる前記プローブ端子によって前記半導体チップ同士の間隔を拡げる工程を含む構成を付加するものである。 The invention of claim 9, in the configuration of claim 1, prior to the first step, to mate with the testing electrodes at positions corresponding to the inspection electrode of said semiconductor chip in said contactor further comprising the step of providing a probe pin shape, the third step includes the step of fitting the probe terminals of the contactor to the inspection electrode of said semiconductor chip, said fourth step, said contactor thermal by the probe pin extending in the peripheral portion with the expansion is intended to add a configuration including a step of widening the interval between the semiconductor chip.

【0025】前記の目的を達成するため、請求項10の発明は、半導体ウェハをコンタクタの熱膨張率と略等しい熱膨脹率を有する基板に固定した状態で該半導体ウェハに対してダイシングを行なって半導体チップ同士を分離し、半導体チップ同士の間隔をコンタクタの熱膨張に応じて拡げることにより、半導体ウェハを疑似的に膨張させるものである。 [0025] To achieve the above object, the invention of claim 10 is a semiconductor by performing dicing with respect to the semiconductor wafer while fixing the semiconductor wafer to a substrate having a substantially equal coefficient of thermal expansion and the thermal expansion coefficient of the contactor separating the chips by expanding the interval between the semiconductor chip in accordance with the thermal expansion of the contactor, in which inflating the semiconductor wafer artificially.

【0026】具体的に請求項10の発明が講じた解決手段は、半導体装置の検査方法を、検査用電極を有する複数の半導体チップが形成された半導体ウェハを、前記半導体チップの検査用電極に電気信号を供給するプローブ端子を有するコンタクタの熱膨張率と略等しい熱膨張率を有する基板に固定する第1の工程と、前記基板に固定された前記半導体ウェハに対して前記基板が分離しないようにダイシングを行なって、前記複数の半導体チップを互いに分離する第2の工程と、前記コンタクタとダイシングされた前記半導体ウェハとをアライメントした後、前記半導体チップの検査用電極と前記コンタクタのプローブ端子とを接触させる第3の工程と、前記基板に固定された前記半導体ウェハを加熱して前記複数の半導体チップ同士の間隔 The solving means invention has taken the concrete claim 10, a method of inspecting a semiconductor device, a semiconductor wafer having a plurality of semiconductor chips are formed to have a test electrode, the inspection electrode of the semiconductor chip a first step of fixing the substrate having substantially equal thermal expansion coefficient as the thermal expansion coefficient of the contactor having a probe terminal for supplying an electric signal, so that the substrate does not separate with respect to the semiconductor wafer fixed on the substrate by performing dicing on a second step of separating the plurality of semiconductor chips to each other, after aligning said contactor and diced the semiconductor wafer, the probe terminals of the inspection electrodes of the semiconductor chip contactor a third step of contacting and fixed the heated semiconductor wafer spacing between the plurality of semiconductor chips on the substrate 前記基板の熱膨張に応じて拡げ、 Spread according to the thermal expansion of the substrate,
間隔が拡がった前記複数の半導体チップに対してバーンインを行なう第4の工程とを備えている構成とするものである。 It is an arrangement and a fourth step of performing a burn to the plurality of semiconductor chips interval has spread.

【0027】請求項10の構成により、複数の半導体チップが互いに分離されている半導体ウェハを加熱すると、該半導体ウェハは熱膨張率がコンタクタと略等しい基板に固定されているため、該基板の熱膨張に応じて複数の半導体チップ同士の間隔が拡がるので、半導体ウェハは疑似的に膨張する。 [0027] According to this arrangement 10, heating the semiconductor wafer in which a plurality of semiconductor chips are separated from each other, since the semiconductor wafer thermal expansion is fixed to substantially the same substrate as contactors, thermal of the substrate since spread the spacing between the plurality of semiconductor chips in accordance with the expansion, the semiconductor wafer is expanded artificially.

【0028】請求項11の発明は、請求項10の構成に、バーンインが行なわれた前記複数の半導体チップに対して出荷前の検査を行なう第5の工程をさらに備えている構成を付加するものである。 The invention of claim 11, in the configuration of claim 10, which adds the structure further comprising a fifth step of performing an inspection before shipment to the plurality of semiconductor chips burn is performed it is.

【0029】請求項12の発明は、請求項10の構成に、前記第2の工程と前記第3の工程との間に、前記半導体チップの良否の判定を行ない、不良と判定された前記半導体チップを前記シートから除去する工程をさらに備えている構成を付加するものである。 The invention of claim 12, in the configuration of claim 10, between the second step and the third step, the performs quality determination of the semiconductor chip, the semiconductor that is determined to be defective it is intended to add a configuration further comprising a step of removing chips from the sheet.

【0030】請求項13の発明は、請求項10の構成に、前記第1の工程は、前記半導体ウェハを前記基板に粘着剤によって固定する工程を含む構成を付加するものである。 The invention of claim 13, in the configuration of claim 10, wherein the first step is to add a configuration including a step of fixing by adhesive to the semiconductor wafer to the substrate.

【0031】請求項14の発明は、請求項10の構成に、前記第1の工程は、前記半導体ウェハを伸縮性を有するシートを介して前記基板に固定する工程を含む構成を付加するものである。 The invention of claim 14, in the configuration of claim 10, wherein the first step is for adding a configuration including a step of fixing to the substrate through a sheet having stretchability said semiconductor wafer is there.

【0032】請求項15の発明は、請求項10の構成に、前記第1の工程は、前記半導体ウェハを前記基板に吸引力によって固定する工程を含む構成を付加するものである。 The invention of claim 15, in the configuration of claim 10, wherein the first step is to add a configuration including a step of fixing by the suction force of the semiconductor wafer to the substrate.

【0033】請求項16の発明は、請求項15の構成に、前記第1の工程は、前記シートと前記基板との間に多孔質シートを介在させる工程を含む構成を付加するものである。 The invention of claim 16, in the configuration of claim 15, wherein the first step is to add a configuration including a step of interposing a porous sheet between the sheet and the substrate.

【0034】請求項17の発明は、請求項15の構成に、前記第1の工程は、前記半導体ウェハを前記基板に、該基板における前記半導体チップの前記検査用電極が形成されていない部位と対応する部位に形成された吸引孔からの吸引力によって固定する工程を含む構成を付加するものである。 The invention of claim 17, in the configuration of claim 15, wherein the first step, the semiconductor wafer on the substrate, a part is not formed the testing electrodes of the semiconductor chip in the substrate it is intended to add a configuration including a step of fixing by suction force from the suction holes formed in the corresponding sites.

【0035】請求項18の発明は、請求項15の構成に、前記第1の工程よりも前に、前記基板に多数の吸引孔を設けておくと共に、前記複数の半導体チップと対応する位置に貫通孔を有するシートを前記半導体ウェハと前記基板との間に設ける工程をさらに備え、前記第1の工程は、前記シートの貫通孔及び前記基板の吸引孔からの吸引力によって前記半導体ウェハを前記基板に固定する工程を含む構成を付加するものである。 The invention of claim 18, in the configuration of claim 15, before the first step, the preferably provided a plurality of suction holes in the substrate, at positions corresponding to said plurality of semiconductor chips further comprising the step of providing a sheet having a through hole between the substrate and the semiconductor wafer, the first step, the said semiconductor wafer by suction force from the through-holes and the suction holes of the substrate of the sheet it is intended to add a configuration including a step of fixing the substrate.

【0036】 [0036]

【発明の実施の形態】以下、図1〜図3を参照しながら本発明の第1実施形態に係る半導体装置の検査方法について説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an inspection method will be described a semiconductor device according to a first embodiment of the present invention with reference to FIGS.

【0037】まず、図1(a)に示すように、多数の半導体チップ10aが形成された半導体ウェハ10を、予め熱処理が施された伸縮性を有するダイシング用シート11にアクリル系又はシリコン系の粘着剤によって固定する。 First, as shown in FIG. 1 (a), the semiconductor wafer 10 which multiple semiconductor chips 10a are formed, the acrylic or silicon-based dicing sheet 11 in advance heat treatment has been stretchability subjected fixed by adhesive. ダイシング用シート11としては、例えばポリエステル、ポリイミド、ポリオレフィン又は塩化ビニルよりなり厚さが50μm程度のものを用いることができる。 The dicing sheet 11, such as polyester, polyimide, thickness made of a polyolefin or vinyl chloride can be used in approximately 50 [mu] m.

【0038】ダイシング用シート11に施す熱処理条件としては、ダイシング用シート11が予め収縮するような条件とし、ポリエステルの場合には、例えば120℃ [0038] As the heat treatment conditions applied to the dicing sheet 11, with the proviso that the dicing sheet 11 is pre-contracted, in the case of polyester, for example 120 ° C.
の温度下において10分程度である。 About 10 minutes under temperature. この熱処理により、ダイシング用シート11はMD方向(ロール加工時の長手方向)において約0.4%収縮する一方、TD方向(ロール加工時の幅方向)において約0.2%膨張する。 By this heat treatment, the dicing sheet 11 while about 0.4% shrinkage in the MD direction (longitudinal direction during rolling) expands about 0.2% in the TD direction (width direction during rolling). これによって、ロール加工時にダイシング用シート11に生じていた内部応力も解放される。 Thus, the internal stress that occurs in the dicing sheet 11 during rolling is also released.

【0039】半導体ウェハ10の貼付条件としては、例えば40〜60℃の温度下において2〜3分程度である。 Examples of the sticking condition of the semiconductor wafer 10, is about 2 to 3 minutes at a temperature of for example 40 to 60 ° C.. ダイシング用シート11は厚さが薄いので剛性を持たせるために、ダイシング用シートの周縁部を剛性リング12に貼着する。 Since the dicing sheet 11 is thin in order to provide rigidity, pasting a peripheral portion of the dicing sheet to the rigid ring 12. 以下の説明においては、半導体ウェハ10がダイシング用11シートに固定され、ダイシング用シート11の周縁部が剛性リング12に貼着された状態のものを半導体ウェハ搭載シートと称する。 In the following description, the semiconductor wafer 10 is fixed to 11 sheets for dicing, referred to as the peripheral portion of the dicing sheet 11 is in a state of being adhered to the rigid ring 12 and the semiconductor wafer mounting sheet.

【0040】次に、図1(b)に示すように、半導体ウェハ10をスクライブライン10bに沿ってダイシングを行なって半導体チップ10a同士の間に例えば幅50 Next, FIG. 1 (b), the example, the width 50 between the adjacent semiconductor chips 10a by performing dicing along the semiconductor wafer 10 in the scribe line 10b
μm〜100μmの切溝10cを形成する。 Forming a kerf 10c of Myuemu~100myuemu. この場合、 in this case,
ダイシング用シート11には例えば20μm程度の切込みが入る程度にダイシングを行なう。 It is diced to the extent that enters the notch of, for example, about 20μm to a dicing sheet 11.

【0041】熱処理を施したダイシング用シートと熱処理を施さないダイシング用シートとを用いて、ダイシングを行なう前と後において半導体チップ10a同志の相対位置を比較した。 [0041] Using a dicing sheet not subjected to heat treatment and dicing sheet that has been subjected to the heat treatment was compared with the relative positions of the semiconductor chips 10a comrades in before and after performing dicing. 熱処理を施したダイシング用シートを用いた場合には、MD方向で95.4mm当たり4μ When using the dicing sheet subjected to heat treatment, 4 [mu] per 95.4mm in MD direction
m収縮する一方、TD方向で123.9mm当たり10 While m shrink, per 123.9mm in TD direction 10
μm伸長した。 It was μm extension. また、熱処理を施さなかったダイシング用シートを用いた場合には、TD方向で95.4mm当たり26μm収縮する一方、MD方向で123.9mm In the case of using the dicing sheet that was not subjected to the heat treatment, while per 95.4Mm 26 .mu.m shrinkage in TD direction, 123.9Mm in MD direction
当たり55μm伸長した。 It was hit 55μm extension. これにより、予め熱処理を施したダイシング用シートを用いる場合には、ダイシング後の収縮が小さいことが確認できた。 Thus, in the case of using the dicing sheet which has been subjected to pre-heat treatment, it was confirmed that after dicing shrinkage is small.

【0042】次に、予め、半導体テスタ等により半導体チップの良否の判定を行ない、判定の結果、不良と判断された半導体チップ10aをダイシング用シート11から除去する。 Next, advance, performs quality determination of the semiconductor chip by a semiconductor tester or the like, the result of the determination, to remove the semiconductor chip 10a which has been judged to be defective from the dicing sheet 11. この工程により、電源電流不良又はリーク不良等が生じている半導体チップ10aが除去されるので、安定したバーンイン電圧を各半導体チップ10aに印加することができる。 By this step, since the semiconductor chip 10a which supply current failure or leakage failure and the like occurs is removed, it is possible to apply a stable burn-in voltage to the semiconductor chip 10a.

【0043】次に、図1(c)に示すように、半導体チップ10aの検査用電極と対応する位置にプローブ端子としてのバンプ13を有すると共に、スクライブライン10bと対応する位置にバンプ13よりも突出量が多い突起体14を有するコンタクタ15を準備する。 Next, as shown in FIG. 1 (c), which has a bump 13 as a probe pin to a position corresponding to the inspection electrode of the semiconductor chip 10a, than the bumps 13 at a position corresponding to the scribe line 10b preparing a contactor 15 having an amount of projection is larger protrusions 14. また、 Also,
周端部にシール用のパッキング材16を有し、周縁部にリング状の凹状溝17と該凹状溝17に連通するコンタクタ用吸引孔18とを有し、中央部に同心円状のウェハ用吸引孔19を有するバーンイン用基板20を準備する。 It has a packing member 16 for sealing the peripheral edge portion, and a contactor suction holes 18 communicating with the annular concave groove 17 and the concave groove 17 on the periphery, suction concentric wafer central portion prepare the burn-in board 20 having a hole 19. バーンイン用基板20の上にシリコンゴムよりなるパッキング用シート21を介して半導体ウェハ10を載置し、ウェハ用吸引孔19から例えば1/4気圧程度の吸引力によって半導体ウェハ10をバーンイン用基板2 Through the packing sheet 21 made of silicon rubber on the burn-in board 20 mounting the semiconductor wafer 10, the burn-in substrate 2 of the semiconductor wafer 10 by the suction force of about 1/4 atm for example from a wafer suction hole 19
0に固定する。 0 to be fixed.

【0044】次に、図2(a)に示すように、パッキング材16の上にコンタクタ15を載置する。 Next, as shown in FIG. 2 (a), placing the contactor 15 on the packing material 16. この場合、 in this case,
半導体ウェハ10とコンタクタ15とをアライメントすると、図3(a)に示すように、半導体チップ10a同士の間の切溝10cにコンタクタ15の突起体14が挿入されると共に、コンタクタ15のバンプ13は半導体チップ10aの検査用電極10dと距離をおいて対向する。 When aligning the semiconductor wafer 10 and the contactor 15, as shown in FIG. 3 (a), with the protrusion 14 of the contactor 15 is inserted into the cut grooves 10c between between the semiconductor chip 10a, the bumps 13 of the contactor 15 opposed at an inspection electrode 10d and the distance of the semiconductor chip 10a. その後、コンタクタ用吸引孔18から真空引きをして、コンタクタ15、バーンイン用基板20およびパッキング材16によって形成される空間を減圧すると、コンタクタ15とバーンイン用基板20とが互いに接近するので、半導体ウェハ10はコンタクタ15に固定され、コンタクタ15のバンプ13は半導体チップ10a Then evacuated from the contactor suction holes 18, contactor 15 and to depressurize the space formed by the burn-in board 20 and the packing member 16, since the contactors 15 and the burn-in board 20 approach each other, the semiconductor wafer 10 is fixed to the contactor 15, the bump 13 of the contactor 15 is a semiconductor chip 10a
の検査用電極10dと直接に接触し、電気的導通が図られる。 The direct contact with the inspection electrode 10d, the electrical conduction is achieved.

【0045】次に、半導体ウェハ10、コンタクタ15 Next, the semiconductor wafer 10, contactor 15
及びバーンイン用基板20をオーブンに入れるか、又はバーンイン用基板20に設けられたヒーター(図示は省略している。)に通電することによって、半導体ウェハ10を例えば125℃に加熱する。 And burn-in board 20 or put in the oven, or by energizing the heater provided in the burn-in board 20 (not shown in the drawings.), Heating the semiconductor wafer 10, for example to 125 ° C.. このようにすると、 In this way,
コンタクタ15も加熱されるので、コンタクタ15が熱膨張して、突起体14は周辺部側に拡がる。 Because the contactor 15 is also heated, the contactor 15 is thermally expanded, the protrusion 14 extends to the peripheral portion. これに伴って、図3(b)に示すように、突起体14が切溝10c Accordingly, as shown in FIG. 3 (b), the protrusion 14 is cut grooves 10c
に深く入り込むと共に、切溝10cの幅が拡がり半導体チップ10a同士の間隔が拡がるので、半導体ウェハ1 Deep with entering, the spacing of the semiconductor chip 10a with each other spread the width of the kerf 10c is spread, the semiconductor wafer 1
0は疑似的に膨張する。 0 is inflated artificially. この場合、ダイシング用シート11は伸縮性を有しているので、半導体ウェハ10の膨張に応じて伸びる。 In this case, since the dicing sheet 11 has elasticity, extends in accordance with the expansion of the semiconductor wafer 10. これにより、半導体ウェハ10の周縁部においても、コンタクタ15のバンプ13と半導体ウェハ10の検査用電極10dとは位置ずれしない。 Thus, even at the periphery of the semiconductor wafer 10, not misaligned with inspection electrodes 10d of the bump 13 and the semiconductor wafer 10 of the contactor 15. この状態で、すべての半導体チップ10aに対して例えば125℃の温度下において一括してバーンインを行なう。 In this state, the burn-in batch at a temperature of all the semiconductor chips 10a against eg 125 ° C..

【0046】尚、突起体14の数については、特に限定されないが、図3(c)に示すように、半導体チップ1 [0046] Note that the number of protrusions 14 is not particularly limited, as shown in FIG. 3 (c), the semiconductor chip 1
0aの各側辺に沿って複数個づつ設けると、コンタクタ15の熱膨張に応じて半導体チップ10a同士の間隔が確実に拡がると共に、コンタクタ15の収縮に伴って半導体チップ10a同士の間隔が確実に狭くなり半導体ウェハ10の大きさは元に戻る。 Providing plurality increments along each side of 0a, with spacing of the semiconductor chip 10a to each other in response to thermal expansion of the contactor 15 is expanded to ensure, along with the shrinkage of the contactor 15 reliably the spacing between the semiconductor chips 10a the size of the narrows semiconductor wafer 10 is returned to the original.

【0047】半導体チップ10aに対するバーンインが完了すると、半導体ウェハ10を冷却して半導体ウェハ10を元の大きさに戻した後、図2(b)に示すように、半導体ウェハ10をバーンイン用基板20から離脱させ、その後、半導体チップ10aに対して出荷前の検査を行なう。 [0047] When the burn for the semiconductor chip 10a is completed, after returning the semiconductor wafer 10 to its original size by cooling the semiconductor wafer 10, as shown in FIG. 2 (b), the burn-in board 20 to the semiconductor wafer 10 It is disengaged from, then inspected before shipment to the semiconductor chip 10a.

【0048】次に、半導体ウェハ10を例えば160℃ Next, the semiconductor wafer 10, for example 160 ° C.
の温度下において1分間程度保持するか、又は半導体ウェハ10に対して紫外線等を照射することにより、半導体ウェハ10とダイシング用シート11とを接着している粘着剤の粘着力を除去した後、図2(c)に示すように、突き上げピン21によって半導体チップ10aを突き上げて半導体チップ10aをダイシング用シート11 Under temperature or holding about 1 minute, or by irradiation with ultraviolet rays or the like to the semiconductor wafer 10, after removing the adhesive strength of the adhesive which bonds the semiconductor wafer 10 and the dicing sheet 11, Figure 2 (c), the thrust pins 21 for dicing sheet 11 and the semiconductor chip 10a by pushing up the semiconductor chip 10a by
から離脱させると共に、離脱した半導体チップ10aをコレッタ22により所定の場所に移動して保管する。 Together they are detached from and stored by moving the breakaway semiconductor chip 10a in place by Coretta 22.

【0049】以下、図4を参照しながら本発明の第2実施形態に係る半導体装置の検査方法について説明する。 [0049] Hereinafter, a method for inspecting a semiconductor device according to a second embodiment of the present invention with reference to FIG.

【0050】第2実施形態は、コンタクタ15の突起体14に代えて、コンタクタ15のバンプ13により半導体チップ10a同士の間隔を拡げる方法である。 [0050] The second embodiment, in place of the projections 14 of the contactor 15, a method to extend the distance between the semiconductor chip 10a by a bump 13 of the contactor 15.

【0051】まず、図4(a)に示すように、バンプ1 [0051] First, as shown in FIG. 4 (a), bumps 1
3を円柱状又は角柱状に形成しておくと共に、検査用電極10dをバンプ13と嵌合する形状、例えば断面L字状の縁部が接触部の周囲に設けられた形状に形成しておき、半導体ウェハ10とコンタクタ15とのアライメント後に半導体ウェハ10をコンタクタ15に固定する際に、バンプ13と検査用電極10dとを嵌合させる。 3 together with previously formed in a cylindrical or prismatic, previously formed the test electrode 10d shaped to mate with bumps 13, for example in the shape of the edge of the L-shaped cross section is provided around the contact portion the semiconductor wafer 10 after the alignment of the semiconductor wafer 10 and the contactor 15 when fixing the contactor 15, fitting the inspection electrode 10d and the bump 13.

【0052】この状態で、半導体ウェハ10を加熱すると、バンプ13がコンタクタ15の熱膨張に伴って周辺部側に拡がるので、図4(b)に示すように、半導体チップ10a同士の間の切溝10cの幅が大きくなり、半導体ウェハ10は疑似的に膨張する。 [0052] In this state, when heating the semiconductor wafer 10, since the bump 13 spreads to the peripheral portion in accordance with the thermal expansion of the contactor 15, as shown in FIG. 4 (b), switching between each other a semiconductor chip 10a the width of the groove 10c is increased, the semiconductor wafer 10 is expanded artificially.

【0053】図5は、コンタクタ15のバンプ13及び半導体チップ10aの検査用電極10dの変形例を示している。 [0053] Figure 5 shows a modification of the testing electrode 10d of the bump 13 and the semiconductor chip 10a of the contactor 15. すなわち、(a)に示すように、バンプ13を円柱状又は角柱状に形成すると共に、検査用電極10d That is, (a), the bumps 13 so as to form a cylindrical or prismatic, the testing electrode 10d
を有底の円筒状又は角筒状にしてもよいし、(b)に示すように、バンプ13を有底の円筒状又は角筒状に形成すると共に、検査用電極10dを円柱状又は角柱状にしてもよい。 May be a bottomed cylindrical or rectangular tube-shaped, (b), the cylindrical or angular with the inspection electrode 10d to form a bump 13 in a bottomed cylindrical or rectangular tube-shaped it may be in a columnar shape.

【0054】以下、図6を参照しながら本発明の第3実施形態に係る半導体装置の検査方法について説明する。 [0054] Hereinafter, a method for inspecting a semiconductor device according to a third embodiment of the present invention with reference to FIG.

【0055】まず、図6(a)に示すように、第1実施形態と同様に、半導体ウェハ10をダイシング用シート11にアクリル系又はシリコン系の粘着剤によって固定すると共に、ダイシング用シート11の周縁部を剛性のリング12に貼着する。 [0055] First, as shown in FIG. 6 (a), similarly to the first embodiment, is fixed by acrylic or silicone-based adhesive to the dicing sheet 11 and the semiconductor wafer 10, the dicing sheet 11 adhering the periphery to the ring 12 of rigid.

【0056】次に、図6(b)に示すように、第1実施形態と同様に、半導体ウェハ10に対してダイシングを行なうと共に、不良と判断された半導体チップ10aの除去を行なう。 Next, as shown in FIG. 6 (b), like the first embodiment, the dicing the semiconductor wafer 10, to remove the semiconductor chip 10a which has been judged to be defective.

【0057】次に、図6(c)に示すような、半導体チップ10aの検査用電極10dと対応する位置にプローブ端子としてのバンプ13を有すると共に、半導体ウェハ搭載シートを吸引するためのコンタクタ用吸引孔18 Next, as shown in FIG. 6 (c), which has a bump 13 as a probe pin to a position corresponding to the inspection electrode 10d of the semiconductor chip 10a, contactor for sucking the semiconductor wafer mounting sheet suction holes 18
を有するコンタクタ15を準備する。 Preparing the contactor 15 having a. また、コンタクタ15又は半導体ウェハ搭載シートの剛性リング12における対向面に、コンタクタ15と半導体ウェハ搭載シートとの間の空間をシールするリング状のパッキング材1 Further, the contactor 15 or the opposing surface of the rigid ring 12 of the semiconductor wafer mounting sheet, contactor 15 and the ring-shaped packing material 1 for sealing the space between the semiconductor wafer mounting sheet
6を設けておく。 It should be provided 6. 尚、第3実施形態においては、パッキング材16は半導体ウェハ搭載シートにおける剛性リング12と対応する位置に設けられている。 In the third embodiment, the packing material 16 is provided at a position corresponding to the rigid ring 12 of the semiconductor wafer mounted sheet.

【0058】次に、パッキング材16の上にコンタクタ15を載置する。 Next, placing the contactor 15 on top of the packing material 16. この場合、半導体ウェハ10とコンタクタ15とをアライメントすると、コンタクタ15のバンプ13は半導体チップ10aの検査用電極10dと距離をおいて対向する。 In this case, when the alignment of the semiconductor wafer 10 and the contactor 15, the bump 13 of the contactor 15 is facing at the inspection electrode 10d and the distance of the semiconductor chip 10a. 尚、この状態の図面は省略している。 The drawings in this state is omitted.

【0059】次に、コンタクタ用吸引孔18から真空引きをして、コンタクタ15、半導体ウェハ搭載シート及びパッキング材16によって形成される空間を減圧すると、コンタクタ15と半導体ウェハ搭載シートとが互いに接近するので、半導体ウェハ10はコンタクタ15に固定される。 Next, with the vacuum from the contactor suction holes 18, contactor 15 and to depressurize the space formed by the semiconductor wafer mount sheet and packing material 16, the contactor 15 and the semiconductor wafer mounting sheet approach each other because, the semiconductor wafer 10 is fixed to the contactor 15.

【0060】以上説明したように、第3実施形態によると、第1実施形態及び第2実施形態におけるバーンイン用基板20を省略することができる。 [0060] As described above, according to the third embodiment, it is possible to omit the burn-in board 20 in the first embodiment and the second embodiment.

【0061】次に、第1実施形態と同様に、バーンイン及び出荷前の検査を実施する。 Next, as in the first embodiment, performing the burn-in and before shipment inspection.

【0062】以下、図7を参照しながら本発明の第4実施形態に係る半導体装置の検査方法について説明する。 [0062] Hereinafter, a method for inspecting a semiconductor device according to a fourth embodiment of the present invention with reference to FIG.

【0063】まず、第1実施形態と同様に、半導体ウェハ10をダイシング用シート11にアクリル系又はシリコン系の粘着剤によって固定すると共に、ダイシング用シート11の周縁部を剛性のリング12に貼着する。 [0063] First, as in the first embodiment, attaching a semiconductor wafer 10 is fixed to the dicing sheet 11 by the acryl-based or silicon-based adhesive, a peripheral portion of the dicing sheet 11 in the ring 12 of rigid to. その後、半導体ウェハ10に対してダイシングを行なうと共に、不良と判断された半導体チップ10aの除去を行なう。 Thereafter, the dicing the semiconductor wafer 10, to remove the semiconductor chip 10a which has been judged to be defective.

【0064】次に、図7に示すような、半導体チップ1 Next, as shown in FIG. 7, the semiconductor chip 1
0aの検査用電極10dと対応しない領域毎に吸引孔2 Suction for each area that does not correspond to the test electrodes 10d of 0a hole 2
7を有すると共に、該吸引孔27同士を連通させる空間部28を有するウェハ用固定基板30を準備する。 Which has a 7, to prepare a fixed substrate 30 wafer having a space 28 which communicates the suction holes 27 with each other. ウェハ用固定基板30の上に半導体ウェハ用シートを載置した後、空間部28を減圧して、吸引孔27からの吸引力によって半導体ウェハ10をウェハ用固定基板30に固定する。 After placing the sheet for semiconductor wafer on a fixed substrate 30 wafer and vacuum space portion 28, the semiconductor wafer 10 is fixed to the fixing substrate 30 for the wafer by suction force from the suction holes 27. 半導体ウェハ10をウェハ用固定基板30に固定する理由は次の通りである。 The reason for fixing the semiconductor wafer 10 on the fixed substrate 30 wafer is as follows. すなわち、第3実施形態において、コンタクタ15、半導体ウェハ搭載シート及びパッキング材16によって形成される空間を減圧すると、半導体ウェハ10はコンタクタ15に固定される。 That is, in the third embodiment, the contactor 15, when depressurizing the space formed by the semiconductor wafer mount sheet and packing material 16, the semiconductor wafer 10 is fixed to the contactor 15.
しかしながら、ダイシング用シート11が伸縮性を有しているため、図8(a)〜(d)に示すように、半導体チップ10aの検査用電極10dと接触するコンタクタ15のバンプ13が支点となるような状態で半導体チップ10aに反りが生じてしまう場合がある。 However, since the dicing sheet 11 has elasticity, as shown in FIG. 8 (a) ~ (d), the bump 13 of the contactor 15 in contact with the inspection electrode 10d of the semiconductor chip 10a as a fulcrum there are cases where warping occurs in the semiconductor chip 10a in the state as. この半導体チップ10aに生じる反りをなくすために、半導体ウェハ10をウェハ用固定基板30に固定しておくのである。 To eliminate the warping occurring in the semiconductor chip 10a, the semiconductor wafer 10 is to be fixed to the stationary wafer substrate 30.

【0065】次に、第3の実施形態と同様に、コンタクタ15の上にパッキング材16を載置した後、半導体ウェハ10とコンタクタ15とをアライメントし、その後、コンタクタ15、半導体ウェハ搭載シート及びパッキング材16によって形成される空間を減圧する。 Next, as in the third embodiment, after placing the packing material 16 onto the contactor 15, aligns the semiconductor wafer 10 and the contactor 15, then the contactor 15, the semiconductor wafer mounting sheet and depressurizing the space formed by the packing material 16. このようにすると、コンタクタ15と半導体ウェハ搭載シートとが互いに接近するので、半導体ウェハ10はコンタクタ15に固定される。 In this way, since the contactors 15 and the semiconductor wafer mounting sheet approach each other, the semiconductor wafer 10 is fixed to the contactor 15. この場合、コンタクタ15のコンタクタ用吸引孔18からの吸引力と、ウェハ用固定基板30の吸引孔27からの吸引力とを略等しくしておくと、半導体チップ10aに反りが生じることを防止できる。 In this case, it is possible to prevent the suction force from the contactor for the suction holes 18 of the contactor 15, the keep substantially equal to the suction force from the suction holes 27 of the wafer fixed substrate 30, a warpage occurs in the semiconductor chip 10a .

【0066】次に、第1実施形態と同様に、バーンイン及び出荷前の検査を実施する。 Next, as in the first embodiment, performing the burn-in and before shipment inspection.

【0067】以下、図9を参照しながら本発明の第5実施形態に係る半導体装置の検査方法について説明する。 [0067] Hereinafter, a method for inspecting a semiconductor device according to a fifth embodiment of the present invention with reference to FIG.

【0068】まず、図9(a)に示すように、第1実施形態と同様に、半導体ウェハ10をダイシング用シート11にアクリル系又はシリコン系の粘着剤によって固定すると共に、ダイシング用シート11の周縁部を剛性のリング12に貼着する。 [0068] First, as shown in FIG. 9 (a), similarly to the first embodiment, is fixed by acrylic or silicone-based adhesive to the dicing sheet 11 and the semiconductor wafer 10, the dicing sheet 11 adhering the periphery to the ring 12 of rigid.

【0069】次に、図9(b)に示すように、ダイシング用シート11における半導体ウェハ10が貼着されていない方の面に、前記のコンタクタと略同じ熱膨張率を有する材料よりなる剛性基板25を貼着することにより、ダイシングシート11と剛性基板25とを固定する。 Next, as shown in FIG. 9 (b), the surface towards which the semiconductor wafer 10 in the dicing sheet 11 is not attached, made of a material having substantially the same thermal expansion coefficient as that of the said contactor rigid by bonding the substrate 25, to fix the dicing sheet 11 and the rigid substrate 25. 尚、ダイシングシート11と剛性基板25とを貼着する変わりに、第1の実施形態と同様に、剛性基板25 Incidentally, instead pasting a dicing sheet 11 and the rigid substrate 25, as in the first embodiment, the rigid substrate 25
に吸引孔を設け、例えば1/4気圧程度の吸引力によってダイシングシート11と剛性基板25とを固定してもよい。 A suction hole is provided, for example, may be fixed to the dicing sheet 11 and the rigid substrate 25 by the suction force of about 1/4 atmospheres.

【0070】次に、半導体ウェハ10をスクライブライン10bに沿ってダイシングを行なって半導体チップ1 Next, the semiconductor chip 1 performs a dicing along the semiconductor wafer 10 in the scribe line 10b
0a同士の間に切溝10cを形成する。 Forming a kerf 10c during 0a together. この場合、ダイシング用シート11には例えば20μm程度の切込みが入る程度にダイシングを行なう。 In this case, the diced to the extent that enters the notch of, for example, about 20μm to a dicing sheet 11. このようにすると、ダイシング用の切断刃が剛性基板25に接触して破損する事態を回避できる。 In this way, it is possible to avoid a situation where the cutting blade for dicing is damaged in contact with the rigid substrate 25.

【0071】この状態で、半導体ウェハ10及びコンタクタ15をオーブンに入れて、半導体ウェハ10を例えば125℃に加熱する。 [0071] In this state, the semiconductor wafer 10 and the contactor 15 in an oven to heat the semiconductor wafer 10, for example to 125 ° C.. このようにすると、剛性基板2 In this way, the rigid substrate 2
5がコンタクタ15と同程度に膨張するので、図9 Because 5 is expanded to the same extent as the contactor 15, FIG. 9
(c)に示すように、半導体ウェハ10の切溝10cの幅が拡がり、半導体チップ10a同士の間隔も拡がるので、半導体ウェハ10は疑似的に膨張する。 (C), the width of the kerf 10c of the semiconductor wafer 10 is spread, since the spread distance between the semiconductor chip 10a, the semiconductor wafer 10 is expanded artificially. この場合、 in this case,
ダイシング用シート11は伸縮性を有しているので、剛性基板25の膨張に応じて伸びる。 Since the dicing sheet 11 has elasticity, it extends in accordance with the expansion of the rigid substrate 25. これによって、半導体ウェハ10の周縁部においても、コンタクタ15のバンプ13と半導体ウェハ10の検査用電極10dと位置ずれしない。 Thus, even at the periphery of the semiconductor wafer 10, not misaligned with inspection electrodes 10d of the bump 13 and the semiconductor wafer 10 of the contactor 15. この状態で、すべての半導体チップ10a In this state, all of the semiconductor chips 10a
に対して例えば125℃の温度下において一括してバーンインを行なう。 Bulk at a temperature of for example 125 ° C. relative to perform burn-.

【0072】半導体チップ10aに対するバーンインが完了すると、半導体ウェハ10を冷却して半導体ウェハ10を元の大きさに戻した後、半導体チップ10aに対して出荷前の検査を行なう。 [0072] When the burn for the semiconductor chip 10a is completed, after returning the semiconductor wafer 10 to its original size by cooling the semiconductor wafer 10 is inspected before shipment to the semiconductor chip 10a.

【0073】尚、第5実施形態における剛性基板25の形状は、板状であってもよいし、ダイシング用シート1 [0073] The shape of the rigid substrate 25 in the fifth embodiment may be a plate shape, dicing sheet 1
1の周縁部を保持するリング状であってもよい。 1 of the peripheral portion may be a ring-shaped holding.

【0074】以下、図10を参照しながら本発明の第6 [0074] Hereinafter, the sixth reference while the present invention Figure 10
実施形態に係る半導体装置の検査方法について説明する。 A method for inspecting a semiconductor device according to the embodiment.

【0075】まず、図10(a),(b)に示すように、半導体ウェハ10を粘着性シート26を介して、前記のコンタクタと略同じ熱膨張率を有する材料よりなる剛性基板25に貼着する。 [0075] First, as shown in FIG. 10 (a), (b), via an adhesive sheet 26 of the semiconductor wafer 10, bonded to a rigid substrate 25 made of a material having substantially the same thermal expansion coefficient as that of the said contactor Chakusuru. すなわち、第5実施形態は、 That is, the fifth embodiment,
第4実施形態におけるダイシング用シート11を省略する方法である。 A method is omitted dicing sheet 11 in the fourth embodiment. フレキシブルなダイシング用シート11 Flexible dicing sheet 11
を用いないので、剛性のリング12は不要である。 Does not use the stiffness of the ring 12 is not necessary. その後、半導体ウェハ10をスクライブライン10bに沿ってダイシングを行なって半導体チップ10a同士の間に切溝10cを形成する。 Then, a kerf 10c between the adjacent semiconductor chips 10a by performing dicing along the semiconductor wafer 10 in the scribe line 10b. この場合、粘着性シート26には例えば20μm程度の切込みが入る程度にダイシングを行なう。 In this case, the adhesive sheet 26 diced to the extent that enters the notch of, for example, about 20 [mu] m. このようにすると、ダイシング用の切断刃が剛性基板25に接触して破損する事態を回避できる。 In this way, it is possible to avoid a situation where the cutting blade for dicing is damaged in contact with the rigid substrate 25.

【0076】この状態で、半導体ウェハ10及びコンタクタ15をオーブンに入れて、半導体ウェハ10を例えば125℃に加熱する。 [0076] In this state, the semiconductor wafer 10 and the contactor 15 in an oven to heat the semiconductor wafer 10, for example to 125 ° C.. このようにすると、剛性基板2 In this way, the rigid substrate 2
5がコンタクタ15と同程度に膨張するので、図10 Because 5 is expanded to the same extent as the contactor 15, 10
(c)に示すように、半導体ウェハ10の切溝10cの幅が拡がり、半導体チップ10a同士の間隔も拡がるので、半導体ウェハ10は疑似的に膨張する。 (C), the width of the kerf 10c of the semiconductor wafer 10 is spread, since the spread distance between the semiconductor chip 10a, the semiconductor wafer 10 is expanded artificially. これによって、半導体ウェハ10の周縁部においても、コンタクタ15のバンプ13と半導体ウェハ10の検査用電極10 Thus, even at the periphery of the semiconductor wafer 10, the inspection electrode 10 of the bump 13 and the semiconductor wafer 10 of the contactor 15
dと位置ずれしない。 d not to shift position. この状態で、すべての半導体チップ10aに対して例えば125℃の温度下において一括してバーンインを行なう。 In this state, the burn-in batch at a temperature of all the semiconductor chips 10a against eg 125 ° C..

【0077】半導体チップ10aに対するバーンインが完了すると、半導体ウェハ10を冷却して半導体ウェハ10を元の大きさに戻した後、半導体チップ10aに対して出荷前の検査を行なう。 [0077] When the burn for the semiconductor chip 10a is completed, after returning the semiconductor wafer 10 to its original size by cooling the semiconductor wafer 10 is inspected before shipment to the semiconductor chip 10a.

【0078】以下、図11及び図12を参照しながら本発明の第7実施形態に係る半導体装置の検査方法について説明する。 [0078] Hereinafter, a method for inspecting a semiconductor device according to a seventh embodiment of the present invention with reference to FIGS. 11 and 12.

【0079】まず、図11(a)及び図12に示すように、前記のコンタクタと略同じ熱膨張率を有する材料よりなり、半導体ウェハ10よりも一回り大きい形状に形成され、半導体チップ10aと対応する位置に吸引孔2 [0079] First, as shown in FIGS. 11 (a) and 12, made from a material having substantially the same coefficient of thermal expansion and the contactor are formed on the larger shape one size larger than the semiconductor wafer 10, the semiconductor chip 10a suction in the corresponding position hole 2
7を有すると共に内部に吸引孔27と連通する空間部2 Space 2 communicating with the suction holes 27 therein which has a 7
8を有するウェハ固定用基板30を準備する。 8 Prepare the wafer fixing substrate 30 having. 尚、ウェハ固定用基板30の周縁部には空間部28と連通し、該空間部28を減圧するための吸引口31が設けられている。 Note that the peripheral portion of the wafer fixing substrate 30 communicates with the space portion 28, the suction port 31 for reducing the pressure of the space portion 28 is provided. その後、ウェハ固定用基板30の上に伸縮性を有する通気性シート32を介して半導体ウェハ10を載置する。 Then, placing the semiconductor wafer 10 through the air-permeable sheet 32 ​​having stretchability over the wafer fixing substrate 30.

【0080】次に、図11(b)に示すように、吸気口31から空間部28を減圧して吸引孔27からの吸引力によって半導体ウェハ10をウェハ固定用基板30に固定する。 [0080] Next, as shown in FIG. 11 (b), the semiconductor wafer 10 is fixed to the wafer fixing substrate 30 by the suction force of the space 28 from the suction hole 27 under reduced pressure from the air inlet 31. その後、半導体ウェハ10をスクライブライン10bに沿ってダイシングを行なって半導体チップ10 Thereafter, the semiconductor chip 10 by performing dicing along the semiconductor wafer 10 in the scribe line 10b
a同士の間に切溝10cを形成する。 Forming a kerf 10c between a between. この場合、通気性シート32には例えば20μm程度の切込みが入る程度にダイシングを行なう。 In this case, the diced to the extent that enters the notch of, for example, about 20μm breathable sheet 32. このようにすると、ダイシング用の切断刃がウェハ固定用基板30に接触して破損する事態を回避できる。 In this way, it is possible to avoid a situation where the cutting blade for dicing is damaged in contact with the wafer fixing substrate 30.

【0081】この状態で、半導体ウェハ10及びウェハ固定用基板30をオーブンに入れて、半導体ウェハ10 [0081] In this state, put the semiconductor wafer 10 and wafer fixing substrate 30 in an oven, the semiconductor wafer 10
を例えば125℃に加熱する。 Heating the example to 125 ° C.. このようにすると、ウェハ固定用基板30がコンタクタ15と同程度に膨張するので、図11(c)に示すように、半導体ウェハ10の切溝10cの幅が拡がり、半導体チップ10a同士の間隔も拡がるので、半導体ウェハ10は疑似的に膨張する。 In this way, since the wafer fixing substrate 30 is expanded to the same extent as the contactor 15, as shown in FIG. 11 (c), the width of the kerf 10c of the semiconductor wafer 10 is spread, the interval between the semiconductor chips 10a since the spread, semiconductor wafer 10 is inflated artificially. この状態で、すべての半導体チップ10aに対して例えば125℃の温度下において一括してバーンインを行なう。 In this state, the burn-in batch at a temperature of all the semiconductor chips 10a against eg 125 ° C..

【0082】半導体チップ10aに対するバーンインが完了すると、半導体ウェハ10を冷却して半導体ウェハ10を元の大きさに戻した後、半導体チップ10aに対して1個づつ出荷前の検査を行なう。 [0082] When the burn for the semiconductor chip 10a is completed, after returning the semiconductor wafer 10 to its original size by cooling the semiconductor wafer 10, and one by one before shipment inspection on the semiconductor chip 10a.

【0083】以下、図13を参照しながら本発明の第8 [0083] Hereinafter, an eighth reference while the present invention Figure 13
実施形態に係る半導体装置の検査方法について説明する。 A method for inspecting a semiconductor device according to the embodiment.

【0084】第8実施形態が第7実施形態と異なるのは、ウェハ固定用基板30に、半導体チップ10aの大きさ及び位置とは無関係に碁盤の目状に多数の吸引孔2 [0084] The eighth embodiment differs from the seventh embodiment, the wafer fixing substrate 30, a plurality of suction independently of a grid the size and position of the semiconductor chip 10a hole 2
7が設けられている点と、半導体ウェハ10とウェハ固定用基板30との間に、半導体チップ10aと対応する位置に比較的大きな径の貫通孔34を有する連通用シート35を介在させた点とである。 And that 7 is provided, between the semiconductor wafer 10 and wafer fixing substrate 30, that is interposed a continuous-class sheet 35 having a through-hole 34 of relatively large diameter at a position corresponding to the semiconductor chip 10a it is when. ウェハ固定用基板30 Wafer fixing substrate 30
に多数の吸引孔27が設けられていると共に連通用シート35に比較的大きな径の貫通孔34が設けられているので、貫通孔34はいずれかの吸引孔27と連通する。 Since a plurality of suction holes 27 is relatively large diameter connecting-class seat 35 with provided a through hole 34 is provided in the through hole 34 communicates with the suction hole 27 of either.
これにより、半導体ウェハ10は、ウェハ固定用基板3 Thus, the semiconductor wafer 10, the wafer fixing substrate 3
0の吸引孔27及び連通用シート35の貫通孔34からの吸引力によってウェハ固定用基板30に固定される。 Is fixed to the wafer fixing substrate 30 by the suction force from the suction holes 27 and the through-hole 34 adapted for fluid flow sheets 35 0.
第8実施形態においては、半導体ウェハ10に対するバーンインは第7実施形態と同様であるので、説明は省略する。 In the eighth embodiment, since the burn to the semiconductor wafer 10 is similar to the seventh embodiment, description is omitted.

【0085】第8実施形態によると、連通用シート35 [0085] According to the eighth embodiment, the communication-class seat 35
を半導体ウェハ10に対応して設けるだけでよく、ウェハ固定用基板30に汎用性を持たせることができるので、コストの低減を図ることができる。 The semiconductor wafer 10 can simply provided corresponding, it is possible to provide versatility to the wafer fixing substrate 30, it is possible to reduce the cost.

【0086】以下、図13を参照しながら本発明の第9 [0086] Hereinafter, a ninth reference while the present invention Figure 13
実施形態に係る半導体装置の検査方法について説明する。 A method for inspecting a semiconductor device according to the embodiment.

【0087】第9実施形態が第8実施形態と異なるのは、連通用シート35とウェハ固定用基板30との間に多孔性シート36が介在している点である。 [0087] Ninth Embodiment is different from the eighth embodiment is that the porous sheet 36 is interposed between the connecting-class seat 35 and the wafer-fixing substrate 30. これにより、連通用シート35の連通孔34は対向する吸引孔2 Thus, the communication hole 34 adapted for fluid flow sheet 35 is suction holes facing 2
7以外の他の吸引孔27とも多孔性シート36を介して連通するので、ウェハ固定用基板30に対する吸引力が大きくなるので、半導体ウェハ10aのウェハ固定用基板30に対する固定が確実になる。 Since communicating via the other suction hole 27 both porous sheet 36 other than 7, since the suction force to the wafer fixing substrate 30 is increased, fixing is ensured for the wafer fixing substrate 30 of the semiconductor wafer 10a. 第9実施形態においても、半導体ウェハ10に対するバーンインは第7実施形態と同様であるので、説明は省略する。 Also in the ninth embodiment, since the burn to the semiconductor wafer 10 is similar to the seventh embodiment, description is omitted.

【0088】 [0088]

【発明の効果】請求項1の発明に係る半導体装置の検査方法によると、コンタクタの熱膨張に応じて複数の半導体チップ同士の間隔が拡がり、半導体ウェハは疑似的に膨張するため、バーンイン時に、半導体ウェハの周縁部においても半導体チップの検査用電極とコンタクタのプローブ端子とが位置ずれを起こさないので、半導体ウェハの周縁部においても半導体チップの検査用電極とコンタクタのプローブ端子とが位置ずれを起こすことなくウェハ状態で一括してバーンインを行なうことができる。 Effects of the Invention According to the inspection method of a semiconductor device according to the invention of claim 1, spread the spacing between the plurality of semiconductor chips in accordance with the thermal expansion of the contactor, since the semiconductor wafer is expanded artificially, the burn-in, since not cause positional displacement and the probe terminals of the testing electrodes and the contactor of the semiconductor chip even at the periphery of the semiconductor wafer, the probe terminals and the positional deviation of the testing electrodes and the contactor of the semiconductor chip even at the periphery of the semiconductor wafer it is possible to perform the burn-in collectively in a wafer state without causing.

【0089】また、従来はバーンイン後にダイシングを行なっていたため、ダイシング工程において発生する静電気によって不良の半導体チップが発生することがあり、ダイシング後にも検査を行なう必要があったが、本発明によると、ダイシング後にバーンインを行なうため、ダイシング工程において発生した不良の半導体チップはバーンインスクリーニング工程において除去されるので、検査の回数を低減できる。 [0089] Also, since the conventional had performed dicing after burn, sometimes defective semiconductor chip by static electricity generated in the dicing step occurs, it was necessary to perform the test even after dicing, according to the present invention, for performing the burn after the dicing, the defective semiconductor chips generated in the dicing step is removed in the burn-in screening process can reduce the number of inspection.

【0090】また、ダイシングされた半導体ウェハをコンタクタに固定するので、コンタクタのプローブ端子に高低差があっても、各半導体チップがプローブ端子に馴染むので、コンタクタのプローブ端子と半導体チップの検査用電極との接触が確実になる。 [0090] Moreover, since fixing the diced semiconductor wafer to the contactor, even if there is difference in height probe terminals of the contactor, since each semiconductor chip is familiar with the probe terminals, the probe terminal and the semiconductor chip inspection electrode of the contactor contact is ensured with.

【0091】また、バーンイン時の加熱によって半導体ウェハを疑似的に膨張させることができるため、工程数の増加を招くことがないと共に、高価なコンタクタに対する制約が減少しコンタクタの設計の自由度が増すのでコスト低減を図ることができる。 [0091] Further, since it is possible to inflate the semiconductor wafer artificially by heating the burn, the never increasing the number of process steps, increase the degree of freedom in designing the reduced restrictions on the expensive contactor Contactor it is possible to reduce the cost.

【0092】請求項2の発明に係る半導体装置の検査方法によると、バーンインが行なわれた複数の半導体チップに対して出荷前の検査を行なうので、検査が行なわれたベアチップを出荷することができる。 [0092] According to the inspection method of a semiconductor device according to the invention of claim 2, since the burn-inspected before shipment to a plurality of semiconductor chips made, it is possible to ship bare chip test is performed .

【0093】請求項3の発明に係る半導体装置の検査方法によると、不良と判定された半導体チップをシートから除去した後に、半導体チップに対してバーンインを行なうため、電源電流不良又はリーク不良等が生じていると判定された半導体チップをシートから除去した後に、 [0093] After removing According to the inspection method of a semiconductor device according to the invention of claim 3, the semiconductor chip judged to be defective from the sheet, for performing burn the semiconductor chip, the power supply current failure or leakage failure and the like occur and the determined semiconductor chip after removal from the sheet,
良品と判定された複数の半導体チップに対してバーンイン電圧を安定して印加できるので、複数の半導体チップに対して一括して行なうバーンイン工程を効率良く行なうことができる。 Since the burn-in voltage to the plurality of semiconductor chips that are determined to be good product can be applied stably, it is possible to perform burn-in process performed collectively for a plurality of semiconductor chips efficiently.

【0094】請求項4の発明に係る半導体装置の検査方法によると、半導体ウェハが固定されるシートは予め収縮しているので、半導体ウェハに対してダイシングを行なっても、ダイシング後にシートが収縮し難いので、ダイシング後の半導体チップ同士の位置ずれを抑制することができる。 [0094] According to the inspection method of a semiconductor device according to the invention of claim 4, the semiconductor wafer sheet to be fixed in advance contracted, be subjected to dicing the semiconductor wafer, the sheet shrinks after the dicing since difficult, it is possible to suppress the positional displacement of the semiconductor chips after dicing.

【0095】請求項5の発明に係る半導体装置の検査方法によると、コンタクタに固定された半導体ウェハを加熱すると、半導体ウェハは伸縮性を有するシートを介してコンタクタと略同じ熱膨張率を有する基板に固定された状態で加熱されるため、半導体ウェハはコンタクトと同程度に膨張するので、半導体チップの検査用電極とコンタクタのプローブ端子との位置ずれを抑制することができる。 [0095] substrate having According to the inspection method of a semiconductor device according to the invention of claim 5, when heating the semiconductor wafer which is fixed to the contactor, the substantially same thermal expansion coefficient as that of the contactor through the sheet semiconductor wafer having elasticity because it is heated in a state of being fixed to the semiconductor wafer because expands to the same degree as the contact, it is possible to suppress the positional deviation of the probe terminals of the testing electrode and the contactor of the semiconductor chip.

【0096】請求項6の発明に係る半導体装置の検査方法によると、吸引力によって半導体ウェハを伸縮性を有するシートを介して基板に確実に固定することができる。 [0096] According to the inspection method of a semiconductor device according to the invention of claim 6 can be reliably fixed to the substrate through a sheet having a stretchable semiconductor wafer by suction force.

【0097】請求項7の構成により、半導体チップは検査用電極が形成されていない部位において基板に吸引されるため、半導体チップにおける検査用電極が形成されていない部位がコンタクタの方に湾曲する事態を防止できるので、半導体チップに反りを生じさせることなく、 [0097] The arrangement of claim 7, since the semiconductor chip is drawn into the substrate at a site not formed inspection electrode, situation in which sites not testing electrodes are formed in a semiconductor chip is bent toward the contactor since can be prevented without causing a warp in the semiconductor chip,
バーンインを行なうことができる。 It is possible to perform the burn-in.

【0098】請求項8の発明に係る半導体装置の検査方法によると、コンタクタにおける半導体ウェハのスクライブラインと対応する位置に設けられた突起体を複数の半導体チップ同士の間に挿入した状態で半導体ウェハを加熱すると、コンタクタの熱膨張に応じて突起体が周辺部側に拡がり、これに伴って、複数の半導体チップ同士の間隔が拡がるので、半導体ウェハの周縁部における半導体チップの検査用電極とコンタクタのプローブ端子との位置ずれを確実に防止できる。 [0098] According to the inspection method of a semiconductor device according to the invention of claim 8, the semiconductor wafer in a state of inserting the projection member provided at a position corresponding to the scribe line of the semiconductor wafer in the contactor between a plurality of semiconductor chips heating the, protrusion spreads to the periphery side in accordance with the thermal expansion of the contactor, along with this, since the interval between the plurality of semiconductor chips is expanded, and the inspection electrode of the semiconductor chip in the peripheral portion of the semiconductor wafer contactor misalignment between the probe pin can be reliably prevented.

【0099】また、半導体ウェハに対する加熱が終了し、コンタクタが冷却されると、コンタクタの突起体が中心部側に戻るので、これに伴って、複数の半導体チップ同士の間隔が縮まる。 [0099] In addition, heating of the semiconductor wafer is completed and the contactor is cooled, since the projections of the contactor is returned to the central portion side, along with this, shortens the distance between the plurality of semiconductor chips.

【0100】請求項9の発明に係る半導体装置の検査方法によると、コンタクタにおける半導体チップの検査用電極と対応する位置に設けられたプローブ端子を半導体チップの検査用電極に嵌合した状態で半導体ウェハを加熱すると、コンタクタの熱膨張に応じてプローブ端子が周辺部側に拡がり、これに伴って、複数の半導体チップ同士の間隔が拡がるので、半導体ウェハの周縁部における半導体チップの検査用電極とコンタクタのプローブ端子との位置ずれを確実に防止できる。 [0100] According to the inspection method of a semiconductor device according to the invention of claim 9, the semiconductor in a state of fitting the probe terminals provided on a position corresponding to the inspection electrode of the semiconductor chip to the inspection electrode of the semiconductor chip in the contactor heating the wafer, spread on the periphery side probe pin in accordance with the thermal expansion of the contactor, along with this, since the interval between the plurality of semiconductor chips is expanded, and the inspection electrode of the semiconductor chip in the peripheral portion of the semiconductor wafer the displacement of the probe terminals of the contactor can be reliably prevented.

【0101】また、半導体ウェハに対する加熱を終了し、コンタクタが冷却されると、コンタクタのプローブ端子が中心部側に戻るので、これに伴って、複数の半導体チップ同士の間隔が縮まる。 [0102] In addition, the heating was terminated to the semiconductor wafer, the contactor is cooled, the probe terminals of the contactor is returned to the central portion side, along with this, it shortens the distance between the plurality of semiconductor chips.

【0102】請求項10の発明に係る半導体装置の検査方法によると、基板の熱膨張に応じて複数の半導体チップ同士の間隔が拡がり、半導体ウェハは疑似的に膨張するため、請求項1の発明と同様に、半導体ウェハの周縁部においても半導体チップの検査用電極とコンタクタのプローブ端子とが位置ずれを起こすことなくウェハ状態で一括してバーンインを行なうことができる。 [0102] According to the inspection method of a semiconductor device according to the invention of claim 10, spreading the distance between the plurality of semiconductor chips in accordance with the thermal expansion of the substrate, since the semiconductor wafer is expanded artificially, the invention of claim 1 Similarly, it is possible to perform the burn-in batch in a wafer state without causing the inspection electrode and the probe pin and the positional deviation of the contactor of the semiconductor chip even at the periphery of the semiconductor wafer with.

【0103】また、請求項1の発明と同様、ダイシング工程において発生した不良の半導体チップはバーンインスクリーニング工程において除去されるため、検査の回数を低減できる。 [0103] Further, similarly to the invention of claim 1, since the defective semiconductor chips generated in the dicing step is removed in the burn-in screening process can reduce the number of inspection. また、バーンイン時の加熱によって半導体ウェハを疑似的に膨張させるため、工程数の増加を招くことがないと共に、高価なコンタクタに対する制約が減少しコンタクタの設計の自由度が増すので、コスト低減を図ることができる。 Also, for inflating the semiconductor wafer artificially by heating the burn, the never increasing the number of process steps, since restrictions on the expensive contactor increases flexibility of reduced contactor design, reduce costs be able to.

【0104】請求項11の発明に係る半導体装置の検査方法によると、バーンインが行なわれた複数の半導体チップに対して出荷前の検査を行なうので、検査が行なわれたベアチップを出荷することができる。 [0104] According to the inspection method of a semiconductor device according to the invention of claim 11, since the burn-inspected before shipment to a plurality of semiconductor chips made, it is possible to ship bare chip test is performed .

【0105】請求項12の構成により、不良と判定された半導体チップをシートから除去した後に、半導体チップに対してバーンインを行なうため、電源電流不良又はリーク不良等が生じていると判定された半導体チップをシートから除去した後に、良品と判定された複数の半導体チップに対してバーンイン電圧を安定して印加できるので、複数の半導体チップに対して一括して行なうバーンイン工程を効率良く行なうことができる。 [0105] The arrangement of claim 12, the semiconductor chip judged to be defective after removal from the sheet, for performing burn the semiconductor chip, the semiconductor power current failure or leakage failure and the like is determined to be occurring after removal of the chip from the sheet, it is possible to apply a burn-in voltage stably for a plurality of semiconductor chips that are determined to be good product, can be carried out burn-in process performed collectively for a plurality of semiconductor chips efficiently .

【0106】請求項13の発明に係る半導体装置の検査方法によると、半導体ウェハは基板に粘着剤によって固定されているため、複数の半導体チップ同士の間隔が基板の熱膨張に応じて確実に拡がるので、半導体ウェハの周縁部において半導体チップの検査用電極とコンタクタのプローブ端子とが位置ずれを起こすことなくウェハ状態で一括してバーンインを行なうことができる。 [0106] According to the inspection method of a semiconductor device according to the invention of claim 13, since the semiconductor wafer is fixed by an adhesive to the substrate, spread reliably in accordance with the interval thermal expansion of the substrate between the plurality of semiconductor chips since, it is possible to perform burn collectively in a wafer state without causing a probe terminal and the positional deviation of the testing electrodes and the contactor of the semiconductor chip in the peripheral portion of the semiconductor wafer.

【0107】請求項14の発明に係る半導体装置の検査方法によると、半導体ウェハは伸縮性を有するシートを介して基板に固定されているため、シートには切込みができるが基板には切込みができないように半導体ウェハに対するダイシングを行なうことができるので、ダイシング用の切断刃の損傷を招くことなく、半導体チップ同士を分離することができる。 [0107] According to the inspection method of a semiconductor device according to the invention of claim 14, since the semiconductor wafer is fixed to the substrate through a sheet having stretchability, the sheet may have cuts can not be cut in the substrate it is possible to perform the dicing the semiconductor wafer as, without causing damage to the cutting blade for dicing, it is possible to separate the semiconductor chips. また、シートは伸縮性を有しているおり、コンタクタの熱膨張に応じて伸びるので、半導体ウェハと基板との間にシートが介在していても、複数の半導体チップ同士の間隔は基板の熱膨張に応じて確実に拡がるので、支障はない。 The sheet is has a stretchable, since extending in response to thermal expansion of the contactor, even if the sheet is not interposed between the semiconductor wafer and the substrate, the interval between the plurality of semiconductor chips of the substrate heat since the spread to ensure in accordance with the expansion, there is no problem.

【0108】請求項15の発明に係る半導体装置の検査方法によると、半導体ウェハは基板に吸引力によって固定されているため、複数の半導体チップ同士の間隔は基板の熱膨張に応じて確実に拡がると共に、半導体ウェハに対する吸引を終了すると、半導体ウェハは基板から解放されるので、スムーズに次工程に移行することができる。 [0108] According to the inspection method of a semiconductor device according to the invention of claim 15, since the semiconductor wafer is fixed by suction to the substrate, the interval between the plurality of semiconductor chips are spread reliably in accordance with the thermal expansion of the substrate together, the ends of the suction to the semiconductor wafer, the semiconductor wafer because it is released from the substrate, can be a smooth transition to the next step.

【0109】請求項16の発明に係る半導体装置の製造方法によると、シートと基板との間に多孔質シートが介在しているため、シートの貫通孔と基板の吸引孔とが多孔質シートを介して連通するので、半導体チップをシートの貫通孔及び基板の吸引孔からの吸引力によって基板に確実に固定することができる。 [0109] According to the manufacturing method of a semiconductor device according to the invention of claim 16, since the porous sheet is interposed between the sheet and the substrate, and the through-hole and the substrate suction holes of the sheet a porous sheet since communicating through, it can be surely fixed to the substrate by the suction force of the semiconductor chip from the through hole and the substrate suction holes of the sheet.

【0110】請求項17の発明に係る半導体装置の検査方法によると、半導体チップは検査用電極が形成されていない部位において基板に吸引されるため、半導体チップにおける検査用電極が形成されていない部位がコンタクタの方に湾曲する事態を防止できるので、半導体チップに反りを生じさせることなく、バーンインを行なうことができる。 [0110] According to the inspection method of a semiconductor device according to the invention of claim 17, since the semiconductor chip is drawn on the substrate at a site not formed inspection electrode, sites not testing electrodes are formed in a semiconductor chip since but possible to prevent the curved towards the contactor, without causing warpage in the semiconductor chip, it is possible to perform burn.

【0111】請求項18の発明に係る半導体装置の検査方法によると、各半導体チップをシートの貫通孔及び基板の吸引孔からの吸引力によって基板に固定できるので、コンタクタひいては基板の熱膨張に応じて複数の半導体チップ同士の間隔を拡げることができる。 [0111] According to the inspection method of a semiconductor device according to the invention of claim 18, since each semiconductor chip can be fixed to the substrate by the suction force of the through hole and the substrate suction holes of the sheet, depending on the thermal expansion of the contactor and thus the substrate it can be expanded interval between the plurality of semiconductor chips Te. また、貫通孔を有するシートを半導体ウェハに対応して設ける一方、基板に汎用性を持たせることができるので、検査のコストを低減することができる。 Further, while provided corresponding a sheet having a through-hole in the semiconductor wafer, it is possible to provide versatility to the substrate, it is possible to reduce the cost of the test.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】(a)〜(c)は本発明の第1実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 [1] (a) ~ (c) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to a first embodiment of the present invention.

【図2】(a)〜(c)は前記第1実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 Figure 2 (a) ~ (c) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to the first embodiment.

【図3】(a)〜(c)は前記第1実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 [3] (a) ~ (c) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to the first embodiment.

【図4】(a)及び(b)は本発明の第2実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 4 (a) and (b) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to a second embodiment of the present invention.

【図5】(a),(b)は前記第2実施形態に係る半導体装置の検査方法におけるコンタクタのパッド及び半導体チップの検査用電極の変形例を示す断面図である。 [5] (a), a cross-sectional view showing a modified example of (b) is the testing electrodes of the contactor pads and the semiconductor chip in the semiconductor device inspection method according to the second embodiment.

【図6】(a)〜(c)は本発明の第3実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 6 (a) ~ (c) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to a third embodiment of the present invention.

【図7】本発明の第4実施形態に係る半導体装置の検査方法の工程を示す断面図である。 7 is a cross-sectional view showing a step of a method of inspecting a semiconductor device according to a fourth embodiment of the present invention.

【図8】(a)〜(d)は前記第3の実施形態に係る半導体装置の検査方法における問題点を説明する断面図である。 8 (a) ~ (d) are sectional views for explaining problems in the inspection method of a semiconductor device according to the third embodiment.

【図9】(a)〜(c)は本発明の第5実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 9 (a) ~ (c) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to a fifth embodiment of the present invention.

【図10】(a)〜(c)は本発明の第6実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 [10] (a) ~ (c) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to a sixth embodiment of the present invention.

【図11】(a)〜(c)は本発明の第7実施形態に係る半導体装置の検査方法の各工程を示す断面図である。 11 (a) ~ (c) are cross-sectional views illustrating steps of a method of inspecting a semiconductor device according to a seventh embodiment of the present invention.

【図12】前記第7実施形態に係る半導体装置の検査方法におけるウェハ固定用基板の平面図である。 12 is a plan view of a wafer fixing substrate in the inspection method of a semiconductor device according to the seventh embodiment.

【図13】本発明の第8実施形態に係る半導体装置の検査方法の工程を示す断面図である。 13 is a cross sectional view showing a step of a method of inspecting a semiconductor device according to an eighth embodiment of the present invention.

【図14】本発明の第9実施形態に係る半導体装置の検査方法の工程を示す断面図である。 14 is a cross sectional view showing a step of a method of inspecting a semiconductor device according to a ninth embodiment of the present invention.

【図15】(a),(b)は従来の半導体装置の検査方法及びその問題点を説明する断面図である。 [15] (a), a cross-sectional view for explaining a testing method and a problem (b) the conventional semiconductor device.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 半導体ウェハ 10a 半導体チップ 10b スクライブライン 10c 切溝 10d 検査用電極 11 ダイシング用シート 12 剛性のリング 13 バンプ 14 突起体 15 コンタクタ 16 パッキング材 17 凹状溝 18 コンタクタ用吸引孔 19 ウェハ用吸引孔 20 バーンイン用基板 21 突き上げ用ピン 22 コレッタ 25 剛性基板 26 粘着性シート 27 吸引孔 28 空間部 30 ウェハ固定用基板 32 通気性シート 34 貫通孔 35 連通用シート 36 多孔性シート 10 semiconductor wafer 10a semiconductor chip 10b scribe line 10c kerf 10d testing electrode 11 sheet 12 rigid ring 13 the bump 14 projecting body 15 contactor 16 Packing material 17 recessed groove 18 contactor suction holes 19 wafer suction hole 20 for burn-dicing substrate 21 push-up pin 22 Coretta 25 rigid substrate 26 adhesive 35 consecutive sheet 27 suction hole 28 space 30 wafer fixing substrate 32 breathable sheet 34 through holes Spoken sheet 36 porous sheet

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 FI G01R 31/28 G01R 31/28 V (56)参考文献 特開 平8−5664(JP,A) 特開 昭51−71782(JP,A) 特開 平8−167637(JP,A) 特開 平4−326540(JP,A) 特開 平7−161788(JP,A) (58)調査した分野(Int.Cl. 6 ,DB名) H01L 21/66 G01R 1/06 G01R 1/073 G01R 31/26 G01R 31/28 ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 identifications FI G01R 31/28 G01R 31/28 V (56 ) references Patent Rights 8-5664 (JP, a) JP Akira 51-71782 ( JP, a) JP flat 8-167637 (JP, a) JP flat 4-326540 (JP, a) JP flat 7-161788 (JP, a) (58 ) field of investigation (Int.Cl. 6, DB name) H01L 21/66 G01R 1/06 G01R 1/073 G01R 31/26 G01R 31/28

Claims (18)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 検査用電極を有する複数の半導体チップが形成された半導体ウェハを伸縮性を有するシートに固定する第1の工程と、 前記シートに固定された前記半導体ウェハに対して前記シートが分離しないようにダイシングを行なって、前記複数の半導体チップを互いに分離する第2の工程と、 前記半導体チップの検査用電極に電気信号を供給するコンタクタとダイシングされた半導体ウェハとをアライメントした後、前記半導体ウェハを前記コンタクタに固定する第3の工程と、 前記コンタクタに固定された前記半導体ウェハを加熱して前記複数の半導体チップ同士の間隔を前記コンタクタの熱膨張に応じて拡げ、間隔が拡がった前記複数の半導体チップに対して一括してバーンインを行なう第4の工程とを備えていることを特徴とす 1. A a first step of fixing a semiconductor wafer in which a plurality of semiconductor chips are formed to have a test electrode sheet having stretchability, the sheet to the semiconductor wafer fixed on the sheet by performing dicing so as not to separate, after alignment and a second step of separating said plurality of semiconductor chips to each other, and a semiconductor wafer formed contactor dicing supplying electrical signals to the testing electrodes of the semiconductor chip, the third step of fixing the semiconductor wafer to the contactor, spread in accordance with intervals of said plurality of semiconductor chips and heating the fixed said semiconductor wafer to said contactor thermal expansion of the contactor, spread interval and to characterized in that it comprises a fourth step of performing burn collectively to the plurality of semiconductor chips る半導体装置の検査方法。 Inspection method of that semiconductor device.
  2. 【請求項2】 バーンインが行なわれた前記複数の半導体チップに対して出荷前の検査を行なう第5の工程をさらに備えていることを特徴とする請求項1に記載の半導体装置の検査方法。 2. A method of inspecting a semiconductor device according to claim 1, characterized in that burn further comprises a fifth step of performing an inspection before shipment to the plurality of semiconductor chips made.
  3. 【請求項3】 前記第2の工程と前記第3の工程との間に、前記半導体チップの良否の判定を行ない、不良と判定された前記半導体チップを前記シートから除去する工程をさらに備えていることを特徴とする請求項1に記載の半導体装置の検査方法。 Between the wherein the second step and the third step, the performs quality determination of the semiconductor chip, the semiconductor chip judged to be defective, further comprising a step of removing from said sheet method of inspecting a semiconductor device according to claim 1, characterized in that there.
  4. 【請求項4】 前記第1の工程よりも前に、前記シートを加熱して該シートを収縮させておく工程をさらに備えていることを特徴とする請求項1に記載の半導体装置の検査方法。 4. A prior than the first step, the inspection method of a semiconductor device according to claim 1, by heating the sheet, characterized in that it further comprises a step to keep contract the said sheet .
  5. 【請求項5】 前記第1の工程は、前記半導体ウェハが固定された前記シートを前記コンタクタと略同じ熱膨張率を有する基板に固定する工程を含むことを特徴とする請求項1に記載の半導体装置の検査方法。 Wherein said first step, according to claim 1, characterized in that it comprises a step of fixing the sheet on which the semiconductor wafer is fixed on a substrate having substantially the same coefficient of thermal expansion between the contactor inspection method of a semiconductor device.
  6. 【請求項6】 前記第1の工程は、前記半導体ウェハが固定された前記シートを前記基板に吸引力によって固定する工程を含むことを特徴とする請求項5に記載の半導体装置の検査方法。 Wherein said first step, the inspection method of a semiconductor device according to claim 5, characterized in that it comprises a step of fixing by the suction force of the sheet on which the semiconductor wafer is fixed on the substrate.
  7. 【請求項7】 前記第1の工程は、前記半導体ウェハが固定された前記シートを前記基板に、該基板における前記半導体チップの前記検査用電極が形成されていない部位と対応する部位に形成された吸引孔からの吸引力によって固定する工程を含むことを特徴とする請求項6に記載の半導体装置の検査方法。 Wherein said first step, the sheet on which the semiconductor wafer is fixed to the substrate, are formed in portions corresponding to portions which are not the said inspection electrode of the semiconductor chip is formed in the substrate method of inspecting a semiconductor device according to claim 6, characterized in that it comprises a step of fixing by suction force from the suction holes.
  8. 【請求項8】 前記第1の工程よりも前に、前記コンタクタにおける前記半導体ウェハのスクライブラインと対応する位置に突起体を設ける工程をさらに備え、 前記第3の工程は、前記コンタクタの突起体を前記複数の半導体チップ同士の間に挿入する工程を含み、 前記第4の工程は、前記コンタクタの熱膨張に伴い周辺部側に拡がる前記突起体によって前記複数の半導体チップ同士の間隔を拡げる工程を含むことを特徴とする請求項1に記載の半導体装置の検査方法。 8. prior to the first step, further comprising the step of providing a protrusion on the scribe line with a corresponding position of the semiconductor wafer in the contactor, the third step, the projection of the contactor the comprises the step of inserting between the adjacent plurality of semiconductor chips, the fourth step, the step of expanding the interval between the plurality of semiconductor chips by the protrusion extending in the peripheral portion with the thermal expansion of the contactor method of inspecting a semiconductor device according to claim 1, characterized in that it comprises a.
  9. 【請求項9】 前記第1の工程よりも前に、前記コンタクタにおける前記半導体チップの検査用電極と対応する位置に該検査用電極と嵌合する形状のプローブ端子を設ける工程をさらに備え、 前記第3の工程は、前記コンタクタのプローブ端子を前記半導体チップの検査用電極に嵌合する工程を含み、 前記第4の工程は、前記コンタクタの熱膨張に伴い周辺部側に拡がる前記プローブ端子によって前記半導体チップ同士の間隔を拡げる工程を含むことを特徴とする請求項1に記載の半導体装置の検査方法。 9. A before the first step, further comprising the step of providing a probe pin having a shape to mate with the testing electrodes at positions corresponding to the inspection electrode of said semiconductor chip in said contactor, said the third step includes the step of fitting the probe terminals of the contactor to the inspection electrode of said semiconductor chip, said fourth step, by said probe terminal extending to the periphery side with the thermal expansion of the contactor method of inspecting a semiconductor device according to claim 1, characterized in that it comprises a step of widening the interval between the semiconductor chip.
  10. 【請求項10】 検査用電極を有する複数の半導体チップが形成された半導体ウェハを、前記半導体チップの検査用電極に電気信号を供給するプローブ端子を有するコンタクタの熱膨張率と略等しい熱膨張率を有する基板に固定する第1の工程と、 前記基板に固定された前記半導体ウェハに対して前記基板が分離しないようにダイシングを行なって、前記複数の半導体チップを互いに分離する第2の工程と、 前記コンタクタとダイシングされた前記半導体ウェハとをアライメントした後、前記半導体チップの検査用電極と前記コンタクタのプローブ端子とを接触させる第3の工程と、 前記基板に固定された前記半導体ウェハを加熱して前記複数の半導体チップ同士の間隔を前記基板の熱膨張に応じて拡げ、間隔が拡がった前記複数の半導体チ 10. A semiconductor wafer having a plurality of semiconductor chips are formed to have a test electrode, a substantially equal thermal expansion coefficient as the thermal expansion coefficient of the contactor having a probe terminal for supplying an electric signal to the testing electrodes of the semiconductor chip a first step of fixing the substrate having, by performing dicing so that the substrate does not separate with respect to the semiconductor wafer fixed on the substrate, a second step of separating the plurality of semiconductor chips from each other after aligning said contactor and diced the semiconductor wafer, heating the third step of contacting a probe pin of the inspection electrodes of the semiconductor chip contactor, the semiconductor wafer fixed on the substrate and expanded in accordance with intervals between the plurality of semiconductor chips to the thermal expansion of the substrate, the plurality of semiconductor switch which interval has spread ップに対してバーンインを行なう第4の工程とを備えていることを特徴とする半導体装置の検査方法。 A method of inspecting a semiconductor device, characterized by comprising a fourth step of performing a burn against-up.
  11. 【請求項11】 バーンインが行なわれた前記複数の半導体チップに対して出荷前の検査を行なう第5の工程をさらに備えていることを特徴とする請求項10に記載の半導体装置の検査方法。 11. A method of inspecting a semiconductor device according to claim 10, characterized in that the burn-in further comprises a fifth step of performing an inspection before shipment to the plurality of semiconductor chips made.
  12. 【請求項12】 前記第2の工程と前記第3の工程との間に、前記半導体チップの良否の判定を行ない、不良と判定された前記半導体チップを前記シートから除去する工程をさらに備えていることを特徴とする請求項10に記載の半導体装置の検査方法。 Between 12. and the second step and the third step, the performs quality determination of the semiconductor chip, the semiconductor chip judged to be defective, further comprising a step of removing from said sheet method of inspecting a semiconductor device according to claim 10, characterized in that there.
  13. 【請求項13】 前記第1の工程は、前記半導体ウェハを前記基板に粘着剤によって固定する工程を含むことを特徴とする請求項10に記載の半導体装置の検査方法。 Wherein said first step, the inspection method of a semiconductor device according to claim 10, characterized in that it comprises a step of fixing by adhesive to the semiconductor wafer to the substrate.
  14. 【請求項14】 前記第1の工程は、前記半導体ウェハを伸縮性を有するシートを介して前記基板に固定する工程を含むことを特徴とする請求項10に記載の半導体装置の検査方法。 14. the first step, the inspection method of a semiconductor device according to claim 10, characterized in that it comprises a step of fixing to the substrate through a sheet having elasticity the semiconductor wafer.
  15. 【請求項15】 前記第1の工程は、前記半導体ウェハを前記基板に吸引力によって固定する工程を含むことを特徴とする請求項10に記載の半導体装置の検査方法。 15. the first step, the inspection method of a semiconductor device according to claim 10, characterized in that it comprises a step of fixing by the suction force of the semiconductor wafer to the substrate.
  16. 【請求項16】 前記第1の工程は、前記シートと前記基板との間に多孔質シートを介在させる工程を含むことを特徴とする請求項15に記載の半導体装置の検査方法。 16. the first step, the inspection method of a semiconductor device according to claim 15, characterized in that it comprises a step of interposing a porous sheet between the sheet and the substrate.
  17. 【請求項17】 前記第1の工程は、前記半導体ウェハを前記基板に、該基板における前記半導体チップの前記検査用電極が形成されていない部位と対応する部位に形成された吸引孔からの吸引力によって固定する工程を含むことを特徴とする請求項15に記載の半導体装置の検査方法。 17. The first step is sucked from the semiconductor wafer to the substrate, the suction holes formed in a portion corresponding to the portion not formed the testing electrodes of the semiconductor chip in the substrate method of inspecting a semiconductor device according to claim 15, characterized in that it comprises a step of fixing by force.
  18. 【請求項18】 前記第1の工程よりも前に、前記基板に多数の吸引孔を設けておくと共に、前記複数の半導体チップと対応する位置に貫通孔を有するシートを前記半導体ウェハと前記基板との間に設ける工程をさらに備え、 前記第1の工程は、前記シートの貫通孔及び前記基板の吸引孔からの吸引力によって前記半導体ウェハを前記基板に固定する工程を含むことを特徴とする請求項15に記載の半導体装置の検査方法。 To 18. before the first step, the preferably provided a plurality of suction holes on the substrate, wherein the sheet having through-holes at positions corresponding to said plurality of semiconductor chips and the semiconductor wafer substrate further comprising the step of providing between said first step, characterized in that the suction force of the through hole and the suction holes of the substrate of the sheet comprising the step of fixing the semiconductor wafer to said substrate method of inspecting a semiconductor device according to claim 15.
JP30141895A 1995-03-31 1995-11-20 Inspection method of a semiconductor device Expired - Fee Related JP2837829B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7-76071 1995-03-31
JP7607195 1995-03-31
JP30141895A JP2837829B2 (en) 1995-03-31 1995-11-20 Inspection method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30141895A JP2837829B2 (en) 1995-03-31 1995-11-20 Inspection method of a semiconductor device

Publications (2)

Publication Number Publication Date
JPH08330372A JPH08330372A (en) 1996-12-13
JP2837829B2 true JP2837829B2 (en) 1998-12-16

Family

ID=26417228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30141895A Expired - Fee Related JP2837829B2 (en) 1995-03-31 1995-11-20 Inspection method of a semiconductor device

Country Status (1)

Country Link
JP (1) JP2837829B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854801B1 (en) * 2004-09-06 2008-08-27 도쿄엘렉트론가부시키가이샤 Wafer chuck

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570896B2 (en) * 2004-04-06 2010-10-27 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP5189726B2 (en) * 2005-03-18 2013-04-24 ソマール株式会社 Method for processing adherend and pressure-sensitive adhesive sheet used therefor
US7519328B2 (en) 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
DE112007000799B4 (en) 2006-04-10 2013-10-10 Murata Mfg. Co., Ltd. Wireless IC device
WO2007119304A1 (en) 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. Wireless ic device
WO2007119310A1 (en) 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. Antenna
US9064198B2 (en) 2006-04-26 2015-06-23 Murata Manufacturing Co., Ltd. Electromagnetic-coupling-module-attached article
EP2012388B1 (en) 2006-04-26 2011-12-28 Murata Manufacturing Co. Ltd. Article provided with feed circuit board
CN101454992B (en) 2006-05-26 2015-07-15 株式会社村田制作所 Data coupler
AT507538T (en) 2006-06-01 2011-05-15 Murata Manufacturing Co High frequency ic arrangement and component component for a high frequency ic arrangement
WO2007145053A1 (en) 2006-06-12 2007-12-21 Murata Manufacturing Co., Ltd. Electromagnetically coupled module, wireless ic device inspecting system, electromagnetically coupled module using the wireless ic device inspecting system, and wireless ic device manufacturing method
JP4281850B2 (en) 2006-06-30 2009-06-17 株式会社村田製作所 optical disk
WO2008007606A1 (en) 2006-07-11 2008-01-17 Murata Manufacturing Co., Ltd. Antenna and radio ic device
WO2008023636A1 (en) 2006-08-24 2008-02-28 Murata Manufacturing Co., Ltd. Wireless ic device inspecting system and wireless ic device manufacturing method using the same
WO2008090943A1 (en) 2007-01-26 2008-07-31 Murata Manufacturing Co., Ltd. Container with electromagnetically coupling module
US8009101B2 (en) 2007-04-06 2011-08-30 Murata Manufacturing Co., Ltd. Wireless IC device
US8235299B2 (en) 2007-07-04 2012-08-07 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
US7762472B2 (en) 2007-07-04 2010-07-27 Murata Manufacturing Co., Ltd Wireless IC device
JP4466795B2 (en) 2007-07-09 2010-05-26 株式会社村田製作所 Wireless IC device
US7830311B2 (en) 2007-07-18 2010-11-09 Murata Manufacturing Co., Ltd. Wireless IC device and electronic device
WO2009011423A1 (en) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Wireless ic device
CN101595599B (en) 2007-12-20 2013-05-01 株式会社村田制作所 Radio IC device
EP2207240B1 (en) 2007-12-26 2013-08-21 Murata Manufacturing Co., Ltd. Antenna apparatus and wireless ic device
JP4907513B2 (en) * 2007-12-28 2012-03-28 パナソニック株式会社 Wafer cassette device
JP5613982B2 (en) * 2008-04-11 2014-10-29 日立化成株式会社 Semiconductor chip manufacturing method and dicing tape
CN103295056B (en) 2008-05-21 2016-12-28 株式会社村田制作所 Wireless IC device
EP2290586B1 (en) 2008-05-26 2014-06-25 Murata Manufacturing Co., Ltd. Wireless ic device system and method for authenticating wireless ic device
JP4557186B2 (en) 2008-06-25 2010-10-06 株式会社村田製作所 Wireless IC device and manufacturing method thereof
JP4671001B2 (en) 2008-07-04 2011-04-13 株式会社村田製作所 Wireless IC device
EP2320519B1 (en) 2008-08-19 2017-04-12 Murata Manufacturing Co., Ltd. Wireless ic device and method for manufacturing same
WO2010047214A1 (en) 2008-10-24 2010-04-29 株式会社村田製作所 Radio ic device
CN102187518B (en) 2008-11-17 2014-12-10 株式会社村田制作所 Ic antenna and wireless device
JP5473316B2 (en) * 2008-11-27 2014-04-16 信越ポリマー株式会社 Substrate holder and semiconductor wafer processing method
EP2385580B1 (en) 2009-01-30 2014-04-09 Murata Manufacturing Co., Ltd. Antenna and wireless ic device
JP4646271B1 (en) * 2009-04-14 2011-03-09 パイオニア株式会社 Semiconductor measuring apparatus and method
JP5510450B2 (en) 2009-04-14 2014-06-04 株式会社村田製作所 Wireless IC device
JP4687832B2 (en) 2009-04-21 2011-05-25 株式会社村田製作所 Antenna device
JP4788850B2 (en) 2009-07-03 2011-10-05 株式会社村田製作所 Antenna module
WO2011040393A1 (en) 2009-09-30 2011-04-07 株式会社村田製作所 Circuit substrate and method of manufacture thereof
JP5304580B2 (en) 2009-10-02 2013-10-02 株式会社村田製作所 Wireless IC device
CN102576939B (en) 2009-10-16 2015-11-25 株式会社村田制作所 Ic antenna and wireless device
CN102598413A (en) 2009-10-27 2012-07-18 株式会社村田制作所 Transmitting/receiving apparatus and wireless tag reader
WO2011055703A1 (en) 2009-11-04 2011-05-12 株式会社村田製作所 Communication terminal and information processing system
JP5333601B2 (en) 2009-11-04 2013-11-06 株式会社村田製作所 Communication terminal and information processing system
WO2011055702A1 (en) 2009-11-04 2011-05-12 株式会社村田製作所 Wireless ic tag, reader/writer, and information processing system
JP5652470B2 (en) 2010-03-03 2015-01-14 株式会社村田製作所 Wireless communication module and wireless communication device
JP5370581B2 (en) 2010-03-24 2013-12-18 株式会社村田製作所 RFID system
WO2011122163A1 (en) 2010-03-31 2011-10-06 株式会社村田製作所 Antenna and wireless communication device
JP5170156B2 (en) 2010-05-14 2013-03-27 株式会社村田製作所 Wireless IC device
JP5299351B2 (en) 2010-05-14 2013-09-25 株式会社村田製作所 Wireless IC device
GB2495418B (en) 2010-07-28 2017-05-24 Murata Manufacturing Co Antenna apparatus and communication terminal instrument
WO2012020748A1 (en) 2010-08-10 2012-02-16 株式会社村田製作所 Printed wire board and wireless communication system
CN103038939B (en) 2010-09-30 2015-11-25 株式会社村田制作所 Wireless device ic
CN103053074B (en) 2010-10-12 2015-10-21 株式会社村田制作所 The antenna device and communication terminal apparatus
CN102971909B (en) 2010-10-21 2014-10-15 株式会社村田制作所 The communication terminal apparatus
JP5613034B2 (en) * 2010-12-08 2014-10-22 ラピスセミコンダクタ株式会社 Semiconductor chip characteristic measuring system and chip characteristic measuring method
WO2012093541A1 (en) 2011-01-05 2012-07-12 株式会社村田製作所 Wireless communication device
JP5304956B2 (en) 2011-01-14 2013-10-02 株式会社村田製作所 RFID chip package and RFID tag
JP5370616B2 (en) 2011-02-28 2013-12-18 株式会社村田製作所 Wireless communication device
KR101317226B1 (en) 2011-04-05 2013-10-15 가부시키가이샤 무라타 세이사쿠쇼 Wireless communication device
WO2012157596A1 (en) 2011-05-16 2012-11-22 株式会社村田製作所 Wireless ic device
US8547122B2 (en) * 2011-07-11 2013-10-01 Microchip Technology Incorporated Temperature measurement of active device under test on strip tester
CN103370834B (en) 2011-07-14 2016-04-13 株式会社村田制作所 Wireless communication devices
JP5781864B2 (en) 2011-08-25 2015-09-24 株式会社日本マイクロニクス Light-emitting element inspection apparatus and inspection method
WO2013035821A1 (en) 2011-09-09 2013-03-14 株式会社村田製作所 Antenna device and wireless device
JP5344108B1 (en) 2011-12-01 2013-11-20 株式会社村田製作所 Wireless IC device and manufacturing method thereof
WO2013125610A1 (en) 2012-02-24 2013-08-29 株式会社村田製作所 Antenna device and wireless communication device
JP5304975B1 (en) 2012-04-13 2013-10-02 株式会社村田製作所 RFID tag inspection method and inspection apparatus
JP2016142649A (en) * 2015-02-03 2016-08-08 株式会社テセック Semiconductor device measuring method
CN110235236A (en) 2017-01-30 2019-09-13 三井化学东赛璐株式会社 Component manufacture film, component manufactured articles and component manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854801B1 (en) * 2004-09-06 2008-08-27 도쿄엘렉트론가부시키가이샤 Wafer chuck

Also Published As

Publication number Publication date
JPH08330372A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
US6359456B1 (en) Probe card and test system for semiconductor wafers
EP1204872B1 (en) Electrical contactor, especially wafer level contactor, using fluid pressure
US5210485A (en) Probe for wafer burn-in test system
US6525429B1 (en) Methods of making microelectronic assemblies including compliant interfaces
US6201266B1 (en) Semiconductor device and method for manufacturing the same
US4647959A (en) Integrated circuit package, and method of forming an integrated circuit package
US7808112B2 (en) Wafer level pre-packaged flip chip system
US6687978B2 (en) Method of forming tester substrates
EP0611129B1 (en) Embedded substrate for integrated circuit modules
JP3401014B2 (en) Method and apparatus for testing a semiconductor die
JP3949377B2 (en) Interconnect assembly for printed circuit board and manufacturing method
US6855623B2 (en) Recessed tape and method for forming a BGA assembly
US7836587B2 (en) Method of repairing a contactor apparatus
US20010011899A1 (en) Method for testing semiconductor wafers
EP1011134B1 (en) Contactor for semiconductor devices, a testing apparatus using such contactor, a testing method using such contactor, and a method of cleaning such contactor
US6603209B1 (en) Compliant integrated circuit package
US5440240A (en) Z-axis interconnect for discrete die burn-in for nonpackaged die
US6292007B1 (en) Probe head assembly
US7272888B2 (en) Method of fabricating semiconductor chip assemblies
US5915755A (en) Method for forming an interconnect for testing unpackaged semiconductor dice
JP4151164B2 (en) Manufacturing method of semiconductor device
US5073117A (en) Flip-chip test socket adaptor and method
US20050194986A1 (en) Needle fixture of a probe card in semiconductor inspection equipment and needle fixing method thereof
JP3510709B2 (en) Direct chip connection using a removable flip chip package
US5006792A (en) Flip-chip test socket adaptor and method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees