JP2802563B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2802563B2 JP2802563B2 JP4224574A JP22457492A JP2802563B2 JP 2802563 B2 JP2802563 B2 JP 2802563B2 JP 4224574 A JP4224574 A JP 4224574A JP 22457492 A JP22457492 A JP 22457492A JP 2802563 B2 JP2802563 B2 JP 2802563B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output voltage
- switch element
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、広範囲の入力電圧の変
化に対してスイッチ素子のゲート駆動電圧の最大値が変
化しないようにしたＤＣ−ＤＣコンバータに関するもの
である。
化に対してスイッチ素子のゲート駆動電圧の最大値が変
化しないようにしたＤＣ−ＤＣコンバータに関するもの
である。
【０００２】
【従来の技術】従来のＤＣ−ＤＣコンバータでは、入力
電圧Ｖｉの変化の範囲が、ＭＯＳ−ＦＥＴからなるスイ
ッチ素子１５のゲート耐圧を越えない値であれば、図９
に示すように、スイッチ素子１５がオフしたときの入力
電圧Ｖｉと出力電圧Ｖｏの差をダイオード３１を介して
コンデンサ３２に充電する、いわゆるブートストラップ
回路３０を、前記スイッチ素子１５と並列に接続する。
そして、前記ダイオード３１とコンデンサ３２との接続
点とスイッチ素子１５のゲートとの間に、ゲート駆動回
路１６のトランジスタ１７を接続し、また、ＭＯＳ−Ｆ
ＥＴからなるスイッチ素子１５のゲートとソースとの間
に、ゲート駆動回路１６のトランジスタ１８を接続す
る。
電圧Ｖｉの変化の範囲が、ＭＯＳ−ＦＥＴからなるスイ
ッチ素子１５のゲート耐圧を越えない値であれば、図９
に示すように、スイッチ素子１５がオフしたときの入力
電圧Ｖｉと出力電圧Ｖｏの差をダイオード３１を介して
コンデンサ３２に充電する、いわゆるブートストラップ
回路３０を、前記スイッチ素子１５と並列に接続する。
そして、前記ダイオード３１とコンデンサ３２との接続
点とスイッチ素子１５のゲートとの間に、ゲート駆動回
路１６のトランジスタ１７を接続し、また、ＭＯＳ−Ｆ
ＥＴからなるスイッチ素子１５のゲートとソースとの間
に、ゲート駆動回路１６のトランジスタ１８を接続す
る。
【０００３】このような回路において、トランジスタ１
７にてＭＯＳ−ＦＥＴからなるスイッチ素子１５のオン
を直接駆動し、また、トランジスタ１８にてＭＯＳ−Ｆ
ＥＴからなるスイッチ素子１５のオフを直接制御する
が、入力電圧Ｖｉが低い場合には、図１０（ａ）のよう
に、ゲート駆動信号も低い。ところが、一般的に、この
種のＤＣ−ＤＣコンバータでは、入力電圧Ｖｉの範囲が
広いので、入力電圧Ｖｉが高くなると、図１０（ｂ）の
ように、ゲート駆動電圧の最大値も高くなって、ＭＯＳ
−ＦＥＴからなるスイッチ素子１５のゲート耐圧を越え
てしまうという問題がある。
７にてＭＯＳ−ＦＥＴからなるスイッチ素子１５のオン
を直接駆動し、また、トランジスタ１８にてＭＯＳ−Ｆ
ＥＴからなるスイッチ素子１５のオフを直接制御する
が、入力電圧Ｖｉが低い場合には、図１０（ａ）のよう
に、ゲート駆動信号も低い。ところが、一般的に、この
種のＤＣ−ＤＣコンバータでは、入力電圧Ｖｉの範囲が
広いので、入力電圧Ｖｉが高くなると、図１０（ｂ）の
ように、ゲート駆動電圧の最大値も高くなって、ＭＯＳ
−ＦＥＴからなるスイッチ素子１５のゲート耐圧を越え
てしまうという問題がある。
【０００４】このような問題を解決しようとした従来回
路が図１１に示される。この図１１では、抵抗３８、ツ
ェナーダイオード３９、コンデンサ４０からなる駆動電
源３５を別に設け、パルス幅制御用ＩＣ２８を介してＭ
ＯＳ−ＦＥＴからなるスイッチ素子１５に供給するが、
スイッチ素子１５の駆動基準端子であるソースが駆動電
源３５のグランドと異なるため、パルストランスなどの
絶縁手段３７を介在して駆動していた。ここで、トラン
ジスタ４１とダイオード４２からなる引き抜き回路３６
は、ＭＯＳ−ＦＥＴからなるスイッチ素子１５のゲート
電荷を放電してオフを早めるための回路である。
路が図１１に示される。この図１１では、抵抗３８、ツ
ェナーダイオード３９、コンデンサ４０からなる駆動電
源３５を別に設け、パルス幅制御用ＩＣ２８を介してＭ
ＯＳ−ＦＥＴからなるスイッチ素子１５に供給するが、
スイッチ素子１５の駆動基準端子であるソースが駆動電
源３５のグランドと異なるため、パルストランスなどの
絶縁手段３７を介在して駆動していた。ここで、トラン
ジスタ４１とダイオード４２からなる引き抜き回路３６
は、ＭＯＳ−ＦＥＴからなるスイッチ素子１５のゲート
電荷を放電してオフを早めるための回路である。
【０００５】
【発明が解決しようとする課題】スイッチ素子１５とし
て最近多用されているＭＯＳ−ＦＥＴは、そのゲート耐
圧が凡そ±２０Ｖと低い。例えば、入力電圧Ｖｉが４０
Ｖで出力電圧Ｖｏを５Ｖに変換する場合に、図９に示し
た回路では、スイッチ素子１５のソース側電圧が略出力
電圧Ｖｏとなるため、ゲート駆動電圧の最大値は、次式
のように、入力電圧Ｖｉと出力電圧Ｖｏとの差である約
３５Ｖになり、ゲート耐圧を越えてスイッチ素子１５を
破壊してしまうという問題があった。 ゲート駆動電圧の最大値≒入力電圧Ｖｉ−出力電圧Ｖｏ
て最近多用されているＭＯＳ−ＦＥＴは、そのゲート耐
圧が凡そ±２０Ｖと低い。例えば、入力電圧Ｖｉが４０
Ｖで出力電圧Ｖｏを５Ｖに変換する場合に、図９に示し
た回路では、スイッチ素子１５のソース側電圧が略出力
電圧Ｖｏとなるため、ゲート駆動電圧の最大値は、次式
のように、入力電圧Ｖｉと出力電圧Ｖｏとの差である約
３５Ｖになり、ゲート耐圧を越えてスイッチ素子１５を
破壊してしまうという問題があった。 ゲート駆動電圧の最大値≒入力電圧Ｖｉ−出力電圧Ｖｏ
【０００６】また、図１１のように構成した場合には、
ゲート耐圧の問題は解消するが、パルストランスなどの
絶縁手段３７を用いて駆動することが必要となる。とこ
ろが、このパルストランスなどの巻線類は、量産効果に
よる価格低減が困難なため、総合的に高価なＤＣ−ＤＣ
コンバータとなるとともに、装置自体が大型になるとい
う問題があった。
ゲート耐圧の問題は解消するが、パルストランスなどの
絶縁手段３７を用いて駆動することが必要となる。とこ
ろが、このパルストランスなどの巻線類は、量産効果に
よる価格低減が困難なため、総合的に高価なＤＣ−ＤＣ
コンバータとなるとともに、装置自体が大型になるとい
う問題があった。
【０００７】本発明は、ＤＣ−ＤＣコンバータの入力電
圧Ｖｉが高くなってもゲート駆動電圧を抑制し、かつ、
安価な装置を得ることを目的とするものである。
圧Ｖｉが高くなってもゲート駆動電圧を抑制し、かつ、
安価な装置を得ることを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、スイッチ素子
１５としてＮチャンネルのＭＯＳ−ＦＥＴを用い、高い
入力電圧Ｖｉを低い出力電圧Ｖｏに変換するとともに、
出力電圧Ｖｏと基準電圧とをパルス幅制御用ＩＣ２８で
比較してゲート駆動回路１６を介して前記スイッチ素子
１５の開閉を制御するようにしたＤＣ−ＤＣコンバータ
において、前記ゲート駆動回路１６と入力電源端子１０
との間に、前記スイッチ素子１５のゲート駆動電圧を一
定値とする定電圧回路４５を介在し、この定電圧回路４
５は、ダイオード４６とコンデンサ４８とで構成された
ブートストラップ回路と、トランジスタ５３とツェナー
ダイオード５１を主体とし、前記ブートストラップ回路
から入力電圧を供給されるディスクリート構成のドロッ
パー回路とからなるか、又は、ダイオード４６とコンデ
ンサ４８とで構成されたブートストラップ回路と、この
ブートストラップ回路から入力電圧を供給される３端子
レギュレータＩＣ４７とからなり、前記出力電圧Ｖｏを
検出するための分圧抵抗２４に、出力電圧可変端子５０
を介して外付け抵抗を接続し、この外付け抵抗により出
力電圧Ｖｏの上昇と下降とを制御するようにし、前記回
路構成部品を、平滑用チョークコイル２１と放熱フィン
５９とともに、セラミック配線基板６５の上にオンボー
ドで配置してなることを特徴とするＤＣ−ＤＣコンバー
タである。
１５としてＮチャンネルのＭＯＳ−ＦＥＴを用い、高い
入力電圧Ｖｉを低い出力電圧Ｖｏに変換するとともに、
出力電圧Ｖｏと基準電圧とをパルス幅制御用ＩＣ２８で
比較してゲート駆動回路１６を介して前記スイッチ素子
１５の開閉を制御するようにしたＤＣ−ＤＣコンバータ
において、前記ゲート駆動回路１６と入力電源端子１０
との間に、前記スイッチ素子１５のゲート駆動電圧を一
定値とする定電圧回路４５を介在し、この定電圧回路４
５は、ダイオード４６とコンデンサ４８とで構成された
ブートストラップ回路と、トランジスタ５３とツェナー
ダイオード５１を主体とし、前記ブートストラップ回路
から入力電圧を供給されるディスクリート構成のドロッ
パー回路とからなるか、又は、ダイオード４６とコンデ
ンサ４８とで構成されたブートストラップ回路と、この
ブートストラップ回路から入力電圧を供給される３端子
レギュレータＩＣ４７とからなり、前記出力電圧Ｖｏを
検出するための分圧抵抗２４に、出力電圧可変端子５０
を介して外付け抵抗を接続し、この外付け抵抗により出
力電圧Ｖｏの上昇と下降とを制御するようにし、前記回
路構成部品を、平滑用チョークコイル２１と放熱フィン
５９とともに、セラミック配線基板６５の上にオンボー
ドで配置してなることを特徴とするＤＣ−ＤＣコンバー
タである。
【０００９】
【作用】出力電圧Ｖｏに比例する電圧が基準電圧より低
いときには、ゲート駆動回路１６を介してスイッチ素子
１５をオンし、エネルギーをチョークコイル２１と平滑
回路２３で平滑化しながら、出力端子１２、１３へ安定
化した電力を供給する。出力電圧Ｖｏに比例する電圧が
基準電圧より高くなると、パルス幅制御用ＩＣ２８から
の制御信号にてスイッチ素子１５をオフにする。する
と、オン時に蓄えたエネルギーは、転流ダイオード２７
を通して出力端子１２、１３へ放出されて出力電圧Ｖｏ
は徐々に低下する。以上の動作を繰り返して出力電圧Ｖ
ｏを安定化する。ここで、定電圧回路４５は、ダイオー
ド４６とコンデンサ４８とで構成されたブートストラッ
プ回路と、トランジスタ５３とツェナーダイオード５１
を主体とし、前記ブートストラップ回路から入力電圧を
供給されるディスクリート構成のドロッパー回路とから
なるか、又は、ダイオード４６とコンデンサ４８とで構
成 されたブートストラップ回路と、このブートストラッ
プ回路から入力電圧を供給される３端子レギュレータＩ
Ｃ４７とからなり、定電圧回路４５では、スイッチ素子
１５をオンさせるゲート電圧をブートストラップ回路か
ら得て、ドロッパー回路又は３端子レギュレータＩＣ４
７の入力端子に供給する。定電圧回路４５で安定化され
た電圧は、ゲート駆動回路１６の入力側に供給され、ゲ
ート駆動回路１６にパルス幅制御用ＩＣ２８から入力し
たＰＷＭ信号に同期し、ゲート電圧の最大値を一定とし
た信号を、スイッチ素子１５に加える。このようにし
て、定電圧回路４５で得られたスイッチ素子１５のゲー
ト駆動信号は、入力電圧Ｖｉが低くても、高くても一定
となる。
いときには、ゲート駆動回路１６を介してスイッチ素子
１５をオンし、エネルギーをチョークコイル２１と平滑
回路２３で平滑化しながら、出力端子１２、１３へ安定
化した電力を供給する。出力電圧Ｖｏに比例する電圧が
基準電圧より高くなると、パルス幅制御用ＩＣ２８から
の制御信号にてスイッチ素子１５をオフにする。する
と、オン時に蓄えたエネルギーは、転流ダイオード２７
を通して出力端子１２、１３へ放出されて出力電圧Ｖｏ
は徐々に低下する。以上の動作を繰り返して出力電圧Ｖ
ｏを安定化する。ここで、定電圧回路４５は、ダイオー
ド４６とコンデンサ４８とで構成されたブートストラッ
プ回路と、トランジスタ５３とツェナーダイオード５１
を主体とし、前記ブートストラップ回路から入力電圧を
供給されるディスクリート構成のドロッパー回路とから
なるか、又は、ダイオード４６とコンデンサ４８とで構
成 されたブートストラップ回路と、このブートストラッ
プ回路から入力電圧を供給される３端子レギュレータＩ
Ｃ４７とからなり、定電圧回路４５では、スイッチ素子
１５をオンさせるゲート電圧をブートストラップ回路か
ら得て、ドロッパー回路又は３端子レギュレータＩＣ４
７の入力端子に供給する。定電圧回路４５で安定化され
た電圧は、ゲート駆動回路１６の入力側に供給され、ゲ
ート駆動回路１６にパルス幅制御用ＩＣ２８から入力し
たＰＷＭ信号に同期し、ゲート電圧の最大値を一定とし
た信号を、スイッチ素子１５に加える。このようにし
て、定電圧回路４５で得られたスイッチ素子１５のゲー
ト駆動信号は、入力電圧Ｖｉが低くても、高くても一定
となる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。第１実施例を示す図１において、入力端子１０、１
１と出力端子１２、１３との間に、入力コンデンサ１
４、スイッチ素子１５、転流ダイオード２７、平滑回路
２３が挿入されている。
る。第１実施例を示す図１において、入力端子１０、１
１と出力端子１２、１３との間に、入力コンデンサ１
４、スイッチ素子１５、転流ダイオード２７、平滑回路
２３が挿入されている。
【００１１】このスイッチ素子１５は、ＭＯＳ−ＦＥＴ
からなり、このスイッチ素子１５のドレインＤとゲート
Ｇとの間には、定電圧回路４５とゲート駆動回路１６が
接続されている。この定電圧回路４５は、ダイオード４
６、３端子レギュレータＩＣ４７、コンデンサ４８およ
びコンデンサ４９からなり、このうち、ダイオード４６
とコンデンサ４８でブートストラップ回路を構成し、そ
の接続点が前記３端子レギュレータＩＣ４７の入力端子
に接続されている。前記ゲート駆動回路１６は、トラン
ジスタ１７、トランジスタ１８、抵抗１９、抵抗２０お
よびダイオード５４からなる。また、前記スイッチ素子
１５の出力側には、転流ダイオード２７、平滑回路２３
および出力電圧検出用分圧抵抗２４が接続されている。
このうち、平滑回路２３は、チョークコイル２１と出力
コンデンサ２２からなり、出力電圧検出用分圧抵抗２４
は、抵抗２５と抵抗２６からなる。５０は、出力電圧可
変端子である。２８は、パルス幅制御用ＩＣで、このパ
ルス幅制御用ＩＣ２８は、コンデンサ２９を介して入力
電源に接続され、また、前記出力電圧検出用分圧抵抗２
４を介して出力端子１２、１３に接続され、さらに、出
力制御端子は、前記ゲート駆動回路１６に接続されてい
る。
からなり、このスイッチ素子１５のドレインＤとゲート
Ｇとの間には、定電圧回路４５とゲート駆動回路１６が
接続されている。この定電圧回路４５は、ダイオード４
６、３端子レギュレータＩＣ４７、コンデンサ４８およ
びコンデンサ４９からなり、このうち、ダイオード４６
とコンデンサ４８でブートストラップ回路を構成し、そ
の接続点が前記３端子レギュレータＩＣ４７の入力端子
に接続されている。前記ゲート駆動回路１６は、トラン
ジスタ１７、トランジスタ１８、抵抗１９、抵抗２０お
よびダイオード５４からなる。また、前記スイッチ素子
１５の出力側には、転流ダイオード２７、平滑回路２３
および出力電圧検出用分圧抵抗２４が接続されている。
このうち、平滑回路２３は、チョークコイル２１と出力
コンデンサ２２からなり、出力電圧検出用分圧抵抗２４
は、抵抗２５と抵抗２６からなる。５０は、出力電圧可
変端子である。２８は、パルス幅制御用ＩＣで、このパ
ルス幅制御用ＩＣ２８は、コンデンサ２９を介して入力
電源に接続され、また、前記出力電圧検出用分圧抵抗２
４を介して出力端子１２、１３に接続され、さらに、出
力制御端子は、前記ゲート駆動回路１６に接続されてい
る。
【００１２】以上のように構成された回路の作用を説明
する。この図１のＤＣ−ＤＣコンバータ基本回路は、ス
テップダウンチョッパー回路であり、出力電圧検出用分
圧抵抗２４の抵抗２５と抵抗２６で分圧され、出力電圧
Ｖｏに比例する電圧が、基準電圧とパルス幅制御用ＩＣ
２８で比較され、出力電圧Ｖｏに比例する電圧が基準電
圧より低いときには、ゲート駆動回路１６を介してスイ
ッチ素子１５をオンし、エネルギーをチョークコイル２
１と平滑回路２３で平滑化しながら、出力端子１２、１
３へ安定化した電力を供給する。出力電圧Ｖｏに比例す
る電圧が基準電圧より高くなると、パルス幅制御用ＩＣ
２８からの制御信号にてスイッチ素子１５をオフにす
る。すると、オン時に蓄えたエネルギーは、転流ダイオ
ード２７を通して出力端子１２、１３へ放出されて出力
電圧Ｖｏは徐々に低下する。以上の動作を繰り返して出
力電圧Ｖｏを安定化する。
する。この図１のＤＣ−ＤＣコンバータ基本回路は、ス
テップダウンチョッパー回路であり、出力電圧検出用分
圧抵抗２４の抵抗２５と抵抗２６で分圧され、出力電圧
Ｖｏに比例する電圧が、基準電圧とパルス幅制御用ＩＣ
２８で比較され、出力電圧Ｖｏに比例する電圧が基準電
圧より低いときには、ゲート駆動回路１６を介してスイ
ッチ素子１５をオンし、エネルギーをチョークコイル２
１と平滑回路２３で平滑化しながら、出力端子１２、１
３へ安定化した電力を供給する。出力電圧Ｖｏに比例す
る電圧が基準電圧より高くなると、パルス幅制御用ＩＣ
２８からの制御信号にてスイッチ素子１５をオフにす
る。すると、オン時に蓄えたエネルギーは、転流ダイオ
ード２７を通して出力端子１２、１３へ放出されて出力
電圧Ｖｏは徐々に低下する。以上の動作を繰り返して出
力電圧Ｖｏを安定化する。
【００１３】ここで、定電圧回路４５では、スイッチ素
子１５をオンさせるゲート電圧をダイオード４６とコン
デンサ４８からなるブートストラップ回路から得て、３
端子レギュレータＩＣ４７の入力端子に供給する。３端
子レギュレータＩＣ４７の出力電圧は、スイッチ素子１
５として例えば４Ｖ駆動が可能なＦＥＴを使用する場合
には、１０Ｖ程度のものを選定する。なお、定電圧回路
４５のコンデンサ４９は、定電圧回路４５の出力インピ
ーダンスを下げて安定動作させるために挿入している
が、ＤＣ−ＤＣコンバータの出力容量が小さい場合に
は、小型のＭＯＳ−ＦＥＴからなるスイッチ素子１５を
用いることができるため、ゲート容量が少なくなり、省
略することができる。また、定電圧回路４５のグランド
端子は、スイッチ素子１５の駆動基準端子ソースＳに対
するゲート電圧を定電圧化するため、ＤＣ−ＤＣコンバ
ータのグランドではなく、スイッチ素子１５のソースＳ
端子にフローティング接続する。
子１５をオンさせるゲート電圧をダイオード４６とコン
デンサ４８からなるブートストラップ回路から得て、３
端子レギュレータＩＣ４７の入力端子に供給する。３端
子レギュレータＩＣ４７の出力電圧は、スイッチ素子１
５として例えば４Ｖ駆動が可能なＦＥＴを使用する場合
には、１０Ｖ程度のものを選定する。なお、定電圧回路
４５のコンデンサ４９は、定電圧回路４５の出力インピ
ーダンスを下げて安定動作させるために挿入している
が、ＤＣ−ＤＣコンバータの出力容量が小さい場合に
は、小型のＭＯＳ−ＦＥＴからなるスイッチ素子１５を
用いることができるため、ゲート容量が少なくなり、省
略することができる。また、定電圧回路４５のグランド
端子は、スイッチ素子１５の駆動基準端子ソースＳに対
するゲート電圧を定電圧化するため、ＤＣ−ＤＣコンバ
ータのグランドではなく、スイッチ素子１５のソースＳ
端子にフローティング接続する。
【００１４】定電圧回路４５で安定化された電圧は、ゲ
ート駆動回路１６の入力側のトランジスタ１７のコレク
タに供給され、ゲート駆動回路１６にパルス幅制御用Ｉ
Ｃ２８から入力したＰＷＭ信号に同期し、ゲート電圧の
最大値を一定とした信号を、スィッチ素子１５のゲート
に加える。なお、抵抗１９は、パルス幅制御用ＩＣ２８
の出力端子がオープンコレクタなので、トランジスタ１
７をオンにバイアスする抵抗であり、また、抵抗２０
は、スイッチ素子１５のゲートＧと直列抵抗で、ゲート
駆動回路１６のトランジスタ１７、１８の最大電流を制
限する。ダイオード５４は、チョークコイル２１がカッ
トオフしたときにトランジスタ１８のコレクタ側電位が
高くなり、コレクタからベースへ抜ける逆電流を防止す
る。このようにして、定電圧回路４５で得られたスイッ
チ素子１５のゲート駆動信号は、図２（ａ）（ｂ）に示
すように、入力電圧Ｖｉが低くても、高くても一定とな
る。
ート駆動回路１６の入力側のトランジスタ１７のコレク
タに供給され、ゲート駆動回路１６にパルス幅制御用Ｉ
Ｃ２８から入力したＰＷＭ信号に同期し、ゲート電圧の
最大値を一定とした信号を、スィッチ素子１５のゲート
に加える。なお、抵抗１９は、パルス幅制御用ＩＣ２８
の出力端子がオープンコレクタなので、トランジスタ１
７をオンにバイアスする抵抗であり、また、抵抗２０
は、スイッチ素子１５のゲートＧと直列抵抗で、ゲート
駆動回路１６のトランジスタ１７、１８の最大電流を制
限する。ダイオード５４は、チョークコイル２１がカッ
トオフしたときにトランジスタ１８のコレクタ側電位が
高くなり、コレクタからベースへ抜ける逆電流を防止す
る。このようにして、定電圧回路４５で得られたスイッ
チ素子１５のゲート駆動信号は、図２（ａ）（ｂ）に示
すように、入力電圧Ｖｉが低くても、高くても一定とな
る。
【００１５】前記実施例では、定電圧回路４５を構成す
る素子として、３端子レギュレータＩＣ４７を用いた
が、これに限られるものではなく、図３、図４、図５の
ように構成することができる。すなわち、図３では、デ
ィスクリート構成の、いわゆるドロッパー回路により構
成することができる。この場合、前記３端子レギュレー
タＩＣ４７に代えて、トランジスタ５３、抵抗５２、ツ
ェナーダイオード５１を用い、かつ、ダイオード４６、
コンデンサ４８、コンデンサ４９で構成する。そして、
トランジスタ５３のベースに接続されたツェナーダイオ
ード５１によって安定化するための電圧を決定する。抵
抗５２はツェナーダイオード５１にバイアス電流を供給
する。コンデンサ４９は、前記同様省略することができ
る場合がある。また、この図３の場合も、定電圧回路４
５のグランド側は、スイッチ素子１５のＳ端子にフロー
ティング接続する。
る素子として、３端子レギュレータＩＣ４７を用いた
が、これに限られるものではなく、図３、図４、図５の
ように構成することができる。すなわち、図３では、デ
ィスクリート構成の、いわゆるドロッパー回路により構
成することができる。この場合、前記３端子レギュレー
タＩＣ４７に代えて、トランジスタ５３、抵抗５２、ツ
ェナーダイオード５１を用い、かつ、ダイオード４６、
コンデンサ４８、コンデンサ４９で構成する。そして、
トランジスタ５３のベースに接続されたツェナーダイオ
ード５１によって安定化するための電圧を決定する。抵
抗５２はツェナーダイオード５１にバイアス電流を供給
する。コンデンサ４９は、前記同様省略することができ
る場合がある。また、この図３の場合も、定電圧回路４
５のグランド側は、スイッチ素子１５のＳ端子にフロー
ティング接続する。
【００１６】図４では、ＤＣ−ＤＣコンバータが小容量
である場合において、図３のトランジスタ５３を省いて
ツェナーダイオード５１だけで安定化回路を構成した例
を示している。図５では、ゲート駆動回路１６における
トランジスタ１８のコレクタとベースとの間にツェナー
ダイオード５１を挿入し、かつ、ダイオード４６とコン
デンサ４８とを接続して、定電圧回路４５とゲート駆動
回路１６とを複合させた例を示している。
である場合において、図３のトランジスタ５３を省いて
ツェナーダイオード５１だけで安定化回路を構成した例
を示している。図５では、ゲート駆動回路１６における
トランジスタ１８のコレクタとベースとの間にツェナー
ダイオード５１を挿入し、かつ、ダイオード４６とコン
デンサ４８とを接続して、定電圧回路４５とゲート駆動
回路１６とを複合させた例を示している。
【００１７】前記図１に示した実施例では、出力端子１
２が＋側で、出力端子１３が−側になる場合であるが、
これに限られるものではなく、図６に示すように、チョ
ークコイル２１と転流ダイオード２７の位置を図１の場
合の逆とし、かつ、転流ダイオード２７のアノードを出
力端子１２側に向くように接続することにより、出力端
子１３が＋側で、出力端子１２が−側になる、いわゆる
反転型ＤＣ−ＤＣコンバータとすることもできる。この
回路において、スイッチ素子１５のオン時にエネルギー
がチョークコイル２１に蓄えられ、オフ時に転流ダイオ
ード２７を介して出力端子１３から１２に向かって放出
する。このとき、端子１３を０Ｖと考えると、端子１２
側にはマイナス出力が得られる。
２が＋側で、出力端子１３が−側になる場合であるが、
これに限られるものではなく、図６に示すように、チョ
ークコイル２１と転流ダイオード２７の位置を図１の場
合の逆とし、かつ、転流ダイオード２７のアノードを出
力端子１２側に向くように接続することにより、出力端
子１３が＋側で、出力端子１２が−側になる、いわゆる
反転型ＤＣ−ＤＣコンバータとすることもできる。この
回路において、スイッチ素子１５のオン時にエネルギー
がチョークコイル２１に蓄えられ、オフ時に転流ダイオ
ード２７を介して出力端子１３から１２に向かって放出
する。このとき、端子１３を０Ｖと考えると、端子１２
側にはマイナス出力が得られる。
【００１８】前記図１に示した実施例において、ゲート
駆動回路１６は、トランジスタ１７、１８、抵抗１９、
２０、ダイオード５４によって構成したが、これに限ら
れるものではなく、図７に示すように、トランジスタ１
８に代えて、トランジスタ１７のエミッタ側にアノード
が、ベース側にカソードが向くようにして、ダイオード
８０を挿入し、かつ、トランジスタ１７のエミッタをダ
イオード５４のアノードに直結するようにしてもよい。
その作用は、図１とほとんど変わるところはない。な
お、図７の実施例は、図６に示した反転型ＤＣ−ＤＣコ
ンバータにもそのまま利用することができる。
駆動回路１６は、トランジスタ１７、１８、抵抗１９、
２０、ダイオード５４によって構成したが、これに限ら
れるものではなく、図７に示すように、トランジスタ１
８に代えて、トランジスタ１７のエミッタ側にアノード
が、ベース側にカソードが向くようにして、ダイオード
８０を挿入し、かつ、トランジスタ１７のエミッタをダ
イオード５４のアノードに直結するようにしてもよい。
その作用は、図１とほとんど変わるところはない。な
お、図７の実施例は、図６に示した反転型ＤＣ−ＤＣコ
ンバータにもそのまま利用することができる。
【００１９】つぎに、図８に基づき具体的組み立ての例
を説明する。５９はアルミニウムの押出し成型などによ
る放熱フィンで、この放熱フィン５９は、中央板７０と
両側板７１、７１とで端面からみて略Ｈ字形に形成し、
中央板７０の一側面には、熱伝導性接着剤６１を塗布
し、他側面には、差し込み孔６０を有する補助フィン７
２、７２を一体に形成する。前記熱伝導性接着剤６１に
接着される厚膜印刷したセラミック配線基板６５には、
前記入力コンデンサ１４、出力コンデンサ２２、チョー
クコイル２１の回路部分を搭載接続して入出力ピン６４
をセラミック配線基板６５の下方から突出させる。前記
チョークコイル２１は、ドラムコア５６とコイル５７か
らなり、チョークコイル固定板５５に、支持軸５８を介
して取付け、前記補助フィン７２の差し込み孔６０に取
付ける。そして、このチョークコイル２１と回路部品を
実装したセラミック配線基板６５とを電気的に接続す
る。また、セラミック配線基板６５側には、ノイズの混
入などを防止するため、アルミニウムのカバー６６を被
せる。なお、入力コンデンサ１４と出力コンデンサ２２
とは、図示しないプリント基板などに取付けられる。
を説明する。５９はアルミニウムの押出し成型などによ
る放熱フィンで、この放熱フィン５９は、中央板７０と
両側板７１、７１とで端面からみて略Ｈ字形に形成し、
中央板７０の一側面には、熱伝導性接着剤６１を塗布
し、他側面には、差し込み孔６０を有する補助フィン７
２、７２を一体に形成する。前記熱伝導性接着剤６１に
接着される厚膜印刷したセラミック配線基板６５には、
前記入力コンデンサ１４、出力コンデンサ２２、チョー
クコイル２１の回路部分を搭載接続して入出力ピン６４
をセラミック配線基板６５の下方から突出させる。前記
チョークコイル２１は、ドラムコア５６とコイル５７か
らなり、チョークコイル固定板５５に、支持軸５８を介
して取付け、前記補助フィン７２の差し込み孔６０に取
付ける。そして、このチョークコイル２１と回路部品を
実装したセラミック配線基板６５とを電気的に接続す
る。また、セラミック配線基板６５側には、ノイズの混
入などを防止するため、アルミニウムのカバー６６を被
せる。なお、入力コンデンサ１４と出力コンデンサ２２
とは、図示しないプリント基板などに取付けられる。
【００２０】さらに、図１における出力電圧可変端子５
０は、電圧可変端子として外部に導出する。そして、例
えば、この出力電圧可変端子５０と出力端子１２との間
に、外付け抵抗を並列接続すれば、出力電圧Ｖｏを低く
でき、また、前記出力電圧可変端子５０とグランド端子
間に、外付け抵抗を並列接続すれば、出力電圧Ｖｏを高
くでき、したがって、出力電圧Ｖｏを自由に設定でき
る。
０は、電圧可変端子として外部に導出する。そして、例
えば、この出力電圧可変端子５０と出力端子１２との間
に、外付け抵抗を並列接続すれば、出力電圧Ｖｏを低く
でき、また、前記出力電圧可変端子５０とグランド端子
間に、外付け抵抗を並列接続すれば、出力電圧Ｖｏを高
くでき、したがって、出力電圧Ｖｏを自由に設定でき
る。
【００２１】
（１）入力電圧Ｖｉ範囲の広いＤＣ−ＤＣコンバータに
おいて、任意の定電圧にすることが簡単な回路構成で可
能であり、また、従来必要としていた駆動電源回路、パ
ルストランスなどの絶縁手段が不要である。したがっ
て、回路の安定動作とコストの低減ができる。 （２）チョークコイル２１を含む回路構成部品を放熱フ
ィン５９と一体構成とすることにより、入力コンデンサ
１４と出力コンデンサ２２を外部に接続するだけの簡単
な構成でオンボードのＤＣ−ＤＣコンバータとすること
ができる。 （３）出力電圧検出用分圧抵抗２４の出力電圧可変端子
５０を外部に導出して、この出力電圧可変端子５０に外
付け抵抗を取付けるだけで、出力電圧Ｖｏを上昇と下降
を任意に設定でき、出力電圧ＶｏによるＤＣ−ＤＣコン
バータの種類を減らすことができる。 （４）本発明によるＤＣ−ＤＣコンバータは、出力端子
１２が＋側で、出力端子１３が−側になる場合に限られ
るものではなく、チョークコイル２１と転流ダイオード
２７の位置を逆とし、かつ、転流ダイオード２７のアノ
ードを出力端子１２側に向くように接続することによ
り、出力端子１３が＋側で、出力端子１２が−側にな
る、いわゆる反転型ＤＣ−ＤＣコンバータとすることも
できる。
おいて、任意の定電圧にすることが簡単な回路構成で可
能であり、また、従来必要としていた駆動電源回路、パ
ルストランスなどの絶縁手段が不要である。したがっ
て、回路の安定動作とコストの低減ができる。 （２）チョークコイル２１を含む回路構成部品を放熱フ
ィン５９と一体構成とすることにより、入力コンデンサ
１４と出力コンデンサ２２を外部に接続するだけの簡単
な構成でオンボードのＤＣ−ＤＣコンバータとすること
ができる。 （３）出力電圧検出用分圧抵抗２４の出力電圧可変端子
５０を外部に導出して、この出力電圧可変端子５０に外
付け抵抗を取付けるだけで、出力電圧Ｖｏを上昇と下降
を任意に設定でき、出力電圧ＶｏによるＤＣ−ＤＣコン
バータの種類を減らすことができる。 （４）本発明によるＤＣ−ＤＣコンバータは、出力端子
１２が＋側で、出力端子１３が−側になる場合に限られ
るものではなく、チョークコイル２１と転流ダイオード
２７の位置を逆とし、かつ、転流ダイオード２７のアノ
ードを出力端子１２側に向くように接続することによ
り、出力端子１３が＋側で、出力端子１２が−側にな
る、いわゆる反転型ＤＣ−ＤＣコンバータとすることも
できる。
【図１】本発明によるＤＣ−ＤＣコンバータの第１実施
例を示す電気回路図である。
例を示す電気回路図である。
【図２】図１におけるスイッチ素子１５の駆動電圧波形
図である。
図である。
【図３】本発明によるＤＣ−ＤＣコンバータの第２実施
例を示す要部の電気回路図である。
例を示す要部の電気回路図である。
【図４】本発明によるＤＣ−ＤＣコンバータの第３実施
例を示す要部の電気回路図である。
例を示す要部の電気回路図である。
【図５】本発明によるＤＣ−ＤＣコンバータの第４実施
例を示す要部の電気回路図である。
例を示す要部の電気回路図である。
【図６】本発明によるＤＣ−ＤＣコンバータの第５実施
例を示す要部の電気回路図である。
例を示す要部の電気回路図である。
【図７】本発明によるＤＣ−ＤＣコンバータの第６実施
例を示す要部の電気回路図である。
例を示す要部の電気回路図である。
【図８】本発明によるＤＣ−ＤＣコンバータの組み立て
状態を示す分解斜視図である。
状態を示す分解斜視図である。
【図９】従来のＤＣ−ＤＣコンバータを示す電気回路図
である。
である。
【図１０】図９におけるスイッチ素子１５の駆動電圧波
形図である。
形図である。
【図１１】従来の他のＤＣ−ＤＣコンバータを示す電気
回路である。
回路である。
１０…入力端子、１１…入力端子、１２…出力端子、１
３…出力端子、１４…入力コンデンサ、１５…ＭＯＳ−
ＦＥＴからなるスイッチ素子、１６…ゲート駆動回路、
１７…トランジスタ、１８…トランジスタ、１９…抵
抗、２０…抵抗、２１…チョークコイル、２２…出力コ
ンデンサ、２３…平滑回路、２４…出力電圧検出用分圧
抵抗、２５…抵抗、２６…抵抗、２７…転流ダイオー
ド、２８…パルス幅制御用ＩＣ、２９…コンデンサ、３
０…ブースストラップ回路、３１…ダイオード、３２…
コンデンサ、３５…駆動電源、３６…引き抜き回路、３
７…絶縁手段、３８…抵抗、３９…ツェナーダイオー
ド、４０…コンデンサ、４１…トランジスタ、４２…ダ
イオード、４５…定電圧回路、４６…ダイオード、４７
…３端子レギュレータＩＣ、４８…コンデンサ、４９…
コンデンサ、５０…出力電圧可変端子、５１…ツェナー
ダイオード、５２…トランジスタ、５３…トランジス
タ、５４…ダイオード、５５…チョークコイル固定板、
５６…ドラムコア、５７…コイル、５８…支持軸、５９
…放熱フィン、６０…差し込み孔、６１…熱伝導性接着
剤、６４…入出力ピン、６５…セラミック配線基板、６
６…アルミニウムのカバー、７０…中央板、７１…側
板、７２…補助フィン、８０…ダイオード。
３…出力端子、１４…入力コンデンサ、１５…ＭＯＳ−
ＦＥＴからなるスイッチ素子、１６…ゲート駆動回路、
１７…トランジスタ、１８…トランジスタ、１９…抵
抗、２０…抵抗、２１…チョークコイル、２２…出力コ
ンデンサ、２３…平滑回路、２４…出力電圧検出用分圧
抵抗、２５…抵抗、２６…抵抗、２７…転流ダイオー
ド、２８…パルス幅制御用ＩＣ、２９…コンデンサ、３
０…ブースストラップ回路、３１…ダイオード、３２…
コンデンサ、３５…駆動電源、３６…引き抜き回路、３
７…絶縁手段、３８…抵抗、３９…ツェナーダイオー
ド、４０…コンデンサ、４１…トランジスタ、４２…ダ
イオード、４５…定電圧回路、４６…ダイオード、４７
…３端子レギュレータＩＣ、４８…コンデンサ、４９…
コンデンサ、５０…出力電圧可変端子、５１…ツェナー
ダイオード、５２…トランジスタ、５３…トランジス
タ、５４…ダイオード、５５…チョークコイル固定板、
５６…ドラムコア、５７…コイル、５８…支持軸、５９
…放熱フィン、６０…差し込み孔、６１…熱伝導性接着
剤、６４…入出力ピン、６５…セラミック配線基板、６
６…アルミニウムのカバー、７０…中央板、７１…側
板、７２…補助フィン、８０…ダイオード。
Claims (2)
- 【請求項１】 スイッチ素子１５としてＮチャンネルの
ＭＯＳ−ＦＥＴを用い、高い入力電圧Ｖｉを低い出力電
圧Ｖｏに変換するとともに、出力電圧Ｖｏと基準電圧と
をパルス幅制御用ＩＣ２８で比較してゲート駆動回路１
６を介して前記スイッチ素子１５の開閉を制御するよう
にしたＤＣ−ＤＣコンバータにおいて、前記ゲート駆動
回路１６と入力電源端子１０との間に、前記スイッチ素
子１５のゲート駆動電圧を一定値とする定電圧回路４５
を介在し、この定電圧回路４５は、ダイオード４６とコ
ンデンサ４８とで構成されたブートストラップ回路と、
トランジスタ５３とツェナーダイオード５１を主体と
し、前記ブートストラップ回路から入力電圧を供給され
るディスクリート構成のドロッパー回路とからなり、前
記出力電圧Ｖｏを検出するための分圧抵抗２４に、出力
電圧可変端子５０を介して外付け抵抗を接続し、この外
付け抵抗により出力電圧Ｖｏの上昇と下降とを制御する
ようにし、前記回路構成部品を、平滑用チョークコイル
２１と放熱フィン５９とともに、セラミック配線基板６
５の上にオンボードで配置してなることを特徴とするＤ
Ｃ−ＤＣコンバータ。 - 【請求項２】 スイッチ素子１５としてＮチャンネルの
ＭＯＳ−ＦＥＴを用い、高い入力電圧Ｖｉを低い出力電
圧Ｖｏに変換するとともに、出力電圧Ｖｏと基準電圧と
をパルス幅制御用ＩＣ２８で比較してゲート駆動回路１
６を介して前記スイッチ素子１５の開閉を制御するよう
にしたＤＣ−ＤＣコンバータにおいて、前記ゲート駆動
回路１６と入力電源端子１０との間に、前記スイッチ素
子１５のゲート駆動電圧を一定値とする定電圧回路４５
を介在し、この定電圧回路４５は、ダイオード４６とコ
ンデンサ４８とで構成されたブートストラップ回路と、
このブートストラップ回路から入力電圧を供給される３
端子レギュレータＩＣ４７とからなり、前記出力電圧Ｖ
ｏを検出するための分圧抵抗２４に、出力電圧可変端子
５０を介して外付け抵抗を接続し、この外付け抵抗によ
り出力電圧Ｖｏの 上昇と下降とを制御するようにし、前
記回路構成部品を、平滑用チョークコイル２１と放熱フ
ィン５９とともに、セラミック配線基板６５の上にオン
ボードで配置してなることを特徴とするＤＣ−ＤＣコン
バータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-73420 | 1992-02-25 | ||
| JP7342092 | 1992-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304768A JPH05304768A (ja) | 1993-11-16 |
| JP2802563B2 true JP2802563B2 (ja) | 1998-09-24 |
Family
ID=13517711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4224574A Expired - Fee Related JP2802563B2 (ja) | 1992-02-25 | 1992-08-03 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802563B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10210736A (ja) * | 1997-01-22 | 1998-08-07 | Yaskawa Electric Corp | 降圧型ｄｃ−ｄｃコンバータ |
| JP2001268899A (ja) | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | 電源制御装置、電源回路及び電源制御方法並びに電子機器 |
| JP4674550B2 (ja) * | 2006-01-23 | 2011-04-20 | 株式会社デンソー | ノイズ除去用チョークコイル |
| US7737773B2 (en) | 2006-08-31 | 2010-06-15 | Sharp Kabushiki Kaisha | Semiconductor device, step-down chopper regulator, and electronic equipment |
| JP5618733B2 (ja) * | 2009-12-09 | 2014-11-05 | ローム株式会社 | 半導体装置及びこれを用いたスイッチングレギュレータ |
| JP5930816B2 (ja) * | 2012-04-11 | 2016-06-08 | 三菱電機株式会社 | スイッチ回路 |
| CN104350671B (zh) * | 2012-06-11 | 2017-03-29 | 株式会社村田制作所 | 开关转换电源装置 |
| JP6123210B2 (ja) * | 2012-10-01 | 2017-05-10 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータモジュール |
| JP7353167B2 (ja) * | 2019-12-26 | 2023-09-29 | 株式会社藤商事 | 遊技機 |
| JP7353168B2 (ja) * | 2019-12-26 | 2023-09-29 | 株式会社藤商事 | 遊技機 |
| JP7353166B2 (ja) * | 2019-12-26 | 2023-09-29 | 株式会社藤商事 | 遊技機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0171985U (ja) * | 1987-11-04 | 1989-05-15 | ||
| JPH04150766A (ja) * | 1990-10-12 | 1992-05-25 | Sanken Electric Co Ltd | チョッパ型ｆｅｔスイッチング電源装置 |
-
1992
- 1992-08-03 JP JP4224574A patent/JP2802563B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304768A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI414136B (zh) | Control circuit, power supply unit and electronic equipment | |
| JP2802563B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2835299B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| US20090009104A1 (en) | Step-Up/Down Regulator Circuit and Liquid Crystal Display Device Incorporating It | |
| KR20040091137A (ko) | ３-단자, 저 전압 펄스 폭 변조 컨트롤러 | |
| US6297970B2 (en) | Multiple output synchronous rectifier circuit providing zero volt switch mode operation | |
| US7453303B2 (en) | Control circuit for lossless switching converter | |
| US6734656B2 (en) | Buck regulator with monolithic N- channel upper FET and pilot current sensing | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| US20050007086A1 (en) | Switching regulator control circuit | |
| US20020036487A1 (en) | Bootstrap circuit in DC/DC static converters | |
| EP0102689A2 (en) | Constant volt-second regulator apparatus | |
| EP0702449B1 (en) | Micro power supply device using switching element | |
| US9209691B2 (en) | Fast transient buck regulator with dynamic charge/discharge capability | |
| US6226194B1 (en) | DC/DC converter | |
| JP2002064975A (ja) | Ｄｃ／ｄｃコンバータの駆動制御方法及びｄｃ／ｄｃコンバータ | |
| GB2251348A (en) | Programmed level gate driver for switching power supply | |
| JP3480441B2 (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| JP3512001B2 (ja) | 多出力ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| US11870343B1 (en) | Switched capacitor recirculating converter circuits | |
| JP2002064974A (ja) | 電源回路の駆動制御方法及び電源回路 | |
| JPH08140341A (ja) | スイッチング素子を用いたマイクロ電源装置 | |
| JP3233035B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100426606B1 (ko) | Ｄｃ ―ｄｃ 컨버터 및 이를 사용한 전자장치 | |
| KR19990000642A (ko) | 펄스폭 변조 제어기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |