JP2798537B2 - The method for manufacturing an active matrix substrate - Google Patents

The method for manufacturing an active matrix substrate

Info

Publication number
JP2798537B2
JP2798537B2 JP29015491A JP29015491A JP2798537B2 JP 2798537 B2 JP2798537 B2 JP 2798537B2 JP 29015491 A JP29015491 A JP 29015491A JP 29015491 A JP29015491 A JP 29015491A JP 2798537 B2 JP2798537 B2 JP 2798537B2
Authority
JP
Japan
Prior art keywords
formed
insulating film
electrode
semiconductor layer
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29015491A
Other languages
Japanese (ja)
Other versions
JPH05127192A (en
Inventor
徹 上田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP29015491A priority Critical patent/JP2798537B2/en
Publication of JPH05127192A publication Critical patent/JPH05127192A/en
Application granted granted Critical
Publication of JP2798537B2 publication Critical patent/JP2798537B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(T FIELD OF THE INVENTION The present invention relates to a thin film transistor (T
FT)をスイッチング素子として有し、かつ、蓄積容量を備えたアクティブマトリクス基板の製造方法に関す<br>る。 It has a FT) as a switching element, and Ru <br> relates to a method for manufacturing an active matrix substrate having a storage capacitor.

【0002】 [0002]

【従来の技術】上記アクティブマトリクス基板を備えた表示装置としては、従来、図8に示す等価回路を有するものが知られている。 The display device provided with the Prior Art The active matrix substrate, conventionally, there has been known one having the equivalent circuit shown in FIG. この表示装置は、平行に設けた複数のゲートバス配線24に交差して、ソースバス配線2 The display device may intersect the plurality of gate bus lines 24 provided in parallel, the source bus line 2
5が複数設けられ、これらゲートバス配線24およびソースバス配線25に囲まれた各絵素領域には、液晶容量(C LC )23と蓄積容量(Cs)22とが設けられている。 5 is provided with a plurality of, in each picture element region surrounded by these gate bus lines 24 and the source bus line 25, a liquid crystal capacitor (C LC) 23 and the storage capacitor (Cs) 22 is provided. 各ゲートバス配線24はTFT21を構成するゲート電極に接続され、各ソースバス配線25はTFT21 Each gate bus line 24 is connected to the gate electrodes constituting the TFT 21, the source bus lines 25 TFT 21
を構成するソース電極が接続されている。 It is connected to a source electrode constituting the. TFT21を構成するドレイン電極には、液晶容量(C LC )23と蓄積容量(Cs)22とが並列に接続されている。 The drain electrode constituting the TFT21 includes a liquid crystal capacitor (C LC) 23 and the storage capacitor (Cs) 22 are connected in parallel.

【0003】この構成の表示装置に用いたアクティブマトリクス基板は、次のようにして製造される。 [0003] The active matrix substrate used in the display device of this construction is manufactured as follows. まず、図9(a)に示すように、ガラス等の絶縁性基板1上にシリコン層を、例えば減圧CVD法によって100nmの厚さに堆積した後、ホトリソグラフィ法およびドライエッチング法を用いてパターニングし、半導体層2を形成する。 First, as shown in FIG. 9 (a), a silicon layer on an insulating substrate 1 made of glass or the like, for example, after deposition in a thickness of 100nm by vacuum CVD method, a photolithography method and a dry etching method patterning and, to form the semiconductor layer 2.

【0004】次に、図9(b)に示すように、半導体層2を覆った状態で基板1上の全面にシリコンの酸化物からなる絶縁膜3を、例えばCVD法によって100nm [0004] Next, 100 nm as shown in FIG. 9 (b), an insulating film 3 made of an oxide of silicon on the entire surface of the substrate 1 while covering the semiconductor layer 2, for example, by CVD
の厚さに形成する。 It is formed to a thickness of. 更に、絶縁膜3上にレジスト4を形成する。 Furthermore, a resist 4 on the insulating film 3. このレジスト4の形成は、ほぼ全面に形成された状態から、半導体層2の一部に後で形成される第1容量電極2bの上の部分を除去して行われる。 The resist formation of 4 from the state of being formed on substantially the entire surface is carried out by removing the upper part of the first capacitor electrode 2b which is formed later in the part of the semiconductor layer 2. 次いで、このレジスト4をマスクとして半導体層2に不純物イオンを注入して、第1容量電極2bを形成する。 Then, the resist 4 by implanting impurity ions into the semiconductor layer 2 as a mask to form a first capacitor electrode 2b. 注入条件としては、例えば不純物にリンを使用し、電圧を100K The injection conditions, using phosphorus example impurities, 100K voltage
ev、注入密度を1×10 15 cm -2とした。 ev, injection density was set to 1 × 10 15 cm -2. なお、第1 It should be noted that the first
容量電極2bの形成は絶縁膜3を形成する前に行ってもよい。 Forming the capacitor electrodes 2b may be performed before forming the insulating film 3.

【0005】次に、図9(c)に示すようにレジスト4 [0005] Next, the resist 4 as shown in FIG. 9 (c)
を除去し、半導体層2の上方にある絶縁膜3部分の上の2箇所にゲート電極6と第2容量電極6aとをパターン形成する。 Removed to pattern the gate electrode 6 and the second capacitor electrode 6a in two places on the insulating film 3 portions above the semiconductor layer 2. ゲート電極6は前述のゲートバス配線24に接続される。 The gate electrode 6 is connected to the gate bus line 24 described above. 上記第2容量電極6aは前記第1容量電極2bの上方位置に形成されており、絶縁膜3を挟んで対向する第1容量電極2bと第2容量電極6bとの間で、 The second capacitor electrode 6a is formed in a position above the first capacitor electrode 2b, between the first capacitor electrode 2b and the second capacitor electrode 6b facing each other across the insulating film 3,
前記蓄積容量22が形成される。 The storage capacitor 22 is formed. つまり、この絶縁膜3 That is, the insulating film 3
が蓄積容量22の蓄積容量絶縁膜として用いられている。 There has been used as a storage capacitor dielectric film of the storage capacitor 22.

【0006】次に、同図に示すようにゲート電極6および第2容量電極6aをマスクとして半導体層2に不純物イオンを注入し、ゲート電極6および第2容量電極6a [0006] Next, impurity ions are implanted into the semiconductor layer 2 as a mask of the gate electrode 6 and the second capacitor electrode 6a as shown in the figure, the gate electrode 6 and the second capacitor electrode 6a
の下方の半導体層2以外の部分にソース領域5aおよびドレイン領域5bを形成する。 Forming a source region 5a and the drain region 5b in the semiconductor layer 2 other than the portion below. このとき、ゲート電極6 At this time, the gate electrode 6
の下方の半導体層2部分は不純物イオンを含まないチャネル領域2aとして残る。 The semiconductor layer 2 portion below remain as a channel region 2a containing no impurity ions. 注入条件としては、例えば不純物にリンを使用し、電圧を100KeV、注入密度を5×10 15 cm -2とした。 The implantation conditions, for example using phosphorus impurity, to 100 KeV, the injection density of 5 × 10 15 cm -2 voltage. 絶縁膜3は、上述した蓄積容量22の蓄積容量絶縁膜として用いられる他に、ゲート絶縁膜としても機能する。 Insulating film 3, in addition to be used as a storage capacitor dielectric film of the storage capacitor 22 described above, also functions as a gate insulating film. 以上によりTFT21が形成される。 TFT21 is formed by the above.

【0007】次に、図9(d)に示すように、この状態の基板1の上の全面にシリコンの酸化物からなる層間絶縁膜7を、例えばCVD法を用いて形成した後、ドープした不純物を活性化させるべくこの基板1を、例えば9 [0007] Next, as shown in FIG. 9 (d), the interlayer insulating film 7 made of oxide of silicon on the entire surface of the substrate 1 in this state, for example, by formed by a CVD method, doped the substrate 1 so as to activate the impurity, for example 9
50℃の窒素雰囲気中で30分間熱処理する。 Heat treated in a nitrogen atmosphere at 50 ° C. 30 min. 次いで、 Then,
層間絶縁膜7におけるソース領域5aの上部分およびドレイン領域5bの上部分にコンタクトホールを形成し、 A contact hole is formed in the upper portion of the upper portion and the drain region 5b of the source region 5a in the interlayer insulating film 7,
層間絶縁膜7上のソース領域5aの上方部分に一部をコンタクトホールに充填してソース電極8aを形成する。 By filling a portion in the contact hole in the upper portion of the source region 5a on the interlayer insulating film 7 is formed a source electrode 8a.
層間絶縁膜7上のドレイン領域5bの上方部分に一部をコンタクトホールに充填してドレイン電極8bを形成する。 By filling a portion in the contact hole in the upper portion of the drain region 5b on the interlayer insulating film 7 is formed a drain electrode 8b.

【0008】このようにして製造されたアクティブマトリクス基板に対し、図示しない対向基板を対向配設し、 [0008] Thus with respect to the active matrix substrate manufactured in the faces disposed opposite substrate (not shown)
両基板の間に液晶等の表示媒体を封入すると、アクティブマトリクス型表示装置が作製される。 If between the two substrates encapsulating the display medium such as liquid crystal, an active matrix type display device is manufactured.

【0009】 [0009]

【発明が解決しようとする課題】ところで、アクティブマトリクス基板におけるTFT21は、液晶容量(C LC )23と蓄積容量(Cs)22に充電された電荷を1フレームの期間内保持する必要があるためリーク電流が低いことが要求され、また一定時間内で充電することができるようにすべく十分なオン電流特性が要求される。 [SUMMARY OF THE INVENTION Incidentally, TFT 21 in the active matrix substrate, a liquid crystal capacitor (C LC) 23 and the storage capacitor (Cs) leakage for the charge stored has to be held within the period of one frame 22 current is low is required, also sufficient oN current characteristic so as to be able to charge within a predetermined time is required.

【0010】上記リーク電流は、主に、半導体層2のソース領域5aとドレイン領域5bとの接合部の特性に支配されており、その低減化には以下の方式が考えられる。 [0010] The leakage current is primarily are dictated by the characteristics of the junction between the source region 5a and the drain region 5b of the semiconductor layer 2, and its reduction is considered the following methods.

【0011】半導体層の結晶性を改善する方式 接合部の面積を小さくする、即ち半導体層の膜厚を薄くする方式 しかしながら、従来のアクティブマトリクス基板における半導体層は、一般的に非晶質シリコンを熱処理して多結晶化することによりポリシリコンとなしているため、 [0011] to reduce the area of ​​the scheme junctions to improve the crystallinity of the semiconductor layer, i.e., method to reduce the thickness of the semiconductor layer, however, the semiconductor layer in the conventional active matrix substrate, generally amorphous silicon since the form polysilicon by polycrystallization by heat treatment,
上述の方式を実質的に採用できないという問題点があった。 It was impossible substantially adopted the manner described above. 即ち、半導体層2の結晶性を改善しようとすると、 In other words, when you try to improve the crystallinity of the semiconductor layer 2,
多結晶化前の非晶質シリコンの膜厚が大きいほど良好となるが、逆に接合部の面積が大きくなる。 The film thickness of the amorphous silicon before polycrystallized becomes larger the better, but the area of ​​the joint portion is increased conversely. また、接合部の面積を小さくしようとすると半導体層2の結晶性が悪くなると共に、ソース領域5aとドレイン領域5bも薄膜化して、これらの領域5a、5bの抵抗が増大し、オン電流が低下してしまうという問題点があった。 Also, when you try to reduce the area of ​​the junction with the crystallinity of the semiconductor layer 2 is deteriorated, the source region 5a and the drain region 5b be thinned, these areas 5a, 5b of the resistance increases, the on-current is reduced there was a problem in that it was.

【0012】また、アクティブマトリクス型表示装置は、十分な大きさの開口率を維持しつつ高精細に表示できるようにすることが要求されるが、そのためには蓄積容量部の面積が小さいことが必要となる。 Further, the active matrix type display device is to be able to high definition display while maintaining the aperture ratio large enough is required, that the area of ​​the storage capacitor is small because its is required. つまり、高精細化のためには、蓄積容量部としては小さい面積で大きな容量を確保できる必要がある。 In other words, for high definition, it is necessary to be secured a large capacitance with a small area as a storage capacitor.

【0013】しかしながら、蓄積容量部は、その電気的な特性上からは、十分な電荷を蓄積できることが要求されるため、その面積を大きくすると開口率が低下し、また、蓄積容量部の電極は光透過性が悪いためコントラストが低下するという別の問題もあった。 [0013] However, the storage capacitor from its electrical properties over, since it can accumulate enough charge is required, the aperture ratio is reduced by increasing the area, also, the electrode of the storage capacitor portion contrast is poor optical transparency was also another problem of a decrease.

【0014】本発明は、このような従来技術の課題を解決すべくなされたものであり、半導体層の結晶性を損なうことなく接合部の面積を小さくして、TFTにおけるリーク電流の低減化を図れ、しかも蓄積容量部において電極の面積を大きくすることなく十分な電荷を蓄積できるアクティブマトリクス基板の製造方法を提供することを目的とする。 [0014] The present invention has to have been made to solve the problems of the conventional art, to reduce the area of ​​the joint portion without impairing the crystallinity of the semiconductor layer, a reduction in leakage current in the TFT Hakare, moreover an object to provide a method for manufacturing an active matrix substrate capable of accumulating enough charge without increasing the area of the electrodes in the storage capacitor.

【0015】 [0015]

【0016】 [0016]

【課題を解決するための手段】本発明のアクティブマトリクス基板の製造方法は、絶縁性基板上に形成された薄膜トランジスタが、ゲート絶縁膜を挟んで一方側に設けた半導体層の、他方側に設けたゲート電極と対向する部分にチャネル領域が形成されたトップゲート型の構成となっており、また該基板上に形成された蓄積容量部が絶縁膜の両側に容量電極を有する構成のアクティブマトリクス基板の製造方法において、該基板上に半導体層を形成する工程と、該半導体層の上に、該チャネル領域の形成予定部の上方部分を除いて、蓄積容量部の絶縁膜として少なくともシリコン窒化膜を形成する工程と、該シリコン窒化膜を耐酸化マスクとして該形成予定部を酸化し、半導体層の薄膜化を行う工程と、該シリコン窒化膜の下方の該半導体層 The method of manufacturing an active matrix substrate SUMMARY OF THE INVENTION The present invention relates to a thin film transistor formed on an insulating substrate, the across the gate insulating film whereas semiconductor layer provided on the side, on the other side the active matrix substrate of the gate electrode facing the portion has a top-gate structure in which a channel region is formed, also the configuration storage capacitor formed on the substrate has a capacitor electrode on both sides of the insulating film in the method of manufacturing comprises the steps of forming a semiconductor layer on the substrate, on top of said semiconductor layer, except for the upper portion of the forming scheduled portion of the channel region, at least a silicon nitride film as the insulating film of the storage capacitor portion forming, by oxidizing the formation planned section of the silicon nitride film as the anti-oxidation mask, and performing thinning of the semiconductor layer, the semiconductor layer below the said silicon nitride film おける蓄積容量部に該シリコン窒化膜側からイオン注入して蓄積容量部の一方の容量電極を形成すると共に、該シリコン窒化膜上に蓄積容量部の他方の容量電極を形成する工程とを含んでおり、そのことにより上記目的を達成することができる。 Together form one of the capacitor electrodes of the ion implantation to the storage capacitor from the silicon nitride film side definitive storage capacitor, and forming the other capacitor electrode of the storage capacitor on the silicon nitride film cage, it is possible to achieve the above object by its.

【0017】 [0017]

【作用】本発明にあっては、半導体層上に形成したシリ In the the present invention, formed on a semiconductor layer Siri
コン窒化膜を耐酸化マスクとして、 シリコン窒化膜の形成されていない半導体層部分を酸化する。 The con nitride film as anti-oxidation mask, oxidizing the semiconductor layer portion is not formed in the silicon nitride film. これにより、 As a result,
酸化されずに残った部分が薄肉化して、半導体層のチャネル領域が薄膜化することになる。 The remaining portion is not oxidized is thinned, the channel region of the semiconductor layer is to be thinned. よって、上記チャネル領域の両側にソース領域とドレイン領域とを形成することにより、チャネル領域のみが薄くなった接合部が得られる。 Therefore, by forming the source and drain regions on both sides of the channel region, joint only the channel region becomes thinner is obtained. このためオン電流を低下させることなく、リーク電流を低減させることが可能となる。 Thus without decreasing the ON-current, it is possible to reduce the leakage current.

【0018】一方、蓄積容量部においては、 イオン注入 Meanwhile, in the storage capacitor, ion implantation
が行われて特性の向上したシリコン窒化膜からなる絶縁膜が形成されているので、従来のイオン注入が行われて Since is an insulating film made of improved silicon nitride film performed with characteristics formed by conventional ion implantation is performed
いないシリコン酸化膜に比べてリーク電流を低くできると共に大きな容量を得ることができるため、電極の面積を大きくする必要がない。 It is possible to obtain a large capacity with a leakage current can be reduced as compared with the silicon oxide film not, it is not necessary to increase the area of the electrode.

【0019】 [0019]

【実施例】以下、本発明の実施例を説明する。 EXAMPLES Hereinafter, an embodiment of the present invention.

【0020】図1は本発明の製造方法により製造された [0020] Figure 1 is manufactured by the manufacturing method of the present invention
アクティブマトリクス基板を示す断面図である。 Is a sectional view showing an active matrix substrate. このアクティブマトリクス基板は、絶縁性基板1上の所定範囲に半導体層2が形成されている。 The active matrix substrate, the semiconductor layer 2 is formed in a predetermined range on the insulating substrate 1. この半導体層2は3つの領域に区分され、図示例では左側からソース領域5 The semiconductor layer 2 is divided into three regions, the source region 5 from the left side in the illustrated example
a、チャネル領域2a、容量電極2bを含むドレイン領域5bからなる。 a, a channel region 2a, consists of the drain region 5b including the capacitor electrodes 2b. チャネル領域2aの部分は、他の部分に比べて厚みが薄くなっており、また他の部分の上に形成された積層構造のシリコン酸化膜31とシリコン窒化膜32が省略されている。 Portion of the channel region 2a has a thickness in comparison with the other portions are made thin and the silicon oxide film 31 and the silicon nitride film 32 of the laminated structure formed on the other portions is omitted. シリコン窒化膜32はシリコン酸化膜31の上側に形成される。 Silicon nitride film 32 is formed on the upper side of the silicon oxide film 31.

【0021】この状態の基板1の上には、前記容量電極2bの上方部分を除いてゲート絶縁膜3が形成されており、ゲート絶縁膜3の形成がないシリコン窒化膜32部分の上には、容量電極2bと上下方向で対向する容量電極6aが形成されている。 [0021] On the substrate 1 in this state, the is formed a gate insulating film 3 except for the upper portion of the capacitor electrode 2b, on the silicon nitride film 32 portion formed without the gate insulating film 3 is , capacitor electrodes 6a facing in the vertical direction and the capacitor electrodes 2b are formed. 上記ゲート絶縁膜3の上には、ソース領域5aと容量電極2bを避けたドレイン領域5bとの上方部分にそれぞれコンタクトホールが形成され、チャネル領域2aの上方部分にゲート電極6が形成されている。 On the gate insulating film 3 are respectively a contact hole in the upper portion of the drain region 5b avoiding the source region 5a and the capacitor electrodes 2b are formed, the gate electrode 6 in the upper portion of the channel region 2a is formed .

【0022】更に、かかる基板1の上には層間絶縁膜7 Furthermore, an interlayer insulating film 7 is formed on such substrate 1
が全面に形成され、層間絶縁膜7の上には2箇所に形成した前記コンタクトホールに一部を充填して電極が形成されている。 There is formed on the entire surface, the electrode was filled with a portion in the contact hole formed in the two places are formed on the interlayer insulating film 7. 前記ソース領域5aの上方の電極はソース電極8aを構成し、ドレイン領域5bの上方の電極はドレイン電極8bを構成している。 Upper electrodes of the source region 5a constitutes a source electrode 8a, the upper electrode of the drain region 5b constitute a drain electrode 8b.

【0023】上記層間絶縁膜7の上には、ソース電極8 [0023] On the interlayer insulating film 7, a source electrode 8
a及びドレイン電極8bを覆った状態で、更に層間絶縁膜9が形成されている。 While covering a and the drain electrode 8b, and is further interlayer insulating film 9 formed. この層間絶縁膜9のドレイン電極8bの上方部分にはコンタクトホールが形成され、このコンタクトホールに一部を充填して層間絶縁膜9の上に絵素電極8cが形成されている。 This is the upper part of the drain electrode 8b of the interlayer insulating film 9 contact hole is formed, pixel electrodes 8c are formed on the interlayer insulating film 9 is filled with a part in the contact hole. この絵素電極8c The picture element electrode 8c
は、アクティブマトリクス基板が表示装置として組立られた状態において、液晶層を間に挟んで対向配設される対向基板に形成される対向電極との間で絵素容量を形成する。 Forms in the state active matrix substrate is assembled as a display device, a pixel capacitance between the counter electrode formed on the counter substrate facing disposed in between the liquid crystal layer.

【0024】次に、このように構成されたアクティブマトリクス基板の製造方法について説明する。 Next, a description thus configured manufacturing method of the active matrix substrate for. 先ず、図2 First, as shown in FIG. 2
に示すように、絶縁性基板1の上に、良好な結晶性を有するポリシリコン膜を形成する。 As shown in, on the insulating substrate 1, a polysilicon film having a good crystallinity. 具体的には、N 2で希釈されたジシラン(Si 26 )を原料ガスとして、47 Specifically, diluted disilane (Si 2 H 6) as a source gas in N 2, 47
0℃で非晶質シリコンを1000オングストローム堆積し、その後600°CのN 2雰囲気中で24時間の熱処理を施して多結晶化させ、ポリシリコン膜を形成する。 The amorphous silicon was 1000 Å deposited at 0 ° C., was polycrystallized by heat treatment of 24 hours in N 2 atmosphere then 600 ° C, a polysilicon film.
続いて、このポリシリコン膜をパターニングして半導体層2を形成する。 Subsequently, a semiconductor layer 2 by patterning the polysilicon film.

【0025】次に、基板1上に、例えば減圧CVD法を用いて2層構造の絶縁膜を形成する。 Next, on the substrate 1, for example, an insulating film having a two-layer structure using a low pressure CVD method. この絶縁膜の形成は、例えばSiO 2からなるシリコン酸化膜31を20 The formation of the insulating film, for example, a silicon oxide film 31 made of SiO 2 20
0オングストローム、引き続いてSi 34からなるシリコン窒化膜32を400オングストローム堆積した後、 0 Angstroms, after the silicon nitride film 32 of Si 3 N 4 and 400 Å deposited subsequently,
TFTのチャネル領域と接合部分をパターニングする。 Patterning the channel region and the bonding portion of the TFT.

【0026】次に、図3に示すように、半導体層2のシリコン窒化膜32で覆われていない部分を950℃の水蒸気で酸化して、前記部分の上側にポリシリコン酸化膜33を形成する。 Next, as shown in FIG. 3, a portion not covered with the silicon nitride film 32 of the semiconductor layer 2 is oxidized at 950 ° C. in steam to form a polysilicon oxide film 33 on the upper side of the portion . このとき、ポリシリコン酸化膜33は約1200オングストロームの厚みとなるようにする。 In this case, the polysilicon oxide film 33 is in a thickness of about 1200 Angstroms.
これにより、その下のポリシリコン膜は約400オングストロームに薄膜化される。 Thereby, the polysilicon film thereunder is thinned to approximately 400 angstroms.

【0027】次に、図4に示すように上記ポリシリコン酸化膜33を除去した後、基板1の全面にTFT21のゲート絶縁膜3を形成する。 Next, after removing the polysilicon oxide film 33 as shown in FIG. 4, a gate insulating film 3 of TFT21 to the entire surface of the substrate 1. 例えば、SiO 2膜をCV For example, the SiO 2 film CV
D法で1000オングストローム堆積する。 To 1000 Angstroms deposited in D method. さらに、下側の容量電極2bを形成すべき部分の上のゲート絶縁膜3部分をパターニングした後、パターニングに用いたレジスト4をマスクとして、リン(P)を半導体層2にイオン注入して下側の容量電極2bを形成する。 Further below, after patterning of the gate insulating film 3 the upper part of the part to be formed below the capacitor electrode 2b, the resist 4 as a mask used for patterning, phosphorus (P) is ion-implanted into the semiconductor layer 2 forming a side of the capacitor electrode 2b. 注入条件としては、例えば電圧を50KeV、注入密度を1×1 The implantation conditions, for example, a voltage 50 KeV, an implantation density 1 × 1
15 cm -2とした。 0 15 was cm -2. この容量電極2bの形成のとき、そ When the formation of the capacitor electrodes 2b, its
の上に存在する蓄積容量部の絶縁膜として機能するシリ Siri functions as an insulating film of the storage capacitor portion present on the
コン窒化膜32もイオンが注入されるため、蓄積容量部 Since Con nitride film 32 ions are implanted, the storage capacitor
の電荷の蓄積能力が向上する。 Improved storage capacity of the charge. 蓄積容量絶縁膜の特性を更に向上させる為、850°Cの水蒸気雰囲気中で30 To further improve the characteristics of the storage capacitor insulating film, 30 in a steam atmosphere at 850 ° C
分間のアニールを施すか、もしくは100オングストローム程度の薄いSiO 2膜をCVD法で堆積し、SiO 2 Min or annealing, or to deposit a thin SiO 2 film of about 100 angstroms by CVD, SiO 2
/Si 34 /SiO 2構造としてもよい。 / Si 3 N 4 / may be SiO 2 structure.

【0028】次に、図5に示すように上記レジスト4を除去した後、TFT21のゲート電極6と、上側の容量電極6aと、ゲートバスライン(図に現れていない)とを形成する。 Next, after removing the resist 4 as shown in FIG. 5, to form a gate electrode 6 of the TFT 21, and an upper capacitor electrode 6a, a gate bus line (not appearing in the figure). この形成に使用する材料としては、n + The material used in this form, n + -
ポリシリコンを用いた。 Using polysilicon.

【0029】次に、ゲート電極6及び上側の容量電極6 Next, the gate electrode 6 and the upper capacitor electrode 6
aをマスクとして、リン(P)を半導体層2にイオン注入し、ソース領域5aとドレイン領域5bを形成する。 A as a mask, ion implantation of phosphorus (P) into the semiconductor layer 2, to form a source region 5a and the drain region 5b.
注入条件としては、例えば電圧を100KeV、注入密度を1×10 15 cm -2とした。 The implantation conditions, for example, the voltage 100 KeV, the injection density was 1 × 10 15 cm -2.

【0030】次に、図1に示すようにこの状態の基板1 Next, the substrate in this state, as shown in FIG. 1 1
の上に層間絶縁膜7を形成した。 Forming an interlayer insulating film 7 on the. 層間絶縁膜7の形成は、例えばCVD法を用いてSiO 2を6000オングストロームの厚みに堆積することにより行った。 Formation of the interlayer insulating film 7, for example, was carried out by depositing SiO 2 to a thickness of 6000 angstroms by CVD. その後、注入した不純物を活性化させる為に、950℃のN Thereafter, in order to activate the implanted impurities, 950 ° C. of N
2雰囲気中で30分間アニールを行う。 For 30 min annealing in 2 atmosphere. さらに、前記ソース領域5aとドレイン領域5bの上に、層間絶縁膜7、ゲート絶縁膜3、シリコン窒化膜32及びシリコン酸化膜31を貫通してコンタクトホールを形成した後、 Further, on the source region 5a and the drain region 5b, an interlayer insulating film 7, a gate insulating film 3, after forming a contact hole through the silicon nitride film 32 and silicon oxide film 31,
Al等で配線して、一部をコンタクトホールに充填した状態でソース電極8aとドレイン電極8bを形成した。 And wiring of Al or the like, to form the source electrode 8a and the drain electrode 8b by filling a portion in the contact hole state.

【0031】次に、その基板1の上に層間絶縁膜9を形成した。 [0031] Next, an interlayer insulating film 9 on the substrate 1. 層間絶縁膜9の形成は、例えばCVD法を用いてSiO 2を所望の厚みに堆積することにより行った。 Forming the interlayer insulating film 9, a SiO 2 was carried out by depositing a desired thickness of, for example, by the CVD method.
その後、層間絶縁膜9のドレイン電極8b上の部分にコンタクトホールを形成し、続いてそのコンタクトホールに一部充填してITO等の透明導電膜からなる絵素電極8cを形成した。 Thereafter, a contact hole is formed in a portion on the drain electrode 8b of the interlayer insulating film 9, followed by forming the pixel electrode 8c made of a transparent conductive film such as ITO is filled partially in the contact hole.

【0032】したがって、このようにして製造されたアクティブマトリクス基板においては、半導体層2上に形成したシリコン窒化膜32を耐酸化マスクとして、半導体層2のチャネル領域の形成予定部を酸化する。 [0032] Thus, in the active matrix substrate manufactured in this manner, the silicon nitride film 32 formed on the semiconductor layer 2 as anti-oxidation mask is oxidized to be formed of the channel region of the semiconductor layer 2. これにより、酸化されずに残った部分が薄肉化し、ソース領域5aとドレイン領域5bとで挟まれたチャネル領域2a Thus, the remaining part without being oxidized is thin, the channel region 2a sandwiched between the source region 5a and the drain region 5b
のみを薄膜化できる。 Only it can be thinned. よって、半導体層2の結晶性を損なうことなく、接合部の面積を小さくすることができ、 Thus, without impairing the crystallinity of the semiconductor layer 2, it is possible to reduce the area of ​​the joint,
TFT21のリーク電流を低減させることが可能となる。 It is possible to reduce the leakage current of TFT 21. また、チャネル領域2aの薄肉化が酸化により行われるので、半導体層2の結晶が破壊されず、良好な結晶性が保持される。 Further, since the thinning of the channel region 2a is performed by oxidation, is not destroyed crystals of the semiconductor layer 2, good crystallinity is maintained.

【0033】一方、蓄積容量部においては、 イオン注入 On the other hand, in the storage capacitor, ion implantation
が行われて特性の向上したシリコン窒化膜32からなる Made of a silicon nitride film 32 is improved in performed by characteristic
絶縁膜が形成されているので、従来のイオン注入が行わ Since the insulating film is formed, a conventional ion implantation performed
れていないシリコン酸化膜に比べてリーク電流を低くできると共に大きな容量を得ることができるため、容量電極2b、6aの面積を大きくする必要がない。 It is possible to obtain a large capacity with a leakage current can be reduced as compared with the silicon oxide film not, it is not necessary to increase capacitance electrodes 2b, and the area of 6a. このため、十分な大きさの開口率を維持することができ、コントラストの良好な高精細な表示が可能となる。 Therefore, it is possible to maintain the aperture ratio large enough, it is possible to good high-definition display contrast.

【0034】図6は本発明の他の実施例を示す断面図である。 [0034] FIG. 6 is a sectional view showing another embodiment of the present invention. この実施例は、半導体層2のチャネル領域2aとソース領域5aとの間、及びチャネル領域2aとドレイン領域5bとの間に、ソース領域5aやドレイン領域5 This embodiment, between the channel region 2a and the source region 5a of the semiconductor layer 2, and between the channel region 2a and the drain region 5b, the source region 5a and the drain region 5
bに比べて不純物を低濃度で注入した低濃度不純物ソース領域5a´と、低濃度不純物ドレイン領域5b´が形成された、いわゆるLDD構造をしたTFTに適用している。 A low concentration impurity source region 5a' injected impurity at a lower concentration compared to b, the low concentration impurity drain region 5b' is formed, it is applied to a TFT in which the so-called LDD structure. この基板においても、図示のように本発明を適用することにより、前同様の効果が得られる。 In this substrate, by applying the present invention as shown, before the same effect can be obtained.

【0035】図7は、本発明の更に他の実施例を示す断面図である。 [0035] FIG. 7 is a sectional view showing still another embodiment of the present invention. この実施例は、チャネル領域2aの上方のゲート絶縁膜3部分の上にゲート電極6を2つ形成し、 This embodiment, the gate electrode 6 and two formed on the upper gate insulating film 3 portion of the channel region 2a,
これら2つのゲート電極6をマスクとして不純物を高濃度で注入し、ゲート電極6の下の2つのチャネル領域2 These two gate electrodes 6 impurities are implanted at a high concentration as a mask, the two channel regions under the gate electrode 6 2
aと2aとの間にN +拡散層5cを介在させた、いわゆるデュアルゲートTFTに適用している。 was interposed an N + diffusion layer 5c between a and 2a, it is applied to a so-called dual-gate TFT. この基板においても、図示のように本発明を適用することにより、前同様の効果が得られる。 In this substrate, by applying the present invention as shown, before the same effect can be obtained.

【0036】 [0036]

【発明の効果】本発明による場合には、半導体層の結晶性を損なうことなく、接合部の面積を小さくすることができるので、TFTのリーク電流を低減させることが可能となり、また、蓄積容量部においては、 イオン注入が If according to the present invention exhibits, without impairing the crystallinity of the semiconductor layer, the area of ​​the joint portion can be reduced, it is possible to reduce the leakage current of the TFT, also, the storage capacitor in part, the ion implantation is
行われて特性の向上したシリコン窒化膜32からなる絶<br>縁膜が形成されているので、従来のイオン注入が行われ Since insulation <br> edge film made of a silicon nitride film 32 with improved performed with characteristic is formed, conventional ion implantation is performed
ていないシリコン酸化膜に比べてリーク電流を低くできると共に大きな容量を得ることができるため、容量電極の面積を大きくする必要がなく、このため十分な大きさの開口率を維持することができ、コントラストの良好な高精細な表示が可能となる。 It is possible to obtain a large capacity with a leakage current can be reduced as compared with the silicon oxide film not, it is not necessary to increase the area of the capacitor electrodes and thus it is possible to maintain the aperture ratio large enough, it is possible to good high-definition display of contrast.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の製造方法により製造されたアクティブマトリクス基板を示す断面図である。 1 is a cross-sectional view showing the active matrix substrate manufactured by the manufacturing method of the present invention.

【図2】図1のアクティブマトリクス基板の製造工程図である。 2 is a manufacturing process view of the active matrix substrate of FIG.

【図3】図1のアクティブマトリクス基板の製造工程図である。 3 is a manufacturing process view of the active matrix substrate of FIG.

【図4】図1のアクティブマトリクス基板の製造工程図である。 4 is a manufacturing process view of the active matrix substrate of FIG.

【図5】図1のアクティブマトリクス基板の製造工程図である。 5 is a manufacturing process view of the active matrix substrate of FIG.

【図6】本発明の他の実施例を示す断面図である。 6 is a sectional view showing another embodiment of the present invention.

【図7】本発明の更に他の実施例を示す断面図である。 7 is a sectional view showing still another embodiment of the present invention.

【図8】従来のアクティブマトリクス基板を用いた表示装置を示す等価回路図である。 8 is an equivalent circuit diagram showing a conventional display device using an active matrix substrate.

【図9】従来のアクティブマトリクス基板の製造工程を示す断面図である。 9 is a cross sectional view showing a manufacturing process of a conventional active matrix substrate.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 絶縁性基板 2 半導体層 2a チャネル領域 2b 容量電極 3 ゲート絶縁膜 5a ソース領域 5a´ 低濃度不純物ソース領域 5b ドレイン領域 5b´ 低濃度不純物ドレイン領域 5c N +拡散層5c 6 ゲート電極 6a 容量電極 7 層間絶縁膜 8a ソース電極 8b ドレイン電極 8c 絵素電極 31 シリコン酸化膜 32 シリコン窒化膜 1 insulating substrate 2 the semiconductor layer 2a channel region 2b capacitor electrode 3 gate insulating film 5a source region 5a' lightly doped source region 5b drain region 5b' lightly doped drain region 5c N + diffusion layer 5c 6 gate electrode 6a capacitance electrodes 7 interlayer insulating film 8a source electrode 8b drain electrode 8c picture element electrode 31 silicon oxide film 32 a silicon nitride film

Claims (1)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 絶縁性基板上に形成された薄膜トランジスタが、ゲート絶縁膜を挟んで一方側に設けた半導体層の、他方側に設けたゲート電極と対向する部分にチャネル領域が形成されたトップゲート型の構成となっており、また該基板上に形成された蓄積容量部が絶縁膜の両側に容量電極を有する構成のアクティブマトリクス基板の製造方法において、 該基板上に半導体層を形成する工程と、 該半導体層の上に、該チャネル領域の形成予定部の上方部分を除いて、蓄積容量部の絶縁膜として少なくともシリコン窒化膜を形成する工程と、 該シリコン窒化膜を耐酸化マスクとして該形成予定部を酸化し、半導体層の薄膜化を行う工程と、 該シリコン窒化膜の下方の該半導体層における蓄積容量部に該シリコン窒化膜側からイオン注入して蓄 1. A thin film transistor formed on an insulating substrate, the across the gate insulating film on the other hand is provided on the side semiconductor layer, while the gate electrode facing the channel region in the portion provided on the side is formed by the top It has a gate-type structure, also in the manufacturing method of the active matrix substrate in which a storage capacitor formed on the substrate has a capacitor electrode on both sides of the insulating film, forming a semiconductor layer on the substrate When, the on of the semiconductor layer, except for the upper portion of the forming scheduled portion of the channel region, forming at least a silicon nitride film as the insulating film of the storage capacitor portion, the silicon nitride film as the anti-oxidation mask forming scheduled portion is oxidized, and performing thinning of the semiconductor layer, is ion-implanted from the silicon nitride film side to the storage capacitor portion in the semiconductor layer below the said silicon nitride film 蓄 容量部の一方の容量電極を形成すると共に、該シリコン窒化膜上に蓄積容量部の他方の容量電極を形成する工程とを含むアクティブマトリクス基板の製造方法。 And forming one capacitor electrode of the capacitor portion, the production method of the active matrix substrate and forming the other capacitor electrode of the storage capacitor on the silicon nitride film.
JP29015491A 1991-11-06 1991-11-06 The method for manufacturing an active matrix substrate Expired - Fee Related JP2798537B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29015491A JP2798537B2 (en) 1991-11-06 1991-11-06 The method for manufacturing an active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29015491A JP2798537B2 (en) 1991-11-06 1991-11-06 The method for manufacturing an active matrix substrate

Publications (2)

Publication Number Publication Date
JPH05127192A JPH05127192A (en) 1993-05-25
JP2798537B2 true JP2798537B2 (en) 1998-09-17

Family

ID=17752468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29015491A Expired - Fee Related JP2798537B2 (en) 1991-11-06 1991-11-06 The method for manufacturing an active matrix substrate

Country Status (1)

Country Link
JP (1) JP2798537B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69726819D1 (en) 1996-10-22 2004-01-29 Seiko Epson Corp Substrate for a reflective liquid crystal panel
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
KR100324914B1 (en) 1998-09-25 2002-02-28 니시무로 타이죠 Test method of substrate
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4655461B2 (en) * 2003-09-05 2011-03-23 セイコーエプソン株式会社 Method of manufacturing an electro-optical device
JP4946191B2 (en) * 2006-06-15 2012-06-06 セイコーエプソン株式会社 Manufacturing method and an electro-optical device of the electro-optical device, and electronic equipment provided with the same
JP5098682B2 (en) * 2008-02-15 2012-12-12 セイコーエプソン株式会社 Electro-optical device and manufacturing method thereof and an electronic apparatus,
JP2011158923A (en) * 2011-05-11 2011-08-18 Semiconductor Energy Lab Co Ltd Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148976A (en) * 1984-08-16 1986-03-10 Seiko Epson Corp Thin-film transistor
JP2602255B2 (en) * 1987-11-27 1997-04-23 株式会社日立製作所 The liquid crystal display device and a driving method

Also Published As

Publication number Publication date
JPH05127192A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
JP3744980B2 (en) Semiconductor device
US5686328A (en) Semiconductor device and process for fabricating the same
US5811283A (en) Silicon on insulator (SOI) dram cell structure and process
JP2664685B2 (en) A method of manufacturing a semiconductor device
JP2650543B2 (en) Matrix circuit driver
JP2827728B2 (en) The semiconductor memory device and manufacturing method thereof
US5563077A (en) Method of fabricating a thin film transistor having vertical channel
US6337234B2 (en) Method of fabricating a buried bus coplanar thin film transistor
JP3312083B2 (en) Display device
US6262438B1 (en) Active matrix type display circuit and method of manufacturing the same
KR970004836B1 (en) Thin film semiconductor device and method for fabricating
US5658806A (en) Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
US6165823A (en) Thin film transistor and a fabricating method therefor
JP3679567B2 (en) A method of manufacturing a thin film transistor
JP3762002B2 (en) A thin film transistor, and a liquid crystal display device
EP0510380B1 (en) A thin film field effect device having an LDD structure and a method of manufacturing such a device
US5698882A (en) LDD Polysilicon thin-film transistor
US6559477B2 (en) Flat panel display device and method for manufacturing the same
KR100451381B1 (en) A thin film transistor and a method of manufacturing the same
JPH08204191A (en) Field-effect transistor and its manufacture
JP2976483B2 (en) Manufacturing method of a thin film transistor liquid crystal display element
US6746905B1 (en) Thin film transistor and manufacturing process therefor
JPH1074946A (en) Thin-film transistor and its manufacture
JPH05129608A (en) Semiconductor device
JP4303323B2 (en) Thin film transistor liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070703

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090703

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees