JP2798321B2 - A method of manufacturing a semiconductor device - Google Patents

A method of manufacturing a semiconductor device

Info

Publication number
JP2798321B2
JP2798321B2 JP7931992A JP7931992A JP2798321B2 JP 2798321 B2 JP2798321 B2 JP 2798321B2 JP 7931992 A JP7931992 A JP 7931992A JP 7931992 A JP7931992 A JP 7931992A JP 2798321 B2 JP2798321 B2 JP 2798321B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
film
method
example
silicide film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7931992A
Other languages
Japanese (ja)
Other versions
JPH05102076A (en )
Inventor
幸二郎 杠
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明は半導体装置の製造方法に関し、特にコンタクトの形成方法に関するものである。 BACKGROUND OF THE INVENTION This invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a contact.

【0002】 [0002]

【従来の技術】図4は従来の半導体装置の製造方法を示し、シリコン基板上の、チタンによりシリサイド化した活性領域に直接コンタクトをあけ、多結晶シリコン膜により配線を行うものである。 BACKGROUND OF THE INVENTION FIG. 4 shows a conventional method of manufacturing a semiconductor device, on a silicon substrate, opening the direct contact with the active regions silicided with titanium, and performs wired by polycrystalline silicon film. 図4(a) に示す様にP型シリコン基板又はシリコン基板内に形成されたPウエル領域1内にいわゆるLOCOS法(Local Oxidation of S FIGS. 4 (a) as shown in formed in a P-type silicon substrate or a silicon substrate P-well region called LOCOS method in 1 (Local Oxidation of S
ilicon法)により、例えば厚さ600nmの厚いシリコン酸化膜2を1000℃の水蒸気雰囲気において形成し、活性領域を分離する。 The ilicon method), for example of thickness 600nm thick silicon oxide film 2 was formed in a water vapor atmosphere at 1000 ° C., separates the active region. 同時に厚いシリコン酸化膜2 At the same time thick silicon oxide film 2
の下に、酸化前にイオン注入されたボロンによりP型チャネルカット層3を自己整合的に形成する。 Under the P-type channel cut layer 3 formed in a self-aligned manner by ion implanted boron before the oxidation.

【0003】続いてこの厚いシリコン酸化膜2によって分離された活性領域にヒ素イオンを、例えば50keV [0003] Then arsenic ions isolated active region by the thick silicon oxide film 2, for example 50keV
のエネルギーで3×10 15 cm -2の量を注入した後、酸素雰囲気中で950℃,30分の熱処理を行うことにより、Pウエル領域1の結晶性の回復及びヒ素イオンを活性化するとともに、ヒ素イオンが拡散することによりn After injection of the amount of 3 × 10 15 cm -2 at an energy, 950 ° C. in an oxygen atmosphere, heat treatment is performed at 30 minutes, while activating the crystallinity of the recovery and arsenic ions P well region 1 , n by arsenic ions diffuse
型不純物活性層4を形成する。 -type impurity active layer 4.

【0004】次に図4(b) に示すように、基板全面にチタンをスパッタ法により堆積することにより、例えば厚さ100nmのチタン膜5を形成する。 [0004] Next, as shown in FIG. 4 (b), by depositing by sputtering a titanium over the entire surface of the substrate to form a titanium film 5 having a thickness of, for example, 100 nm.

【0005】この後、例えば700℃窒素雰囲気中で3 [0005] After this, for example, at 700 ℃ in a nitrogen atmosphere 3
0秒間ランプアニール法により熱処理すると、上記チタン膜5はシリコン基板面が露出しているn型不純物活性層4と反応して自己整合的にチタンシリサイド膜6がその表面に形成される。 Heat treatment by 0 seconds lamp annealing method, a self-aligned manner titanium silicide film 6 by reacting with n-type impurity active layer 4 above the titanium layer 5 of the silicon substrate surface is exposed is formed on the surface. 一方厚いシリコン酸化膜2上ではチタン膜5の反応はおこらない。 Meanwhile not occur reaction of a titanium film 5 on the thick silicon oxide film 2. 次に例えば硫酸と過酸化水素水との混合溶液により、上記厚いシリコン酸化膜2上の未反応のチタン膜5を除去することにより、図4 The next example, a mixed solution of sulfuric acid and hydrogen peroxide, by removing the titanium film 5 of unreacted on the thick silicon oxide film 2, FIG. 4
(c) に示す様にn型不純物活性層4上にのみ約150n Only about 150n on the n-type impurity active layer 4 as shown in (c)
mのチタンシリサイド膜6が形成される。 Titanium silicide film 6 m is formed.

【0006】次に図4(d) に示す様に、例えば減圧下における化学的気相成長法、いわゆる減圧CVD法により、例えば厚さ200nmのシリコン酸化膜7を層間絶縁膜として形成する。 [0006] Then, as shown in FIG. 4 (d), for example, chemical vapor deposition under reduced pressure, the so-called low-pressure CVD method, for example, to form a silicon oxide film 7 having a thickness of 200nm as an interlayer insulating film. 次に周知のフォトリソグラフィー法にてレジストをパターニングし、次にフレオン系のガス、例えば三フッ化メタン(CHF3 )を使ったドライエッチング法により所望の部分をエッチングすることにより直接コンタクト8を形成する。 Then patterning the resist by a known photolithography method, and then forming a direct contact 8 by Freon gases, for example, a desired portion by dry etching using methane trifluoride (CHF3) is etched . なお6aはこのドライエッチング後にチタンシリサイド膜6が空気に晒されてできた酸化物である。 Note 6a is an oxide of titanium silicide film 6 is Deki exposed to air after the dry etching.

【0007】次に図4(e) に示す様に硫酸等による前処理を行った後、減圧CVD法により、n型不純物としてリンが導入された多結晶シリコン膜、いわゆるリンドープト多結晶シリコン膜を例えば100nm堆積した後、 [0007] Then after the pretreatment with sulfuric acid as shown in FIG. 4 (e), by low pressure CVD method, a polycrystalline silicon film phosphorus is introduced as an n-type impurity, so-called phosphorus-doped polycrystalline silicon film for example, after the 100nm deposited,
フォトリソグラフィー法およびフレオン系のガス、例えば四フッ化炭素(CF4 )を使ったドライエッチング法により所望の部分のみにリンドープト多結晶シリコン膜9を形成し配線層とする。 Photolithography and Freon gas, only to form a phosphorus-doped polycrystalline silicon film 9 and the wiring layers desired portion by a dry etching method using for example carbon tetrafluoride (CF4).

【0008】このとき直接コンタクト8内のチタンシリサイド膜6には表面が酸化された部分6aがあり、このためオーミック特性がとれない。 [0008] At this time there is a titanium silicide film 6 portions 6a whose surface is oxidized to in direct contact 8, thus ohmic characteristics can not be obtained. そこでリンドープト多結晶シリコン膜9による配線層の形成後にシリコンイオンまたはヒ素イオンを、例えば1×10 16 cm -2以上の高注入量の注入を行い、チタンシリサイド膜6の表面が酸化された部分6aを破壊し、リンドープト多結晶シリコン膜9とチタンシリサイド膜6の界面のミキシングを行うことによりオーミック特性を得ていた『参考文献:第37回応用物理学関係連合講演会 講演予稿集 第2分冊 P58829a−SB−20「TiSi2 膜上へのpoly−Siダイレクトコンタクト特性」(向井他)』。 Therefore silicon ions or arsenic ions after the formation of the wiring layer by phosphorus-doped polycrystalline silicon film 9, for example, is implanted in 1 × 10 16 cm -2 or more high injection volume portion 6a of the surface of the titanium silicide film 6 is oxidized destroying, it was getting ohmic characteristics by performing mixing of the interface of phosphorus-doped polycrystalline silicon film 9 and the titanium silicide film 6 "references: 37th applied physics Association lectures Preprint Volume 2 P58829a "poly-Si direct contact characteristics to TiSi2 film" -SB-20 (Mukai et al.). " 例えばリンドープト多結晶シリコン膜9の膜厚が100nmの場合、ヒ素イオンの射影飛程が、リンドープト多結晶シリコン膜9とn型不純物活性層4との界面にまで達するように注入エネルギー180keV、注入量2×10 16 cm -2で注入を行っていた。 For example, if the thickness of the phosphorus-doped polycrystalline silicon film 9 is 100 nm, projected range of arsenic ions, phosphorus-doped polycrystalline silicon film 9 and the implantation energy 180keV so as to reach the interface between the n-type impurity active layer 4, the injection amount injection at 2 × 10 16 cm -2 has been performed. なおこのとき、加速されたヒ素イオンが層間絶縁膜であるシリコン酸化膜7をつきぬけてn型不純物拡散層4や他の不純物拡散層に達しないようにリンドープト多結晶シリコン膜9やシリコン酸化膜7の膜厚、及びミキシングのためのイオンの注入エネルギー,注入量を最適化しなければならない。 At this time, phosphorus-doped as accelerated arsenic ions do not reach the n-type impurity diffusion layer 4 and other impurity diffusion layers penetrate the silicon oxide film 7 which is an interlayer insulating film polycrystalline silicon film 9 and the silicon oxide film 7 film thickness, and the ion implantation energy for mixing must be optimized injection volume. なおミキシングのためのイオン注入はリンドープトポリシリコン膜9の成膜後に行なわれる場合もある。 Incidentally ion implantation for mixing is sometimes carried out after the deposition of phosphorous doped polysilicon film 9.

【0009】また同様な他の半導体装置の製造方法として図5(a) に示す様に、シリサイド層を第1の配線層とし、その上に絶縁層を介してコンタクトを設け、第2の配線層を配置する場合、シリコン基板1上に第1の層間絶縁膜として第1のシリコン酸化膜10を形成した後、 [0009] As shown in FIG. 5 (a) As a method for producing other similar semiconductor device, a silicide layer as a first wiring layer, a contact is provided through an insulating layer thereon, second wire when disposing a layer, after forming the first silicon oxide film 10 as the first interlayer insulating film on a silicon substrate 1,
例えば厚さ200nmのn型不純物が導入された多結晶シリコン膜11を減圧CVD法により堆積した後、フォトリソグラフィー法及びドライエッチング法により所望の部分のみを配線層として残した後、先の実施例と同様にしてシリサイド反応によりチタンシリサイド膜12を多結晶シリコン膜11上のみに形成し第1の配線層とする。 For example, by depositing a polycrystalline silicon film 11 with n-type impurity is introduced in a thickness of 200nm low pressure CVD method, after leaving only the desired part as a wiring layer by photolithography and dry etching, previous embodiment and second to form a titanium silicide film 12 only on the polycrystalline silicon film 11 first wiring layer by silicide reaction in the same manner as.

【0010】次に第5図(b) に示す様に第2の層間絶縁膜として第2のシリコン酸化膜13を減圧CVD法により、例えば厚さ200nm形成した後、第1の多結晶シリコン膜11上に直接コンタクト14を形成した後、第2の配線層となる第2の多結晶シリコン膜15を形成し、ヒ素イオンまたはシリコンイオンを高エネルギーで高注入量注入することによって、第2多結晶シリコン膜15とチタンシリサイド膜12の界面のミキシングを行うことにより、オーミック特性を得ていた。 [0010] Then by Figure 5 (b) to the low pressure CVD method and the second silicon oxide film 13 as the second interlayer insulating film as shown, for example, by a thickness of 200nm is formed, a first polycrystalline silicon film after forming the direct contact 14 on 11, by the second polycrystalline silicon film 15 serving as a second wiring layer is formed, a high injection rate implanting arsenic ions or silicon ions at high energy, the second multiple by performing the mixing at the interface of the crystalline silicon film 15 and the titanium silicide film 12, it was getting ohmic characteristics.

【0011】また、さらなる他の半導体装置の製造方法として図6(a) に示す様に、シリサイド化された活性領域上または多結晶シリコン膜上にコンタクトをとり金属配線を施す場合、図4の従来例で示したのと同様にして、シリコン基板1上に素子分離のための厚いシリコン酸化膜2,P型チャネルカット層3,n型不純物拡散層4,チタンシリサイド膜6,シリコン酸化膜7による層間絶縁膜を形成し、フォトリソグラフィー法により所望の部分のフォトレジスト膜を除去した後、希フッ酸溶液により、例えばシリコン酸化膜7の約1/3の膜厚を等方的にエッチングした後、残りの膜厚をフレオン系のガス、例えば三フッ化メタン(CHF3 )によるドライエッチング法により垂直なエッチングを行うことによりテーパー形状のついたコ Further, the still another semiconductor device manufacturing method as shown in FIG. 6 (a) as the case of applying the metal wire were contacted on silicided active region on or polycrystalline silicon film, in FIG. 4 in the same way as shown in the conventional example, thick silicon oxide film 2 for element isolation on a silicon substrate 1, P-type channel cut layer 3, n-type impurity diffusion layer 4, the titanium silicide film 6, a silicon oxide film 7 an interlayer insulating film by, after removing the photoresist film of a desired portion by photolithography, a dilute hydrofluoric acid solution, for example, about one-third the thickness of the silicon oxide film 7 was etched isotropically after, the remaining thickness of Freon gas, co the tapered shape by performing vertical etching by a dry etching method such as by trifluoromethane (CHF3) タクト16を形成する。 To form a tact 16. この状態で短時間でも空気中に放置しておくと前述の直接コンタクトの形成の場合と同様に、コンタクト16の底に露出したチタンシリサイド膜6の表面が酸化され酸化物6 As with the formation of the direct contact described above if left in the air even for a short time in this state, the surface of the titanium silicide film 6 exposed in the bottom of the contact 16 is oxidized oxide 6
aができてしまう。 a will made. そしてこの酸化物6aがコンタクトのオーミック性を阻害することとなる。 And this oxide 6a is to inhibit the ohmic contact.

【0012】次に図6(b) に示す様に、1×10 -5 Pa [0012] Then, as shown in FIG. 6 (b), 1 × 10 -5 Pa
以下の圧力の真空中においてアルゴンイオンを用いて、 With argon ions in a vacuum of less pressure,
シリコン酸化膜相当で例えば10nmのスパッタエッチングを行った後、同じ真空雰囲気中の連続処理でアルミ合金膜、例えばアルミに0.5重量%のシリコンを含む膜をスパッタ法により堆積させる。 After sputter-etching of the silicon oxide film corresponds, for example, 10 nm, an aluminum alloy film in a continuous process in the same vacuum atmosphere, for example, is deposited by sputtering a film containing 0.5 wt% of silicon aluminum. このときチタンシリサイド層6の表面には上記コンタクト形成時に空気に晒されてできた酸化物6aは存在したままである。 In this case the surface of the titanium silicide layer 6 remains oxide 6a which Deki exposed to air during the contact formation exists.

【0013】次に図6(c) に示す様に、フォトリソグラフィー法および塩素系のガス、例えば4塩化炭素(CC [0013] Then, as shown in FIG. 6 (c), photolithography and chlorine-based gas, for example carbon tetrachloride (CC
l4 )を使ったドライエッチングにより所望の部分のみにアルミ配線層17を形成する。 Only to form the aluminum wiring layer 17 a desired portion by dry etching using l4).

【0014】なおこの従来例ではコンタクト16に直接アルミ合金膜17を配線したが、コンタクト16内でアルミ合金中のシリコンが析出することを防ぐ目的でチタンナイトライド(TiN)膜,チタンタングステン(T [0014] Although the wire directly aluminum alloy film 17 to the contact 16 in this conventional example, titanium nitride (TiN) film for the purpose of preventing the silicon in the aluminum alloy is deposited in the contact 16, titanium tungsten (T
iW)膜,モリブデンシリサイド(MoSi2 )膜等のいわゆるバリアメタル膜を形成した後にアルミ合金膜を形成する例もある。 iW) film, there is an example of forming an aluminum alloy film after forming a so-called barrier metal film such as molybdenum silicide (MoSi2) film. またシリサイド膜上にコンタクトをとる場合を示したが、多結晶シリコン膜上にコンタクトをとりアルミ配線を形成する場合にも同様にしてバリヤメタルを用いて行う方法もある。 Also shows the case to contact the silicide film, there is also a method using the barrier metal in the same manner in the case of forming the aluminum wiring were contacted on the polysilicon film.

【0015】 [0015]

【発明が解決しようとする課題】従来の半導体装置は以上のようにして製造されていたので、活性領域あるいは配線層としてのチタンシリサイド膜上にポリシリコン膜を用いて直接コンタクトを形成する際には、ヒ素又はシリコンイオンを高エネルギーで高注入量注入してシリサイド膜と配線層であるポリシリコン膜との界面をミキシングする必要があり、イオン注入装置に制約があったり、注入に多くの時間を要するという問題点があった。 Since INVENTION Problems to be Solved conventional semiconductor device had been manufactured as described above, when forming a direct contact with the polysilicon film on the titanium silicide film as an active region or a wiring layer , it is necessary to mix the interface between the polysilicon film arsenic or silicon ions with high injection volume injected at high energy a silicide film and a wiring layer, or there are restrictions on the ion implantation apparatus, much time injection there is a problem that the required.

【0016】またミキシングのためのイオン注入の際、 [0016] Also during the ion implantation for the mixing,
注入イオンは配線層である多結晶シリコン膜を透過してシリサイド膜との界面をミキシングするが、層間絶縁膜を透過してシリコン基板に形成された活性領域等の他の領域に混入してはならないという条件があるため、層間絶縁膜や配線層の厚さに制約があり、このため半導体装置の構造に制約が生じることとなっていた。 Implanted ions are mixes the interface between the silicide film is transmitted through the polycrystalline silicon film is a wiring layer, mixed in other areas, such as active region formed in the silicon substrate through the interlayer insulating film since the condition that not there, there are restrictions on the thickness of the interlayer insulating film and a wiring layer, it has been a possible constraint occurs in the structure of this for a semiconductor device.

【0017】さらにイオン注入による方法では、上記参考文献に示されているように、配線層としての多結晶シリコン膜とチタンシリサイド膜との界面のミキシングが充分おこなわれず不良が存在し、安定なオーミック特性を持った直接コンタクトを形成するのは難しいという問題があった。 [0017] In yet a method by ion implantation, the as references indicated in the literature, there is the interface between the mixing is poor not performed sufficiently between the polycrystalline silicon film and the titanium silicide film as a wiring layer, stable ohmic to form a direct contact with a property is difficult. 同様にチタンシリサイド膜上にコンタクトを形成し、金属配線を配置する際も、製造方法が複雑であり、先に示した方法ではチタンシリサイド膜表面の酸化されて絶縁性をもった部分を完全に除去することが難しいため、安定なオーミック特性を持ったコンタクトを再現性よく得るのは難しかった。 Similarly a contact on the titanium silicide film, even when arranging a metal wiring method is complicated, completely oxidized in part with an insulating titanium silicide film surface by the method indicated above it is difficult to remove, to obtain good reproducibility contact with a stable ohmic properties has been difficult.

【0018】なおイオン注入によりオーミック特性を得る他に、フッ酸溶液によりチタンシリサイド膜6上の酸化物6aを除去する方法もあるが、この方法では溶液中にチタンが溶け込み、溶液や次に処理される半導体装置を汚染してしまう、また場合によってはフッ酸によりシリサイド膜が溶解してしまうという問題点があった。 [0018] Note that in addition to obtaining the ohmic characteristics by ion implantation, there is a method of removing oxides 6a on the titanium silicide film 6 by hydrofluoric acid solution, penetration is titanium in the solution in this method, the solution or the next processing contaminate the semiconductor device, in some cases there is a problem that the dissolved silicide film by hydrofluoric acid.

【0019】この発明は上記のような問題点を解消するためになされたもので、製造方法が簡便で、半導体装置に対する構造上の制約も小さく、さらに安定なオーミック特性を再現性よく得ることができる半導体装置の製造方法を提供することを目的とする。 [0019] The present invention has been made to solve the above problems, is convenient manufacturing method, less structural constraints on the semiconductor device, it is possible to obtain good reproducibility more stable ohmic characteristics and to provide a method of manufacturing a semiconductor device capable.

【0020】 [0020]

【課題を解決するための手段】この発明(請求項1)に係る半導体装置の製造方法は、 シリコン基板上にシリサ Means for Solving the Problems A method of manufacturing a semiconductor device according to the present invention (Claim 1) is Shirisa on a silicon substrate
イド反応によりシリサイド膜を形成したのち層間絶縁膜 An interlayer insulating film after forming the silicide film by id reaction
を形成し、該層間絶縁膜の所定位置にコンタクトホール Forming a contact hole at a predetermined position of the interlayer insulating film
を形成する工程と、その後配線層を上記層間絶縁膜上 Forming a subsequent wiring layers the interlayer insulating film
に、上記コンタクトホールを介して上記基板表面と接触 In contact with the substrate surface through the contact hole
するように形成する工程とを含む半導体装置の製造方法 The method of manufacturing a semiconductor device including the step of forming to
において、上記コンタクトホール底面上に生じた酸化物 In, oxides generated on the contact hole bottom
とシリサイド膜とを、ハロゲン系のガスを用いたエッチ And a silicide film, using a halogen-based gas etch
ングにより除去する工程を含むものである。 It is intended to include the step of removing the ring.

【0021】 この発明(請求項2)は、請求項1記載の [0021] The present invention (Claim 2), according to claim 1, wherein
半導体装置の製造方法において、上記ハロゲン系のガス The method of manufacturing a semiconductor device, the halogen-based gas
として、フルオロカーボンポリマーを形成するガスを用 As, use a gas to form a fluorocarbon polymer
い、上記コンタクトホール底面上に生じた酸化物のみを There, only oxides generated on the contact hole bottom
選択的に除去した後、所定のハロゲン系ガスを用いてコ After selective removal, by using a predetermined halogen gas co
ンタクトホール底面のシリサイド膜を除去する工程を含 Including the step of removing the silicide film contact hole bottom
ものである。 It is no thing.

【0022】 この発明(請求項3)は、請求項1記載の [0022] The present invention (Claim 3), according to claim 1, wherein
半導体装置の製造方法において、上記コンタクトホール The method of manufacturing a semiconductor device, said contact hole
底面上に生じた酸化物とシリサイド膜とを除去した後、 After removal of the oxide and silicide film generated on the bottom surface,
上記シリコン基板を大気開放することなく不活性ガス雰 Inert gas cut without the silicon substrate to the air release
囲気または真空状態に保った状態で上記配線層を形成す To form the wiring layer while maintaining the囲気or vacuum
ものである。 It is those that.

【0023】 [0023]

【作用】この発明においては、 シリコン基板上の層間絶 [Action] In the present invention, an interlayer insulation on a silicon substrate
縁膜に形成されるコンタクトホール底面上に生じた酸化 Oxidation occurring on the contact hole bottom surface formed in the border membrane
物とシリサイド膜とを、ハロゲン系のガスを用いたエッ Edge of the object and the silicide film, using a halogen-based gas
チングにより除去することにより、配線層と接触するコ It is removed by quenching, co in contact with the wiring layer
ンタクトホール底面に生じた酸化物が完全に除去され Oxides generated on contact hole bottom is completely removed
る。 That. これにより、簡便な製造方法で、安定なオーミック Thereby, a simple manufacturing method, stable ohmic
特性を有するコンタクトを備えた半導体装置を再現性よ Reproducibility semiconductor device having a contact having the characteristics
く容易に得ることができる。 Ku can be easily obtained.

【0024】また、 上記酸化物とシリサイド膜とを除去 Further, removal of the said oxide and silicide film
した後、大気開放することなくコンタクトホールに接触 After you, contact the contact hole without air release
する配線層を形成することにより、配線層形成時にコン By forming the wiring layer, con when the wiring layer is formed
タクトホール底面が再び酸化されることがない。 Never contact hole bottom is oxidized again. これに to this
より、より安定なオーミック特性を有するコンタクトを More, the contact having a more stable ohmic characteristics
備えた半導体装置を再現性よく容易に得ることができる。 It is possible to obtain a semiconductor device with good reproducibility easily with.

【0025】 [0025]

【実施例】以下、この発明の一実施例を図について説明する。 EXAMPLES A description is given of a first embodiment of the present invention. 図4ないし図6と同一符号は同一または相当部分を示し、まず図1(a) に示す様に、P型シリコン基板又はシリコン基板上のPウエル領域1内に素子分離のための、例えば600nmの厚いシリコン酸化膜2,酸化前にイオン注入されたボロンによって形成されたP型チャネルカット層3,ヒ素イオンを注入後900℃で30分の熱処理により形成したn型不純物拡散層4をそれぞれ形成し、チタンシリサイド膜6をランプアニール法により自己整合的にn型不純物拡散層4上に形成し、層間絶縁膜として、例えば厚さ200nmの減圧CVD法によるシリコン酸化膜7を形成し、さらにフォトリソグラフィー法およびフレオン系のエッチングガスを用いたドライエッチング法により直接コンタクト8を形成するまでは図4(d) に示した従来例 4 through 6 designate the same or corresponding parts, firstly as shown in FIG. 1 (a), for the isolation in the P well region 1 of P-type silicon substrate or a silicon substrate, for example, 600nm respectively thick silicon oxide film 2, the ion implanted is formed by boron P-type channel cut layer 3 before the oxidation, at 900 ° C. after implanting arsenic ions 30 minutes of heat treatment by forming the n-type impurity diffusion layer 4 and, a titanium silicide film 6 is formed on a self-aligning manner n-type impurity diffusion layer 4 by a lamp annealing method, as an interlayer insulating film, a silicon oxide film 7 by the low pressure CVD method with a thickness of, for example, 200 nm, further photo conventional example up to the formation of direct contact 8 by lithography and a dry etching method using an etching gas of Freon is shown in FIG. 4 (d) 場合と同一である。 If it is the same as.

【0026】次にこの状態で、図1(b) に示す様に、フルオロカーボンポリマーを形成するようなガス、例えば三フッ化メタンを用いたエッチングを行なうことでコンタクト8内のチタンシリサイド膜6の表面の酸化物6a Next in this state, as shown in FIG. 1 (b), the gas so as to form a fluorocarbon polymer, a titanium silicide film 6 in the contact 8 by for example performing etching using trifluoromethane oxide on the surface 6a
を選択的に除去してチタンシリサイド膜6の表面を露呈させる。 The is selectively removed to expose the surface of the titanium silicide film 6.

【0027】この後、従来例と同様に、硫酸等による前処理を行った後、不純物としてリンイオンが導入されたリンドープト多結晶膜を例えば減圧CVD法により10 [0027] Thereafter, similarly to the conventional example, after the pretreatment with sulfuric acid, by a phosphorus-doped polycrystalline film phosphorus ions are introduced as impurity for example pressure CVD 10
0nm堆積させた後、フォトリソグラフィー法およびドライエッチング法により所望の部分のみにリンドープト多結晶シリコン膜9を形成し配線層とする(図1(c)参照)。 After 0nm deposition, and photolithography and desired portion only phosphorus-doped polycrystalline silicon film 9 formed wiring layer by a dry etching method (see FIG. 1 (c)). この時、リンドープト多結晶シリコン膜9とシリコン基板1表面のn型不純物拡散層4との界面にはチタンシリサイド膜6が酸化してできた酸化物6aは存在しないので、容易に良好なオーミック特性を持ったコンタクトを再現性よく得ることができる。 At this time, since the interface between the phosphorus-doped polycrystalline silicon film 9 and the silicon substrate 1 an n-type impurity diffusion layer 4 oxide 6a titanium silicide film 6 is Deki oxidized is not present, readily good ohmic characteristics it is possible to obtain good reproducibility contact with a.

【0028】また図2は本発明の第2の実施例を示すものであり、シリサイド化した第1の配線層上にコンタクトをとり、ポリシリコンからなる第2の配線層を配置する場合を示す。 Further Figure 2 shows the second embodiment of the present invention, showing a case where taking a contact on the first wiring layer on the silicided, disposing a second interconnect layer of polysilicon . 図2に示すように従来例と同様に、シリコン基板1上にシリコン酸化膜10による層間絶縁膜, Similar to the conventional example as shown in FIG. 2, an interlayer insulating film of a silicon oxide film 10 on the silicon substrate 1,
配線層としての第1の多結晶シリコン膜11,シリサイド化反応によるチタンシリサイド膜12を形成した後、 The first polycrystalline silicon film 11 as a wiring layer, after forming the titanium silicide film 12 by the silicidation reaction,
直接コンタクト14を設け、上記第1の実施例と同様に、三フッ化メタン等のガスを用い直接コンタクト14 The direct contact 14 is provided, the similar to the first embodiment, direct contact with methane trifluoride gas such as 14
内のチタンシリサイド膜12上の酸化物を選択的に除去した後、第2の多結晶シリコン膜15を第2の配線層として形成したものである。 After the oxide on the titanium silicide film 12 of the selectively removed, and forming a second polycrystalline silicon film 15 as a second wiring layer.

【0029】さらに図3は本発明の第3の実施例を示すものであり、図6に示した従来例と同様に、シリコン基板1上にn型不純物拡散層4,チタンシリサイド膜6を形成した後、層間の絶縁膜7を堆積し、テーパー形状のついたコンタクト16を形成した後、コンタクト16内のチタンシリサイド膜6の表面にできた酸化物を三フッ化メタン等のガスを用い選択的に除去した後、アルミ合金膜によるアルミ配線層17を形成するようにしたものである。 Furthermore Figure 3 shows a third embodiment of the present invention, like the prior art example shown in FIG. 6, n-type impurity diffusion layer 4 on the silicon substrate 1, forming a titanium silicide film 6 after selecting depositing an insulating film 7 between the layers, after the formation of the contact 16 with a tapered shape, an oxide made on the surface of the titanium silicide film 6 in the contact 16 with a gas such as trifluoromethane after removal, it is obtained so as to form an aluminum wiring layer 17 by the aluminum alloy film.

【0030】このように上記第1ないし第3の実施例では、シリサイド膜上にコンタクトを設け、ポリシリコンあるいは金属からなる配線層を設ける際に、シリサイド膜のコンタクト内に露呈した部分に生じる酸化物を三フッ化メタン等のフルオロカーボンポリマーを形成するようなガスを用いて選択的に除去するようにしたから、安定なオーミック特性を有するコンタクトを再現性よく得ることができ、またこの方法では配線層とオーミックをとる部分にシリサイド膜が残存するためより低抵抗なオーミック特性を得ることができる。 [0030] In this way, the first to third embodiments, the contacts provided on the silicide layer, in providing a wiring layer made of polysilicon or metal, resulting in moieties exposed in the contact of the silicide film oxide things and it is so arranged selectively removed using a gas so as to form a fluorocarbon polymer such as trifluoromethane, it can be obtained with good reproducibility contact having a stable ohmic characteristics and wiring in this way it can be a part of taking the layers and ohmic silicide films obtain a low-resistance ohmic characteristic than for the remaining.

【0031】 [0031]

【0032】なお上記第1ないし第3の実施例ではフルオロカーボンポリマーを形成するガスとして三フッ化メタンを用いたが、これ以外に例えば、四フッ化炭素と水素の混合ガス等を用いても同様の効果を得ることができる。 It should be noted in the first to third embodiments is used methane trifluoride as the gas for forming a fluorocarbon polymer, for example in addition to this, also using a mixed gas of carbon tetrafluoride and hydrogen it is possible to obtain an effect.

【0033】次に本発明の第4の実施例について説明する。 [0033] Next explained is the fourth embodiment of the present invention. この実施例ではコンタクト底部のシリサイド膜上に生じた酸化物を選択的に除去した後、酸化物下方のシリサイド膜も除去するようにしたものであり、図7に示すように、図7(a) までの工程は上記第1の実施例である図1(b) までと同一であり、次に図7(b) に示すように、この半導体基板全面においてフレオン系のガス、例えば四フッ化炭素(CF4 )と酸素(O2 )の混合ガスを使ったエッチングを行なうことにより、直接コンタクト8内のチタンシリサイド膜6を除去してシリコン基板1の表面を露呈させる。 After selective removal of the oxide generated on the silicide film of the contact bottom in this embodiment, which was set to be removed silicide film of the oxide downward, as shown in FIG. 7, FIG. 7 (a ) until the step is the same as before Figure 1 (b) is the first embodiment, then as shown in FIG. 7 (b), gas Freon in the entire surface of the semiconductor substrate, for example, tetrafluoride by etching using a mixed gas of carbon (CF4) and oxygen (O2), removing the titanium silicide film 6 directly contacts the 8 to expose the surface of the silicon substrate 1.

【0034】この後は上記第1の実施例と同様にして、 [0034] Thereafter in the same manner as in the first embodiment,
硫酸等による前処理を行った後、不純物としてリンイオンが導入されたリンドープト多結晶膜を例えば減圧CV After the pretreatment with sulfuric acid, phosphorus-doped phosphorus ions have been introduced as an impurity polycrystalline film, for example, vacuum CV
D法により100nm堆積させた後、フォトリソグラフィー法およびドライエッチング法により所望の部分のみにリンドープト多結晶シリコン膜9を形成し配線層とする(図7(c) 参照)。 After 100nm deposited by Method D, a photolithography and a desired portion only phosphorus-doped polycrystalline silicon film 9 formed wiring layer by a dry etching method (see FIG. 7 (c)). この時、リンドープト多結晶シリコン膜9とシリコン基板1表面のn型不純物拡散層4との界面にはチタンシリサイド膜6は存在しないので、シリサイド膜6上の酸化物6aが完全に除去されるとともにシリサイド化を行わない活性領域上に直接コンタクトをとることと全く同一のオーミック状態となるため、容易に良好なオーミック特性を持った直接コンタクトを再現性よく得ることができる。 At this time, since the interface between the n-type impurity diffusion layer 4 of the phosphorus-doped polycrystalline silicon film 9 and the silicon substrate 1 surface titanium silicide film 6 is not present, along with oxides 6a on the silicide film 6 is completely removed since the identical ohmic state and to make contact directly to the active region is not performed silicidation, it can be obtained with good reproducibility direct contact with a readily good ohmic characteristics.

【0035】次に本発明の第5の実施例として、図8に示すように、図2に示した第2の実施例と同様にして、 [0035] Next, as the fifth embodiment of the present invention, as shown in FIG. 8, as in the second embodiment shown in FIG. 2,
シリコン基板1上にシリコン酸化膜10による層間絶縁膜,配線層としての第1の多結晶シリコン膜11,シリサイド化反応によるチタンシリサイド膜12をそれぞれ形成した後、直接コンタクト14を設け、三フッ化メタン等のガスを用い直接コンタクト14内のチタンシリサイド膜12上の酸化物を選択的に除去した後、四フッ化炭素(CF4 )と酸素(O2 )の混合ガスを使って直接コンタクト14内のチタンシリサイド膜12を除去した後、第2の多結晶シリコン膜15を第2の配線層として形成する。 An interlayer insulating film of a silicon oxide film 10 on the silicon substrate 1, a first polycrystalline silicon film 11 as a wiring layer, after the titanium silicide film 12 by the silicidation reaction to form respectively, a direct contact 14 is provided, trifluoride after selective removal of the oxide on the titanium silicide film 12 in direct contact 14 using a gas such as methane, carbon tetrafluoride (CF4) and oxygen mixed with the gas in direct contact 14 of (O2) after removal of the titanium silicide film 12 to form the second polycrystalline silicon film 15 as a second wiring layer.

【0036】また第6の実施例として図9に示すように、シリコン基板上の活性領域上にコンタクトをとり、 Further, as shown in FIG. 9 as an example of the sixth, taking a contact on the active region of the silicon substrate,
金属配線を形成する場合、図3に示した第3の実施例と同様にして、シリコン基板1上にn型不純物拡散層4, When forming a metal wiring, in the same manner as in the third embodiment shown in FIG. 3, n-type impurity diffusion layer 4 on the silicon substrate 1,
チタンシリサイド膜6をそれぞれ形成した後、層間絶縁膜としてシリコン酸化膜7を堆積し、テーパー形状のついたコンタクト16を形成した後、コンタクト16内のチタンシリサイド膜6の表面にできた酸化物を三フッ化メタン等のガスを用い選択的に除去した後、四フッ化炭素(CF4 )と酸素(O2 )の混合ガスを使ってコンタクト16内のチタンシリサイド膜6を除去した後、アルミ合金膜によるアルミ配線層17を形成する。 After the formation of the titanium silicide film 6, respectively, depositing a silicon oxide film 7 as an interlayer insulating film, after forming the contact 16 with a tapered shape, an oxide made on the surface of the titanium silicide film 6 in the contact 16 after selective removal using methane trifluoride gas such, after removal of the titanium silicide film 6 in the contact 16 with a mixed gas of carbon tetrafluoride (CF4) and oxygen (O2), an aluminum alloy film forming an aluminum wiring layer 17 by.

【0037】なお上記第4ないし第6の実施例では上記第1ないし第3の実施例の手法でもってコンタクト内のシリサイド膜6上の酸化物6aを選択的に除去した後、 It should be noted after selectively removing the oxide 6a on silicide film 6 in contact with the technique of the first to third embodiments in the embodiment of the fourth to sixth,
所定のガスを用いてコンタクト内のシリサイド膜6を除去するようにしたが、三塩化ホウ素(BCl3 )のガスを用いることで酸化物6aとシリサイド膜6とを同時に除去することが可能なため、酸化物6aを除去する工程を省くこともできる。 Was followed by removal of the silicide film 6 in the contact with a predetermined gas, since it is possible to simultaneously remove the oxide 6a and silicide film 6 by using a gas of boron trichloride (BCl3), it is also possible to omit the step of removing the oxide 6a.

【0038】また上記実施例ではエッチングガスとして、四フッ化炭素を用いたが、他のフッ素系のガス、例えば六フッ化イオウ(SF6 ),三フッ化窒素(NF3 [0038] As the etching gas in the above embodiment uses carbon tetrafluoride, other fluorine-based gases, for example sulfur hexafluoride (SF6), nitrogen trifluoride (NF3
)のガス、あるいは塩素系のガス、例えば塩素(Cl2 Gas) or chlorine gas, such as chlorine (Cl2
),三塩化ホウ素(BCl3 ),四塩化炭素(CCl4 ), Boron trichloride (BCl3), carbon tetrachloride (CCl4
)などのガスを用いてもよく、これらのエッチングガスはシリコン基板1もエッチングする能力があるが、ドライエッチング法では制御性がよいため、実際にはシリコン基板1がエッチングされる量はわずかであり、n型不純物拡散層4とシリコン基板1の接合等を破壊することはない。 ) May be used gases such as, but these etching gases are capable of also etching the silicon substrate 1, because good controllability by dry etching, in practice the amount of the silicon substrate 1 is etched a little There, it does not destroy the bonding or the like of the n-type impurity diffusion layer 4 and the silicon substrate 1.

【0039】次に本発明の第7の実施例について説明する。 [0039] Next will be described a seventh embodiment of the present invention. シリサイド膜上の酸化物を選択的に除去する他の方法として、酸化物を還元する方法がある。 Another method of selectively removing an oxide on the silicide film, there is a method of reducing oxides. 例えば数10 For example, the number 10
Torrから数Torrの圧力下において水素(H2)または水素と微量のシラン(SiH4)との混合ガス、あるいは水素と微量のジシラン(Si2 H6)との混合ガス中で700〜1100℃のベークを、例えば赤外ランプ等による輻射加熱により行うと酸化物は還元され、シリサイド膜表面が露出される。 Mixed gas under a pressure of several Torr from Torr and hydrogen (H2) or hydrogen and a small amount of silane (SiH4), or bake 700 to 1100 ° C. in a mixed gas of hydrogen and a small amount of disilane (Si2 H6), for example, oxides and carried out by radiation heating by infrared lamp or the like is reduced, the silicide film surface is exposed. なお、図は図1と準じるためここでは省略する。 Incidentally, it omitted here for illustration pursuant to FIG. 1.

【0040】また、シリサイド膜上の酸化膜を除去する、あるいは酸化物を除去したときシリサイド膜も除去する他の方法として、いわゆる気相エッチング法がある。 Further, to remove the oxide film on the silicide film, or as another method of also removing the silicide film upon removal of the oxide, a so-called vapor-phase etching. 以下にこれを第8の実施例として説明する。 This will be described as an eighth embodiment in the following. この実施例は、例えば数10Torrから数Torrの圧力下において、フッ酸(HF)と水蒸気の混合ガス、あるいはフッ酸(HF)と無水メチルアルコール(CH3 O This embodiment is, for example, under a pressure of several Torr several 10 Torr, hydrofluoric acid (HF) and a mixed gas of water vapor or hydrofluoric acid (HF) and anhydrous methyl alcohol (CH3 O,
H)またはイソプロピルアルコールの混合ガス、あるいは無水フッ酸(HF)による気相エッチングを行うことにより、シリサイド膜表面の酸化物を除去することができる。 H) or a mixed gas of isopropyl alcohol, or by performing vapor phase etching by hydrofluoric acid anhydride (HF), it is possible to remove the oxide silicide film surface. あるいは水素(H2)と微量のフッ酸(HF)の混合ガス中に半導体装置を置き、波長が数100nm、例えば200nmから300nmの紫外線を照射することにより酸化物を除去する方法もある。 Or place the semiconductor device in a mixed gas of hydrogen (H2) and trace hydrofluoric acid (HF), there is a method of removing oxides by irradiation wavelength number 100 nm, a 300nm UV for example from 200 nm.

【0041】特にニッケルシリサイド膜(NiSi2 , [0041] In particular, nickel silicide film (NiSi2,
NiSi)上の酸化物(NiOx)はこれらのフッ酸(HF)系の気相エッチングにより選択的に除去され、 NiSi) oxide on (NiOx) is selectively removed by a vapor phase etching of a hydrofluoric acid (HF) system,
ニッケルシリサイド膜(NiSi2 ,NiSi)はエッチングされない。 Nickel silicide film (NiSi2, NiSi) is not etched. 他のシリサイド膜、例えばチタンシリサイド膜(TiSi2)の場合はエッチング量を最適化することにより、酸化物(TiOx)を除去してその下のシリサイド膜 (TiSi2)を露呈させる、あるいはさらにシリサイド膜(TiSi2)を全部除去して下地のシリコン基板を露呈させることができる。 Other silicide film, for example, by optimizing the etching amount in the case of a titanium silicide film (TiSi2), to remove the oxide (TiOx) exposing the silicide film (TiSi2) below it, or even a silicide film ( TiSi2) and the whole removed thereby exposing the underlying silicon substrate. なお、ニッケルシリサイド膜( NiSi2 ,NiSi) を除去しようとする場合には、塩化水素(HCl)と過酸化水素(H2 O Incidentally, when attempting to remove the nickel silicide film (NiSi2, NiSi) has a hydrogen chloride (HCl) Hydrogen peroxide (H2 O
2)と水蒸気(H2 O)の混合ガスによる気相エッチングにより除去できる。 2) and can be removed by vapor phase etching with a mixed gas of water vapor (H2 O).

【0042】このようなガスとベークによる酸化物の還元法、あるいは気相エッチングによるシリサイド膜自身あるいは表面の酸化物の除去法はパーティルの発生が極めて少ないという利点がある。 The reduction method of oxides by such gases and bake, or method of removing the oxide of the silicide film itself or a surface by vapor-phase etching occurs party Le is the advantage that extremely small.

【0043】以上の説明では基板表面のシリサイド膜自身あるいはシリサイド膜表面の酸化物を選択的に除去する方法について述べてきたが、実際の半導体装置の製造においては製造装置,空気あるいは人体などからの有機物、特に炭素(C)の汚染があるので、オーミック性の低抵抗のコンタクトをさらに安定に得るためにこの炭素(C)を除去する工程を、上記配線層形成前に追加する必要がある。 The above description has been described how to selectively remove the oxide of the silicide film itself or a silicide film surface of the substrate surface, the actual manufacturing apparatus in the manufacture of semiconductor devices, such as from air or a human body organics, especially since there is a contamination of the carbon (C), the step of removing the carbon (C) in order to obtain more stably ohmic low resistance contact is required to be added before the wiring layer formation. 以下にこれを本発明の第9の実施例として説明する。 This will now be described as a ninth embodiment of the present invention.

【0044】この実施例は、常圧(760Torr)から数Torrのオゾン(O3)中に半導体装置を置き、例えば水銀ランプを使って波長数百nm、例えは200n [0044] This example, atmospheric place the semiconductor device in a few Torr ozone (O3) from (760 Torr), for example, a wavelength several hundred nm using mercury lamp, the example 200n
mから300nmの紫外線を照射するという方法、あるいは同様の雰囲気中に半導体装置を置き、赤外線ランプ等を使った輻射加熱を行うという方法であり、いずれもシリサイド膜あるいは酸化膜表面の炭素(C)の汚染を除去することができる。 Method of irradiating a 300nm ultraviolet rays from m or place the semiconductor device in the same atmosphere, a method of performing radiation heating using an infrared lamp or the like, any of a silicide film or oxide film surface carbon (C) it is possible to remove the contamination.

【0045】なお水素(H2)などを使った還元法による酸化膜の除去、気相エッチングによる酸化膜,シリサイド膜自身の除去については文献 LowTemperature Silic [0045] Note that hydrogen (H2) removing the oxide film by reduction method using such vapor phase etching by an oxide film, literature LowTemperature Silic for the removal of the silicide film itself
onSurface Cleaning by HF Etching/Ultraviolet Ozone onSurface Cleaning by HF Etching / Ultraviolet Ozone
Cleaning (HF/UVOC)Method(I) −Optimizati Cleaning (HF / UVOC) Method (I) -Optimizati
on of the HF Treatment−Maki SUEMITSU,et al.,(Japa on of the HF Treatment-Maki SUEMITSU, et al., (Japa
nese Journal of Applied Physics Vol.28, No.12,Dece nese Journal of Applied Physics Vol.28, No.12, Dece
mber,1989,pp.2421-2424) に、シリコン酸化膜を例にとって詳しく説明されており、またオゾン(O3)と紫外線による炭素(C)の汚染の除去についてもシリコン表面の場合について、文献 Low Temperature Silicon Surf mber, 1989, the Pp.2421-2424), for the case of the silicon oxide film are described in more detail as an example, also ozone (O3) and silicon surface is also for the removal of contamination of carbon (C) by UV, literature Low Temperature Silicon Surf
ace Cleaning by HF Etching/Ultraviolet Ozone Clean ace Cleaning by HF Etching / Ultraviolet Ozone Clean
ing (HF/UVOC)Methd(II) −in situ UVOC ing (HF / UVOC) Methd (II) -in situ UVOC
−Tetsuya KANEKO, et al., (同上pp.2425-2429) にメカニズムなどが詳しく述べられている。 -Tetsuya KANEKO, et al., Has been described is in detail such as the mechanism to (Id. Pp.2425-2429).

【0046】さらに上記エッチングまたは還元後によるシリサイド膜表面の酸化物やシリサイド膜自体の除去、 [0046] Further removal of the oxide and silicide film itself of the etching or silicide film surface by after reduction,
さらにはその後の配線層形成前の基板表面の炭素(C) Furthermore Carbon subsequent wiring layers formed before the substrate surface (C)
の除去についてそれぞれ個別に説明したが、これらのものを除去した後の半導体基板を一旦大気中に出すと、程度の差はあるものの再び炭素(C)の汚染,シリサイド膜表面の酸化膜の形成が起こってしるい、本発明の期待する効果が損なわれる恐れがある。 Although each described separately for the removal, formation of an oxide film of contamination, the silicide film surface issues a semiconductor substrate after removal of these things once into the atmosphere, again a lesser extent carbon (C) happening Shirui, there is a possibility that expected effects of the present invention may be impaired.

【0047】そこでさらに期待される効果を高めるため、図10のような装置を用いて上記各工程を連続して行うことが考えられる。 [0047] Therefore in order to raise the desired effect, it is conceivable to continuously perform the above steps using an apparatus as shown in FIG. 10. 以下、これを第11の実施例として説明する。 Will be described below as a eleventh embodiment. すなわち図10の装置では、コンタクトホールが形成された後のシリコンウエハ20が搬入口2 That is, in the apparatus of FIG. 10, the silicon wafer 20 after the contact hole is formed is entrance 2
1より搬入され、炭素(C)の除去のための反応室22 Is carried from 1, the reaction chamber 22 for the removal of carbon (C)
で処理をされた後、搬送系26を通ってシリサイド膜表面の酸化膜あるいはシリサイド膜自身を除去する反応室23で処理された後、さらに搬送系27を通って成膜室24において多結晶シリコン膜,バリアメタル膜あるいはアルミ合金膜を成膜した後、搬出口25より搬出されるものである。 In after being processed, after being processed in the reaction chamber 23 to remove the oxide film or silicide film itself of the silicide film surface through the transfer system 26, the polycrystalline silicon in the film forming chamber 24 further through the transfer system 27 film, after forming the barrier metal film or aluminum alloy film are those carried out from the outlet port 25.

【0048】このとき、搬出系26,27内は、半導体装置表面を反応室22,23で処理されたままの状態を維持するために、例えば窒素(N2)等の不活性ガスに置換されているか、また例えば数100mm Torrの真空に保たれている。 [0048] At this time, the inside out system 26 and 27, the semiconductor device surface in order to maintain the state of being processed in the reaction chamber 22, is substituted, for example, nitrogen (N2) an inert gas such as dolphin, also are kept at a vacuum of several 100 mm Torr, for example.

【0049】シリサイド膜表面の酸化膜あるいはシリサイド膜自身の除去を炭素(C)を含むガスで行う場合には、上記搬出系27の途中にさらに炭素(C)除去の反応室が配置されることとなる。 [0049] When performing the oxide film or removal of the silicide film itself of the silicide film surface with a gas containing carbon (C) is the reaction chamber of the further carbon (C) removing the middle of the unloading system 27 is arranged to become.

【0050】なお上記各実施例では、配線層としての多結晶シリコン膜にリンイオンが膜形成時に導入されるリンドープト多結晶シリコン膜9を用いたが、配線層の形成方法としては不純物が何も導入されていない多結晶シリコン膜を堆積した後、イオン注入法によってリンイオンやヒ素イオン等を膜中に導入する方法をとっても本発明の効果を何ら損なうことなく同様な効果を奏する。 [0050] Note that in the above embodiments, phosphorus ions into the polycrystalline silicon film as a wiring layer with a phosphorus-doped polycrystalline silicon film 9 to be introduced during film formation, nothing introduced impurities as a method of forming a wiring layer after depositing it is not even polycrystalline silicon film, a similar effect without compromising any of the effects of the very present invention a method of introducing the film, phosphorus ions or arsenic ions by ion implantation.

【0051】また、上記各実施例において、シリコン基板上のn型不純物拡散層、あるいはn型多結晶シリコン膜上にコンタクトをとる例について述べたが、p型不純物拡散層あるいはp型多結晶シリコン膜上にコンタクトをとる場合でも同様に本発明を適用することができ、同様な効果を得ることが可能である。 [0051] In each of the above embodiments, n-type impurity diffusion layer on a silicon substrate, or example has been described to contact on the n-type polycrystalline silicon film, a p-type impurity diffusion layer or p-type polycrystalline silicon Similarly, in the case to contact on the membrane can be applied to the present invention, it is possible to obtain the same effect.

【0052】また、上記各実施例においおて、従来例で述べた様なチタンナイトライド(TiN)膜,チタンタングステン(TiW)膜,モリブデンシリサイド(Mo [0052] Also, Io Contact to each of the above embodiments, titanium nitride, such as described in the conventional example (TiN) film, a titanium tungsten (TiW) film, a molybdenum silicide (Mo
Si2 )膜等のいわゆるバリアメタル膜を使う場合でも本発明の効果を何ら損なうことがないことは言うまでもない。 Si2) that there is no compromising in any way the effects of the present invention, even if you use the so-called barrier metal film of the film or the like is needless to say.

【0053】 [0053]

【発明の効果】以上のように、この発明に係る半導体装置の製造方法によれば、 シリコン基板上にシリサイド膜 As evident from the foregoing description, according to the method of manufacturing a semiconductor device according to the present invention, the silicide film on the silicon substrate
を形成したのち層間絶縁膜を形成し、該層間絶縁膜に形 An interlayer insulating film after forming the, form the interlayer insulating film
成するコンタクトホールを介して上記基板表面と接触す To contact with the substrate surface via a contact hole formed
る配線層を形成する半導体装置の製造方法において、上 The method of manufacturing a semiconductor device for forming a that wiring layers, upper
記コンタクトホール底面上に生じた酸化物とシリサイド Oxide and silicide generated on the serial bottom surface of the contact hole
膜とを、ハロゲン系のガスを用いたエッチングにより除 Dividing the film, by etching using a halogen-based gas
去することにより、上記コンタクトホール底面上に生じ By removed by, it caused on the contact hole bottom
た酸化物をシリサイド膜とともに完全に除去されるの Oxides from being completely removed with silicide film
で、安定なオーミック特性を有するコンタクトを備えた In, with a contact having a stable ohmic characteristics
半導体装置を再現性よく容易に得ることができるという効果がある。 There is an effect that it is possible to obtain a semiconductor device with good reproducibility easily.

【0054】さらに、上記コンタクトホール底面上に生 [0054] In addition, raw on the contact hole bottom
じた酸化物とシリサイド膜とを除去した後、上記シリコ After removal of the oxide and silicide film Flip was, the silicone
ン基板を大気開放することなく不活性ガス雰囲気または Inert gas atmosphere or without the emission substrate is opened to the atmosphere
真空状態に保った状態で上記配線層を形成することによ To form the wiring layer while maintaining the vacuum state
り、配線層形成時にコンタクトホール底面が再び酸化さ Ri, a contact hole bottom again is oxidized during the wiring layer formation
れることがないので、より安定なオーミック特性を有す Since there is no be, it has a more stable ohmic characteristics
るコンタクトを備えた半導体装置を再現性よく容易に得<br>ることができるという効果がある。 That the semiconductor device with good reproducibility easily provided with a contact there is an effect obtained <br> Rukoto.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施例による半導体装置の製造方法を説明するための図である。 Is a diagram for explaining a method for manufacturing a semiconductor device according to a first embodiment of the present invention; FIG.

【図2】本発明の第2の実施例による半導体装置の製造方法を説明するための図である。 Is a diagram for explaining a method for manufacturing a semiconductor device according to a second embodiment of the present invention; FIG.

【図3】本発明の第3の実施例による半導体装置の製造方法を説明するための図である。 Is a diagram for explaining a method for manufacturing a semiconductor device according to a third embodiment of the present invention; FIG.

【図4】従来の半導体装置の製造方法を説明するための図である。 4 is a diagram for explaining a conventional method of manufacturing a semiconductor device.

【図5】従来の他の半導体装置の製造方法を説明するための図である。 5 is a diagram for explaining a method of manufacturing another conventional semiconductor device.

【図6】従来のさらに他の半導体装置の製造方法を説明するための図である。 6 is a diagram for explaining a method of manufacturing still another conventional semiconductor device.

【図7】本発明の第4の実施例による半導体装置の製造方法を説明するための図である。 Is a diagram for explaining a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention; FIG.

【図8】本発明の第5の実施例による半導体装置の製造方法を説明するための図である。 8 is a diagram for explaining a manufacturing method of a semiconductor device according to a fifth embodiment of the present invention.

【図9】本発明の第6の実施例による半導体装置の製造方法を説明するための図である。 Is a diagram for explaining a method for manufacturing a semiconductor device according to a sixth embodiment of the present invention; FIG.

【図10】この発明の第11の実施例による半導体装置を製造する際に適した処理装置を示す図である。 10 is an eleventh diagram illustrating a processing apparatus suitable for manufacturing the semiconductor device according to an embodiment of the present invention.

【符号の説明】 1 シリコン基板またはシリコン基板内に形成されたウエル領域 2 素子分離のための厚いシリコン酸化膜 4 n型不純物拡散層 6 チタンシリサイド膜 6a 絶縁性を持った酸化物 12 チタンシリサイド膜 12a 絶縁性を持った酸化物 8 直接コンタクト 14 コンタクト 20 コンタクトホールが形成されたシリコン基板 21 搬入口 22 炭素除去のための反応室 23 酸化物またはシリサイド膜を除去するための反応室 24 配線層形成のための反応室 25 搬出口 26 搬送系 27 搬送系 [EXPLANATION OF SYMBOLS] 1 silicon substrate or a thick silicon oxide film 4 n-type impurity diffusion layer 6 of titanium silicide film 6a oxide 12 titanium silicide film having an insulating property for the well region 2 isolation formed in the silicon substrate the reaction chamber 24 forming a wiring layer for removing the reaction chamber 23 oxide or silicide film for 12a-insulating with oxide 8 directly contacts 14 contact 20 contact holes formed silicon substrate 21 carrying port 22 carbon removal the reaction chamber 25 out opening 26 transport system 27 the transport system for the

Claims (3)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 シリコン基板上にシリサイド反応によりシリサイド膜を形成したのち層間絶縁膜を形成し、該層間絶縁膜の所定位置にコンタクトホールを形成する工程と、その後配線層を上記層間絶縁膜上に、上記コンタクトホールを介して上記基板表面と接触するように形成する工程とを含む半導体装置の製造方法において、 上記コンタクトホール底面上に生じた酸化物とシリサイ 1. A an interlayer insulating film is formed after forming the silicide film by silicide reaction on a silicon substrate, forming a contact hole at a predetermined position of the interlayer insulating film, then the wiring layer the interlayer insulating film , the method of manufacturing a semiconductor device including the step of forming in contact with the substrate surface through the contact hole, oxides generated on the contact hole bottom surface and Shirisai
    ド膜とを、ハロゲン系のガスを用いたエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。 And de film, a method of manufacturing a semiconductor device characterized by comprising the step of removing by etching using a halogen-based gas.
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に To 2. A method according to claim 1, wherein
    おいて、 上記ハロゲン系のガスとして、フルオロカーボンポリマ Oite, as the halogen-based gas, fluorocarbon polymer
    ーを形成するガスを用い、上記コンタクトホール底面上 Using a gas for forming the over, the contact hole bottom surface on
    に生じた酸化物のみを選択的に除去した後、所定のハロ After selectively removing only the oxide generated on the predetermined halo
    ゲン系ガスを用いてコンタクトホール底面のシリサイド Silicide of the contact hole bottom by using the Gen-based gas
    膜を除去する工程を含むことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device characterized by comprising the step of removing the film.
  3. 【請求項3】 請求項1 記載の半導体装置の製造方法において、 上記コンタクトホール底面上に生じた酸化物とシリサイ 3. A method according to claim 1, wherein, oxide and Shirisai generated on the contact hole bottom
    ド膜とを除去した後、上記シリコン基板を大気開放する After removal of the de film, the silicon substrate is opened to the atmosphere
    ことなく不活性ガス雰囲気または真空状態に保った状態 While maintaining an inert gas atmosphere or a vacuum state without
    で上記配線層を形成することを特徴とする半導体装置の製造方法 In a method of manufacturing a semiconductor device characterized by forming the wiring layer.
JP7931992A 1991-03-06 1992-02-27 A method of manufacturing a semiconductor device Expired - Fee Related JP2798321B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3-68980 1991-03-06
JP6898091 1991-03-06
JP7931992A JP2798321B2 (en) 1991-03-06 1992-02-27 A method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7931992A JP2798321B2 (en) 1991-03-06 1992-02-27 A method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH05102076A true JPH05102076A (en) 1993-04-23
JP2798321B2 true JP2798321B2 (en) 1998-09-17

Family

ID=26410164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7931992A Expired - Fee Related JP2798321B2 (en) 1991-03-06 1992-02-27 A method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP2798321B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184119B1 (en) * 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
JP4566599B2 (en) * 2004-03-29 2010-10-20 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627132A (en) * 1985-07-03 1987-01-14 Sharp Corp Enhancement of close adhesiveness of metal in semiconductor device manufacture process
JPH0611038B2 (en) * 1987-08-07 1994-02-09 日本電気株式会社 The surface treatment method
JPH0232537A (en) * 1988-07-22 1990-02-02 Sony Corp Manufacture of semiconductor device
JP2966418B2 (en) * 1988-09-06 1999-10-25 ソニー株式会社 The method of forming the wiring contact
JPH0279446A (en) * 1988-09-16 1990-03-20 Hitachi Ltd Method of filling through-hole with metal
JPH02260535A (en) * 1989-03-31 1990-10-23 Seiko Epson Corp Manufacture of semiconductor device
JP2822460B2 (en) * 1989-07-13 1998-11-11 ソニー株式会社 Multilayer wiring formation method

Also Published As

Publication number Publication date Type
JPH05102076A (en) 1993-04-23 application

Similar Documents

Publication Publication Date Title
US5336903A (en) Selective deposition of doped silicon-germanium alloy on semiconductor substrate, and resulting structures
US4638347A (en) Gate electrode sidewall isolation spacer for field effect transistors
US5933741A (en) Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US5214305A (en) Polycide gate MOSFET for integrated circuits
US6136705A (en) Self-aligned dual thickness cobalt silicide layer formation process
US5162259A (en) Method for forming a buried contact in a semiconductor device
US5937325A (en) Formation of low resistivity titanium silicide gates in semiconductor integrated circuits
US6297114B1 (en) Semiconductor device and process and apparatus of fabricating the same
US5913139A (en) Method of manufacturing a semiconductor device with local interconnect of metal silicide
US4528744A (en) Method of manufacturing a semiconductor device
US6017823A (en) Method of forming a MOS field effect transistor with improved gate side wall insulation films
US5945350A (en) Methods for use in formation of titanium nitride interconnects and interconnects formed using same
US5656519A (en) Method for manufacturing salicide semiconductor device
US5512502A (en) Manufacturing method for semiconductor integrated circuit device
US5318924A (en) Nitridation of titanium-tungsten interconnects
US6162741A (en) Semiconductor device and manufacturing method therefor
US6020254A (en) Method of fabricating semiconductor devices with contact holes
US6228728B1 (en) Method of fabricating semiconductor device
US5599741A (en) Method for making semiconductor device with metal deposited on electron donating surface of gate electrode
US4470189A (en) Process for making polycide structures
US5384285A (en) Process for fabricating a silicide layer in a semiconductor device
US6200840B1 (en) Method for producing PMOS devices
US5130266A (en) Polycide gate MOSFET process for integrated circuits
US6190976B1 (en) Fabrication method of semiconductor device using selective epitaxial growth
US5654237A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090703

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100703

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110703

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees