JP2796474B2 - 参照電圧発生回路 - Google Patents
参照電圧発生回路Info
- Publication number
- JP2796474B2 JP2796474B2 JP21015492A JP21015492A JP2796474B2 JP 2796474 B2 JP2796474 B2 JP 2796474B2 JP 21015492 A JP21015492 A JP 21015492A JP 21015492 A JP21015492 A JP 21015492A JP 2796474 B2 JP2796474 B2 JP 2796474B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- reference potential
- wiring
- reference voltage
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、参照電圧発生回路に
関するもので、特に基準電圧を分圧して得られる出力電
圧の線形性の改良に関する。
関するもので、特に基準電圧を分圧して得られる出力電
圧の線形性の改良に関する。
【０００２】
【従来の技術】図５は、従来の参照電圧発生回路の構成
を示す。図において、第１の基準電位Ｖ（＋）が印加さ
れる第１の基準電位印加端子Ｒ（＋）と、第２の基準電
位Ｖ（−）が印加される第２の基準電位印加端子Ｒ
（−）との間に、互いに平行に配置される抵抗群Ｒ1 〜
ＲM （Ｍ＝２、３、４、…）と、折り返し部分の配線Ｌ
とが、交互にかつ直列に接続されている。抵抗群Ｒ1 〜
ＲM の各１は、直線状に配列される抵抗素子ｒの直列接
続によって構成される。この参照電圧発生回路の出力端
子Ｎ1,1 〜Ｎ1,N 、Ｎ2,1 〜Ｎ2,N 、…、ＮM,1 〜ＮM,
N （Ｎ＝１、２、３、…）は、隣接した２つの抵抗素子
ｒを接続する配線Ｌａ、および折り返し部分の配線Ｌか
ら引き出される。これらの配線Ｌａは全て等しい長さと
幅とを有し、抵抗成分が等しい。これに対して、配線Ｌ
は配線Ｌａよりも長い。
を示す。図において、第１の基準電位Ｖ（＋）が印加さ
れる第１の基準電位印加端子Ｒ（＋）と、第２の基準電
位Ｖ（−）が印加される第２の基準電位印加端子Ｒ
（−）との間に、互いに平行に配置される抵抗群Ｒ1 〜
ＲM （Ｍ＝２、３、４、…）と、折り返し部分の配線Ｌ
とが、交互にかつ直列に接続されている。抵抗群Ｒ1 〜
ＲM の各１は、直線状に配列される抵抗素子ｒの直列接
続によって構成される。この参照電圧発生回路の出力端
子Ｎ1,1 〜Ｎ1,N 、Ｎ2,1 〜Ｎ2,N 、…、ＮM,1 〜ＮM,
N （Ｎ＝１、２、３、…）は、隣接した２つの抵抗素子
ｒを接続する配線Ｌａ、および折り返し部分の配線Ｌか
ら引き出される。これらの配線Ｌａは全て等しい長さと
幅とを有し、抵抗成分が等しい。これに対して、配線Ｌ
は配線Ｌａよりも長い。
【０００３】この回路では、第１の基準電位印加端子Ｒ
（＋）に印加される電位Ｖ（＋）と、第２の基準電位印
加端子Ｒ（−）に印加される電位Ｖ（−）との電位差
を、隣接した出力端子間に接続された抵抗素子ｒと配線
Ｌａとから、あるいは抵抗素子ｒと折り返し部分の配線
Ｌとから合成される抵抗成分によって分圧して得られる
分圧電位が、各々の出力端子Ｎから出力される。
（＋）に印加される電位Ｖ（＋）と、第２の基準電位印
加端子Ｒ（−）に印加される電位Ｖ（−）との電位差
を、隣接した出力端子間に接続された抵抗素子ｒと配線
Ｌａとから、あるいは抵抗素子ｒと折り返し部分の配線
Ｌとから合成される抵抗成分によって分圧して得られる
分圧電位が、各々の出力端子Ｎから出力される。
【０００４】この参照電圧発生回路は、例えばＡ／Ｄ変
換器に用いられる。Ａ／Ｄ変換器は、アナログ入力電位
と、この参照電圧発生回路から発生される複数のアナロ
グ電位の各々との比較を行って、アナログ入力電位をデ
ィジタル化する。
換器に用いられる。Ａ／Ｄ変換器は、アナログ入力電位
と、この参照電圧発生回路から発生される複数のアナロ
グ電位の各々との比較を行って、アナログ入力電位をデ
ィジタル化する。
【０００５】
【発明が解決しようとする課題】従来の参照電圧発生回
路は、折り返し部分の配線Ｌと抵抗群Ｒの中の配線Ｌａ
の長さが異なっているので、各出力端子Ｎ間の抵抗成分
の値が全て同一ではない。このため、従来の回路では等
間隔に分圧された正しい出力電位が得られないので、例
えばＡ／Ｄ変換器に用いられた場合には、線形性等の精
度の向上に限界を有するという問題点があった。一方、
この不都合を回避するために、折り返し部分の配線Ｌと
抵抗群Ｒ中の配線Ｌａの長さを等しくする場合には、両
者の配線長を長い方に揃えなければならない。その結
果、抵抗群を配置するに要する面積が過大になるという
別の不都合を生じた。
路は、折り返し部分の配線Ｌと抵抗群Ｒの中の配線Ｌａ
の長さが異なっているので、各出力端子Ｎ間の抵抗成分
の値が全て同一ではない。このため、従来の回路では等
間隔に分圧された正しい出力電位が得られないので、例
えばＡ／Ｄ変換器に用いられた場合には、線形性等の精
度の向上に限界を有するという問題点があった。一方、
この不都合を回避するために、折り返し部分の配線Ｌと
抵抗群Ｒ中の配線Ｌａの長さを等しくする場合には、両
者の配線長を長い方に揃えなければならない。その結
果、抵抗群を配置するに要する面積が過大になるという
別の不都合を生じた。
【０００６】この発明は上記のような問題点を解決する
ためになされたもので、折り返し部分を有する参照電圧
発生回路において、過大な配置面積を要せず、しかも各
出力端子間の抵抗成分を等しくして、線形性のよい出力
電位を得ることを目的とする。
ためになされたもので、折り返し部分を有する参照電圧
発生回路において、過大な配置面積を要せず、しかも各
出力端子間の抵抗成分を等しくして、線形性のよい出力
電位を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る参照電圧
発生回路は、２つの基準電位の間に直列接続された複数
の抵抗素子により、当該基準電位の間の電圧を分圧して
得られる分圧電位を出力する参照電圧発生回路であっ
て、（ａ）第１の前記基準電位が印加される第１の基準
電位印加部と、（ｂ）第２の前記基準電位が印加される
第２の基準電位印加部と、（ｃ）前記第１の基準電位印
加部と前記第２の基準電位印加部との間に接続される抵
抗網と、を備え、前記抵抗網は、（ｃ−１）第１の所定
の抵抗値と第１の所定の形状を有する複数の抵抗素子
と、第２の所定の抵抗値と第２の所定の形状を有する複
数の配線材とが、各１ずつ交互にかつ直列に接続された
直列回路と、（ｃ−２）前記配線材に接続される出力端
子と、を備え、前記直列回路は、（ｃ−１−１）実質的
に直線状に配列された複数の前記抵抗素子を有し、互い
に実質的に平行に配置される、複数の第１の抵抗群と、
（ｃ−１−２）少なくとも１個の前記抵抗素子を有し、
前記複数の第１の抵抗群の隣接する端部間に接続される
第２の抵抗群と、を備える。
発生回路は、２つの基準電位の間に直列接続された複数
の抵抗素子により、当該基準電位の間の電圧を分圧して
得られる分圧電位を出力する参照電圧発生回路であっ
て、（ａ）第１の前記基準電位が印加される第１の基準
電位印加部と、（ｂ）第２の前記基準電位が印加される
第２の基準電位印加部と、（ｃ）前記第１の基準電位印
加部と前記第２の基準電位印加部との間に接続される抵
抗網と、を備え、前記抵抗網は、（ｃ−１）第１の所定
の抵抗値と第１の所定の形状を有する複数の抵抗素子
と、第２の所定の抵抗値と第２の所定の形状を有する複
数の配線材とが、各１ずつ交互にかつ直列に接続された
直列回路と、（ｃ−２）前記配線材に接続される出力端
子と、を備え、前記直列回路は、（ｃ−１−１）実質的
に直線状に配列された複数の前記抵抗素子を有し、互い
に実質的に平行に配置される、複数の第１の抵抗群と、
（ｃ−１−２）少なくとも１個の前記抵抗素子を有し、
前記複数の第１の抵抗群の隣接する端部間に接続される
第２の抵抗群と、を備える。
【０００８】
【作用】この発明における参照電圧発生回路では、直線
状であって互いに平行に配置された第１の抵抗群が、折
り返し部分（第２の抵抗群）で接続されており、しかも
この折り返し部分は、抵抗素子を含むので、配線材を短
くしてしかもその長さを同じに揃えることができる。こ
のため、過大な配置面積を要せず、しかも各出力端子間
の抵抗成分を等しくでき、線形性のよい出力電位が得ら
れる。
状であって互いに平行に配置された第１の抵抗群が、折
り返し部分（第２の抵抗群）で接続されており、しかも
この折り返し部分は、抵抗素子を含むので、配線材を短
くしてしかもその長さを同じに揃えることができる。こ
のため、過大な配置面積を要せず、しかも各出力端子間
の抵抗成分を等しくでき、線形性のよい出力電位が得ら
れる。
【０００９】
［実施例．１］図１は、この発明の第１の実施例におけ
る参照電圧発生回路の構成を示す。図において、第１の
基準電位Ｖ（＋）が印加される第１の基準電位印加端子
Ｒ（＋）と、第２の基準電位Ｖ（−）が印加される基準
電位印加端子Ｒ（−）との間に、互いに平行に配置され
る抵抗群Ｒ1 〜ＲM （Ｍ＝２、３、４、…）と、折り返
し部分の抵抗群ＲＬとが、交互にかつ直列に接続されて
いる。
る参照電圧発生回路の構成を示す。図において、第１の
基準電位Ｖ（＋）が印加される第１の基準電位印加端子
Ｒ（＋）と、第２の基準電位Ｖ（−）が印加される基準
電位印加端子Ｒ（−）との間に、互いに平行に配置され
る抵抗群Ｒ1 〜ＲM （Ｍ＝２、３、４、…）と、折り返
し部分の抵抗群ＲＬとが、交互にかつ直列に接続されて
いる。
【００１０】抵抗群Ｒ1 〜ＲM の各１は、直線状に配列
される同一形状かつ同一抵抗値を有する複数の抵抗素子
ｒの直列接続によって構成される。出力端子Ｎ1,1 〜Ｎ
1,N、Ｎ2,1 〜Ｎ2,N 、…、ＮM,1 〜ＮM,N （Ｎ＝１、
２、３、…）は、隣接した２つの抵抗素子ｒを接続する
配線Ｌａと、抵抗群Ｒi 及びＲi+1 （ｉ＝１、２、…、
Ｍ−１）と抵抗群ＲＬとを接続する配線Ｌｂとから引き
出される。これらの配線Ｌａと配線Ｌｂは、全て互いに
等しい長さと幅とを有し、その抵抗成分が等しい。図２
に折り返し部分の抵抗群ＲＬの構成を示すように、この
抵抗群ＲＬの各１は、上記の抵抗素子ｒと同一の形状及
び抵抗値を有する１つの抵抗素子ｒで構成される。この
ため、この回路では部品の配置面積を不必要に拡大する
ことなしに、全ての配線Ｌａ及びＬｂの長さを等しくす
ることができる。
される同一形状かつ同一抵抗値を有する複数の抵抗素子
ｒの直列接続によって構成される。出力端子Ｎ1,1 〜Ｎ
1,N、Ｎ2,1 〜Ｎ2,N 、…、ＮM,1 〜ＮM,N （Ｎ＝１、
２、３、…）は、隣接した２つの抵抗素子ｒを接続する
配線Ｌａと、抵抗群Ｒi 及びＲi+1 （ｉ＝１、２、…、
Ｍ−１）と抵抗群ＲＬとを接続する配線Ｌｂとから引き
出される。これらの配線Ｌａと配線Ｌｂは、全て互いに
等しい長さと幅とを有し、その抵抗成分が等しい。図２
に折り返し部分の抵抗群ＲＬの構成を示すように、この
抵抗群ＲＬの各１は、上記の抵抗素子ｒと同一の形状及
び抵抗値を有する１つの抵抗素子ｒで構成される。この
ため、この回路では部品の配置面積を不必要に拡大する
ことなしに、全ての配線Ｌａ及びＬｂの長さを等しくす
ることができる。
【００１１】この参照電圧発生回路では、第１の基準電
位印加端子Ｒ（＋）に印加される電位Ｖ（＋）と、第２
の基準電位印加端子Ｒ（−）に印加される電位Ｖ（−）
との電位差が、隣接した出力端子Ｎ間に接続された抵抗
素子ｒ、配線Ｌａ及び配線Ｌｂとから合成される抵抗成
分によって等間隔に分圧され、その分圧電位が各々の出
力端子Ｎから出力される。全ての配線Ｌａ及び配線Ｌｂ
は互いに抵抗成分が等しいので、各出力端子Ｎ間の抵抗
値は全て互いに同一である。このため、等間隔に分圧さ
れた線形性のよい正しい出力電位が得られる。
位印加端子Ｒ（＋）に印加される電位Ｖ（＋）と、第２
の基準電位印加端子Ｒ（−）に印加される電位Ｖ（−）
との電位差が、隣接した出力端子Ｎ間に接続された抵抗
素子ｒ、配線Ｌａ及び配線Ｌｂとから合成される抵抗成
分によって等間隔に分圧され、その分圧電位が各々の出
力端子Ｎから出力される。全ての配線Ｌａ及び配線Ｌｂ
は互いに抵抗成分が等しいので、各出力端子Ｎ間の抵抗
値は全て互いに同一である。このため、等間隔に分圧さ
れた線形性のよい正しい出力電位が得られる。
【００１２】以上のように、この実施例の回路では、折
り返し部分をなす抵抗群ＲＬが抵抗素子ｒを有するの
で、部品の配置面積を不必要に拡大することなく、全て
の配線Ｌａ及びＬｂの長さを等しくすることができる。
このため、過大な配置面積を要せずに線形性のよい出力
電位を得ることができる。
り返し部分をなす抵抗群ＲＬが抵抗素子ｒを有するの
で、部品の配置面積を不必要に拡大することなく、全て
の配線Ｌａ及びＬｂの長さを等しくすることができる。
このため、過大な配置面積を要せずに線形性のよい出力
電位を得ることができる。
【００１３】［実施例．２］図３は、この発明の第２の
実施例における参照電圧発生回路の構成を示す。図にお
いて、第１の基準電位Ｖ（＋）が印加される第１の基準
電位印加端子Ｒ（＋）と、第２の基準電位Ｖ（−）が印
加される基準電位印加端子Ｒ（−）との間に、互いに平
行に配置される抵抗群Ｒ1 〜ＲM （Ｍ＝２、３、…）
と、折り返し部分の抵抗群ＲＬとが、交互にかつ直列に
接続されている。抵抗群Ｒ1 〜ＲM の各１は、直線状に
配列される同一形状かつ同一抵抗値を有する複数の抵抗
素子ｒの直列接続によって構成される。これらの抵抗素
子ｒを接続する配線Ｌａは全て等しい長さと幅とを有
し、抵抗成分が等しい。
実施例における参照電圧発生回路の構成を示す。図にお
いて、第１の基準電位Ｖ（＋）が印加される第１の基準
電位印加端子Ｒ（＋）と、第２の基準電位Ｖ（−）が印
加される基準電位印加端子Ｒ（−）との間に、互いに平
行に配置される抵抗群Ｒ1 〜ＲM （Ｍ＝２、３、…）
と、折り返し部分の抵抗群ＲＬとが、交互にかつ直列に
接続されている。抵抗群Ｒ1 〜ＲM の各１は、直線状に
配列される同一形状かつ同一抵抗値を有する複数の抵抗
素子ｒの直列接続によって構成される。これらの抵抗素
子ｒを接続する配線Ｌａは全て等しい長さと幅とを有
し、抵抗成分が等しい。
【００１４】図４は折り返し部分の抵抗群ＲＬの構成を
示す。図に示すように、抵抗群ＲＬの各１は、上記の抵
抗素子ｒと同一の形状及び抵抗値を有する少なくとも２
個の抵抗素子ｒの直列接続で構成される。この抵抗群Ｒ
Ｌと前記抵抗群Ｒi およびＲi+1 （ｉ＝１、２、…、Ｎ
−１）とを接続する配線Ｌｂ、並びに前記抵抗群ＲＬ中
の隣接する抵抗素子ｒを接続する配線Ｌｃは、前記配線
Ｌａと等しい長さと幅とを有し、その抵抗成分は等し
い。出力端子Ｎ1,1 〜Ｎ1,N 、Ｎ2,1 〜Ｎ2,N 、…、Ｎ
M,1 〜ＮM,N （Ｎ＝１、２、３、…）は、隣接する抵抗
端子ｒを接続する配線Ｌａ、Ｌｂ、及びＬｃから引き出
される。
示す。図に示すように、抵抗群ＲＬの各１は、上記の抵
抗素子ｒと同一の形状及び抵抗値を有する少なくとも２
個の抵抗素子ｒの直列接続で構成される。この抵抗群Ｒ
Ｌと前記抵抗群Ｒi およびＲi+1 （ｉ＝１、２、…、Ｎ
−１）とを接続する配線Ｌｂ、並びに前記抵抗群ＲＬ中
の隣接する抵抗素子ｒを接続する配線Ｌｃは、前記配線
Ｌａと等しい長さと幅とを有し、その抵抗成分は等し
い。出力端子Ｎ1,1 〜Ｎ1,N 、Ｎ2,1 〜Ｎ2,N 、…、Ｎ
M,1 〜ＮM,N （Ｎ＝１、２、３、…）は、隣接する抵抗
端子ｒを接続する配線Ｌａ、Ｌｂ、及びＬｃから引き出
される。
【００１５】この参照電圧発生回路では、第１の基準電
位印加端子Ｒ（＋）に印加される電位Ｖ（＋）と、第２
の基準電位印加端子Ｒ（−）に印加される電位Ｖ（−）
との電位差が、隣接した出力端子Ｎ間に接続された抵抗
素子ｒ、配線Ｌａ、配線Ｌｂ、及び配線Ｌｃとから合成
される抵抗成分によって、等間隔に分圧され、その分圧
電位が各々の出力端子Ｎから出力される。全ての配線Ｌ
ａ、Ｌｂ及びＬｃは、互いに抵抗成分が等しいので、各
出力端子Ｎ間の抵抗値は全て互いに同一である。このた
め、等間隔に分圧された線形性のよい正しい出力電位が
得られる。
位印加端子Ｒ（＋）に印加される電位Ｖ（＋）と、第２
の基準電位印加端子Ｒ（−）に印加される電位Ｖ（−）
との電位差が、隣接した出力端子Ｎ間に接続された抵抗
素子ｒ、配線Ｌａ、配線Ｌｂ、及び配線Ｌｃとから合成
される抵抗成分によって、等間隔に分圧され、その分圧
電位が各々の出力端子Ｎから出力される。全ての配線Ｌ
ａ、Ｌｂ及びＬｃは、互いに抵抗成分が等しいので、各
出力端子Ｎ間の抵抗値は全て互いに同一である。このた
め、等間隔に分圧された線形性のよい正しい出力電位が
得られる。
【００１６】この実施例の回路では、実施例１の回路と
同様に、折り返し部分に抵抗素子ｒを有する抵抗群ＲＬ
を配置させるので、過大な配置面積を要することなし
に、隣接する抵抗素子ｒを接続する配線Ｌａ、Ｌｂ、及
びＬｃの長さを全て等しくすることができる。また、抵
抗群Ｒi と抵抗群Ｒi+1 （ｉ＝１、２、・・・Ｍ−１）
との間に、例えばバスラインを配置するために、両抵抗
群Ｒi 、Ｒi+1 の間隔を大きくする必要が生じる場合が
ある。折り返し部分の抵抗群ＲＬが１つの抵抗素子ｒで
構成されている実施例１の回路では、このような要請に
対して、（１）抵抗群ＲＬが有する抵抗素子ｒの長さを
調整して間隔を大きくする、か又は（２）配線Ｌｂの長
さを調整して間隔を大きくする、かのいずれかの手段を
とる必要がある。一方、出力端子Ｎ間の抵抗成分を等し
くして出力の線形性を保証するためには、全ての抵抗素
子ｒに同一の素子を用い、かつ、全ての配線の幅、厚
さ、材質を同一にする必要がある。従って（１）の場合
は、抵抗群Ｒが必要な間隔を確保するために必要な配置
面積以上に図１におけるＹ方向に広がり、（２）の場合
は図１におけるＸ方向に抵抗群Ｒが広がる。
同様に、折り返し部分に抵抗素子ｒを有する抵抗群ＲＬ
を配置させるので、過大な配置面積を要することなし
に、隣接する抵抗素子ｒを接続する配線Ｌａ、Ｌｂ、及
びＬｃの長さを全て等しくすることができる。また、抵
抗群Ｒi と抵抗群Ｒi+1 （ｉ＝１、２、・・・Ｍ−１）
との間に、例えばバスラインを配置するために、両抵抗
群Ｒi 、Ｒi+1 の間隔を大きくする必要が生じる場合が
ある。折り返し部分の抵抗群ＲＬが１つの抵抗素子ｒで
構成されている実施例１の回路では、このような要請に
対して、（１）抵抗群ＲＬが有する抵抗素子ｒの長さを
調整して間隔を大きくする、か又は（２）配線Ｌｂの長
さを調整して間隔を大きくする、かのいずれかの手段を
とる必要がある。一方、出力端子Ｎ間の抵抗成分を等し
くして出力の線形性を保証するためには、全ての抵抗素
子ｒに同一の素子を用い、かつ、全ての配線の幅、厚
さ、材質を同一にする必要がある。従って（１）の場合
は、抵抗群Ｒが必要な間隔を確保するために必要な配置
面積以上に図１におけるＹ方向に広がり、（２）の場合
は図１におけるＸ方向に抵抗群Ｒが広がる。
【００１７】これに対してこの実施例の回路では、折り
返し部分の抵抗群ＲＬを構成する抵抗素子ｒの個数を変
えることにより、抵抗素子ｒの長さも配線Ｌｂの長さも
調整することなく、両抵抗群の間隔を調整することがで
きるので、部品配置に要する面積は必要以上に拡大する
ことがなく、しかも線形性のよい出力を得ることができ
る。
返し部分の抵抗群ＲＬを構成する抵抗素子ｒの個数を変
えることにより、抵抗素子ｒの長さも配線Ｌｂの長さも
調整することなく、両抵抗群の間隔を調整することがで
きるので、部品配置に要する面積は必要以上に拡大する
ことがなく、しかも線形性のよい出力を得ることができ
る。
【００１８】
【発明の効果】この発明における参照電圧発生回路で
は、直線状であって互いに平行に配置された第１の抵抗
群が、折り返し部分（第２の抵抗群）で接続されてお
り、しかもこの折り返し部分は、抵抗素子を含むので、
配線材を短くしてしかもその長さを同じに揃えることが
できる。このため、過大な配置面積を要せず、しかも各
出力端子間の抵抗成分を等しくでき、線形性のよい出力
電位が得られる効果がある。また、折り返し部分には複
数の抵抗素子を有し得るので、第１の抵抗群相互の間隔
の調整も、配置面積の不必要な拡大を伴うことなく、し
かも出力電位の線形性を損なうことなく行い得る効果が
ある。
は、直線状であって互いに平行に配置された第１の抵抗
群が、折り返し部分（第２の抵抗群）で接続されてお
り、しかもこの折り返し部分は、抵抗素子を含むので、
配線材を短くしてしかもその長さを同じに揃えることが
できる。このため、過大な配置面積を要せず、しかも各
出力端子間の抵抗成分を等しくでき、線形性のよい出力
電位が得られる効果がある。また、折り返し部分には複
数の抵抗素子を有し得るので、第１の抵抗群相互の間隔
の調整も、配置面積の不必要な拡大を伴うことなく、し
かも出力電位の線形性を損なうことなく行い得る効果が
ある。
【図１】この発明の第１の実施例における参照電圧発生
回路の構成図である。
回路の構成図である。
【図２】第１の実施例における折り返し部分の抵抗群の
構成図である。
構成図である。
【図３】この発明の第２の実施例における参照電圧発生
回路の構成図である。
回路の構成図である。
【図４】第２の実施例における折り返し部分の抵抗群の
構成図である。
構成図である。
【図５】従来の参照電圧発生回路の構成図である。
Ｒ（＋） 第１の基準電位印加端子 Ｒ（−） 第２の基準電位印加端子 Ｒ1 〜ＲM 抵抗群（第１の抵抗群） ＲＬ 抵抗群（第２の抵抗群） ｒ 抵抗素子 Ｌａ、Ｌｂ、Ｌｃ 配線 Ｎ1,1 〜Ｎ1,N 、Ｎ2,1 〜Ｎ2,N 、…、ＮM,1 〜ＮM,N
出力端子
出力端子
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/10 H01C 10/08 H01C 13/02 H01L 27/04
Claims (1)
- 【請求項１】 ２つの基準電位の間に直列接続された複
数の抵抗素子により、当該基準電位の間の電圧を分圧し
て得られる分圧電位を出力する参照電圧発生回路であっ
て、（ａ）第１の前記基準電位が印加される第１の基準
電位印加部と、（ｂ）第２の前記基準電位が印加される
第２の基準電位印加部と、（ｃ）前記第１の基準電位印
加部と前記第２の基準電位印加部との間に接続される抵
抗網と、を備え、 前記抵抗網は、（ｃ−１）第１の所定の抵抗値と第１の
所定の形状を有する複数の抵抗素子と、第２の所定の抵
抗値と第２の所定の形状を有する複数の配線材とが、各
１ずつ交互にかつ直列に接続された直列回路と、（ｃ−
２）前記配線材に接続される出力端子と、を備え、 前記直列回路は、（ｃ−１−１）実質的に直線状に配列
された複数の前記抵抗素子を有し、互いに実質的に平行
に配置される、複数の第１の抵抗群と、（ｃ−１−２）
少なくとも１個の前記抵抗素子を有し、前記複数の第１
の抵抗群の隣接する端部間に接続される第２の抵抗群
と、を備える、参照電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21015492A JP2796474B2 (ja) | 1992-08-06 | 1992-08-06 | 参照電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21015492A JP2796474B2 (ja) | 1992-08-06 | 1992-08-06 | 参照電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0659752A JPH0659752A (ja) | 1994-03-04 |
| JP2796474B2 true JP2796474B2 (ja) | 1998-09-10 |
Family
ID=16584666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21015492A Expired - Fee Related JP2796474B2 (ja) | 1992-08-06 | 1992-08-06 | 参照電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2796474B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6531447B2 (ja) * | 2015-03-20 | 2019-06-19 | 富士電機株式会社 | 半導体装置 |
-
1992
- 1992-08-06 JP JP21015492A patent/JP2796474B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0659752A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01189227A (ja) | アナログデジタルコンバータ | |
| JPH05206861A (ja) | 抵抗ストリング回路 | |
| JP2796474B2 (ja) | 参照電圧発生回路 | |
| JP2944442B2 (ja) | ディジタルアナログ変換器 | |
| JPS60250662A (ja) | 抵抗回路 | |
| JP3080065B2 (ja) | 抵抗分圧回路 | |
| JP2783741B2 (ja) | 電圧分圧回路 | |
| JP2808754B2 (ja) | ゲートアレイ型集積回路 | |
| JPH07211860A (ja) | キャパシタンス形成方法 | |
| US6278395B1 (en) | Folding and interpolation analog-to-digital converter | |
| JPH0795590B2 (ja) | セミカスタム半導体集積回路の設計方法 | |
| JP3206138B2 (ja) | 電流加算型ｄ／ａ変換器 | |
| JPH0746764B2 (ja) | 増幅器 | |
| JP2730107B2 (ja) | カレントミラー回路 | |
| JPH0457518A (ja) | Ａ／ｄ変換器 | |
| JPH0578214B2 (ja) | ||
| JP2023146107A (ja) | 半導体装置 | |
| JP3764999B2 (ja) | ディジタル汎用演算集積回路 | |
| JP2605874B2 (ja) | Ｄ―ａ変換器 | |
| JPH0533830B2 (ja) | ||
| JP2805082B2 (ja) | プログラマブル電流源 | |
| JPH07142682A (ja) | 抵抗回路 | |
| JPH03107207A (ja) | フィルタ回路 | |
| JPH02168708A (ja) | 半導体集積回路 | |
| JPH0415627B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |