JP2794702B2 - A method of manufacturing a semiconductor device - Google Patents

A method of manufacturing a semiconductor device

Info

Publication number
JP2794702B2
JP2794702B2 JP30434087A JP30434087A JP2794702B2 JP 2794702 B2 JP2794702 B2 JP 2794702B2 JP 30434087 A JP30434087 A JP 30434087A JP 30434087 A JP30434087 A JP 30434087A JP 2794702 B2 JP2794702 B2 JP 2794702B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30434087A
Other languages
Japanese (ja)
Other versions
JPH01144665A (en )
Inventor
進 畔柳
哲夫 藤井
幸夫 都築
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は複数の素子が1チップ化された半導体装置の製造方法に関するものである。 BACKGROUND OF THE INVENTION (FIELD OF THE INVENTION) This invention relates to a method of manufacturing a semiconductor device having a plurality of elements into one chip. (従来の技術) 従来、高電力パワートランジスタと制御回路を1チップ化した半導体装置の製造方法が、電気学会研究会資料(EDD−87−61)に示されている。 Manufacturing method (prior art) conventional semiconductor device in which one chip of the high power power transistor and the control circuit is shown in Electrical Engineers Society article (EDD-87-61). 即ち、第5図(a) That is, FIG. 5 (a)
〜(e)に示す製造工程において、同図(a)に示すようにシリコン基板1,2にSiO 2膜3,4を形成後、同図(b) ~ In the manufacturing step shown in (e), after forming a SiO 2 film 3 and 4 on the silicon substrate 1 as shown in FIG. 6 (a), FIG. (B)
に示すように両基板1,2を直接接合し、さらに、同図(c)に示すように縦型パワーMOSトランジスタ形成のために一部のSi部,SiO 2部を除去する。 Bonding the two substrates 1 and 2 directly as shown in, further removing a portion of the Si portion, the SiO 2 parts for vertical power MOS transistor formed as shown in FIG. (C). その後、同図(d)に示すように基板(ウェハ)上をエピタキシャル成長した後(エピタキシャル層5を形成した後)、表面を平坦化するためにエッチングする(同図(e))。 Then, after epitaxial growth on the substrate (wafer) as shown in FIG. (D) (after the formation of the epitaxial layer 5) are etched in order to flatten the surface (Fig. (E)). その後、SiO 2膜3,4及び分離層6にて分離された領域P1を形成し、この領域P1にNチャネルトランジスタ,Pチャネルトランジスタ等を形成するとともに、エピタキシャル層5の領域P2にパワーMOSトランジスタを形成するものである。 Then, a region P1 separated by the SiO 2 film 3, 4 and the separation layer 6, N-channel transistor in this region P1, thereby forming a P-channel transistor or the like, a power MOS transistor in the region P2 of the epitaxial layer 5 it is intended to form. (発明が解決しようとする問題点) ところが、上述した従来の半導体装置の製造方法においては、縦型素子(パワーMOSトランジスタ)を形成するための領域P2はシリコン基板1,2、SiO 2膜3,4の一部を取り除いた後エピタキシャル層5を形成させ、さらに、 (INVENTION Problems to be Solved point) However, in the conventional method of manufacturing a semiconductor device described above, the vertical-type device region P2 for forming (power MOS transistor) is a silicon substrate 1, 2, SiO 2 film 3 , to form an epitaxial layer 5 after removing a part of the 4, further
素子形成のための研磨という工程が必要となり、工程が複雑で歩留りが低くコストアップになるという問題があった。 Step is required that the polishing for element formation step is complicated and the yield was a problem that the cost low. (発明の目的) この発明の目的は上記問題点を解消し、製造が容易で安価な絶縁分離された半導体装置の製造方法を提供することにある。 The purpose of (object of the invention) The present invention to solve the above problems, it is an manufacture to provide a method of manufacturing easy and inexpensive isolation semiconductor device. (問題点を解決するための手段) この発明は上記目的を達成するため、第1の発明は、 (Means for Solving the Problems) Since the present invention is to achieve the above object, a first aspect of the present invention,
第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程と、前記第1の半導体基板の主表面を平滑化する工程と、前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程と、前記第1の半導体基板に前記絶縁膜に至る分離層を形成して、電気的に分離される領域を区切る工程と、前記分離層にて分離された前記第1の半導体基板の各領域に素子を形成する工程とを備える半導体装置の製造方法であって、 前記第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、第1の半導体基板としての単結晶シリコン基板の主表面の所定領域に絶縁膜を形成しその絶縁膜を含む単結晶シリコン基板の主表面にエピタキシャル成長により絶縁膜上にポリシリコン層を形成するとともに Forming a first semiconductor substrate or the insulating film in a predetermined region of the main surface, a step of smoothing the main surface of said first semiconductor substrate, a smooth main surface of said first semiconductor substrate and bonding the main surface of the second semiconductor substrate, wherein forming a separation layer to reach the insulating film on the first semiconductor substrate, a step of separating the regions that are electrically separated at the separation layer a method of manufacturing a semiconductor device and a step of forming an element on separate respective regions of the first semiconductor substrate which is formed an insulating film on a predetermined region of the first semiconductor substrate or a main surface process, forming a polysilicon layer on an insulating film by epitaxial growth on the main surface of the single crystal silicon substrate in a predetermined region of the main surface of the single crystal silicon substrate including the insulating film to form an insulating film as a first semiconductor substrate as well as 単結晶シリコン基板上にエピタキシャル層を形成するものであり、前記第1の半導体基板の主表面を平滑化する工程は前記エピタキシャル成長によるポリシリコン層及びエピタキシャル層を研磨により平滑化するものであることを特徴とする半導体装置の製造方法を要旨とするものである。 On a single crystal silicon substrate it is intended to form an epitaxial layer, the step of smoothing the main surface of said first semiconductor substrate is to smooth by polishing a polysilicon layer and the epitaxial layer by the epitaxial growth it is an gist a method for manufacturing a semiconductor device according to claim. 第2の発明は、第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程と、前記第1の半導体基板の主表面を平滑化する工程と、前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程と、前記第1の半導体基板に前記絶縁膜に至る分離層を形成して、電気的に分離される領域を区切る工程と、電気分離層にて分離された前記第1の半導体基板の各領域に素子を形成する工程とを備える半導体装置の製造方法であって、 前記第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、第1の半導体基板としての単結晶シリコン基板の主表面の所定領域に絶縁膜を形成しその絶縁膜を含む単結晶シリコン基板の主表面にアモルファスシリコン層を形成し、さらに、固相エピタキ The second invention includes the steps of forming a first semiconductor substrate or the insulating film in a predetermined region of the main surface, a step of smoothing the main surface of said first semiconductor substrate, said first semiconductor substrate and bonding the main surface and a smooth major surface of the second semiconductor substrate, the forming a separation layer to reach the insulating film on the first semiconductor substrate, a step of separating the regions that are electrically separated a method of manufacturing a semiconductor device and a step of forming an element on separate respective regions of said first semiconductor substrate has at electrical isolation layer, within said first semiconductor substrate or a predetermined region of the main surface to form the insulating film step, an amorphous silicon layer to a first predetermined region of the main surface of the single crystal silicon substrate as a semiconductor substrate to form an insulating film major surface of the single crystal silicon substrate including the insulating film and, further, a solid-phase Epitaki シャル成長により絶縁膜上に位置するアモルファスシリコン層をポリシリコン化するとともに単結晶シリコン基板上に位置するアモルファスシリコン層を単結晶化するものであり、前記第1の半導体基板の主表面を平滑化する工程は前記ポリシリコン化及び単結晶化したシリコン層を研磨により平滑化するものであることを特徴とする半導体装置の製造方法を要旨とするものである。 It is intended to single crystallize the amorphous silicon layer located on a single crystal silicon substrate as well as polysilicon the amorphous silicon layer located on the insulating film by interstitial growth, smoothing the main surface of said first semiconductor substrate the step of is to the gist of the method for manufacturing a semiconductor device, characterized in that it is intended to smooth by polishing the silicon layer described above polysiliconized and single crystallization. 第3の発明は、第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程と、前記第1の半導体基板の主表面を平滑化する工程と、前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程と、前記第1の半導体基板に前記絶縁膜に至る分離層を形成して、電気的に分離される領域を区切る工程と、前記分離層にて分離された前記第1の半導体基板の各領域に素子を形成する工程とを備える半導体装置の製造方法であって、 前記第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、第1の半導体基板としての単結晶シリコン基板の主表面の所定領域にLOCOS酸化法により絶縁膜としてのSiO 2 LOCOS領域を形成するものであり、前記第1の半導体基板の主表面を平滑化する工程は The third invention includes the steps of forming a first semiconductor substrate or the insulating film in a predetermined region of the main surface, a step of smoothing the main surface of said first semiconductor substrate, said first semiconductor substrate and bonding the main surface and a smooth major surface of the second semiconductor substrate, the forming a separation layer to reach the insulating film on the first semiconductor substrate, a step of separating the regions that are electrically separated a method of manufacturing a semiconductor device and a step of forming an element on the respective areas of the first semiconductor substrate which is separated by the separation layer, in said first semiconductor substrate or a predetermined region of the main surface to form the insulating film step is to form a SiO 2 LOCOS regions as an insulating film by LOCOS oxidation method in a predetermined region of the main surface of the single crystal silicon substrate as a first semiconductor substrate, said first a step of smoothing the main surface of the semiconductor substrate 工程により前記SiO 2 LOCOS領域に単結晶シリコン基板の主表面に対し凹部が形成されるものであり、前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程は両基板を接合することにより前記凹部と第2の半導体基板の主表面にて空間が形成されるものであることを特徴とする半導体装置の製造方法をその要旨とするものである。 Are those recesses to the main surface of the single crystal silicon substrate to the SiO 2 LOCOS region by step is formed, the step of bonding the main surface and a smooth second main surface of semiconductor substrate of the first semiconductor substrate is to a manufacturing method of a semiconductor device characterized in that the space is formed by the recess and the major surface of the second semiconductor substrate by bonding the two substrates and the gist thereof. (第1実施例) 以下、第1の発明を具体化した第1実施例を第1図(a)〜(g)に従って説明する。 (First Embodiment) Hereinafter, a description will be given of a first embodiment embodying the first aspect of the present invention according to FIG. 1 (a) ~ (g). 第1図(a)に示すように、例えば5〜10Ω・cmのN As shown in FIG. 1 (a), for example 5~10Ω · cm of N
型(100)のN -シリコン基板11にP(リン),As(ヒ素) Type (100) N - silicon substrate 11 P (phosphorus), As (arsenic)
等の拡散によりN +層12を形成し、そのN +層12上に絶縁膜としての熱酸化膜(SiO 2 )13を、例えば1000℃スチーム中で0.5〜1μmの膜厚で形成する。 The N + layer 12 is formed by diffusion etc., the N + a thermal oxide film (SiO 2) 13 as an insulating film on the layer 12, is formed in a thickness of 0.5~1μm, for example 1000 ° C. in steam. 次に、第1図(b)に示すように、前記熱酸化膜13の不要部分を除去した後、いわゆるエピタキシャル成長を Next, as shown in Fig. 1 (b), after removing the unnecessary portions of the thermal oxide film 13, a so-called epitaxial growth
1000〜1200℃でP,Asの不純物を流しながら行い、0.5〜 Performed while flowing P, the impurities of As at 1000~1200 ℃, 0.5~
5μmの膜厚の高濃度N +のエピタキシャル層14を成長させる。 Growing high concentration N + epitaxial layer 14 having a thickness of 5 [mu] m. このとき、熱酸化膜13上はN +ポリシリコン層15が形成される。 At this time, on the thermal oxide film 13 is N + polysilicon layer 15 is formed. 尚、エピタキシャル成長時に不純物を導入せずに、後から拡散,イオン注入によりN +高濃度部を形成してもよい。 Incidentally, without the introduction of impurities during epitaxial growth, diffusion later, it may be formed an N + high concentration section by ion implantation. この第1図(b)に示す基板がその基板内の所定領域に絶縁膜を形成した第1の半導体基板となる。 Substrate shown in FIG. 1 (b) is the first semiconductor substrate forming an insulating film on a predetermined area of ​​the substrate. 次に、第1図(c)に示すように、シリコン基板11の主表面を、いわゆる鏡面研磨してエピタキシャル層14及びポリシリコン層15を同じ高さになるように平滑な表面を形成する。 Next, as shown in FIG. 1 (c), a main surface of the silicon substrate 11 to form a so smooth surfaces comprising an epitaxial layer 14 and polysilicon layer 15 to a so-called mirror-polished at the same height. 引続き、第1図(d)に示すP,As,Sb等を含んだ第2 Subsequently, P shown in FIG. 1 (d), the second containing As, Sb, etc.
の半導体基板としての単結晶のN +シリコン基板16を用意するとともに、この基板16の主表面を鏡面研磨する。 With providing a N + silicon substrate 16 of a single crystal as a semiconductor substrate, to mirror-polished main surface of the substrate 16. そして、この2枚の基板11,16の主表面を、例えばRCA洗浄等によりホコリ,その他油脂分のないクリーンな面にする。 Then, the main surface of the two substrates 11 and 16, for example dust by RCA cleaning or the like, other to clean the surface without grease. そして、第1図(e)に示すように、この両基板1 As shown in FIG. 1 (e), the two substrates 1
1,16の鏡面(主表面)どうしを接着し、800〜1200℃の炉の中に挿入し両基板11,16の主表面を、いわゆる直接接合にて強固な接合とする。 1,16 specular adhered was what (main surface), the inserted main surface of the substrates 11 and 16 into a furnace of 800 to 1200 ° C., and strong bond in so-called direct bonding. 第1図(e)においては、 In the first diagram (e),
下側にN +シリコン基板16が、上側にN -シリコン基板11が位置している。 N + silicon substrate 16 on the lower side, N in the upper - silicon substrate 11 is positioned. このとき、例えば将来縦型のパワーMOSトランジスタを形成する場合、エピタキシャル層14とN +シリコン基板 In this case, for example, in the case of forming a vertical power MOS transistor future, the epitaxial layer 14 and the N + silicon substrate
16との接合部分は単結晶化しているので接合部の抵抗成分が非常に小さくなり高性能化を計ることができる。 Junction between 16 resistance component of the joint since the single crystal can measure very small becomes higher performance. 次に、第1図(f)に示すように、N -シリコン基板11 Next, as shown in FIG. 1 (f), N - silicon substrate 11
を必要ならば所定の厚さに研磨したのちに、N -シリコン基板11に対しトレンチアイソレーションを形成して熱酸化膜13を用いて電気的に分離される領域P3,P4を区切るための分離層を形成する。 To After grinding to a predetermined thickness, if necessary, N - silicon substrate 11 separation to separate the region P3, P4 that are electrically isolated using a thermal oxidation film 13 to form a trench isolation to to form a layer. このトレンチアイソレーションは例えばSiO 2膜等をマスク(図示せず)として、リアクティブイオンエッチングでN -シリコン基板11を部分的に熱酸化膜13までエッチング除去し熱酸化膜13に至るトレンチを形成してその側壁に熱酸化又はCVDにより分離層としての酸化膜17を形成し、さらに、このトレンチ部に分離層としてのポリシリコン18を埋め込み余分な部分を研磨にて除去することにより行われる。 The trench isolation, for example, SiO 2 film or the like as a mask (not shown), N in reactive ion etching - forming a trench extending into the silicon substrate 11 was partially removed by etching until the thermal oxide film 13 thermally oxidized film 13 thermally by oxidation or CVD to form an oxide film 17 as a separation layer on the side wall, furthermore, it is done by removing at polishing the excess portion buried polysilicon 18 as a separation layer in this trench portion. 引続き、分離層(酸化膜17,ポリシリコン18)にて分離された各領域P3,P4に素子を形成する。 Subsequently, the separation layer (oxide film 17, the polysilicon 18) forming an element on each region separated by P3, P4. 即ち、両基板1 In other words, both the substrate 1
1,16のSiどうしが接合している部分(領域P3)に、通常の方法で第1図(g)に示す縦型のパワーMOSトランジスタ19を形成し、N +シリコン基板16の領域をドレイン部として利用する。 A portion (a region P3) where if Si of 1, 16 and are joined, the vertical power MOS transistor 19 shown in FIG. 1 in a conventional manner (g) forming a drain region of the N + silicon substrate 16 It is used as a part. 一方、熱酸化膜13及び酸化膜17,ポリシリコン18で分離された領域P4(第1図(f))は本実施例においてはNwellをイオン注入,ドライブインで形成し任意の濃度の領域20を形成させ、PチャネルMOSトランジスタ21を形成する。 On the other hand, the thermal oxide film 13 and oxide film 17, the separated area P4 (FIG. 1 (f)) of polysilicon 18 is ion implanted Nwell in this embodiment, the region of arbitrary concentration formed by drive-in 20 to form to form a P-channel MOS transistor 21. 尚、第1図(g)中、22はP + Incidentally, in FIG. 1 (g), the 22 P +
領域、23はP領域、24はN +領域である。 Region, 23 P region 24 is a N + region. この場合、Nwellを形成したが、Pwellを形成しNチャネルMOSトランジスタ又はバイポーラトランジスタを形成することでもでき、さらに、それらを組合せてロジック回路を形成してもよい。 In this case, to form the Nwell, it can also be to form the formed N-channel MOS transistor or a bipolar transistor the Pwell, further may be formed logic circuit thereof the combination. 又、第1図(g)においては、熱酸化膜13及び酸化膜17,ポリシリコン18で分離された領域P4は1つしか示さなかったが、複数個の分離領域を形成してもよいことはいうまでもない。 Further, in FIG. 1 (g), the thermal oxide film 13 and oxide film 17, the region P4 separated by polysilicon 18 did not show only one, it may form a plurality of isolation regions it is needless to say. 続いて、ポリシリコンゲート、ソース、ドレイン不純物領域、配線層等(図示せず)を形成し、複合ICを形成する。 Subsequently, a polysilicon gate, a source, a drain impurity region, and forming a wiring layer or the like (not shown) to form a composite IC. このように本実施例においては、従来の半導体装置の製造方法においては工程が複雑で歩留りが低くコストが高くなっていたが、従来必要だった両基板1,2及びSiO 2 In this way, in the present embodiment, the conventional yield process is complicated in the production method of the semiconductor device but had become high cost low, conventionally needed both substrates 1, 2 and SiO 2
膜3,4の一部を除去するためのエッチング等の工程を不要にし、簡単な工程にて素子が分離できる半導体装置を製造することができる。 It eliminates the need for etching steps to remove a portion of the films 3 and 4, element by a simple process it is possible to manufacture a semiconductor device which can be separated. よって、製造が容易で安価な半導体装置とすることができる。 Therefore, it is possible to manufacture to facilitate inexpensive semiconductor device. (第2実施例) 次に、第2の発明を具体化した第2実施例を第2図(a),(b)を用いて説明する。 (Second Embodiment) Next, a second embodiment embodying the second aspect of the present invention FIG. 2 (a), is described with reference to (b). 上記第1実施例では熱酸化膜13上及び同熱酸化膜13で覆われていないN +層12上にエピタキシャル層14及びN +ポリシリコン層15を高温において成長したが、第2図(a)に示すように、プラズマデポジションによりアモルファスシリコン層25を形成する。 Above, but in the first example was grown at a high temperature epitaxial layer 14 and N + polysilicon layer 15 on the N + layer 12 which is not covered with a thermal oxide film 13 and on the thermal oxide film 13, FIG. 2 (a as shown in), an amorphous silicon layer 25 by plasma deposition. その後、いわゆる固相エピタキシャル成長(500〜1100℃の熱処理)を行い、少なくとも単結晶(N +層12)上のアモルファス層は固相エピタキシャル成長しその大部分を単結晶シリコン化させるとともに熱酸化膜13上はポリシリコンに変化させる。 Thereafter, the so-called solid subjected to phase epitaxial growth (heat treatment 500 to 1100 ° C.), at least a single crystal (N + layers 12) on the amorphous layer is solid phase epitaxial growth on the thermal oxide film 13 causes the single-crystal silicon the most part It alters the polysilicon. そして、P,As等を拡散又はイオン注入によりイオン注入領域をN +高濃度化する。 Then, N + high concentration ion implantation region by diffusion or ion implantation P, and As, and the like. この場合、アモルファスシリコン層25を形成する時、同時に不純物を導入しN +高濃度化してもよい。 In this case, when forming an amorphous silicon layer 25, it may be N + high concentration by introducing impurities at the same time. 引続き、第2図(b)に示すように、鏡面研磨を行い表面を平滑にする。 Subsequently, as shown in FIG. 2 (b), to smooth the surface subjected to mirror polishing. その後の工程は上述した工程と同じように進める。 The subsequent steps are proceeding in the same way as the above-described process. 尚、本実施例では、上記ではアモルファスシリコン層25をプラズマデポジションで形成したが、 In the present embodiment, although the above was an amorphous silicon layer 25 by plasma deposition,
ポリシリコン層を形成後、Si,As,P等のイオン注入によりアモルファス化し引続き固相エピタキシャル成長してもよい。 After forming a polysilicon layer, Si, As, may continue solid phase epitaxial growth made amorphous by ion implantation of P or the like. (第3実施例) 次に、第1の発明の第3実施例を説明する。 (Third Embodiment) Next, a third embodiment of the first invention. 上記第1実施例では熱酸化膜13上とN -シリコン基板11 In the first embodiment the thermal oxide film 13 above and the N - silicon substrate 11
のN +層12上にエピタキシャル成長させたが、熱酸化膜13 Of N + is a layer 12 on the epitaxially grown, the thermal oxide film 13
上及びN +層12上にLPCVDによりポリシリコンを形成し、 By LPCVD polysilicon is formed above and the N + layer 12 on,
その後As等を注入する。 Then injecting the As and the like. 続いて、平滑化のために研磨を行い、その後の工程は前記実施例と同様に行なう。 Subsequently, was ground for smoothing, subsequent steps are performed in the same manner as the previous examples. (第4実施例) まず、第3の発明の前提構成を具体化した参考例を第3図(a)〜(g)に従って説明する。 (Fourth Embodiment) First, the reference example embodying the premise configuration of the third invention according to FIG. 3 (a) ~ (g). 第3図(a)に示すように、例えば5〜10Ω・cmのN As shown in FIG. 3 (a), for example 5~10Ω · cm of N
型(100)の第1の半導体基板としてのシリコン基板26 Silicon substrate 26 as a first semiconductor substrate of type (100)
にP,As,Sb等を含んだN +層27を形成し、そのN +層27上に2 2 P, As, to form an N + layer 27 containing Sb, etc., on the N + layer 27
00〜1000Åのパッドシリコン酸化膜28を酸化により形成する。 The pad silicon oxide film 28 of 00~1000Å formed by oxidation. 引続き、500〜2000Åのシリコン窒化膜(Si 3 N 4 Subsequently, the silicon nitride film 500~2000Å (Si 3 N 4)
29をLPCVD法で析出し、所定の領域を通常のホトリソ, 29 was deposited by LPCVD, ordinary photolithography a predetermined area,
エッチングにより除去し、いわゆるLOCOS酸化法により第3図(b)に示す1〜2μmの絶縁膜としてのSiO 2 LO Is removed by etching, SiO 2 LO as an insulating film of 1~2μm shown in FIG. 3 (b) by a so-called LOCOS oxidation method
COS領域30を形成する。 Forming a COS region 30. 次に、第3図(c)に示すように、基板26の主表面を鏡面研磨により表面を平滑化する。 Next, as shown in FIG. 3 (c), to smooth the surface by mirror polishing a main surface of the substrate 26. 一方、第3図(d)に示す第2の半導体基板としての高濃度P,As等を含んだ(100)シリコン基板31を用意し、同様に鏡面研磨を行い表面を平滑化する。 On the other hand, a high concentration P as a second semiconductor substrate shown in FIG. 3 (d), containing as As (100) providing a silicon substrate 31, to smooth the surface subjected to mirror polishing in the same manner. そして、 And,
この2枚の基板26,31の主表面を、例えばRCA洗浄等によりホコリ,その他油脂分のないクリーンな面にする。 The main surface of the two substrates 26 and 31, for example dust by RCA cleaning or the like, other to clean the surface without grease. そして、第3図(e)に示すように、この両基板26,3 As shown in FIG. 3 (e), the two substrates 26,3
1の鏡面どうしを接着し、800〜1200℃の炉の中に挿入し両基板の主表面を、いわゆる直接接合にて強固な接合とする。 Adhering the first mirror each other, the inserted main surfaces of the substrate in a furnace at 800 to 1200 ° C., and strong bond in so-called direct bonding. 以後は前述した第1実施例と同様にして、第3図(f)に示すトレンチアイソレーションの形成、及び第3図(g)に示す各素子の形成を行なう。 Thereafter in the same manner as in the first embodiment described above, FIG. 3 (f) the formation of trench isolation shown, and performs formation of the elements shown in FIG. 3 (g). 次に、第3の発明を具体化した第4実施例について第4図(a)〜(c)を用いて説明する。 It will be described with reference FIG. 4 the (a) ~ (c) for the fourth embodiment embodying the third invention. 上記参考例ではN -シリコン基板26の主表面とシリコン基板31を鏡面研磨にて平滑にし両基板26,31の全域を直接接合したが、第4図(a)に示すようにSiO 2表面に凹部32を形成し、SiO 2 LOCOS領域30とシリコン基板31とを直接接合させないようにする。 In the Reference Example N - a main surface and the silicon substrate 31 of the silicon substrate 26 is smooth at mirror-polished was bonded the entire area of the substrates 26 and 31 directly, the SiO 2 surface as shown in FIG. 4 (a) a recess 32, so as not to join the SiO 2 LOCOS region 30 and the silicon substrate 31 directly. 即ち、第4図(b)に示す第2の半導体基板としてのシリコン基板31とN -シリコン基板26を接合すると、第4図(c)に示すようにSiO 2 That is, the silicon substrate 31 and N as a second semiconductor substrate shown in FIG. 4 (b) - the joining silicon substrate 26, SiO 2 as shown in FIG. 4 (c)
LOCOS領域30とシリコン基板31の表面との間に空間33ができる。 It is the space 33 between the LOCOS region 30 and the surface of the silicon substrate 31. この方法においては、LOCOS後SiO 2エッチング液でSiO In this method, SiO the LOCOS after SiO 2 etchant
2 LOCOS領域30をエッチング除去するだけで達成できる。 The 2 LOCOS region 30 can be achieved simply by etching away.
あるいは、第4実施例での表面を鏡面研磨した後、HF水溶液でSiO 2 LOCOS領域30をわずかにエッチング除去することにより空間33を形成することができる。 Alternatively, the surface of the fourth embodiment is mirror-polished, it is possible to form the space 33 by slightly etching away SiO 2 LOCOS region 30 in an HF solution. この複合ICにおいては上述したように縦型のパワーMO Power MO vertical as described above in this composite IC
SのドレインがSi−Siで直接接合していれば良く、シリコン基板31とSio 2 LOCOS領域30が接合している必要がない。 Drain of S is sufficient that directly bonded with Si-Si, silicon substrate 31 and the Sio 2 LOCOS region 30 does not have to be joined. さらに、ここに空間33が形成されることで、このSi Furthermore, by where the space 33 is formed, the Si
O 2 LOCOS領域30上の絶縁体分離された領域はSiO 2 LOCOS領域30及び空間33で電気的,熱的に絶縁されることとなりより好ましい状態となる。 O 2 insulator isolated region on the LOCOS regions 30 is preferred than that will be electrically, thermally insulated by SiO 2 LOCOS regions 30 and space 33. 尚、ウェハプロセスにおいては、シリコン内部にこの空間33が内包されているので問題はない。 In the wafer process, there is no problem since the space 33 is enclosed in the silicon. (発明の効果) 以上詳述したように、第1の発明乃至第3の発明によれば、製造工程が容易で安価な絶縁分離された半導体装置の製造方法を提供することができる。 As described above in detail (Effect of the Invention) According to the first invention to the third invention, it is possible to manufacturing process to provide a method of manufacturing easy and inexpensive isolation semiconductor device. 又、第3の発明によれば、上記効果に加え、第1の半導体基板としての単結晶シリコン基板の主表面の所定領域にLOCOS酸化法により絶縁膜としてのSiO 2 LOCOS領域を形成するものであるから、LOCOS領域の厚さにて、素子領域の厚さ(第1の半導体基板の残余の厚さ)を任意に設定できるという効果を奏する。 Further, according to the third aspect, in addition to the above effects, in which the LOCOS oxidation method in a predetermined region of the main surface of the single crystal silicon substrate as a first semiconductor substrate to form a SiO 2 LOCOS regions as an insulating film because there, at a thickness of the LOCOS region, an effect that the thickness of the element region (thickness of the remainder of the first semiconductor substrate) can be set arbitrarily. さらに、素子領域の下部に絶縁体及び空間を配置させることができる効果が奏される。 Moreover, it is exhibited the effects that can be arranged an insulator and space under the element region.

【図面の簡単な説明】 第1図(a)〜(g)は本発明の第1実施例の半導体装置の製造工程を説明するための図、第2図(a), BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 (a) ~ (g) are diagrams for explaining the manufacturing process of the semiconductor device of the first embodiment of the present invention, FIG. 2 (a),
(b)は第2実施例の半導体装置の製造工程を説明するための図、第3図(a)〜(g)は参考例の半導体装置の製造工程を説明するための図、第4図(a)〜(c) (B) are diagrams for explaining the manufacturing process of the semiconductor device of the second embodiment, FIG. 3 (a) ~ (g) are diagrams for explaining the manufacturing process of the semiconductor device of the reference example, FIG. 4 (a) ~ (c)
は第4実施例の半導体装置の製造工程を説明するための図、第5図(a)〜(e)は従来の半導体装置の製造工程を説明するための図である。 Is a diagram for explaining a fourth diagram for explaining a manufacturing process of the semiconductor device of the embodiment, FIG. 5 (a) ~ (e) the manufacturing process of the conventional semiconductor device. 11はN -シリコン基板、13は絶縁膜としての熱酸化膜、16 11 N - silicon substrate, 13 is a thermal oxide film as an insulating film, 16
は第2の半導体基板としてのN +シリコン基板、17は分離層としての酸化膜、18は分離層としてのポリシリコン、 The N + silicon substrate as a second semiconductor substrate, oxide film as a separation layer 17, 18 of polysilicon as a separation layer,
19はパワーMOSトランジスタ、21はPチャネルMOSトランジスタ、26は第1の半導体基板としてのN -シリコン基板、30は絶縁膜としてのSiO 2 LOCOS領域、31は第2の半導体基板としてのシリコン基板、32は凹部、33は空間。 19 power MOS transistor 21 is P-channel MOS transistor, the N as a first semiconductor substrate 26 - silicon substrate, 30 is SiO 2 LOCOS regions as an insulating film, 31 a silicon substrate as a second semiconductor substrate, 32 recess, 33 space.

フロントページの続き (56)参考文献 特開 昭61−59852(JP,A) 特開 昭61−164238(JP,A) 特開 昭61−182242(JP,A) (58)調査した分野(Int.Cl. 6 ,DB名) H01L 27/00 301 H01L 21/762 H01L 29/786 Of the front page Continued (56) Reference Patent Sho 61-59852 (JP, A) JP Akira 61-164238 (JP, A) JP Akira 61-182242 (JP, A) (58) investigated the field (Int .Cl. 6, DB name) H01L 27/00 301 H01L 21/762 H01L 29/786

Claims (1)

  1. (57)【特許請求の範囲】 1. (57) [the claims] 1. 第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程と、 前記第1の半導体基板の主表面を平滑化する工程と、 前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程と、 前記第1の半導体基板に前記絶縁膜に至る分離層を形成して、電気的に分離される領域を区切る工程と、 前記分離層にて分離された前記第1の半導体基板の各領域に素子を形成する工程とを備える半導体装置の製造方法であって、 前記第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、第1の半導体基板としての単結晶シリコン基板の主表面の所定領域に絶縁膜を形成しその絶縁膜を含む単結晶シリコン基板の主表面にエピタキシャル成長により絶縁膜上にポリシリコン層を形成するとと Forming a first semiconductor substrate or the insulating film in a predetermined region of the main surface, a step of smoothing the main surface of said first semiconductor substrate, a smooth main surface of said first semiconductor substrate and bonding the main surface of the second semiconductor substrate, wherein forming a separation layer to reach the insulating film on the first semiconductor substrate, a step of separating the regions that are electrically separated at the separation layer a method of manufacturing a semiconductor device and a step of forming an element on separate respective regions of the first semiconductor substrate which is formed an insulating film on a predetermined region of the first semiconductor substrate or a main surface process, forming a polysilicon layer on an insulating film by epitaxial growth on the main surface of the single crystal silicon substrate in a predetermined region of the main surface of the single crystal silicon substrate including the insulating film to form an insulating film as a first semiconductor substrate Then door に単結晶シリコン基板上にエピタキシャル層を形成するものであり、 前記第1の半導体基板の主表面を平滑化する工程は前記エピタキシャル成長によるポリシリコン層及びエピタキシャル層を研磨により平滑化するものであることを特徴とする半導体装置の製造方法。 It on the single crystal silicon substrate is intended for forming the epitaxial layer, the step of smoothing the main surface of said first semiconductor substrate is to smooth by polishing a polysilicon layer and the epitaxial layer by the epitaxial growth the method of manufacturing a semiconductor device according to claim. 2. 2. 第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程と、 前記第1の半導体基板の主表面を平滑化する工程と、 前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程と、 前記第1の半導体基板に前記絶縁膜に至る分離層を形成して、電気的に分離される領域を区切る工程と、 前記分離層にて分離された前記第1の半導体基板の各領域に素子を形成する工程とを備える半導体装置の製造方法であって、 前記第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、第1の半導体基板としての単結晶シリコン基板の主表面の所定領域に絶縁膜を形成しその絶縁膜を含む単結晶シリコン基板の主表面にアモルファスシリコン層を形成し、さらに、固相エピタキシャル成長 Forming a first semiconductor substrate or the insulating film in a predetermined region of the main surface, a step of smoothing the main surface of said first semiconductor substrate, a smooth main surface of said first semiconductor substrate and bonding the main surface of the second semiconductor substrate, wherein forming a separation layer to reach the insulating film on the first semiconductor substrate, a step of separating the regions that are electrically separated at the separation layer a method of manufacturing a semiconductor device and a step of forming an element on separate respective regions of the first semiconductor substrate which is formed an insulating film on a predetermined region of the first semiconductor substrate or a main surface process, the amorphous silicon layer is formed on a first predetermined region of the main surface of the single crystal silicon substrate as a semiconductor substrate to form an insulating film major surface of the single crystal silicon substrate including the insulating film, further, the solid phase epitaxial growth より絶縁膜上に位置するアモルファスシリコン層をポリシリコン化するとともに単結晶シリコン基板上に位置するアモルファスシリコン層を単結晶化するものであり、 前記第1の半導体基板の主表面を平滑化する工程は前記ポリシリコン化及び単結晶化したシリコン層を研磨により平滑化するものであることを特徴とする半導体装置の製造方法。 Is intended to single crystallize the amorphous silicon layer located on a single crystal silicon substrate as well as polysilicon the amorphous silicon layer located on a more insulating film, the step of smoothing the main surface of said first semiconductor substrate the method of manufacturing a semiconductor device, characterized in that it is intended to smooth by polishing the silicon layer described above polysiliconized and single crystallization. 3. 3. 第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程と、 前記第1の半導体基板の主表面を平滑化する工程と、 前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程と、 前記第1の半導体基板に前記絶縁膜に至る分離層を形成して、電気的に分離される領域を区切る工程と、 前記分離層にて分離された前記第1の半導体基板の各領域に素子を形成する工程とを備える半導体装置の製造方法であって、 前記第1の半導体基板内あるいはその主表面の所定領域に絶縁膜を形成する工程は、第1の半導体基板としての単結晶シリコン基板の主表面の所定領域にLOCOS酸化法により絶縁膜としてのSiO 2 LOCOS領域を形成するものであり、 前記第1の半導体基板の主表面を平滑化する工程は同工程により Forming a first semiconductor substrate or the insulating film in a predetermined region of the main surface, a step of smoothing the main surface of said first semiconductor substrate, a smooth main surface of said first semiconductor substrate and bonding the main surface of the second semiconductor substrate, wherein forming a separation layer to reach the insulating film on the first semiconductor substrate, a step of separating the regions that are electrically separated at the separation layer a method of manufacturing a semiconductor device and a step of forming an element on separate respective regions of the first semiconductor substrate which is formed an insulating film on a predetermined region of the first semiconductor substrate or a main surface step is to form a SiO 2 LOCOS regions as an insulating film by LOCOS oxidation method in a predetermined region of the main surface of the single crystal silicon substrate as a first semiconductor substrate, the main surface of said first semiconductor substrate the step of smoothing by the same process 前記SiO 2 LOCOS領域に単結晶シリコン基板の主表面に対し凹部が形成されるものであり、 前記第1の半導体基板の主表面と平滑な第2の半導体基板の主表面を接合する工程は両基板を接合することにより前記凹部と第2の半導体基板の主表面にて空間が形成されるものであることを特徴とする半導体装置の製造方法。 Wherein the SiO 2 LOCOS regions are those recesses to the main surface of the single crystal silicon substrate is formed, a step of bonding a major surface of said first semiconductor main surface smooth second semiconductor substrate of the substrate both the method of manufacturing a semiconductor device, characterized in that in which space is formed by the recess and the major surface of the second semiconductor substrate by bonding a substrate.
JP30434087A 1987-11-30 1987-11-30 A method of manufacturing a semiconductor device Expired - Lifetime JP2794702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30434087A JP2794702B2 (en) 1987-11-30 1987-11-30 A method of manufacturing a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30434087A JP2794702B2 (en) 1987-11-30 1987-11-30 A method of manufacturing a semiconductor device
US07260997 US4963505A (en) 1987-10-27 1988-10-21 Semiconductor device and method of manufacturing same
US07790025 US5138422A (en) 1987-10-27 1991-11-06 Semiconductor device which includes multiple isolated semiconductor segments on one chip

Publications (2)

Publication Number Publication Date
JPH01144665A true JPH01144665A (en) 1989-06-06
JP2794702B2 true JP2794702B2 (en) 1998-09-10

Family

ID=17931830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30434087A Expired - Lifetime JP2794702B2 (en) 1987-11-30 1987-11-30 A method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP2794702B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532865A (en) 2006-03-31 2009-09-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated Soi transistor and a semiconductor device and a manufacturing method thereof having the bulk transistor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
JP3014012B2 (en) * 1992-03-19 2000-02-28 日本電気株式会社 A method of manufacturing a semiconductor device
JP3116609B2 (en) * 1992-11-25 2000-12-11 日本電気株式会社 A method of manufacturing a semiconductor device
JP2795107B2 (en) * 1992-11-26 1998-09-10 日本電気株式会社 A method of manufacturing a semiconductor device
JP2605597B2 (en) * 1993-09-09 1997-04-30 日本電気株式会社 A method of manufacturing a semiconductor device
JP2770808B2 (en) * 1995-03-13 1998-07-02 日本電気株式会社 A semiconductor substrate and manufacturing method thereof
JP2757815B2 (en) * 1995-03-31 1998-05-25 日本電気株式会社 A method of manufacturing a semiconductor device
JP2003142667A (en) * 2001-08-24 2003-05-16 Seiko Epson Corp Method for manufacturing semiconductor substrate, semiconductor substrate, electrooptic device and electronic apparatus
EP1396883A3 (en) 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103855A (en) 2002-09-10 2004-04-02 Canon Inc Substrate and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159852A (en) * 1984-08-31 1986-03-27 Toshiba Corp Manufacture of semiconductor device
JPH0714000B2 (en) * 1985-01-17 1995-02-15 株式会社東芝 Compound semiconductor device and a manufacturing method thereof
JPH0719837B2 (en) * 1985-02-08 1995-03-06 株式会社東芝 A method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532865A (en) 2006-03-31 2009-09-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated Soi transistor and a semiconductor device and a manufacturing method thereof having the bulk transistor

Also Published As

Publication number Publication date Type
JPH01144665A (en) 1989-06-06 application

Similar Documents

Publication Publication Date Title
US6174784B1 (en) Technique for producing small islands of silicon on insulator
US5258318A (en) Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
US5106777A (en) Trench isolation process with reduced topography
US5607875A (en) Method of separating a semiconductor wafer with dielectrics
US5484738A (en) Method of forming silicon on oxide semiconductor device structure for BiCMOS integrated circuits
US6288427B2 (en) Silicon-germanium BiCMOS on SOI
US6972478B1 (en) Integrated circuit and method for its manufacture
US20070048975A1 (en) Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US5593915A (en) Method of manufacturing semiconductor device
US5874768A (en) Semiconductor device having a high breakdown voltage
US4169000A (en) Method of forming an integrated circuit structure with fully-enclosed air isolation
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
US6784071B2 (en) Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
US3393349A (en) Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island
US5306942A (en) Semiconductor device having a shield which is maintained at a reference potential
US5011788A (en) Process of manufacturing semiconductor integrated circuit device and product formed thereby
US6190950B1 (en) Dense SOI programmable logic array structure
JP2001127149A (en) Semiconductor device and its manufacturing method
US4985745A (en) Substrate structure for composite semiconductor device
US5223736A (en) Trench isolation process with reduced topography
JPH11121377A (en) Improved smart cut process for manufacture of semiconductor material thin film
US6004406A (en) Silicon on insulating substrate
US5356827A (en) Method of manufacturing semiconductor device
JPH1032209A (en) Soi wafer, manufacture thereof and semiconductor integrated circuit device using the soi wafer
US5374582A (en) Laminated substrate for semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080626

Year of fee payment: 10