JP2775643B2 - Thermal head - Google Patents
Thermal headInfo
- Publication number
- JP2775643B2 JP2775643B2 JP23167089A JP23167089A JP2775643B2 JP 2775643 B2 JP2775643 B2 JP 2775643B2 JP 23167089 A JP23167089 A JP 23167089A JP 23167089 A JP23167089 A JP 23167089A JP 2775643 B2 JP2775643 B2 JP 2775643B2
- Authority
- JP
- Japan
- Prior art keywords
- heating element
- conductor
- thermal head
- insulating
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は感熱記録を行なうサーマルヘッドに関す
る。The present invention relates to a thermal head for performing thermal recording.
［従来技術］ 従来、発熱素子の選択的発熱により感熱記録を行なう
サーマルヘッドにおいては、発熱素子だけを有し、駆動
回路部とは別体になっている。そのため、発熱素子と駆
動回路部とを半田付け等で接続しなければならないた
め、接続信頼性や生産性が悪い。[Prior Art] Conventionally, a thermal head that performs thermal recording by selective heat generation of a heating element has only a heating element and is separate from a drive circuit unit. Therefore, since the heating element and the drive circuit must be connected by soldering or the like, connection reliability and productivity are poor.
このようなことから、最近では、発熱素子と駆動回路
部とを１枚の基板に設けることが検討されている。この
サーマルヘッドでは、接続作業が不要なため接続信頼性
の向上が図れるとともに、半導体製造技術が利用できる
ので、生産性がよい。For these reasons, recently, it has been studied to provide the heating element and the drive circuit portion on one substrate. With this thermal head, connection work is not required, so that connection reliability can be improved, and since semiconductor manufacturing technology can be used, productivity is high.
［発明が解決しようとする課題］ 上述したサーマルヘッドにおいては、印字特性の向上
を図るために、発熱素子を基板上に高く形成して被記録
紙との密着性をよくする必要がある。しかし、通常の半
導体製造技術においては、発熱素子と駆動回路部を接続
する配線材料としてアルミニウムやアルミニウム合金が
広く用いられているため、配線材料の融点が低く、しか
もヒロックが発生しやすい。そのため、アルミニウム配
線後の熱処理工程が制約され、発熱素子としてポリシリ
コン等の材料を用いる場合には、発熱素子をアルミニウ
ム配線前に形成しなければならない。このため、アルミ
ニウム配線が発熱素子の端部上に形成されることとなる
ので、発熱素子の中央部の下に隆起部を形成しなけれ
ば、発熱素子をアルミニウム配線よりも高く形成するこ
とができないという問題がある。[Problems to be Solved by the Invention] In the above-described thermal head, in order to improve the printing characteristics, it is necessary to form the heating element high on the substrate to improve the adhesion to the recording paper. However, in ordinary semiconductor manufacturing technology, aluminum or an aluminum alloy is widely used as a wiring material for connecting a heating element and a drive circuit portion. Therefore, the melting point of the wiring material is low, and hillocks are easily generated. Therefore, the heat treatment process after the aluminum wiring is restricted, and when a material such as polysilicon is used as the heating element, the heating element must be formed before the aluminum wiring. For this reason, since the aluminum wiring is formed on the end of the heating element, the heating element cannot be formed higher than the aluminum wiring unless a raised portion is formed below the center of the heating element. There is a problem.
この発明の目的は、隆起部を設けずに発熱抵抗層を配
線導体よりも高く形成でき、印字特性の向上を図ること
のできるサーマルヘッドを提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a thermal head capable of forming a heating resistance layer higher than a wiring conductor without providing a raised portion and improving printing characteristics.
［課題を解決するための手段］ この発明は、基板と発熱素子との間にスルーホールを
有する絶縁層を形成し、発熱素子および選択導体を前記
絶縁層上に形成するとともに、絶縁層の下面に前記スル
ーホールを介して発熱素子および選択導体を接続する引
出し導体を設け、この引出し導体を前記選択導体よりも
融点の高い材料で形成したことにある。Means for Solving the Problems According to the present invention, an insulating layer having a through hole is formed between a substrate and a heating element, a heating element and a selection conductor are formed on the insulating layer, and a lower surface of the insulating layer is formed. And a lead conductor for connecting the heating element and the selection conductor via the through hole is provided, and the lead conductor is formed of a material having a higher melting point than the selection conductor.
［作用］ この発明によれば、発熱素子および選択導体の下に絶
縁層を介して形成された引出し導体により、発熱素子と
選択導体を接続したので、選択導体を発熱素子上に形成
して導通をとる必要がない。そのため、発熱素子の下に
隆起部を設けなくても、発熱素子を選択導体よりも高く
形成することができる。この結果、発熱素子の被記録紙
への密着性がよくなり、印字特性の向上が図れる。しか
も、引出し導体は選択導体よりも融点が高いので、引出
し導体の形成後に選択導体を形成しても、熱的悪影響を
受けることがない。そのため、通常の半導体製造技術で
容易に製造することができる。[Operation] According to the present invention, the heating element and the selection conductor are connected by the lead conductor formed below the heating element and the selection conductor via the insulating layer, so that the selection conductor is formed on the heating element to conduct. There is no need to take. Therefore, the heating element can be formed higher than the selection conductor without providing a raised portion below the heating element. As a result, the adhesion of the heating element to the recording paper is improved, and the printing characteristics can be improved. Moreover, since the lead conductor has a higher melting point than the selection conductor, even if the selection conductor is formed after the formation of the lead conductor, there is no adverse thermal effect. Therefore, it can be easily manufactured by ordinary semiconductor manufacturing technology.
［実施例］ 以下、図面を参照して、この発明の実施例を説明す
る。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第１図はこの発明のサーマルヘッドの要部拡大断面図
である。図中１は単結晶のｎ型シリコン基板（ウエハ）
である。このシリコン基板１には、発熱素子２、薄膜ト
ランジスタ３、Ｃ−MOS4、およびバンプ部５が一括形成
されている。薄膜トランジスタ３はｎ−MOS・FETであ
り、Ｃ−MOS4はシフトレジスタ回路、ラッチ回路、ゲー
ト回路等を構成するものである。以下、各素子の構成を
順に説明する。FIG. 1 is an enlarged sectional view of a main part of a thermal head according to the present invention. In the figure, 1 is a single crystal n-type silicon substrate (wafer)
It is. On the silicon substrate 1, a heating element 2, a thin film transistor 3, a C-MOS 4, and a bump portion 5 are collectively formed. The thin film transistor 3 is an n-MOS.FET, and the C-MOS 4 constitutes a shift register circuit, a latch circuit, a gate circuit and the like. Hereinafter, the configuration of each element will be described in order.
発熱素子２は発熱する部分であり、シリコン基板１の
左端近傍に形成されている。すなわち、シリコン基板１
の上面にはSiO2,PSG（リンケードガラス）等よりなる絶
縁層６が形成されている。この絶縁層６上にはポリシリ
コンに不純物をドープしてなる引出し導体７と共通導体
８が離間対向して形成されているとともに、この引出し
導体７および共通導体８を覆ってSiO2等よりなる絶縁膜
９が形成されている。この絶縁膜９上にはポリシリコン
に不純物をドープしてなる発熱素子２が形成されている
とともに、この発熱素子２を覆って絶縁保護膜10が形成
されている。The heating element 2 is a portion that generates heat, and is formed near the left end of the silicon substrate 1. That is, the silicon substrate 1
An insulating layer 6 made of SiO 2 , PSG (linkage glass) or the like is formed on the upper surface of the substrate. On the insulating layer 6, a lead conductor 7 formed by doping polysilicon with impurities and a common conductor 8 are formed so as to be spaced apart from each other, and are made of SiO 2 or the like so as to cover the lead conductor 7 and the common conductor 8. An insulating film 9 is formed. On the insulating film 9, a heating element 2 formed by doping polysilicon with an impurity is formed, and an insulating protective film 10 is formed to cover the heating element 2.
この場合、引出し導体７は発熱素子２と薄膜トランジ
スタ３とを接続するものであり、シリコン基板１の幅方
向に等間隔に多数配列形成されている。共通導体８は発
熱素子２のアースラインをなすものであり、引出し導体
７の配列方向に沿って連続して形成されている。特に、
これら各導体７、８は不純物としてリン（Ｐ）イオンが
高濃度にドープされ、後述する発熱素子２よりも低抵抗
に形成されている。また、各導体７、８上の絶縁膜９に
は各導体７、８の対向端および引出し導体７の中間部と
対応する箇所にそれぞれスルーホール11、12、13が形成
されている。発熱素子２は引出し導体７と共通導体８の
各端部に亘って等間隔（16ドット/mmのピッチ）に配列
形成され、かつ各導体７、８の対向端に位置するスルー
ホール11、12内にも充填されている。これにより、発熱
素子２は右端が引出し導体７の左端部に導通し、左端が
共通導体８の右端部に導通している。この発熱素子２は
不純物として所定量のリン（Ｐ）イオンがドープされる
ことにより、所定のシート抵抗（数十Ω／口）を有す
る。すなわち、この発熱素子２の全抵抗値はＰイオンの
打ち込み濃度およびその面積によって決定されるため、
Ｐイオンの打ち込み量および非エッチングの量によって
調節され、最終的には数十〜数百Ω程度に調製されてい
る。なお、絶縁保護膜10は耐酸化性および耐摩耗性を有
するもので、SiO2とSiNの２層構造のものであっても、S
iONの単一層のものであってもよい。ここで重要な事
は、発熱素子２と対応する部分の絶縁保護膜10がその周
囲全域の絶縁保護膜10よりも高く突出して形成されてい
ることである。この構造は各発熱素子２に対応する領域
の絶縁保護膜10の表面を感熱紙や感熱インクシート等に
接触させるのに極めて効果的である。In this case, a large number of lead conductors 7 connect the heating elements 2 and the thin film transistors 3 and are arranged at equal intervals in the width direction of the silicon substrate 1. The common conductor 8 forms a ground line of the heating element 2 and is formed continuously along the arrangement direction of the lead conductors 7. Especially,
These conductors 7 and 8 are heavily doped with phosphorus (P) ions as impurities, and are formed to have a lower resistance than the heating element 2 described later. Further, through holes 11, 12, and 13 are formed in the insulating film 9 on the conductors 7 and 8, respectively, at positions corresponding to the opposite ends of the conductors 7 and 8 and the intermediate portion of the lead-out conductor 7. The heating elements 2 are arranged at equal intervals (a pitch of 16 dots / mm) across the respective ends of the lead conductor 7 and the common conductor 8, and the through holes 11, 12 located at the opposite ends of the conductors 7, 8. It is also filled inside. As a result, the heating element 2 has the right end conducting to the left end of the lead conductor 7 and the left end conducting to the right end of the common conductor 8. The heating element 2 has a predetermined sheet resistance (several tens Ω / port) by being doped with a predetermined amount of phosphorus (P) ions as impurities. That is, since the total resistance of the heating element 2 is determined by the implantation concentration of P ions and the area thereof,
It is adjusted by the amount of implanted P ions and the amount of non-etching, and is finally adjusted to about several tens to several hundreds Ω. The insulating protective film 10 has oxidation resistance and wear resistance. Even if it has a two-layer structure of SiO 2 and SiN,
It may be a single layer of iON. What is important here is that the portion of the insulating protective film 10 corresponding to the heating element 2 is formed to protrude higher than the insulating protective film 10 in the entire surrounding area. This structure is extremely effective for bringing the surface of the insulating protective film 10 in the area corresponding to each heating element 2 into contact with a heat-sensitive paper or a heat-sensitive ink sheet.
薄膜トランジスタ３を構成するｎ−MOSは電界効果（F
ET）型のものであり、シリコン基板１における発熱素子
２から右側へ大きく離れた部分に形成されている。すな
わち、その部分のシリコン基板１の上面側内部にはボロ
ン（Ｂ）等のアクセプタ不純物がドープされたｐ型領域
14が形成されており、このｐ型領域14の領域内にはリン
（Ｐ）等のドナー不純物がドープされた２つのｎ型領域
15、15が形成されている。この２つのｎ型領域15、15は
それぞれソース、ドレインの電極をなすものである。そ
して、このｎ型領域15、15間に位置するシリコン基板１
上には、SiO2よりなるゲート絶縁膜16を介してゲート電
極17が形成されている。このゲート電極17は上述した各
導体７、８と同様ポリシリコンにＰイオンをドープする
ことにより低抵抗に形成されており、その全表面はゲー
ト絶縁膜16で覆われている。また、各ｎ型領域15、15と
対応する箇所には、ソース、ドレインの配線パターン1
8、18が形成されている。この配線パターン18、18はア
ルミニウムやアルミニウム合金等の低抵抗金属からな
り、それぞれ発熱素子２の厚さよりも薄く形成され、２
つのｎ型領域15、15に接続されている。この場合、一方
の配線パターン18は選択導体をなすものであり、引出し
導体７の中間部に位置するスルーホール13を通して引出
し導体７と導通し、この引出し導体７を介して発熱素子
２に接続されている。なお、この配線パターン18、18お
よびゲート絶縁膜16上にも発熱素子２と同じ絶縁保護膜
10が形成されている。この絶縁保護膜10は配線パターン
18、18が発熱素子２よりも薄く形成されているので、発
熱素子２の絶縁保護膜10よりも低く形成されている。The n-MOS constituting the thin film transistor 3 has a field effect (F
ET) type, and is formed in a portion of the silicon substrate 1 that is far away from the heating element 2 to the right. That is, a p-type region doped with an acceptor impurity such as boron (B) is formed inside the upper surface side of the silicon substrate 1 in that portion.
14 are formed, and two n-type regions doped with a donor impurity such as phosphorus (P) are formed in the p-type region 14.
15 and 15 are formed. These two n-type regions 15 and 15 serve as source and drain electrodes, respectively. The silicon substrate 1 located between the n-type regions 15
A gate electrode 17 is formed thereon with a gate insulating film 16 made of SiO 2 interposed therebetween. The gate electrode 17 is formed with low resistance by doping polysilicon with P ions, similarly to the conductors 7 and 8 described above, and the entire surface is covered with the gate insulating film 16. In addition, the source and drain wiring patterns 1 are provided at locations corresponding to the respective n-type regions 15 and 15.
8, 18 are formed. The wiring patterns 18 and 18 are made of a low-resistance metal such as aluminum or an aluminum alloy, and are each formed to be thinner than the thickness of the heating element 2.
N-type regions 15, 15. In this case, one of the wiring patterns 18 serves as a selection conductor, conducts with the lead conductor 7 through the through hole 13 located at an intermediate portion of the lead conductor 7, and is connected to the heating element 2 via the lead conductor 7. ing. Note that the same insulating protective film as the heating element 2 is also formed on the wiring patterns 18 and 18 and the gate insulating film 16.
10 are formed. This insulating protective film 10 is a wiring pattern
Since 18 and 18 are formed thinner than the heating element 2, they are formed lower than the insulating protective film 10 of the heating element 2.
Ｃ−MOS4はシフトレジスタ回路、ラッチ回路、および
ゲート回路等を構成するFET型のものであり、ｎ−MOSと
ｐ−MOSとからなり、上述した薄膜トランジスタ３の右
側に接近してｎ−MOS、ｐ−MOSの順に形成されている。
この場合、ｎ−MOSは上述した薄膜トランジスタ３と全
く同じ構成となっている。また、ｐ−MOSはシリコン基
板１の上面側内部に２つのｐ型領域19、19を形成した以
外は上述したｎ−MOSと全く同じ構成となっている。そ
のため、ここでは同一部分に同一符号を付し、その説明
を省略する。The C-MOS 4 is of an FET type constituting a shift register circuit, a latch circuit, a gate circuit and the like, and is composed of an n-MOS and a p-MOS. They are formed in the order of p-MOS.
In this case, the n-MOS has exactly the same configuration as the thin film transistor 3 described above. The p-MOS has exactly the same configuration as the above-described n-MOS except that two p-type regions 19 and 19 are formed inside the upper surface of the silicon substrate 1. Therefore, the same reference numerals are given to the same portions here, and the description thereof will be omitted.
バンプ部５はＣ−MOS4に各種の信号を取り入れる電極
であり、シリコン基板１の右端に複数（例えば、画信
号、クロック信号、ストローブ信号、イネーブル信号等
の４つ）設けられている。すなわち、シリコン基板１上
の絶縁膜６に配線パターン20が形成され、この配線パタ
ーン20上に形成された絶縁保護膜10の所定箇所がエッチ
ングされ、このエッチングされた部分に金（Au）等のメ
ッキ層21が絶縁保護膜10の上方へ突出して形成されてい
る。The bump portion 5 is an electrode for taking in various signals into the C-MOS 4, and a plurality (for example, four such as an image signal, a clock signal, a strobe signal, and an enable signal) are provided on the right end of the silicon substrate 1. That is, a wiring pattern 20 is formed on the insulating film 6 on the silicon substrate 1, a predetermined portion of the insulating protective film 10 formed on the wiring pattern 20 is etched, and the etched portion is formed of gold (Au) or the like. The plating layer 21 is formed so as to protrude above the insulating protective film 10.
次に、上述したようなサーマルヘッドを製造する場合
について説明する。Next, a case where the above-described thermal head is manufactured will be described.
まず、シリコン基板（ウエハ）１の上面にSiO2,PSG等
よりなる絶縁膜６を熱酸化処理（LOCOS法）またはCVD
（Chemical Vapor Deposition）法等により成膜し、こ
の絶縁膜６の所定箇所をエッチングして除去することに
より、絶縁膜６を所定形状にパターン形成する。この
後、薄膜トランジスタ３とＣ−MOS4の各ｎ−MOSと対応
する部分のシリコン基板１にＢイオンを打込んでｐ型領
域14、14を形成するとともに、このｐ型領域14、14の上
面にそれぞれゲート絶縁膜16、16を設けてＰイオンを打
込み、ソース、ドレインの各ｎ型領域15…を形成する。
これと同様に、ｐ−MOSの各ｐ型領域19、19も形成す
る。First, an insulating film 6 made of SiO 2 , PSG or the like is thermally oxidized (LOCOS method) or CVD on an upper surface of a silicon substrate (wafer) 1.
A film is formed by a (Chemical Vapor Deposition) method or the like, and a predetermined portion of the insulating film 6 is removed by etching, whereby the insulating film 6 is patterned into a predetermined shape. Thereafter, B ions are implanted into portions of the silicon substrate 1 corresponding to the respective n-MOSs of the thin film transistor 3 and the C-MOS 4 to form p-type regions 14 and 14. Gate insulating films 16 and 16 are provided, and P ions are implanted to form source and drain n-type regions 15.
Similarly, the p-type regions 19 of the p-MOS are also formed.
しかる後、全表面にポリシリコンをプラズマCVD法に
より生成してポリシリコン層を成膜し、このポリシリコ
ン層をＰイオンを高濃度にドープして後述する発熱素子
２よりも抵抗値を低くする。そして、このポリシリコン
層をエッチングして不要な部分を除去することにより、
薄膜トランジスタ３およびＣ−MOS4の各ゲート電極15…
をパターン形成すると同時に、発熱素子２の引出し導体
７および共通導体８をも形成する。このため、引出し導
体７および共通導体８を別工程で形成する必要がなく、
ゲート電極15…と同時に形成することができるので、製
造工程が複雑にならず、容易に形成することができる。Thereafter, polysilicon is formed on the entire surface by a plasma CVD method to form a polysilicon layer, and the polysilicon layer is doped with P ions at a high concentration so as to have a lower resistance value than a heating element 2 described later. . Then, by etching this polysilicon layer to remove unnecessary parts,
Each gate electrode 15 of the thin film transistor 3 and the C-MOS 4 ...
Are formed at the same time, the lead conductor 7 and the common conductor 8 of the heating element 2 are also formed. For this reason, it is not necessary to form the lead conductor 7 and the common conductor 8 in separate steps,
Since the gate electrodes 15 can be formed at the same time, the manufacturing process is not complicated, and the gate electrodes 15 can be easily formed.
次いで、全表面にSiO2等よりなる絶縁膜９をCVD法等
により成膜し、この絶縁膜９をエッチングして不要な部
分を除去することにより、引出し導体７と共通導体８の
対向端および引出し導体７の中間部に位置する部分にス
ルーホール11、12、13をそれぞれ形成する。Next, an insulating film 9 made of SiO 2 or the like is formed on the entire surface by a CVD method or the like, and the insulating film 9 is etched to remove unnecessary portions. Through holes 11, 12, and 13 are formed in portions located in the middle of the lead conductor 7, respectively.
この後、全表面に再度ポリシリコンを400℃程度のプ
ラズマCVD法により厚さ１〜２μｍ程度に生成し、この
ポリシリコン層にＰイオンを打込んで抵抗値を所定の値
（最終的に数十Ω／口）に減少させる。このポリシリコ
ン層をエッチングして不要な部分を除去すると、発熱素
子２は全抵抗値が例えば数十Ω〜数百Ωに調節されてパ
ターン形成される。このとき、発熱素子２はスルーホー
ル11、12を介して引出し導体７と共通導体８に接続され
る。この場合、発熱素子２と引出し導体７および共通導
体８はそれぞれポリシリコンで形成されているので、相
互のコンタクト抵抗を下げることができる。特に、引出
し導体７および共通導体８はＰイオン濃度が発熱素子２
よりも高いので、発熱素子２の形成後に熱処理を行なう
ことにより、引出し導体７と共通導体８のＰイオンを発
熱素子２に拡散させることができる。これにより、各導
体７、８と発熱素子２とのコンタクト抵抗を下げること
ができ、良好なコンタクトが得られる。Thereafter, polysilicon is again formed on the entire surface to a thickness of about 1 to 2 μm by a plasma CVD method at about 400 ° C., and P ions are implanted into the polysilicon layer to set the resistance to a predetermined value (finally, 10 Ω / mouth). When the unnecessary portion is removed by etching the polysilicon layer, the heating element 2 is patterned with the total resistance adjusted to, for example, several tens Ω to several hundred Ω. At this time, the heating element 2 is connected to the lead conductor 7 and the common conductor 8 via the through holes 11 and 12. In this case, since the heating element 2, the lead conductor 7 and the common conductor 8 are each formed of polysilicon, the mutual contact resistance can be reduced. In particular, the lead conductor 7 and the common conductor 8 have the P ion concentration of the heating element 2.
Therefore, by performing heat treatment after the formation of the heating element 2, P ions of the lead conductor 7 and the common conductor 8 can be diffused into the heating element 2. Thereby, the contact resistance between each of the conductors 7 and 8 and the heating element 2 can be reduced, and a good contact can be obtained.
この後、さらに全表面にアルミニウムやアルミニウム
合金等の低抵抗金属をスパッタリングまたは蒸着等によ
り被着し、この金属膜をエッチングして不要な部分を除
去することにより、薄膜トランジスタ３、Ｃ−MOS4、お
よびバンプ部５の各配線パターン18…および20を形成す
る。しかる後、全表面にスパッタリングや蒸着、または
CVD法等により絶縁保護膜10を形成する。この絶縁保護
膜10は発熱素子２が各配線パターン18…および20よりも
厚く形成されているので、発熱素子２と対応する部分が
他の部分よりも高く形成される。Thereafter, a low-resistance metal such as aluminum or an aluminum alloy is further deposited on the entire surface by sputtering or vapor deposition, and unnecessary portions are removed by etching the metal film, whereby the thin film transistor 3, the C-MOS 4, and the like are removed. Each of the wiring patterns 18... And 20 of the bump section 5 is formed. Then, sputtering or vapor deposition on all surfaces, or
An insulating protective film 10 is formed by a CVD method or the like. Since the heating element 2 is formed thicker than each of the wiring patterns 18 and 20 in the insulating protective film 10, a portion corresponding to the heating element 2 is formed higher than other portions.
最後に、絶縁保護膜10をエッチングしてバンプ部５と
対応する部分を除去し、配線パターン20上に金（Au）等
をメッキしてメッキ層21を絶縁保護膜10の上方に突出さ
せて形成する。これにより、バンプ電極であるバンプ部
５が形成される。そして、シリコン基板１を２点鎖線で
示す所定の箇所でダイシングして個々に切り離すと、こ
の発明のサーマルヘッドが得られる。Finally, the insulating protective film 10 is etched to remove the portion corresponding to the bump portion 5, and gold (Au) or the like is plated on the wiring pattern 20, and the plating layer 21 is projected above the insulating protective film 10. Form. As a result, a bump portion 5 serving as a bump electrode is formed. Then, when the silicon substrate 1 is diced at predetermined positions indicated by two-dot chain lines and cut off individually, the thermal head of the present invention is obtained.
このようなサーマルヘッドによれば、通常の半導体製
造技術で容易に製造することができ、しかも発熱素子２
の下に隆起部を形成しなくても、発熱素子２と対応する
部分の絶縁保護膜10が他の部分よりも高く形成すること
ができる。そのため、発熱素子２と対応する部分を被記
録紙に良好に密着させることができ、これにより印字特
性の向上を図ることができる。According to such a thermal head, it can be easily manufactured by ordinary semiconductor manufacturing technology, and the heating element 2
Even if a raised portion is not formed underneath, the portion of the insulating protective film 10 corresponding to the heating element 2 can be formed higher than other portions. Therefore, a portion corresponding to the heating element 2 can be satisfactorily brought into close contact with the recording paper, thereby improving the printing characteristics.
第２図はこの発明の他の実施例を示す。この場合、上
述した実施例と同一部分には同一符号を付し、その説明
は省略する。このサーマルヘッドは共通導体８を発熱素
子２の下側に対応させて形成したものである。すなわ
ち、シリコン基板１上に形成された絶縁膜６上にはそれ
ぞれポリシリコンにＰイオンの不純物をドープしてなる
引出し導体７と共通導体８が接触することなく接近して
パターン形成されている。また、絶縁膜６上には引出し
導体７および共通導体８を覆って絶縁膜９が形成されて
おり、この絶縁膜９には引出し導体７と共通導体８の各
左端と対応する部分にスルーホール11、12が形成されて
いる。そして、絶縁膜９上にはポリシリコンにＰイオン
の不純物をドープしてなる発熱素子２が共通導体８の上
方に対応して形成されている。この発熱素子２は各スル
ーホール11、12を介して引出し導体７と共通導体８に接
続され、その上面には絶縁保護膜10が形成されている。FIG. 2 shows another embodiment of the present invention. In this case, the same parts as those of the above-described embodiment are denoted by the same reference numerals, and the description thereof will be omitted. In this thermal head, the common conductor 8 is formed so as to correspond to the lower side of the heating element 2. That is, on the insulating film 6 formed on the silicon substrate 1, a lead conductor 7 and a common conductor 8, each of which is obtained by doping a polysilicon with a P ion impurity, are formed in close proximity without contact. An insulating film 9 is formed on the insulating film 6 so as to cover the lead conductor 7 and the common conductor 8. The insulating film 9 has through holes formed in portions corresponding to the left ends of the lead conductor 7 and the common conductor 8. 11 and 12 are formed. On the insulating film 9, the heating element 2 formed by doping polysilicon with P ion impurities is formed above the common conductor 8. The heating element 2 is connected to the lead conductor 7 and the common conductor 8 via the through holes 11 and 12, and an insulating protective film 10 is formed on the upper surface thereof.
したがって、このようなサーマルヘッドによれば、発
熱素子２が絶縁膜９を介して共通導体８上に対応して形
成されているので、共通導体８の厚さ分だけ発熱素子２
を高く形成することができる。そのため、前述した実施
例のサーマルヘッドよりも発熱素子２と選択導体である
配線パターン18との段差を大きくすることができるの
で、密着性が更によくなり、より一層、印字特性の向上
を図ることができる。なお、この場合にも、引出し導体
７および共通導体８の不純物濃度が発熱素子２よりも高
いので、各導体７、８と発熱素子２とのコンタクト抵抗
を熱処理により下げることができ、良好にコンタクトさ
せることができる。Therefore, according to such a thermal head, since the heating element 2 is formed on the common conductor 8 via the insulating film 9, the heating element 2 has a thickness corresponding to the thickness of the common conductor 8.
Can be formed high. Therefore, the step between the heating element 2 and the wiring pattern 18 as the selection conductor can be made larger than in the thermal head of the above-described embodiment, so that the adhesion is further improved, and the printing characteristics are further improved. Can be. Also in this case, since the impurity concentration of the lead conductor 7 and the common conductor 8 is higher than that of the heating element 2, the contact resistance between each of the conductors 7, 8 and the heating element 2 can be reduced by heat treatment, and the contact Can be done.
なお、上述した各実施例では基板としてシリコン基板
１を用いたが、これに限らず、ガラス、石英、セラミッ
ク等の絶縁基板上に設けてもよい。この場合には、絶縁
基板上にポリシリコン層を形成して薄膜トランジスタ３
やＣ−MOS4等の駆動回路を形成すればよい。In each of the embodiments described above, the silicon substrate 1 is used as the substrate. However, the present invention is not limited to this, and the silicon substrate 1 may be provided on an insulating substrate such as glass, quartz, or ceramic. In this case, a polysilicon layer is formed on an insulating substrate to form a thin film transistor 3.
And a drive circuit such as C-MOS4 may be formed.
［発明の効果］ 以上詳細に説明したように、この発明によれば、発熱
素子および選択導体の下に絶縁層を介して形成された引
出し導体により、発熱素子と選択導体を接続したので、
選択導体を発熱素子上に形成して導通をとる必要がな
い。そのため、発熱素子の下に隆起部を設けなくても、
発熱素子を選択導体よりも高く形成することができる。
この結果、発熱素子の被記録紙への密着性がよくなり、
印字特性の向上が図れる。しかも、引出し導体は選択導
体よりも融点が高いので、引出し導体の形成後に選択導
体を形成しても、熱的悪影響を受けることがない。その
ため、通常の半導体製造技術で容易に製造することがで
きる。[Effects of the Invention] As described in detail above, according to the present invention, the heating element and the selection conductor are connected by the lead conductor formed under the heating element and the selection conductor via the insulating layer.
There is no need to form the selection conductor on the heating element to achieve conduction. Therefore, even without providing a raised portion under the heating element,
The heating element can be formed higher than the selection conductor.
As a result, the adhesion of the heating element to the recording paper is improved,
The printing characteristics can be improved. Moreover, since the lead conductor has a higher melting point than the selection conductor, even if the selection conductor is formed after the formation of the lead conductor, there is no adverse thermal effect. Therefore, it can be easily manufactured by ordinary semiconductor manufacturing technology.
第１図はこの発明のサーマルヘッドの要部拡大断面図、
第２図は他の実施例の要部拡大断面図である。 １……シリコン基板、２……発熱素子、７……引出し導
体、８……共通導体、９……絶縁膜、11、13……スルー
ホール、18……配線パターン（選択電極）。FIG. 1 is an enlarged sectional view of a main part of a thermal head according to the present invention,
FIG. 2 is an enlarged sectional view of a main part of another embodiment. DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Heating element, 7 ... Lead-out conductor, 8 ... Common conductor, 9 ... Insulating film, 11, 13 ... Through hole, 18 ... Wiring pattern (selection electrode).
Claims (1)
素子の一端および他端に選択導体および共通導体を接続
するサーマルヘッドにおいて、 前記基板と前記発熱素子との間にスルーホールを有する
絶縁層を形成し、前記発熱素子および前記選択導体を前
記絶縁層上に形成するとともに、前記絶縁層の下面に前
記スルーホールを介して前記発熱素子および前記選択導
体を接続する引出し導体を設け、この引出し導体を前記
選択導体よりも融点の高い材料で形成したことを特徴と
するサーマルヘッド。1. A thermal head for connecting a selection conductor and a common conductor to one end and the other end of a heating element made of polysilicon on a substrate, wherein an insulating layer having a through hole is formed between the substrate and the heating element. The heating element and the selection conductor are formed on the insulating layer, and a lead conductor for connecting the heating element and the selection conductor via the through hole is provided on a lower surface of the insulating layer. A thermal head formed of a material having a higher melting point than the selected conductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23167089A JP2775643B2 (en) | 1989-09-08 | 1989-09-08 | Thermal head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23167089A JP2775643B2 (en) | 1989-09-08 | 1989-09-08 | Thermal head |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396356A JPH0396356A (en) | 1991-04-22 |
| JP2775643B2 true JP2775643B2 (en) | 1998-07-16 |
Family
ID=16927143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23167089A Expired - Lifetime JP2775643B2 (en) | 1989-09-08 | 1989-09-08 | Thermal head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775643B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007078695A (en) * | 2006-10-18 | 2007-03-29 | Casio Comput Co Ltd | Operation check system |
-
1989
- 1989-09-08 JP JP23167089A patent/JP2775643B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0396356A (en) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1284235C (en) | Folded extended window field effect transistor | |
| JP4169811B2 (en) | Thin film transistor manufacturing method | |
| JPH09321229A (en) | Semiconductor device and its manufacture | |
| US5055859A (en) | Integrated thermal printhead and driving circuit | |
| KR0145902B1 (en) | Resistance part and its manufacturing method of thin film transistor liquid crystal display elements | |
| JPH11340327A (en) | Method for manufacturing semiconductor device | |
| JPH07114210B2 (en) | Method for manufacturing semiconductor device | |
| JP2775643B2 (en) | Thermal head | |
| KR100202236B1 (en) | Active matrix panel and its making method | |
| JP2625989B2 (en) | Thermal head | |
| EP0369347B1 (en) | Thermal print head | |
| JP2591115B2 (en) | Thermal head | |
| JP2591125B2 (en) | Thermal head | |
| JP2504144B2 (en) | Thermal head and manufacturing method thereof | |
| JP2733947B2 (en) | Manufacturing method of thin film pattern | |
| JP2775779B2 (en) | Thermal head and method of manufacturing the same | |
| JPH02289362A (en) | Thermal head and production thereof | |
| JP2002314088A (en) | Manufacturing method for thin film transistor array substrate and liquid crystal display device using the same manufactured by the method | |
| JP2587103B2 (en) | Method for manufacturing semiconductor device | |
| JP2546297B2 (en) | Semiconductor memory device | |
| JPH04112050A (en) | Multilayer interconnection semiconductor device | |
| KR930010459B1 (en) | Thermal print head | |
| JP3099450B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH02253966A (en) | Thermal head and thermal head device | |
| JPH073872B2 (en) | Method of manufacturing semiconductor device using thin film transistor |