JP2758611B2 - Bipolar transistor element - Google Patents

Bipolar transistor element

Info

Publication number
JP2758611B2
JP2758611B2 JP63229763A JP22976388A JP2758611B2 JP 2758611 B2 JP2758611 B2 JP 2758611B2 JP 63229763 A JP63229763 A JP 63229763A JP 22976388 A JP22976388 A JP 22976388A JP 2758611 B2 JP2758611 B2 JP 2758611B2
Authority
JP
Japan
Prior art keywords
gaas
layer
base
bipolar transistor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63229763A
Other languages
Japanese (ja)
Other versions
JPH0279435A (en
Inventor
裕二 蓮見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63229763A priority Critical patent/JP2758611B2/en
Publication of JPH0279435A publication Critical patent/JPH0279435A/en
Application granted granted Critical
Publication of JP2758611B2 publication Critical patent/JP2758611B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、GaAsを用いたホモ接合バイポーラトランジ
スタ素子に係り、特に、電流増幅率が大きく高周波特性
に優れたバイポーラトランジスタ素子に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a homojunction bipolar transistor device using GaAs, and more particularly to a bipolar transistor device having a large current amplification factor and excellent high-frequency characteristics.

〔従来の技術〕[Conventional technology]

バイポーラトランジスタは、電界効果トランジスタ
(FET)に比べ電流駆動能力に優れているため、負荷の
大きい回路を高速で動作させるための回路素子として注
目されている。特に、GaAs(ガリウム・砒素)などの化
合物半導体はSi(シリコン)よりも電子移動度が大きい
ので、バイポーラトランジスタの高速性を生かす上で有
利である。
Bipolar transistors have higher current driving capability than field-effect transistors (FETs), and thus have attracted attention as circuit elements for operating circuits with large loads at high speed. In particular, a compound semiconductor such as GaAs (gallium / arsenic) has an electron mobility higher than that of Si (silicon), and is therefore advantageous in utilizing the high speed of a bipolar transistor.

従来、GaAsを主材料としたバイポーラトランジスタに
おいては、GaAsからなるベースに対して、エミッタにAl
GaAs(アルミニウム・ガリウム・砒素)の3元素からな
るバンドギャップ幅の広い材料を用い、エミッタ・ベー
ス間をヘテロ接合に形成したトランジスタが開発の主流
を占めており、このようなヘテロ接合バイポーラトラン
ジスタは既に実用化の時期にさしかかっている。ヘテロ
接合バイポーラトランジスタが発達した理由は、この構
造がエミッタ注入効率を低下させることなくベース不純
物の高濃度化を可能とするため、ベース抵抗が小さくな
り、高速な素子が実現できるからである。
Conventionally, in a bipolar transistor using GaAs as a main material, an emitter is formed of Al with respect to a base of GaAs.
Transistors with a heterojunction between the emitter and base using a material with a wide bandgap consisting of three elements of GaAs (aluminum, gallium, arsenic) occupy the mainstream of development. Such heterojunction bipolar transistors are It is already about to be put to practical use. The reason why the heterojunction bipolar transistor has been developed is that this structure enables a high concentration of the base impurity without lowering the emitter injection efficiency, so that the base resistance is reduced and a high-speed device can be realized.

一方、エミッタをベースと同じGaAsで構成したホモ接
合バイポーラトランジスタは従来あまり注目されなかっ
たが、ヘテロ接合バイポーラトランジスタと比較し、次
のような長所がある。
On the other hand, a homojunction bipolar transistor in which the emitter is formed of the same GaAs as the base has not received much attention in the past, but has the following advantages as compared with the heterojunction bipolar transistor.

まず、第1に、市販のGaAs基板に、不純物を拡散もし
くはイオン注入することにより、n型層およびp型層を
形成できるので、ヘテロ接合バイポーラトランジスタを
作製するときに用いる複雑なエピタキシャル成長装置を
用いなくてもい比較的簡便に製作することである。
First, since an n-type layer and a p-type layer can be formed by diffusing or ion-implanting impurities into a commercially available GaAs substrate, a complex epitaxial growth apparatus used when fabricating a heterojunction bipolar transistor is used. It is relatively easy to manufacture without having to do so.

第2に、ヘテロ接合を用いない従来のシリコン・バイ
ポーラトランジスタ技術やMESFET技術が容易に転用でき
るため、大規模集積回路の製作や量産化に適している。
Second, conventional silicon bipolar transistor technology and MESFET technology without using a heterojunction can be easily diverted, which is suitable for the production and mass production of large-scale integrated circuits.

第3に、AlGaAs中の捕獲準位に起因する空乏層内での
再結合電流が無いため、素子特性の安定性・再現性が優
れている。
Third, since there is no recombination current in the depletion layer due to a trap level in AlGaAs, stability and reproducibility of device characteristics are excellent.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

このような長所を持ちながら、GaAsを材料とするホモ
接合バイポーラトランジスタが広く利用されない理由
は、ベース抵抗を下げるため、ベースの不純物濃度を上
げるに従って、エミッタ注入効率が低下し、十分な電流
利得が得られなくなるためである。
Despite these advantages, homo-junction bipolar transistors made of GaAs are not widely used because the emitter injection efficiency decreases as the impurity concentration of the base increases in order to lower the base resistance. This is because it cannot be obtained.

本発明の目的は、このエミッタ注入効率の低下を改善
し、ベース抵抗を下げても十分な電流利得が得られるホ
モ接合バイポーラトランジスタを提供することにある。
An object of the present invention is to provide a homojunction bipolar transistor in which the reduction in emitter injection efficiency is improved and a sufficient current gain can be obtained even when the base resistance is lowered.

〔課題を解決するための手段〕[Means for solving the problem]

前記課題を解決するために、本発明は、n型導電性Ga
As層、p型導電性GaAs層、n型導電性GaAs層がこの順序
に設けられ、かつ、前記各々の層にオーミック電極が接
続されているバイポーラトランジスタ素子において、前
記n型導電性GaAs層と前記p型導電性GaAs層の界面であ
るnp接合と、前記p型導電性GaAs層と前記n型導電性Ga
As層の界面であるpn接合とが、前記バイポーラトランジ
スタ素子を構成するGaAs単結晶の(111)面もしくはこ
れと等価な面と概ね平行であることを特徴とする。
In order to solve the above problems, the present invention provides an n-type conductive Ga
In a bipolar transistor element in which an As layer, a p-type conductive GaAs layer, and an n-type conductive GaAs layer are provided in this order, and an ohmic electrode is connected to each of the layers, the n-type conductive GaAs layer An np junction, which is an interface between the p-type conductive GaAs layer, and the p-type conductive GaAs layer and the n-type conductive GaAs layer.
The pn junction, which is an interface of the As layer, is substantially parallel to the (111) plane of GaAs single crystal constituting the bipolar transistor element or a plane equivalent thereto.

なお、上記の各層は、(111)面を表面とする半絶縁
性またはn型GaAs単結晶基板に、エピタキシャル成長に
よって形成するか、あるいは、GaAsに対してn型および
p型の導電性を持つ不純物をイオン注入もしくは熱拡散
によって注入して形成する。
Each of the above layers is formed by epitaxial growth on a semi-insulating or n-type GaAs single crystal substrate having a (111) plane as a surface, or an impurity having n-type and p-type conductivity with respect to GaAs. Is formed by ion implantation or thermal diffusion.

〔作用〕[Action]

以下、上記課題を解決するための本発明の構成の作用
について説明する。
Hereinafter, the operation of the configuration of the present invention for solving the above problems will be described.

バイポーラトランジスタの性能指数である遮断周波数
ftと最大発振周波数fmaxは、各々次のように表わされ
る。
Cutoff frequency, a figure of merit for bipolar transistors
ft and the maximum oscillation frequency fmax are respectively expressed as follows.

ここで、(1)式のτはエミッタ充電時間、τはキ
ャリアのベース走行時間、τはコレクタ走行時間、
τ′はコレクタ充電時間である。また、(2)式のrb
はベース抵抗、CCはコレクタ容量である。
Here, in equation (1), τ E is the emitter charging time, τ B is the base traveling time of the carrier, τ C is the collector traveling time,
τ ′ C is the collector charging time. Also, r b in equation (2)
Is the base resistance, and C C is the collector capacitance.

τはキャリアがベース領域を拡散するのに要する時
間を表わしており、ftの値を決定する重要なファクタで
あるが、この値は、ベース幅をW、キャリアの拡散定数
をDとすると、均一不純物ベースの場合、次式で与えら
れる。
tau B represents the time required for the carriers to diffuse the base region, is an important factor for determining the value of f t, this value is the base width W, when the diffusion constant of the carriers and D In the case of a uniform impurity base, it is given by the following equation.

τ=W2/2D したがって、高周波特性向上のためにはベースを薄く
し、キャリア走行時間を短縮する必要がある。一方、ベ
ース幅Wを薄くするとベース抵抗rbが増大するため、
(2)式から最大発振周波数fmaxは低下することが判
る。以上のことから、バイポーラトランジスタの高周波
特性を向上させるためには、ベース層厚を薄くすると同
時に、ベース層の不純物濃度を高めることによりシート
抵抗値を下げる必要がある。
τ B = W 2 / 2D Therefore, in order to improve the high frequency characteristics, it is necessary to make the base thinner and shorten the carrier transit time. On the other hand, since the base resistance r b is increased when thinning the base width W,
Equation (2) shows that the maximum oscillation frequency f max decreases. As described above, in order to improve the high frequency characteristics of the bipolar transistor, it is necessary to reduce the sheet resistance by increasing the impurity concentration of the base layer while reducing the thickness of the base layer.

バイポーラトランジスタにおいて重要なもうひとつの
特性は電流増幅率hFEであるが、直流動作におけるエミ
ッタ接地回路の電流増幅率hFEは、次式で与えられる。
While Another characteristic important in the bipolar transistor is a current amplification factor h FE, the current amplification factor h FE of the emitter grounding circuit in DC operation is given by the following equation.

hFE=γαTM/(1−γαTM) (3) ただし、 γ :エミッタ注入効率 αT:ベース輸送効率 M :コレクタ倍増係数 である。 h FE = γα T M / ( 1-γα T M) (3) However, gamma: an emitter injection efficiency alpha T: based transportation efficiency M: a collector doubling factor.

ここで、ベース輸送効率αおよびコレクタ倍増係数
Mはほぼ1とみなせるので、hFEはγ/(1−γ)とな
る。したがって、npn型トランジスタの場合、電流増幅
率hFEは、次式で表される。
Here, since the base transport efficiency alpha T and collector doubling factor M it can be regarded approximately 1, h FE becomes γ / (1-γ). Therefore, in the case of an npn transistor, the current amplification factor hFE is expressed by the following equation.

ただし、 nB:ベース中の少数キャリア(電子)濃度 pE:エミッタ中の少数キャリア(正孔)濃度 DB:ベース中の少数キャリア(電子)拡散定数 DE:エミッタ中の少数キャリア(正孔)拡散定数 LB:ベース中の少数キャリア(電子)の拡散長 LE:エミッタ中の少数キャリア(正孔)の拡散長 である。 Where n B : minority carrier (electron) concentration in the base p E : minority carrier (hole) concentration in the emitter D B : minority carrier (electron) diffusion constant in the base D E : minority carrier (positive) in the emitter Hole) Diffusion constant L B : Diffusion length of minority carrier (electron) in base L E : Diffusion length of minority carrier (hole) in emitter.

ところで、拡散定数Dとキャリアの移動度μの間に
は、D=kTμ/q(k:ボルツマン定数、T:絶対温度、q:キ
ャリアの電荷)の関係があり、また、キャリアの寿命を
τとすると、 が成り立つので、電流増幅率hFEは、次式のようにな
る。
By the way, there is a relationship of D = kTμ / q (k: Boltzmann constant, T: absolute temperature, q: charge of the carrier) between the diffusion constant D and the mobility μ of the carrier. Then Holds, the current amplification factor h FE is given by the following equation.

ただし、 μnB:ベース中の電子の移動度 μpE:エミッタ中の正孔の移動度 τnB:ベース中の電子の寿命 τpE:エミッタ中の正孔の寿命 である。 Here, μ nB : mobility of electrons in the base μ pE : mobility of holes in the emitter τ nB : lifetime of electrons in the base τ pE : lifetime of holes in the emitter.

(5)式から明らかなように、電流増幅率hFEはエミ
ッタ中の正孔移動μpEの平方根に反比例する。一方、こ
の移動度μは正孔の有効質量m*の3/2乗に反比例する
ため、結局 となり、電流増幅率hFEは、正孔の有効質量m*の3/4乗
に比例して大きくなることが判る。すなわち、電流増幅
率hFEを増大させるためには、正孔の有効質量を増加さ
せれば良い。
As is apparent from equation (5), the current amplification factor h FE is inversely proportional to the square root of the hole movement μ pE in the emitter. On the other hand, the mobility μ is inversely proportional to the effective mass m * of the hole and raised to the 3/2 power. It can be seen that the current amplification factor h FE increases in proportion to the 3/4 power of the effective mass m * of holes. That is, in order to increase the current amplification factor h FE can by increasing the effective mass of a hole.

有効質量は、k−空間におけるエネルギー・バンドの
2階微分に関係するため、同じ材料においても結晶方位
によって値の異なる場合がある。特に、GaAsにおいて
は、早川らの報告によれば、重い正孔の有効質量mhh
は[111]方位と[100]方位では異なっており、自由空
間における電子の質量をm0とすると、 mhh*[111]=0.9m0 mhh*[100]=0.34m0 になると報告されている。(トシローハヤカワ他著、フ
ィジカル レビュー レターズ第60巻4号、349−352
頁)したがって、[111]方位へ運動する重い正孔は移
動度が小さく、(6)式から判るようにホモ接合バイポ
ーラトランジスタの電流増幅率hFEは増大する。また、
早川らによると軽い正孔の有効質量は変化せず、 mlh*[111]=mlh*[100]=0.117m0 である。
Since the effective mass is related to the second derivative of the energy band in k-space, the same material may have different values depending on the crystal orientation. In particular, in GaAs, according to a report by Hayakawa et al., The effective mass of heavy holes m hh *
The [111] is different from the azimuth and the [100] direction, the electron mass in free space when the m 0, m hh * [111 ] = 0.9m 0 m hh * [100] = 0.34m 0 to the report Have been. (Toshiro Hayakawa et al., Physical Review Letters Vol. 60, No. 4, 349-352
Therefore, heavy holes moving in the [111] direction have low mobility, and the current amplification factor h FE of the homojunction bipolar transistor increases as can be seen from equation (6). Also,
According to Hayakawa et al., The effective mass of the light hole does not change, and is m lh * [111] = m lh * [100] = 0.117m 0 .

重い正孔mhh*と軽い正孔mlh*の両方を考慮した有効
質量m*は m*=(mhh3/2+mlh3/22/3 で与えられるので、この式から[111]および[100]方
位の有効質量m*はそれぞれ、 m*[111]=0.93m0 m*[100]=0.38m0 となり、m*[111]はm*[100]の約2.5倍となる。
したがって、(6)式から電流増幅率hFEでは2倍の増
加となることが判る。
The effective mass m * considering both the heavy holes m hh * and the light holes m lh * is given by m * = (m hh * 3/2 + m lh * 3/2 ) 2/3. approximately from [111] and [100] respectively orientation effective mass m * is the, m * [111] = 0.93m 0 m * [100] = 0.38m 0 next, m * [111] the m * [100] 2.5 times.
Therefore, it can be seen from the equation (6) that the current amplification factor h FE increases twice.

以上説明したように、GaAsにおいては、[111]方位
の正孔の有効質量増加を利用し、GaAsの(111)面を用
いることにより、バイポーラトランジスタの特性向上を
図ることができる。
As described above, in GaAs, the characteristics of the bipolar transistor can be improved by using the effective mass increase of holes in the [111] direction and using the (111) plane of GaAs.

第1図は(100)面のGaAs上に製作したホモ接合バイ
ポーラトランジスタと、(111)面に製作したホモ接合
バイポーラトランジスタの電流増幅率をベース不純物濃
度の関数として比較したものである。但し、ここでは高
濃度のドーピングによるバンドギャップ縮小を考慮に入
れて計算している。図から明らかなように、同一の電流
増幅率が得られるベース濃度は(111)面の方が約2倍
大きく、こと方位がベースの高濃度化を可能にしている
ことが判る。
FIG. 1 compares the current amplification factor of a homojunction bipolar transistor fabricated on a (100) plane GaAs and a homojunction bipolar transistor fabricated on a (111) plane as a function of the base impurity concentration. Here, the calculation is performed taking into account the band gap reduction due to the high concentration doping. As is clear from the figure, the base concentration at which the same current amplification factor can be obtained is about twice as large in the (111) plane, and it can be seen that the orientation enables the base to be highly concentrated.

第2図は、エミッタ、ベースの不純物濃度を1×1016
cm-3とした場合の電流増幅率hFEとベース幅Wとの関係
を示したもである。図に示した通り、(111)面に製作
したトランジスタにおいては、ベース幅W=500Åにお
いても電流増幅率hFEは300と大きく、表面再結合の影響
によりhFEの低下するエミッタ寸法の小さな素子におい
ても実用上十分な増幅が可能と考えられる。
FIG. 2 shows that the impurity concentration of the emitter and the base is 1 × 10 16
This shows the relationship between the current amplification factor h FE and the base width W when cm -3 is set. As shown in the figure, in the transistor manufactured on the (111) plane, even when the base width W is 500 °, the current amplification factor h FE is as large as 300, and the hFE decreases due to the surface recombination. Therefore, it is considered that practically sufficient amplification is possible.

以上の計算から、GaAs単結晶の(111)面に製作した
ホモ接合バイポーラトランジスタの電流増幅率は十分大
きいため、ベースの高濃度化、薄層化および素子の微細
化に適しており、バイポーラトランジスタの高速化が達
成できる。
Based on the above calculations, the homojunction bipolar transistor fabricated on the (111) plane of GaAs single crystal has a sufficiently large current amplification factor, and is suitable for increasing the base concentration, thinning the layer, and miniaturizing the element. Speedup can be achieved.

〔実施例〕 次に、具体的な素子構造を実施例を挙げて説明する。Example Next, a specific element structure will be described with reference to examples.

実施例 1 第3図は、本発明の第1の実施例の半導体素子の概略
断面構造を示す図である。
Embodiment 1 FIG. 3 is a diagram showing a schematic cross-sectional structure of a semiconductor device according to a first embodiment of the present invention.

図において、31は半絶縁性GaAs(111)基板、32はn
型GaAsコレクタ・コンタクト層、33はn型GaAsコレクタ
層、34はp型GaAsベース層、35はn型GaAsエミッタ層、
36はn型GaAsキャップ層、37はエミッタ電極、38はベー
ス電極、39はコレクタ電極である。
In the figure, 31 is a semi-insulating GaAs (111) substrate, 32 is n
Type GaAs collector / contact layer, 33 is an n-type GaAs collector layer, 34 is a p-type GaAs base layer, 35 is an n-type GaAs emitter layer,
36 is an n-type GaAs cap layer, 37 is an emitter electrode, 38 is a base electrode, and 39 is a collector electrode.

本実施例の素子は、半絶縁性GaAs(111)基板上に、
分子線エピタキシー法(MBE)もしくは有機金属気相成
長法(OMVPE)などのエピタキシャル成長法により、GaA
s薄膜結晶の多層膜を形成することにより製作した素子
である。
The device of this embodiment is formed on a semi-insulating GaAs (111) substrate.
GaAs is grown by an epitaxial growth method such as molecular beam epitaxy (MBE) or metal organic chemical vapor deposition (OMVPE).
This is an element manufactured by forming a multilayer film of s thin film crystal.

すなわち、本実施例の素子を作製するには、まず、半
絶縁性GaAs基板31上に、高濃度(1×1018cm-3以上)の
n型GaAsコレクタ・コンタクト層32を成長し、次に、低
濃度(1×1015〜1×1017cm-3程度)のn型GaAsコレク
タ層33を成長し、次に、高濃度(1×1018cm-3以上)の
p型GaAsベース層34を成長し、次に、1×1017〜1×10
18cm-3程度のn型GaAsエミッタ層35を成長し、次に、高
濃度(1×1018cm-3以上)のn型GaAsキャップ層36を成
長する。次に、ウェットエッチングもしくはドライエッ
チングによりベース層34およびコレクタ・コンタクト層
32を露出させ、エミッタとコレクタに対してはn型GaAs
に対しオーミック接触となるAuGeNiなどの金属を電極3
7、39として接続し、ベースに対しては、p型GaAsに対
しオーミック接触となるAuZnNi、AuCrなどの金属を電極
38として接続する。
That is, to fabricate the device of the present embodiment, first, a high-concentration (1 × 10 18 cm −3 or more) n-type GaAs collector / contact layer 32 is grown on a semi-insulating GaAs substrate 31. Then, an n-type GaAs collector layer 33 with a low concentration (about 1 × 10 15 to 1 × 10 17 cm −3 ) is grown, and then a high-concentration (1 × 10 18 cm −3 or more) p-type GaAs base layer is formed. Grow layer 34, then 1 × 10 17 to 1 × 10
An n-type GaAs emitter layer 35 of about 18 cm -3 is grown, and then a high concentration (1 × 10 18 cm -3 or more) n-type GaAs cap layer 36 is grown. Next, the base layer 34 and the collector contact layer are formed by wet etching or dry etching.
32 exposed, n-type GaAs for emitter and collector
A metal such as AuGeNi that makes ohmic contact
Metals such as AuZnNi and AuCr that make ohmic contact to p-type GaAs are connected to the base as 7, 39
Connect as 38.

本実施例では、半絶縁性GaAs基板を用いたが、n型Ga
As基板上に同様の層構成、もしくはコレクタ・コンタク
ト層32のみを除いた層構成で形成しても良く、この場合
は、コレクタ電極は基板裏面から取ることが可能であ
る。
In this embodiment, a semi-insulating GaAs substrate is used.
A similar layer configuration or a layer configuration excluding only the collector contact layer 32 may be formed on the As substrate, and in this case, the collector electrode can be taken from the back surface of the substrate.

実施例 2 第4図は、本発明の第2の実施例の半導体素子の概略
断面構造を示す図である。図において、41は半絶縁性Ga
As(111)基板、42はn型コレクタ層、43はp型ベース
層、44はn型エミッタ層、45はエミッタ電極、46はベー
ス電極、47はコレクタ電極である。
Embodiment 2 FIG. 4 is a view showing a schematic sectional structure of a semiconductor device according to a second embodiment of the present invention. In the figure, 41 is semi-insulating Ga
As (111) substrate, 42 is an n-type collector layer, 43 is a p-type base layer, 44 is an n-type emitter layer, 45 is an emitter electrode, 46 is a base electrode, and 47 is a collector electrode.

本実施例の素子は、半絶縁性GaAs基板41に、イオン注
入法もしくは熱拡散法によりn型導電層44、42およびp
型導電層43を形成した素子である。すなわち、まずSi、
Se、Sなどのn型不純物を高濃度に注入もしくは拡散
し、次に、Zn、Be、C等のp型不純物を高濃度に注入も
しくは拡散する。最後に、再びn型不純物を注入もしく
は拡散し、npn層を形成した後、各々の層の導電性に応
じたオーミック電極45、 46、43を形成することで素子ができ上がる。
The device according to the present embodiment is configured such that n-type conductive layers 44 and 42 and p-type
This is an element in which the mold conductive layer 43 is formed. That is, first, Si,
An n-type impurity such as Se or S is implanted or diffused at a high concentration, and then a p-type impurity such as Zn, Be, or C is implanted or diffused at a high concentration. Finally, an n-type impurity is again implanted or diffused to form an npn layer, and then ohmic electrodes 45, 46, 43 according to the conductivity of each layer are formed, thereby completing the device.

本実施例では、半絶縁性GaAs基板の代わりに、n型Ga
As基板を使用しても製作可能であり、その場合は、基板
をコレクタ層として利用可能なため、最初のn層形成工
程を省略することができる。
In the present embodiment, an n-type Ga
It can also be manufactured using an As substrate, and in that case, the substrate can be used as a collector layer, so that the first n-layer forming step can be omitted.

〔効果の説明〕[Explanation of effects]

以上説明したように、本発明によるバイポーラトラン
ジスタ素子は、原理的に従来のGaAs{100}基板に形成
したホモ接合バイポーラトランジスタ素子に比べ電流増
幅率が大きく取れるため、ベース層の薄層化および高濃
度化が可能であり、したがって、トランジスタの高周波
特性が向上する。さらに、本発明による素子はエピタキ
シャル技術を使用して製作することも可能であるが、こ
の他、Siバイポーラ工程およびGaAsMESFET工程で使用さ
れている、イオン注入法もしくは熱拡散法によっても製
作できるという特徴を持っている。したがって、製作工
程が簡便なため、大規模集積回路の製作に適するという
利点がある。
As described above, the bipolar transistor element according to the present invention has a higher current amplification factor than a conventional homojunction bipolar transistor element formed on a conventional GaAs {100} substrate. The concentration can be increased, and thus the high-frequency characteristics of the transistor can be improved. Furthermore, the device according to the present invention can be manufactured using an epitaxial technique, but in addition, it can be manufactured by an ion implantation method or a thermal diffusion method used in a Si bipolar process and a GaAs MESFET process. have. Therefore, since the manufacturing process is simple, there is an advantage that it is suitable for manufacturing a large-scale integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、従来のGaAs(100)面に製作したホモ接合バ
イポーラトランジスタと本発明による(111)面に製作
したホモ接合バイポーラトランジスタの電流増幅率hFE
をベース不純物濃度の関数として表わしたグラフ、第2
図は、従来のGaAs(100)面に製作したホモ接合バイポ
ーラトランジスタと本発明による(111)面に製作した
ホモ接合バイポーラトランジスタの電流増幅率hFEをベ
ース幅Wの関数として表わしたグラフ、第3図は、本発
明の第1の実施例である素子の断面を簡略に示したもの
であり、エピタキシャル層から構成された素子の例を示
す図、第4図は、本発明の第2の実施例である素子の断
面を簡略に示したものであり、GaAs(111)基板にイオ
ン注入法もしくは熱拡散法により不純物に分布させた素
子の例を示す図である。 31……半絶縁性GaAs(111)基板 32……n型GaAsコレクタ・コンタクト層 33……n型GaAsコレクタ層 34……p型GaAsベース層 35……n型GaAsエミッタ 36……n型GaAsエミッタ・キャップ層 37……エミッタ電極 38……ベース電極 39……コレクタ電極 41……半絶縁性GaAs(111)基板 42……n型コレクタ層 43……p型ベース層 44……n型エミッタ層 45……エミッタ電極 46……ベース電極 47……コレクタ電極
FIG. 1 shows the current amplification factor h FE of a conventional homojunction bipolar transistor fabricated on a GaAs (100) plane and a homojunction bipolar transistor fabricated on a (111) plane according to the present invention.
Is a function of the base impurity concentration.
Figure is a graph showing the current amplification factor h FE of the homojunction bipolar transistor fabricated in manufactured in a conventional GaAs (100) plane was a homojunction bipolar transistor according to the present invention (111) plane as a function of the base width W, the FIG. 3 schematically shows a cross section of the device according to the first embodiment of the present invention. FIG. 3 shows an example of a device constituted by an epitaxial layer. FIG. BRIEF DESCRIPTION OF THE DRAWINGS It is the figure which showed the cross section of the element which is an Example simply, and shows the example of the element | device distributed in the impurity by the ion implantation method or the thermal diffusion method to the GaAs (111) substrate. 31 ... semi-insulating GaAs (111) substrate 32 ... n-type GaAs collector / contact layer 33 ... n-type GaAs collector layer 34 ... p-type GaAs base layer 35 ... n-type GaAs emitter 36 ... n-type GaAs Emitter / cap layer 37 Emitter electrode 38 Base electrode 39 Collector electrode 41 Semi-insulating GaAs (111) substrate 42 N-type collector layer 43 P-type base layer 44 N-type emitter Layer 45 Emitter electrode 46 Base electrode 47 Collector electrode

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】n型導電性GaAs層、p型導電性GaAs層、n
型導電性GaAs層がこの順序に設けられ、かつ、前記各々
の層にオーミック電極が接続されているバイポーラトラ
ンジスタ素子において、 前記n型導電性GaAs層と前記p型導電性GaAs層の界面で
あるnp接合と、前記p型導電性GaAs層と前記n型導電性
GaAs層の界面であるpn接合とが、前記バイポーラトラン
ジスタ素子を構成するGaAs単結晶の(111)面もしくは
これと等価な面と概ね平行であることを特徴とするバイ
ポーラトランジスタ素子。
An n-type conductive GaAs layer; a p-type conductive GaAs layer;
In a bipolar transistor element in which an n-type conductive GaAs layer is provided in this order and an ohmic electrode is connected to each of the layers, an interface between the n-type conductive GaAs layer and the p-type conductive GaAs layer np junction, the p-type conductive GaAs layer and the n-type conductive
A bipolar transistor element, wherein a pn junction which is an interface of the GaAs layer is substantially parallel to a (111) plane of GaAs single crystal constituting the bipolar transistor element or a plane equivalent thereto.
JP63229763A 1988-09-16 1988-09-16 Bipolar transistor element Expired - Fee Related JP2758611B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63229763A JP2758611B2 (en) 1988-09-16 1988-09-16 Bipolar transistor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63229763A JP2758611B2 (en) 1988-09-16 1988-09-16 Bipolar transistor element

Publications (2)

Publication Number Publication Date
JPH0279435A JPH0279435A (en) 1990-03-20
JP2758611B2 true JP2758611B2 (en) 1998-05-28

Family

ID=16897291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63229763A Expired - Fee Related JP2758611B2 (en) 1988-09-16 1988-09-16 Bipolar transistor element

Country Status (1)

Country Link
JP (1) JP2758611B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4113969A1 (en) * 1991-04-29 1992-11-05 Telefunken Electronic Gmbh METHOD FOR PRODUCING OHMS CONTACTS FOR CONNECTING SEMICONDUCTORS

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061783B2 (en) * 1985-08-27 1994-01-05 日本電気株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPH0279435A (en) 1990-03-20

Similar Documents

Publication Publication Date Title
US4119994A (en) Heterojunction and process for fabricating same
JPH0626242B2 (en) Semiconductor integrated circuit device
US5012318A (en) Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor
EP0206787B1 (en) Heterojunction bipolar transistor and method of manufacturing same
JP3177951B2 (en) Field effect transistor and method of manufacturing the same
JPH0665216B2 (en) Semiconductor device
JP2758803B2 (en) Field effect transistor
US6703647B1 (en) Triple base bipolar phototransistor
EP0092645B1 (en) Transistor and circuit including a transistor
JP2758611B2 (en) Bipolar transistor element
JP2505805B2 (en) Hot carrier transistor
JPS63200567A (en) Hetero junction bipolar transistor and manufacture thereof
US4922314A (en) Hot charge-carrier transistors
JPH11251328A (en) Compound semiconductor device
JP2580281B2 (en) Bipolar transistor element
JP2002076012A (en) Hetero junction bipolar transistor
JPS6254464A (en) Bipolar transistor and manufacture thereof
JPH11121461A (en) Hetero junction bipolar transistor
JPS6247157A (en) Semiconductor device
JPH0738393B2 (en) Semiconductor device
JPS61280665A (en) Hetero-junction bipolar transistor and manufacture thereof
JP2834172B2 (en) Field effect transistor
JP2803147B2 (en) Bipolar transistor
JP2504767B2 (en) Method of manufacturing heterojunction bipolar transistor
JPH0620076B2 (en) Heterojunction bipolar transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees