JP2700419B2 - 負荷反応遷移制御付バツフア回路 - Google Patents
負荷反応遷移制御付バツフア回路Info
- Publication number
- JP2700419B2 JP2700419B2 JP1273915A JP27391589A JP2700419B2 JP 2700419 B2 JP2700419 B2 JP 2700419B2 JP 1273915 A JP1273915 A JP 1273915A JP 27391589 A JP27391589 A JP 27391589A JP 2700419 B2 JP2700419 B2 JP 2700419B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- circuit
- pad
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Manipulation Of Pulses (AREA)
Description
/dtを制御する複合バッファ及び出力ドライバ回路に関
する。
圧スパイクは集積回路が小さくなるにつれて相対的な大
きさ及びその頻度の両方で増加してくる。集積回路の接
続線の抵抗及びインダクタンスが主な過渡的ノイズ電圧
源となっているということがわかってきた。電源パッド
から接地パッドへの電流の急激な変化がそのようなチッ
プを通る線のノイズ・レベルの大きさに大きく関与して
いる。現在、集積回路の寸法を小さくすることは線の幅
を拡張してそのインピダンス・レベルを大きく下げるこ
とをこばんでいる。ノイズ源の除去の試みは更に集積回
路のスイッチング・スピードの短縮及びそれに関するdi
/dt効果の減少によってより複雑化している。抵抗及びd
i/dt効果による集積回路電源及び接地線のノイズ信号は
入力/出力(I/O)バッファが容量性負荷を切換えるの
に使用される場合により多く現われる。このノイズ源の
大きさはCMOSタイプの集積回路を使用したときにより増
加すると思われ、そのCMOS集積回路の負荷はほとんど容
量性である。
技術が提案されてきた。例えば、米国特許第4,129,792
号は、出力ドライブ電流がカスケード・トランジスタ段
のスイッチング速度に従い時間的連続性をもって可能化
される2つ又はそれ以上のスイッチング装置によって供
給されるようにした回路を提供している。又、米国特許
第4,638,187号は電流スパイク効果を小さくするため時
間が連続的に可能化されるようにした並列接続トランジ
スタ段の他の構造を開示している。
術は典型的な先端の集積回路におけるある電源線及び接
地線のスイッチング・ノイズ問題を解決することはでき
るが、出力パッドの容量性負荷の大きさに対する出力バ
ッファ電流の変化率を調節する回路の必要性がいまだ残
されている。そのような変化率の補償はフイードバック
信号に応答して、急激な電流変化を制限し、関連する電
源線及び接地線のdi/dtノイズ・レベルを抑制するのが
望ましい。
た。
力信号di/dtを制御し、遷移の後の出力段の十分なプル
アップを保証し、大容量性負荷に対して供給される瞬間
電流を制限するよう出力トランジスタのターンオン率又
は速度を制御するようにした複合バッファ及び出力ドラ
イバ回路を提供する。これら混合したバッファ回路の特
徴は負荷応答フイードバックの感度を上げ、電流サージ
・ノイズを減少し、その結果適当な大きさのDC電圧レベ
ルを保証するものである。
御電極と出力ノード間の容量性フイードバックを用い、
容量性負荷に対する出力トランジスタのスイッチング速
度を調節している。出力トランジスタのターンオン電流
スパイクは出力トランジスタの制御ゲートとスイッチさ
れた制御信号源との間に挿入された抵抗性要素によって
更に制御される。
号によってドライブされるプルアップ・トランジスタを
使用して獲得される。そのロジック・ゲートの出力状態
は入力コマンド信号と最終安定状態レベルの方に進行す
る出力ノード電圧レベルとの組合わせに基づいて決定す
る。
いトライ・ステート構造のために、この発明は前述の出
力トランジスタの制御ゲートに作用するプルダウン・ト
ランジスタを含む。プルダウン・トランジスタは制御ゲ
ートがターンオンしたときにスイッチされるよりも相当
速く出力トランジスタの制御ゲートをスイッチするよう
設計される。これは、出力をドライブするのに相補トラ
ンジスタ対が使用されたときに重複スイッチング・タイ
プの短絡を避けるためである。トライ・ステート動作は
ターンオンで選択的に相互作用する複合ロジック・ゲー
トを通し、安定状態制御信号で可能化される。
的形態である。この回路は集積回路内で発生する信号に
応答してその出力パッドをドライブするのに特に適合す
るものである。第1図の回路は出力パッド2及び代表的
な容量性パッド負荷CLを含む。第1図の回路は高速スイ
ッチング信号“データイン”を受信し、出力パッド2を
ドライブする電界効果トランジスタ(FET)3を持ち、
接地線のdi/dt効果を最少にする。
る。第1に、nチャンネル出力ドライバFET3はそのソー
ス電極4と制御ゲート電極6との間に接続されたスリュ
ー・レート制限フイードバック容量又はキャパシタ7を
有する。第2に、ドライバ・トランジスタ3を可能化す
るため、ノード9のプルアップ作用及び制御電極6の漸
進効果がインバータの制限された出力容量によって抑制
される。その結果、トランジスタ3を可能化するゲート
電極6の上昇電圧のスリュー・レートは制限されたドラ
イブ・インバータ12、抵抗11及び13、キャパシタ7の結
合効果によって減少する。正遷移のデータイン信号は比
較的大きく速いトランジスタ8を直接可能化するのに使
用される。トランジスタ8はノード9及びトランジスタ
3のゲート電極6を、ノード9が正方向に移行すること
ができる速度より相当速く接地の方に引っ張る。この発
明の第3の面はオア・ゲート14に入る信号のロジック結
合から発生する。オア・ゲート14は信号データインとパ
ッド2からのフイードバック信号とを結合してpチャン
ネル・トランジスタ16をドライブする出力信号をそこか
ら供給する。オア・ゲート14は、データイン信号が“ロ
ー”となり、パッド2の電圧が電源電圧の約半分に下っ
た後に、トランジスタ16を可能化してノード9を電源電
圧VDDの方に引っ張るのが望ましい。この第3の面は、
この安定状態又は終結がノード9からトランジスタ3に
ドライブすることが電源VDDの全電圧に基づくものであ
るということを保証する。
ラッドの公称容量負荷CLをドライブし、24ミリアンペア
の公称DC電流導通特性を表わすように設計された出力ト
ランジスタ3のために2ピコファラッドのレンジであ
る。これらの容量において、抵抗11,13は300〜400オー
ムの公称範囲を持ち、フイードバック抵抗17は公称250
オームである。プルダウン・トランジスタ8の物理的寸
法及び電気的特性は、ゲート電極6のプルダウン・レー
トがインバータ12で発生したプルアップ・レートの約4
倍であることを保証するように運ばれる。
図に示す。この回路は信号ENABLEに応答して選択的に動
作しうるエネーブル・モードを有するトライ・ステート
特性を含む。回路に要求されたトライ・ステート特性を
実施するため、出力パッド2は、pチャンネル・トラン
ジスタ18がパッド2を電源ノードVDDに引っ張り、nチ
ャンネル・トランジスタ19がパッド2を接地電位に引っ
張ると共に、相補対の電界効果トランジスタによってド
ライブされる。出力パッド・ドライバ・トランジスタ1
8,19の各制御又はゲート電極は夫々のフイードバック・
キャパシタ21,22を通してパッド2のノードに接続され
る。トランジスタ18,19のゲート電極はデータイン信号
のレベルに直接応答して中間ノード26,27に作用する電
気的に相補のプーリング・トランジスタ23,24によって
個々にドライブされる。再び、中間ノード26,27は夫々
の抵抗28,29によってドライバ・トランジスタ18,19の制
御ゲート電極から分離される。
に抵抗29,33及びフイードバック容量22によって抑圧さ
れて、プルダウン・ドライバ・トランジスタ19によって
導通されたパッド−接地電流の初期スロープを形成す
る。抵抗28,34を通してキャパシタ21と相互に作用する
オア・ゲート32の電流容量はプルアップ・ドライバ・ト
ランジスタ18に対応する効果を与える。
入力信号の遷移が“ハイ”−“ロー”か又は“ロー”−
“ハイ”かによって、ドライバ・トランジスタ18,19の
制御ゲート電圧の変化レートに相対的差違を設定するた
め、中間ノード27,26から夫々のロジック・ゲート31,32
を分離する。より大きく、より速く且つより直接的に接
続されているトランジスタ23,24は夫夫のゲート37,36を
通して可能化されるよりも約4倍速く夫々の出力ドライ
バ・トランジスタ18,19をデイセーブルして、両トラン
ジスタ18,19の望ましくない同時可能化を防止する。こ
の4の因数は、1つの出力ドライバ・トランジスタのデ
イセーブルとその相補トランジスタの可能化との間に十
分な余裕を与えて、普通の製造上のばらつきによる性能
の差違をうめあわせる。
を感知するロジック・ゲートによって適当に保証され
る。この実施例におけるオア・ゲート36及びノア・ゲー
ト37はpチャンネル・トランジスタ38及びnチャンネル
・トランジスタ39に夫々作用して出力ドライバ・トラン
ジスタ19,18を完全に可能化するため、適当な電源及び
接地レベルの方に夫々の中間ノード27,26を十分に引っ
張るようにする。又、パッド電圧が電源電圧の約半分に
達したときに、ロジック・ゲート36,37はパッド2から
抵抗41を通して送信されたフイードバック信号に応答す
るのが好ましい。
路42をトライ・ステート動作モードにして、パッド2が
電源及び接地ライン両方から同時に遮断されるようにす
る。これは両ドライバ・トランジスタ18,19を同時にデ
イセーブルすることによって行われる。ENABLE′状態は
ノードに安定状態電圧を設定するゲート(すなわち、ゲ
ート36,37)と同様、電流の立上りの初期速度を定める
ゲート(すなわち、ゲート31,32)に送信される。
イズ・スパイク(di/dt)をほぼ減少するようにした第
2図の回路の特性は第3図乃至第10図の一連の実測図か
ら明らかである。各図は約5Vのパッド出力電圧遷移とそ
れに関する電源電圧又は接地線のノイズ電圧レベルとを
示す。第3図乃至第6図は公称レベル20ピコファラッド
で負荷されたパッドにおける波形であり、第7図乃至第
10図は公称120ピコファラッド負荷を有するパッドのも
のである。
−“ロー”電圧遷移に対するものであり、第4図は相対
的に比較しうる先行技術の出力パッド・ドライバ回路の
対応する遷移の実績である。同様に、第5図はこの発明
の回路における正立上り遷移とそのノイズとを示し、第
6図は先行技術の対応する結果を示す。第7図は“ハ
イ”−“ロー”遷移状態の下におけるこの発明の回路の
大きな容量性負荷の影響を示し、第8図は先行技術回路
のそれに対応する影響を示す。第9図は重い容量性負荷
の下にあるこの発明の“ロー”−“ハイ”遷移を示し、
第10図はそれに対応する先行技術の実績を示す。ノイズ
・レベルを比較すると、明らかにこの発明の回路が示し
た実績によってその改良が明確となった。例えば、相対
的な50ミリボルトのピーク間ノイズ(第3図のこの発明
で示した)は第4図の先行技術と比較するとその量は1/
2より小さい。
はテスト・オッシロスコープによるものであり、パッド
はそれ以外負荷されていない。第7図乃至第10図に示す
テスト結果に使用された120ピコファラッドはパッド2
に更に100ピコファラッドの不活性負荷を追加した。
2の重要性を過少評価してはならない。そのキャパシタ
は前述の3増加動作中その波形の成形に寄与するだけで
なく、出力パッド2の低い容量性負荷レベルに対するス
イッチング速度を抑制するに適した負性フイードバック
を供給する。ほとんどの先行技術は重い容量性負荷状態
のためにドライバ・トランジスタを通して流れる電流を
制限することにのみ集中するのに対し、この発明の回路
は、その制御の範囲を高いdi/dt効果を有する低容量性
負荷範囲に拡張する。パッド電圧の高い変化速度は、す
べてキャパシタ21又は22を通してドライバ・トランジス
タのゲート電極にフイードバックされる。その結果、こ
の発明の回路は、先端技術のCMOSクラスの集積回路装置
及び現今に典型的な種類の負荷、すなわちパッドの容量
性負荷のばらつき又は変動に対するオープン・ループ及
びクローズド・ループ補償を提供する。
ート制御を有するこの発明の好ましい構成を示す回路
図、 第3図乃至第10図は、好ましい実施例及び代表的な先行
技術の相対的実施レベルを示した線図である。 図中、1……バッファ回路、2……出力パッド、3……
FET、7……キャパシタ、8,16……トランジスタ、9…
…ノード、11,13,17……抵抗、12……インバータ。
Claims (1)
- 【請求項1】電源の第1の側に接続された第1のトラン
ジスタによって駆動される出力ノードと、 前記出力ノードと前記第1のトランジスタの制御電極と
の間に接続された容量性フイードバック手段と、 データイン信号の第1の状態に応答して前記第1のトラ
ンジスタの制御電極を前記電源の第1の側に急速に引張
るよう接続された第2のトランジスタと、 前記データイン信号の第2の状態に応答して前記第1の
トランジスタの制御電極を前記電源の第2の側の方に緩
慢に引張るよう接続されたスイッチ手段とを含む負荷反
応遷移制御付バッファ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/269,022 US4906867A (en) | 1988-11-09 | 1988-11-09 | Buffer circuit with load sensitive transition control |
US269022 | 2002-10-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02166915A JPH02166915A (ja) | 1990-06-27 |
JP2700419B2 true JP2700419B2 (ja) | 1998-01-21 |
Family
ID=23025500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1273915A Expired - Lifetime JP2700419B2 (ja) | 1988-11-09 | 1989-10-23 | 負荷反応遷移制御付バツフア回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4906867A (ja) |
EP (1) | EP0368524B1 (ja) |
JP (1) | JP2700419B2 (ja) |
DE (1) | DE68912277T2 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5008568A (en) * | 1989-01-24 | 1991-04-16 | Integrated Device Technology, Inc. | CMOS output driver |
US5049763A (en) * | 1989-03-22 | 1991-09-17 | National Semiconductor Corporation | Anti-noise circuits |
US4972101A (en) * | 1989-09-19 | 1990-11-20 | Digital Equipment Corporation | Noise reduction in CMOS driver using capacitor discharge to generate a control voltage |
US5121013A (en) * | 1990-02-12 | 1992-06-09 | Advanced Micro Devices, Inc. | Noise reducing output buffer circuit with feedback path |
US5028818A (en) * | 1990-02-28 | 1991-07-02 | Integrated Device Technology, Inc. | Ground bounce limiting driver using non-linear capacitor |
DE4018754A1 (de) * | 1990-06-12 | 1991-12-19 | Bosch Gmbh Robert | Schaltung zur begrenzung der signalanstiegsgeschwindigkeit von ausgangssignalen integrierter schaltkreise |
US5124577A (en) * | 1990-09-28 | 1992-06-23 | Benchmarq Microelectronics, Inc. | Circuit for presetting the voltage of an output terminal |
US5153457A (en) * | 1990-12-12 | 1992-10-06 | Texas Instruments Incorporated | Output buffer with di/dt and dv/dt and tri-state control |
US5121000A (en) * | 1991-03-07 | 1992-06-09 | Advanced Micro Devices, Inc. | Edge-rate feedback CMOS output buffer circuits |
EP0533971A1 (de) * | 1991-09-24 | 1993-03-31 | Siemens Aktiengesellschaft | Schnittstellenschaltung |
US5218239A (en) * | 1991-10-03 | 1993-06-08 | National Semiconductor Corporation | Selectable edge rate cmos output buffer circuit |
US5204562A (en) * | 1991-11-29 | 1993-04-20 | Motorola, Inc. | Turn off delay reduction circuit and method |
US5194760A (en) * | 1991-12-23 | 1993-03-16 | Motorola, Inc. | Slew rate limited inductive load driver |
US5397967A (en) * | 1992-06-30 | 1995-03-14 | Sgs-Thomson Microelectronics, Inc. | Slew rate circuit for high side driver for a polyphase DC motor |
US5500817A (en) * | 1993-01-21 | 1996-03-19 | Micron Technology, Inc. | True tristate output buffer and a method for driving a potential of an output pad to three distinct conditions |
JP3140605B2 (ja) * | 1993-04-28 | 2001-03-05 | 富士通株式会社 | 出力バッファ回路 |
US5355029A (en) * | 1993-07-12 | 1994-10-11 | Digital Equipment Corporation | Staged CMOS output buffer |
DE4400872A1 (de) * | 1994-01-14 | 1995-07-20 | Philips Patentverwaltung | Ausgangstreiberschaltung |
US5574633A (en) * | 1994-02-23 | 1996-11-12 | At&T Global Information Solubions Company | Multi-phase charge sharing method and apparatus |
WO1995024076A1 (en) * | 1994-03-01 | 1995-09-08 | Apple Computer, Inc. | Slew-rate controlled power switching circuit |
US5534790A (en) * | 1994-04-13 | 1996-07-09 | International Business Machines Corporation | Current transition rate control circuit |
US5598119A (en) * | 1995-04-05 | 1997-01-28 | Hewlett-Packard Company | Method and apparatus for a load adaptive pad driver |
FR2735300B1 (fr) * | 1995-06-12 | 1997-08-14 | Matra Mhs | Dispositif d'interfacage de sortie programmable parmi trois etats pour memoire en technologie cmos |
JP3369807B2 (ja) | 1995-08-30 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
US5621342A (en) * | 1995-10-27 | 1997-04-15 | Philips Electronics North America Corporation | Low-power CMOS driver circuit capable of operating at high frequencies |
US5633603A (en) * | 1995-12-26 | 1997-05-27 | Hyundai Electronics Industries Co., Ltd. | Data output buffer using pass transistors biased with a reference voltage and a precharged data input |
US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
US6114895A (en) * | 1997-10-29 | 2000-09-05 | Agilent Technologies | Integrated circuit assembly having output pads with application specific characteristics and method of operation |
US6081915A (en) * | 1998-03-30 | 2000-06-27 | Motorola, Inc. | Method and apparatus for reducing the time required to test an integrated circuit using slew rate control |
JP3152204B2 (ja) | 1998-06-02 | 2001-04-03 | 日本電気株式会社 | スルーレート出力回路 |
DE69930462T2 (de) * | 1998-08-19 | 2006-11-16 | Texas Instruments Inc., Dallas | Ausgangspuffer |
US6356102B1 (en) | 1998-11-13 | 2002-03-12 | Integrated Device Technology, Inc. | Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals |
US6242942B1 (en) | 1998-11-13 | 2001-06-05 | Integrated Device Technology, Inc. | Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics |
US6091260A (en) * | 1998-11-13 | 2000-07-18 | Integrated Device Technology, Inc. | Integrated circuit output buffers having low propagation delay and improved noise characteristics |
US6271699B1 (en) | 1999-04-02 | 2001-08-07 | Motorola, Inc. | Driver circuit and method for controlling transition time of a signal |
JP2001285050A (ja) | 2000-03-30 | 2001-10-12 | Mitsubishi Electric Corp | 出力バッファ回路 |
US6772250B2 (en) * | 2001-03-15 | 2004-08-03 | International Business Machines Corporation | Boundary scannable one bit precompensated CMOS driver with compensating pulse width control |
JP4500153B2 (ja) * | 2004-11-04 | 2010-07-14 | 旭化成エレクトロニクス株式会社 | 出力バッファ回路 |
EP1856802B1 (en) * | 2005-02-25 | 2009-07-15 | Nxp B.V. | Edge rate control for i2c bus applications |
JP4622875B2 (ja) * | 2006-02-07 | 2011-02-02 | 株式会社デンソー | 通信ドライバ回路 |
ATE513365T1 (de) | 2006-03-31 | 2011-07-15 | Nxp Bv | Verfahren und system für einen signaltreiber mit kapazitätsrückmeldung |
US8015419B2 (en) * | 2006-08-31 | 2011-09-06 | Ati Technologies Ulc | Method and apparatus for soft start power gating with automatic voltage level detection |
FR2907619B1 (fr) * | 2006-10-20 | 2009-02-13 | Atmel Nantes Sa Sa | Dispositif d'interfacage de sortie compense en charge et circuit electronique correspondant. |
US8581920B2 (en) * | 2007-09-27 | 2013-11-12 | Rambus Inc. | Utilizing masked data bits during accesses to a memory |
US7852110B2 (en) * | 2008-05-21 | 2010-12-14 | Texas Instruments Incorporated | Controlling the slew-rate of an output buffer |
US8203377B2 (en) * | 2009-05-11 | 2012-06-19 | Ss Sc Ip, Llc | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs |
JP5385711B2 (ja) * | 2009-07-09 | 2014-01-08 | パナソニック株式会社 | データ通信回路、送信機器、受信機器、送受信システム |
JP2011077672A (ja) * | 2009-09-29 | 2011-04-14 | Sanyo Electric Co Ltd | 信号入出力回路 |
KR102022818B1 (ko) * | 2011-09-29 | 2019-09-18 | 인텔 코포레이션 | 부하 독립 버퍼를 개량하기 위한 방법 및 장치 |
US9634664B2 (en) * | 2013-04-05 | 2017-04-25 | Applied Wireless Identifications Group, Inc. | Over-current and/or over-voltage protection circuit |
DE102013020663B4 (de) | 2013-12-06 | 2020-08-06 | Elmos Semiconductor Aktiengesellschaft | Vorrichtung und Verfahren zur Slew-Rate-Generierung für LIN-Bus-Treiber |
US9548726B1 (en) * | 2015-02-13 | 2017-01-17 | Inphi Corporation | Slew-rate control and waveshape adjusted drivers for improving signal integrity on multi-loads transmission line interconnects |
US9473127B1 (en) * | 2015-07-06 | 2016-10-18 | Qualcomm Incorporated | Input/output (I/O) driver |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58188931A (ja) * | 1982-04-28 | 1983-11-04 | Seiko Epson Corp | Cmosバツファアンプ駆動回路 |
US4504779A (en) * | 1983-03-11 | 1985-03-12 | Hewlett-Packard Company | Electrical load drive and control system |
US4612466A (en) * | 1984-08-31 | 1986-09-16 | Rca Corporation | High-speed output driver |
JPH0720060B2 (ja) * | 1985-08-14 | 1995-03-06 | 株式会社東芝 | 出力回路装置 |
US4622482A (en) * | 1985-08-30 | 1986-11-11 | Motorola, Inc. | Slew rate limited driver circuit which minimizes crossover distortion |
JPS62214714A (ja) * | 1986-03-15 | 1987-09-21 | Fujitsu Ltd | ノイズ対策回路を備えたlsi装置 |
NL8601558A (nl) * | 1986-06-17 | 1988-01-18 | Philips Nv | Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom. |
JPS635553A (ja) * | 1986-06-25 | 1988-01-11 | Fujitsu Ltd | バツフア回路 |
US4785201A (en) * | 1986-12-29 | 1988-11-15 | Integrated Device Technology, Inc. | High speed/high drive CMOS output buffer with inductive bounce suppression |
DE3708499A1 (de) * | 1987-03-16 | 1988-10-20 | Sgs Halbleiterbauelemente Gmbh | Digitale gegentakt-treiberschaltung |
AU608822B2 (en) * | 1987-06-29 | 1991-04-18 | Digital Equipment Corporation | Bus transmitter having controlled trapezoidal slew rate |
US4797579A (en) * | 1987-07-27 | 1989-01-10 | Raytheon Company | CMOS VLSI output driver with controlled rise and fall times |
US4800298A (en) * | 1987-08-04 | 1989-01-24 | Motorola, Inc. | Output buffer for improving di/dt |
-
1988
- 1988-11-09 US US07/269,022 patent/US4906867A/en not_active Expired - Lifetime
-
1989
- 1989-10-23 JP JP1273915A patent/JP2700419B2/ja not_active Expired - Lifetime
- 1989-10-27 DE DE68912277T patent/DE68912277T2/de not_active Expired - Lifetime
- 1989-10-27 EP EP89311147A patent/EP0368524B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0368524B1 (en) | 1994-01-12 |
EP0368524A1 (en) | 1990-05-16 |
JPH02166915A (ja) | 1990-06-27 |
DE68912277D1 (de) | 1994-02-24 |
US4906867A (en) | 1990-03-06 |
DE68912277T2 (de) | 1994-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2700419B2 (ja) | 負荷反応遷移制御付バツフア回路 | |
JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
EP0329285B1 (en) | Output buffer | |
US5124579A (en) | Cmos output buffer circuit with improved ground bounce | |
KR960008141B1 (ko) | 반도체 집적 회로 | |
EP0303341B1 (en) | Output buffer circuits | |
EP0707758B1 (en) | Integrated circuit comprising an output stage with a miller capacitor | |
US5036222A (en) | Output buffer circuit with output voltage sensing for reducing switching induced noise | |
US4746817A (en) | BIFET logic circuit | |
JP2922028B2 (ja) | 半導体集積回路の出力回路 | |
JPH0282714A (ja) | 低雑音出力バツフア回路 | |
US5912569A (en) | Methods, circuits and devices for improving crossover performance and/or monotonicity, and applications of the same in a universal serial bus (USB) low speed output driver | |
JPH01815A (ja) | Bifet論理回路 | |
JPH022712A (ja) | 制御ランブ出力を有するttl両立スイッチング回路 | |
US20040169973A1 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
JP2533209B2 (ja) | BiCMOSドライバ回路 | |
JP2685271B2 (ja) | 集積回路 | |
JPH04229714A (ja) | バッファを有する集積回路 | |
JPH06244706A (ja) | 補償形低域フィルタ網を備えた入力バッファ | |
US5854560A (en) | CMOS output buffer having a high current driving capability with low noise | |
EP0347083B1 (en) | TTL output driver gate configuration | |
US6759880B2 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
JPH0220917A (ja) | BiCMOSによるドライバ回路 | |
US6011423A (en) | Virtual voltage power supply | |
JP2535081B2 (ja) | 出力駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |