JP2692934B2 - アクティブマトリクス用素子 - Google Patents
アクティブマトリクス用素子Info
- Publication number
- JP2692934B2 JP2692934B2 JP4191289A JP4191289A JP2692934B2 JP 2692934 B2 JP2692934 B2 JP 2692934B2 JP 4191289 A JP4191289 A JP 4191289A JP 4191289 A JP4191289 A JP 4191289A JP 2692934 B2 JP2692934 B2 JP 2692934B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- light
- shielding metal
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置等においてアクティブマトリ
クス表示に用いられるアクティブマトリクス用素子に関
する。
クス表示に用いられるアクティブマトリクス用素子に関
する。
例えば液晶表示装置においては、解像度が高く精細な
画像を表示するためには高密度のマトリクス構成が必要
とされる。このような要請に応える技術として、近年に
おいては、表示部の各画素をアクティブマトリクス用素
子によって直接的にスイッチング駆動するアクティブマ
トリクス表示が注目されている。
画像を表示するためには高密度のマトリクス構成が必要
とされる。このような要請に応える技術として、近年に
おいては、表示部の各画素をアクティブマトリクス用素
子によって直接的にスイッチング駆動するアクティブマ
トリクス表示が注目されている。
斯かるアクティブマトリクス用素子としては、従来、
薄膜トランジスタ等の３端子素子、あるいは薄膜ダイオ
ード、バリスタ、MIM等の２端子素子が知られている。
薄膜トランジスタ等の３端子素子、あるいは薄膜ダイオ
ード、バリスタ、MIM等の２端子素子が知られている。
しかし、薄膜トランジスタ等の３端子素子は、２端子
素子に比して構造が複雑であるため、製造に手間を要し
製造コストが上昇する難点があり、斯かる観点からは２
端子素子が好ましい。一方、バリスタ、MIMよりなる２
端子素子は、しきい値電圧が相当に高いため大きな駆動
電圧を必要とし、その結果、消費電力が増大する問題点
がある。
素子に比して構造が複雑であるため、製造に手間を要し
製造コストが上昇する難点があり、斯かる観点からは２
端子素子が好ましい。一方、バリスタ、MIMよりなる２
端子素子は、しきい値電圧が相当に高いため大きな駆動
電圧を必要とし、その結果、消費電力が増大する問題点
がある。
これに対して、薄膜ダイオードよりなる２端子素子
は、構成が簡易で微細なマトリクス構造を有する液晶表
示装置を高い歩留まりで製造することが可能であり、ま
た、表示品質が良好であるという利点を有している。特
に、ショットキーダイオードの２個を直列かつ逆方向に
接続してなるショットキー型のバック・トゥ・バック・
ダイオードが好ましい。
は、構成が簡易で微細なマトリクス構造を有する液晶表
示装置を高い歩留まりで製造することが可能であり、ま
た、表示品質が良好であるという利点を有している。特
に、ショットキーダイオードの２個を直列かつ逆方向に
接続してなるショットキー型のバック・トゥ・バック・
ダイオードが好ましい。
従来のショットキー型のバック・トゥ・バック・ダイ
オードの一例においては、透明基板上に、互いに離間し
た状態でショットキーバリアを形成する２つの第１電極
層を積層し、これらの２つの第１電極層上に水素化アモ
ルファスシリコン（以下「ａ−Si:H」ともいう。）より
なる半導体層を積層し、この半導体層上に共通の第二電
極層を積層して構成されている。
オードの一例においては、透明基板上に、互いに離間し
た状態でショットキーバリアを形成する２つの第１電極
層を積層し、これらの２つの第１電極層上に水素化アモ
ルファスシリコン（以下「ａ−Si:H」ともいう。）より
なる半導体層を積層し、この半導体層上に共通の第二電
極層を積層して構成されている。
しかし、上記構成のショットキー型のバック・トゥ・
バック・ダイオードにおいては、半導体層を構成するａ
−Si:Hが比較的大きな光導電性を示すため、当該半導体
層に、周囲光やバックライトの光が当たると、ショット
キー型のバック・トゥ・バック・ダイオードの電流・電
圧特性が変動し、スイッチング不良が発生する問題があ
る。
バック・ダイオードにおいては、半導体層を構成するａ
−Si:Hが比較的大きな光導電性を示すため、当該半導体
層に、周囲光やバックライトの光が当たると、ショット
キー型のバック・トゥ・バック・ダイオードの電流・電
圧特性が変動し、スイッチング不良が発生する問題があ
る。
このような事情から、本発明者は、半導体層に光が当
たらないように、透明基板上に遮光性金属層を設け、こ
の遮光性金属層上に透明絶縁層を設け、この透明絶縁層
上に互いに離間した状態で２つの第一電極層を設ける技
術について鋭意研究を重ねたところ、ここに新たな問題
が発生した。
たらないように、透明基板上に遮光性金属層を設け、こ
の遮光性金属層上に透明絶縁層を設け、この透明絶縁層
上に互いに離間した状態で２つの第一電極層を設ける技
術について鋭意研究を重ねたところ、ここに新たな問題
が発生した。
すなわち、第一電極層と遮光性金属層との間には透明
絶縁層が存在するため、これら三者によって大きな浮遊
容量が形成され、一方の第一電極層による容量と他方の
第一電極層による容量とが相違するときには、対称性が
損なわれるため交流電圧によりアクティブマトリクス用
素子をスイッチング駆動する際にスイッチング不良が発
生した。
絶縁層が存在するため、これら三者によって大きな浮遊
容量が形成され、一方の第一電極層による容量と他方の
第一電極層による容量とが相違するときには、対称性が
損なわれるため交流電圧によりアクティブマトリクス用
素子をスイッチング駆動する際にスイッチング不良が発
生した。
本発明は、以上の如き事情に基づいてなされたもので
あって、その目的は、半導体層への光の進入を防止して
素子の電流・電圧特性の変動を抑制することができるう
え、交流電圧によりスイッチング駆動する際に対称性の
優れた双方向特性が発揮されるアクティブマトリクス用
素子を提供することにある。
あって、その目的は、半導体層への光の進入を防止して
素子の電流・電圧特性の変動を抑制することができるう
え、交流電圧によりスイッチング駆動する際に対称性の
優れた双方向特性が発揮されるアクティブマトリクス用
素子を提供することにある。
本発明のアクティブマトリクス用素子は、透明基板状
に設けられた遮光性金属層と、この遮光性金属層上に積
層された透明絶縁層と、この透明絶縁層上に互いに離間
して設けられた２つの第一電極層と、この第一電極層上
に積層された半導体層と、この半導体層上に一体的に積
層された第二電極層とを有し、前記半導体層と前記第一
電極層または第二電極層との間にショットキーバリアが
形成され、前記遮光性金属層は、前記半導体層および前
記第二電極層の基板投影領域を覆う広さを有し、一方の
第一電極層が前記透明絶縁層を介して前記遮光性金属層
と対向して重なり合う部分の面積をＡとし、他方の第一
電極層が前記透明絶縁層を介して前記遮光性金属層と対
向して重なり合う部分の面積をＢとするとき、 を満足することを特徴とする。
に設けられた遮光性金属層と、この遮光性金属層上に積
層された透明絶縁層と、この透明絶縁層上に互いに離間
して設けられた２つの第一電極層と、この第一電極層上
に積層された半導体層と、この半導体層上に一体的に積
層された第二電極層とを有し、前記半導体層と前記第一
電極層または第二電極層との間にショットキーバリアが
形成され、前記遮光性金属層は、前記半導体層および前
記第二電極層の基板投影領域を覆う広さを有し、一方の
第一電極層が前記透明絶縁層を介して前記遮光性金属層
と対向して重なり合う部分の面積をＡとし、他方の第一
電極層が前記透明絶縁層を介して前記遮光性金属層と対
向して重なり合う部分の面積をＢとするとき、 を満足することを特徴とする。
本発明のアクティブマトリクス用素子によれば、２つ
の第一電極層と透明基板との間に透明絶縁層を介して遮
光性金属層が設けられているので、２つの第一電極層上
の半導体層には透明基板側から光が進入するおそれがな
く、半導体層の光導電性の変動を防止することができ
る。従って、スイッチング駆動における電流・電圧特性
が安定化する。
の第一電極層と透明基板との間に透明絶縁層を介して遮
光性金属層が設けられているので、２つの第一電極層上
の半導体層には透明基板側から光が進入するおそれがな
く、半導体層の光導電性の変動を防止することができ
る。従って、スイッチング駆動における電流・電圧特性
が安定化する。
しかも、一方の第一電極層が透明絶縁層を介して遮光
性金属層と対向する面積と、他方の第一電極層が透明絶
縁層を介して遮光性金属層と対向する面積とが同等であ
るので、両者の容量が同等となる。従って、交流電圧に
よりスイッチング駆動する際に対称性の優れた双方向性
特性が発揮される。
性金属層と対向する面積と、他方の第一電極層が透明絶
縁層を介して遮光性金属層と対向する面積とが同等であ
るので、両者の容量が同等となる。従って、交流電圧に
よりスイッチング駆動する際に対称性の優れた双方向性
特性が発揮される。
以下、本発明を具体的に説明する。
第１図（ａ）および（ｂ）は、本発明に係るアクティ
ブマトリクス用素子の具体的構成例を示す説明用平面図
および縦断正面図である。図示の例においては、透明基
板10上に遮光性金属層50を積層して設け、この遮光性金
属層50上に透明絶縁層60を積層して設け、この透明絶縁
層60上に、２つの第一電極層21,22を互いに離間した状
態で積層して設け、この第一電極層21,22上に半導体層3
0を積層して設け、この半導体層30上に第二電極層40を
一体的に積層して設けて、アクティブマトリクス用素子
Ｍを構成する。
ブマトリクス用素子の具体的構成例を示す説明用平面図
および縦断正面図である。図示の例においては、透明基
板10上に遮光性金属層50を積層して設け、この遮光性金
属層50上に透明絶縁層60を積層して設け、この透明絶縁
層60上に、２つの第一電極層21,22を互いに離間した状
態で積層して設け、この第一電極層21,22上に半導体層3
0を積層して設け、この半導体層30上に第二電極層40を
一体的に積層して設けて、アクティブマトリクス用素子
Ｍを構成する。
半導体層30と第一電極層21,22との間、または半導体
層30と第二電極層40との間のいずれか一方にショットキ
ーバリアが形成されていればよいが、図示の例では、第
一電極層21,22との半導体層30との間にショットキーバ
リアが形成され、第二電極層40と半導体層30との間には
オーミック接触が形成されている。なお、この場合、第
二電極層40と半導体層30との間には、オーミック接触の
代わりに、第一電極層21,22と半導体層30との間に形成
されたショットキーバリアよりも小さいショットキーバ
リアが形成されてもよい。
層30と第二電極層40との間のいずれか一方にショットキ
ーバリアが形成されていればよいが、図示の例では、第
一電極層21,22との半導体層30との間にショットキーバ
リアが形成され、第二電極層40と半導体層30との間には
オーミック接触が形成されている。なお、この場合、第
二電極層40と半導体層30との間には、オーミック接触の
代わりに、第一電極層21,22と半導体層30との間に形成
されたショットキーバリアよりも小さいショットキーバ
リアが形成されてもよい。
遮光性金属層50は、半導体層30および第二電極層40の
基板投影領域を覆う広さを有し、一方の第一電極層21が
透明絶縁層60を介して遮光性金属層50と対向して重なり
合う部分の面積をＡとし、他方の第一電極層22が透明絶
縁層60を介して遮光性金属層50と対向して重なり合う部
分の面積Ｂとするとき、 を満足するものである。
基板投影領域を覆う広さを有し、一方の第一電極層21が
透明絶縁層60を介して遮光性金属層50と対向して重なり
合う部分の面積をＡとし、他方の第一電極層22が透明絶
縁層60を介して遮光性金属層50と対向して重なり合う部
分の面積Ｂとするとき、 を満足するものである。
理想的には、Ａ＝Ｂが良いが、実用的には上記式
（１）の範囲内であればよい。
（１）の範囲内であればよい。
上記（１）の範囲を超えると、２つの容量に大きな相
違が生ずるので、交流電圧によりスイッチング駆動する
際に対称性がなくなり、双方向特性が得られず、フリッ
カが発生する。
違が生ずるので、交流電圧によりスイッチング駆動する
際に対称性がなくなり、双方向特性が得られず、フリッ
カが発生する。
この例のアクティブマトリクス用素子Ｍは、一対のシ
ョットキー型の薄膜ダイオードを直列かつ逆方向に接続
してなるショットキー型のバック・トゥ・バック・ダイ
オードである。
ョットキー型の薄膜ダイオードを直列かつ逆方向に接続
してなるショットキー型のバック・トゥ・バック・ダイ
オードである。
透明基板10としては、溶融石英、ホウケイ酸ガラス、
「7059ガラス」（コーニング社製）、「テンパックスガ
ラス」（イエナー社製）等のガラス板、ポリイミド等の
樹脂板、ガラス板に樹脂層を設けたもの等を用いること
ができる。
「7059ガラス」（コーニング社製）、「テンパックスガ
ラス」（イエナー社製）等のガラス板、ポリイミド等の
樹脂板、ガラス板に樹脂層を設けたもの等を用いること
ができる。
遮光性金属層50は、吸光度Adsが３以上であることが
好ましい。遮光性金属層50の構成材料としては、クロム
（Cr）、ニッケル（Ni）、アルミニウム（Al）、モリブ
デン（Mo）、タンタル（Ta）、チタン（Ti）等を用いる
とができる。例えばクロム（Cr）を使用する場合に吸光
度Adsを３以上とするには、膜厚を約700Å以上とすれば
よい。
好ましい。遮光性金属層50の構成材料としては、クロム
（Cr）、ニッケル（Ni）、アルミニウム（Al）、モリブ
デン（Mo）、タンタル（Ta）、チタン（Ti）等を用いる
とができる。例えばクロム（Cr）を使用する場合に吸光
度Adsを３以上とするには、膜厚を約700Å以上とすれば
よい。
透明絶縁層60は、ポリイミド、プラズマCVD法によるS
iNXまたはSiO2等により構成することができる。第一電
極層21,22と透明絶縁層60と遮光性金属層50とにより形
成される浮遊容量はできるだけ小さいことが好ましく、
具体的には、アクティブマトリクス用素子Ｍの寄生容量
と同等もしくはそれ以下であることが必要であり、特
に、当該寄生容量より１桁以上小さいことが好ましい。
浮遊容量を小さくする具体的手段としては、誘電率の小
さい材料を選択すること、膜厚を大きくすること等を挙
げることができる。実用的には、比誘電率は10以下、さ
らには４以下が好ましく、膜厚は0.5μｍ以上が好まし
い。
iNXまたはSiO2等により構成することができる。第一電
極層21,22と透明絶縁層60と遮光性金属層50とにより形
成される浮遊容量はできるだけ小さいことが好ましく、
具体的には、アクティブマトリクス用素子Ｍの寄生容量
と同等もしくはそれ以下であることが必要であり、特
に、当該寄生容量より１桁以上小さいことが好ましい。
浮遊容量を小さくする具体的手段としては、誘電率の小
さい材料を選択すること、膜厚を大きくすること等を挙
げることができる。実用的には、比誘電率は10以下、さ
らには４以下が好ましく、膜厚は0.5μｍ以上が好まし
い。
第一電極層21,22を構成する金属としては、本実施例
では、当該第一電極層21,22と半導体層30との間にショ
ットキーバリアを形成するので、大きなショットキーバ
リアを形成できる金属材料から選択することが必要であ
り、具体的には、パラジウム（Pd）、白金（Pt）、ニッ
ケル（Ni）等から選択することができる。第一電極層2
1,22の厚さは、通常50Å〜5000Å程度である。
では、当該第一電極層21,22と半導体層30との間にショ
ットキーバリアを形成するので、大きなショットキーバ
リアを形成できる金属材料から選択することが必要であ
り、具体的には、パラジウム（Pd）、白金（Pt）、ニッ
ケル（Ni）等から選択することができる。第一電極層2
1,22の厚さは、通常50Å〜5000Å程度である。
第１図に例示した半導体層30は、メイン層31と、第二
電極層40側の高ドープ層32との二層構成である。高ドー
プ層32は、これに接触する第二電極層40との間でオーミ
ック接触を形成するためのものである。メイン層31は例
えばｎ型半導体層により構成することができ、高ドープ
層32は例えばn+型半導体層により構成することができ
る。
電極層40側の高ドープ層32との二層構成である。高ドー
プ層32は、これに接触する第二電極層40との間でオーミ
ック接触を形成するためのものである。メイン層31は例
えばｎ型半導体層により構成することができ、高ドープ
層32は例えばn+型半導体層により構成することができ
る。
半導体層30におけるメイン層31および高ドープ層32を
構成する材料としては、各層の目的に応じて選択され
る。具体的には、水素化アモルファスシリコン（ａ−S
i:H）、フッ素化水素化アモルファスシリコン（ａ−Si:
H:F）、ポリシリコン、水素化アモルファスシリコンカ
ーバイド（ａ−SiC:H）、水素化アモルファス窒素シリ
コン（ａ−SiN:H）、水素化アモルファスシリコンゲル
マニウム（ａ−SiGe:H）、テルル（Te）、セレン（Se）
等を用いることができる。半導体層40の厚さは、通常、
1000Å〜３μｍ程度である。
構成する材料としては、各層の目的に応じて選択され
る。具体的には、水素化アモルファスシリコン（ａ−S
i:H）、フッ素化水素化アモルファスシリコン（ａ−Si:
H:F）、ポリシリコン、水素化アモルファスシリコンカ
ーバイド（ａ−SiC:H）、水素化アモルファス窒素シリ
コン（ａ−SiN:H）、水素化アモルファスシリコンゲル
マニウム（ａ−SiGe:H）、テルル（Te）、セレン（Se）
等を用いることができる。半導体層40の厚さは、通常、
1000Å〜３μｍ程度である。
第二電極層40は、半導体層30の上面に一体的にすなわ
ち一対の薄膜ダイオードに共通となるように積層されて
いる。第二電極層40の構成材料は、図示の例では、半導
体層30との間にオーミック接触を形成できる材料、ある
いは当該半導体層30との間に生ずるショットキーバリア
が、第一電極層21,22と半導体層30との間に形成される
ショットキーバリアよりも小さくなる材料であればよ
い。具体的には、クロム（Cr）、ニッケル（Ni）、ニク
ロム（Ni−Cr）、アルミニウム（Al）、モリブデン（M
o）、マグネシウム（Mg）等の金属材料から選択するこ
とができる。第二電極層40の厚さは、通常、50Å〜5000
Å程度である。
ち一対の薄膜ダイオードに共通となるように積層されて
いる。第二電極層40の構成材料は、図示の例では、半導
体層30との間にオーミック接触を形成できる材料、ある
いは当該半導体層30との間に生ずるショットキーバリア
が、第一電極層21,22と半導体層30との間に形成される
ショットキーバリアよりも小さくなる材料であればよ
い。具体的には、クロム（Cr）、ニッケル（Ni）、ニク
ロム（Ni−Cr）、アルミニウム（Al）、モリブデン（M
o）、マグネシウム（Mg）等の金属材料から選択するこ
とができる。第二電極層40の厚さは、通常、50Å〜5000
Å程度である。
上記構成のアクティブマトリクス用素子Ｍによれば、
２つの第一電極層21,22と、透明基板10との間に、透明
絶縁層60を介して遮光性金属層50が設けられているの
で、２つの第一電極層21,22上の半導体層30には透明基
板10側から光が進入するおそれがなく、半導体層30の光
導電性の変動を防止することができる。従って、スイッ
チング駆動における電流・電圧特性が安定化する。
２つの第一電極層21,22と、透明基板10との間に、透明
絶縁層60を介して遮光性金属層50が設けられているの
で、２つの第一電極層21,22上の半導体層30には透明基
板10側から光が進入するおそれがなく、半導体層30の光
導電性の変動を防止することができる。従って、スイッ
チング駆動における電流・電圧特性が安定化する。
しかも、一方の第一電極層21が透明絶縁層60を介して
遮光性金属層50と対向する面積Ａと、他方の第一電極層
22が透明絶縁層60を介して遮光性金属層50と対向する面
積Ｂとが、上記式（１）を満たすので、両者の容量の差
が小さくなる。従って、交流電圧によりスイッチング駆
動する際に対称性の優れた双方向特性が発揮される。
遮光性金属層50と対向する面積Ａと、他方の第一電極層
22が透明絶縁層60を介して遮光性金属層50と対向する面
積Ｂとが、上記式（１）を満たすので、両者の容量の差
が小さくなる。従って、交流電圧によりスイッチング駆
動する際に対称性の優れた双方向特性が発揮される。
なお、以上の例において、第二電極層40と半導体層30
との間に大きなショットキーバリアを形成し、第一電極
層21,22と半導体層30との間にオーミック接触を形成す
るかもしくは小さなショットキーバリアを形成する構成
としてもよい。この場合に半導体層30の高ドープ層32は
第一電極層21,22に接触する側に設けられる。
との間に大きなショットキーバリアを形成し、第一電極
層21,22と半導体層30との間にオーミック接触を形成す
るかもしくは小さなショットキーバリアを形成する構成
としてもよい。この場合に半導体層30の高ドープ層32は
第一電極層21,22に接触する側に設けられる。
第２図（ａ）および（ｂ）は、本発明に係るアクティ
ブマトリクス用素子の他の構成例を示す説明用平面図お
よび縦断正面図である。この例においては、半導体層を
共通とせずに、２つの第一電極層21,22にそれぞれ対向
する位置に分離した状態で半導体層30A,30Bを設け、こ
れらの半導体層30A,30Bの上に共通の第二電極層40を設
けた構成としたほかは、第１図の構成例と同様である。
このような構成においても、第１図の構成例と同様の作
用効果が発揮される。
ブマトリクス用素子の他の構成例を示す説明用平面図お
よび縦断正面図である。この例においては、半導体層を
共通とせずに、２つの第一電極層21,22にそれぞれ対向
する位置に分離した状態で半導体層30A,30Bを設け、こ
れらの半導体層30A,30Bの上に共通の第二電極層40を設
けた構成としたほかは、第１図の構成例と同様である。
このような構成においても、第１図の構成例と同様の作
用効果が発揮される。
次に、本発明の実施例について説明するが、本発明は
これらの態様に限定されない。
これらの態様に限定されない。
（実施例１） 本実施例においては、次のようにして第３図（ａ）お
よび（ｂ）に示した構成のアクティブマトリクス用素子
を製造した。
よび（ｂ）に示した構成のアクティブマトリクス用素子
を製造した。
（１）ガラス製の透明基板10上の素子形成領域に、スパ
ッタリング法によりクロムよりなる厚さ2000Åで吸光度
Abs5.0以上の遮光性金属層50を形成した。
ッタリング法によりクロムよりなる厚さ2000Åで吸光度
Abs5.0以上の遮光性金属層50を形成した。
（２）この遮光性金属層50を覆うよう、ポリイミドより
なる厚さ2.0μｍの透明絶縁層60を形成した。
なる厚さ2.0μｍの透明絶縁層60を形成した。
（３）この透明基板10上に、スパッタリング法により、
マトリクス状に配置された厚さ500ÅのITO膜よりなる画
素電極70を設けた。
マトリクス状に配置された厚さ500ÅのITO膜よりなる画
素電極70を設けた。
（４）この透明絶縁層60上に、電子ビーム蒸着法によ
り、パラジウムよりなる厚さ500Åの互いに離間した第
一電極層21,22と、一方の第一電極層21に一体的に接続
されたバスライン80を形成した。
り、パラジウムよりなる厚さ500Åの互いに離間した第
一電極層21,22と、一方の第一電極層21に一体的に接続
されたバスライン80を形成した。
（５）これらの第一電極層21,22を含む領域上に、プラ
ズマCVD法により、アモルファスシリコン（ａ−Si:H）
よりなる厚さ１μｍの半導体層30を形成した。
ズマCVD法により、アモルファスシリコン（ａ−Si:H）
よりなる厚さ１μｍの半導体層30を形成した。
（６）この半導体層30上に、スパッタリング法により、
クロムよりなる厚さ1000Åの共通の第二電極層40を形成
した。
クロムよりなる厚さ1000Åの共通の第二電極層40を形成
した。
なお、一方の第一電極層21が透明絶縁層60を介して遮
光性金属層50と対向して重なり合う部分の面積Ａと、他
方の第一電極層22が透明絶縁層60を介して遮光性金属層
50と対向して重なり合う部分の面積Ｂとの関係は、±５
％の誤差でＡ＝Ｂとなるようにした。
光性金属層50と対向して重なり合う部分の面積Ａと、他
方の第一電極層22が透明絶縁層60を介して遮光性金属層
50と対向して重なり合う部分の面積Ｂとの関係は、±５
％の誤差でＡ＝Ｂとなるようにした。
（評価） 本実施例で製造されたアクティブマトリクス用素子Ｍ
を有する基板と、同様にして遮光性金属層および透明絶
縁層を設けてなる対向基板とを用いて、液晶表示パネル
を作製し、実際に、アクティブマトリクス用素子Ｍをス
イッチング駆動する試験を行ったとこ、浮遊容量Ｃは、
第一電極層21,22の単位面積（10μｍ×10μｍ）当り約1
0-15Fであり、アクティブマトリクス用素子Ｍの寄生容
量よりも１桁小さく、良好な表示特性が発揮された。
を有する基板と、同様にして遮光性金属層および透明絶
縁層を設けてなる対向基板とを用いて、液晶表示パネル
を作製し、実際に、アクティブマトリクス用素子Ｍをス
イッチング駆動する試験を行ったとこ、浮遊容量Ｃは、
第一電極層21,22の単位面積（10μｍ×10μｍ）当り約1
0-15Fであり、アクティブマトリクス用素子Ｍの寄生容
量よりも１桁小さく、良好な表示特性が発揮された。
（比較例１） 第４図に示すように、Ａ＝10Bとしたほかは、実施例
１と同様にして、比較用のアクティブマトリクス用素子
Ｍを製造した。
１と同様にして、比較用のアクティブマトリクス用素子
Ｍを製造した。
（評価） 実施例１と同様にして、アクティブマトリクス用素子
Ｍをスイッチング駆動する試験を行ったところ、第一電
極層21側の浮遊容量C1は10-14Fであり、第二電極層22側
の浮遊容量C2は10-15Fであり、駆動の極性により充放電
特性が異なり、フリッカが発生した。
Ｍをスイッチング駆動する試験を行ったところ、第一電
極層21側の浮遊容量C1は10-14Fであり、第二電極層22側
の浮遊容量C2は10-15Fであり、駆動の極性により充放電
特性が異なり、フリッカが発生した。
本発明のアクティブマトリクス用素子によれば、半導
体層への光の進入を防止して素子の電流・電圧特性の変
動を抑制することができるうえ、交流電圧によりスイッ
チング駆動する際に対称性の優れた双方向特性が発揮さ
れる。
体層への光の進入を防止して素子の電流・電圧特性の変
動を抑制することができるうえ、交流電圧によりスイッ
チング駆動する際に対称性の優れた双方向特性が発揮さ
れる。
第１図（ａ）および（ｂ）はアクティブマトリクス用素
子Ｍの構成例を示す説明平面図および断面図、第２図
（ａ）および（ｂ）はアクティブマトリクス用素子の他
の構成例を示す説明用平面図および断面図、第３図
（ａ）および（ｂ）はアクティブマトリクス用素子Ｍの
さらに他の構成例を示す説明用平面図および断面図、第
４図は比較用のアクティブマトリクス用素子の一例を示
す説明用平面図である。 10……透明基板、21……一方の第一電極層 22……他方の第一電極層、30……半導体層 31……メイン層、32……高ドープ層 40……第二電極層、50……遮光性金属層 60……透明絶縁層、70……画素電極 80……バスライン
子Ｍの構成例を示す説明平面図および断面図、第２図
（ａ）および（ｂ）はアクティブマトリクス用素子の他
の構成例を示す説明用平面図および断面図、第３図
（ａ）および（ｂ）はアクティブマトリクス用素子Ｍの
さらに他の構成例を示す説明用平面図および断面図、第
４図は比較用のアクティブマトリクス用素子の一例を示
す説明用平面図である。 10……透明基板、21……一方の第一電極層 22……他方の第一電極層、30……半導体層 31……メイン層、32……高ドープ層 40……第二電極層、50……遮光性金属層 60……透明絶縁層、70……画素電極 80……バスライン
Claims (1)
- 【請求項１】透明基板上に設けられた遮光性金属層と、
この遮光性金属層上に積層された透明絶縁層と、この透
明絶縁層上に互いに離間して設けられた２つの第一電極
層と、この第一電極層上に積層された半導体層と、この
半導体層上に一体的に積層された第二電極層とを有し、 前記半導体層と前記第一電極層または第二電極層との間
にショットキーバリアが形成され、 前記遮光性金属層は、前記半導体層および前記第二電極
層の基板投影領域を覆う広さを有し、 一方の第一電極層が前記透明絶縁層を介して前記遮光性
金属層と対向して重なり合う部分の面積をＡとし、他方
の第一電極層が前記透明絶縁層を介して前記遮光性金属
層と対向して重なり合う部分の面積をＢとするとき、 1/3B≦Ａ≦3B を満足することを特徴とするアクティブマトリクス用素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4191289A JP2692934B2 (ja) | 1989-02-23 | 1989-02-23 | アクティブマトリクス用素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4191289A JP2692934B2 (ja) | 1989-02-23 | 1989-02-23 | アクティブマトリクス用素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02221935A JPH02221935A (ja) | 1990-09-04 |
| JP2692934B2 true JP2692934B2 (ja) | 1997-12-17 |
Family
ID=12621478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4191289A Expired - Lifetime JP2692934B2 (ja) | 1989-02-23 | 1989-02-23 | アクティブマトリクス用素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692934B2 (ja) |
-
1989
- 1989-02-23 JP JP4191289A patent/JP2692934B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02221935A (ja) | 1990-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5708485A (en) | Active matrix display device | |
| US4589733A (en) | Displays and subassemblies having improved pixel electrodes | |
| US4871234A (en) | Liquid crystal display device | |
| US6226057B1 (en) | Liquid crystal display having overlapped pixel electrodes and method for fabricating the same | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| US8497963B2 (en) | Liquid crystal display with protruding sub-pixel electrode | |
| JPH08234239A (ja) | 表示装置 | |
| US4907040A (en) | Thin film Schottky barrier device | |
| US7342616B2 (en) | Liquid crystal display and fabricating method thereof | |
| JP3143996B2 (ja) | 液晶表示装置 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| US20030058396A1 (en) | Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit | |
| JPH0422027B2 (ja) | ||
| JP2692934B2 (ja) | アクティブマトリクス用素子 | |
| US5056894A (en) | Switching unit for a display device and display device including such a switching unit | |
| JP2996257B2 (ja) | ダイオードデバイスおよびこのようなデバイスを有する能動マトリックスアドレス指定表示装置 | |
| US7045373B2 (en) | Manufacturing method for in-plane switching mode LCD unit with fewer masking process | |
| JPH02239233A (ja) | 液晶表示装置 | |
| JPH02226119A (ja) | アクティブマトリクス用２端子素子 | |
| JPS62156622A (ja) | 液晶表示装置 | |
| JP2746406B2 (ja) | 液晶表示装置 | |
| JP3412171B2 (ja) | 薄膜スイッチング素子 | |
| JPH0230020B2 (ja) | ||
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JPS62156864A (ja) | アクテイブマトリクス用素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |