JP2692918B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2692918B2
JP2692918B2 JP63325065A JP32506588A JP2692918B2 JP 2692918 B2 JP2692918 B2 JP 2692918B2 JP 63325065 A JP63325065 A JP 63325065A JP 32506588 A JP32506588 A JP 32506588A JP 2692918 B2 JP2692918 B2 JP 2692918B2
Authority
JP
Japan
Prior art keywords
contact hole
layer
substrate
metal layer
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63325065A
Other languages
Japanese (ja)
Other versions
JPH02166731A (en
Inventor
寿哉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63325065A priority Critical patent/JP2692918B2/en
Publication of JPH02166731A publication Critical patent/JPH02166731A/en
Application granted granted Critical
Publication of JP2692918B2 publication Critical patent/JP2692918B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 コンタクトホールを覆ってタングステン層を形成する
際、タングステン層に中空を入り難くすることができ、
タングステン層をエッチングしてコンタクトホール内に
埋め込む際、コンタクトホール内の基板をエッチングさ
れ難くすることができ、コンタクトホール内のコンタク
トを良好に行って素子特性を良好にすることができる半
導体装置の製造方法を提供することを目的とし、 基板上にコンタクトホールを有するように絶縁膜を形
成する工程と、スパッタ法により前記コンタクトホール
内及び前記絶縁膜を覆うように、前記基板よりもタング
ステンに対する成長速度が遅い金属層を形成する工程
と、異方性エッチングにより前記金属層を選択的にエッ
チングして前記コンタクトホール内に前記基板を露出さ
せるとともに、前記コンタクトホール内の前記絶縁膜側
壁に前記金属層を残す工程と、化学気相成長法により前
記コンタクトホール内に露出された前記基板及び前記金
属層を覆うようにタングステン層を形成する工程と、前
記コンタクトホール以外の前記金属層上の前記タングス
テン層をエッチングして、前記コンタクトホール内にの
み前記タングステン層を残す工程と、前記コンタクトホ
ール内に残された前記タングステン層とコンタクトを採
るように配線層を形成する工程とを含むように構成す
る。
The present invention relates to a method for manufacturing a semiconductor device, wherein when forming a tungsten layer covering a contact hole, it is possible to make it difficult for a hollow to enter the tungsten layer.
Manufacturing a semiconductor device capable of making a substrate in a contact hole difficult to be etched when a tungsten layer is embedded in the contact hole and making good contact in the contact hole to improve device characteristics For the purpose of providing a method, a step of forming an insulating film so as to have a contact hole on a substrate, and a growth rate for tungsten more than for the substrate so as to cover the inside of the contact hole and the insulating film by a sputtering method. Forming a slow metal layer, and anisotropically etching the metal layer to selectively etch the metal layer to expose the substrate in the contact hole, and the metal layer on the sidewall of the insulating film in the contact hole. Exposed and exposed in the contact hole by chemical vapor deposition A step of forming a tungsten layer so as to cover the substrate and the metal layer formed by etching, and a step of etching the tungsten layer on the metal layer other than the contact hole to leave the tungsten layer only in the contact hole. And a step of forming a wiring layer so as to make a contact with the tungsten layer left in the contact hole.

〔産業上の利用分野〕[Industrial applications]

本発明は、半導体装置の製造方法に係り、コンタクト
ホール内の例えばエミッタ、コレクタ、ソース等の基板
拡散層と配線層とのコンタクト形成に適用することがで
き、詳しくは特に、コンタクトホール内の基板拡散層と
配線層とのコンタクトを良好に行うことができる半導体
装置の製造方法に関するものである。
The present invention relates to a method for manufacturing a semiconductor device, and can be applied to the formation of a contact between a wiring layer and a substrate diffusion layer of, for example, an emitter, a collector, and a source in a contact hole. The present invention relates to a method for manufacturing a semiconductor device, which enables good contact between a diffusion layer and a wiring layer.

例えばバイポーラトランジスタ等の半導体装置におい
て、この半導体装置を構成するコンタクトホール内の基
板拡散層とコンタクトを採るために、コンタクトホール
内を金属からなる配線層で埋め込むという方法技術があ
る。この配線層をコンタクトホール内に埋め込む方法と
して知られているものには2通りあり、具体的には化学
気相成長(CVD)法により配線層をコンタクトホール内
のみに選択的に埋め込むという方法と、CVD法により配
線層をコンタクトホールを覆って全面に形成してからエ
ッチバックしてコンタクトホール内を埋め込むという方
法である。本発明は、この後者の方法に関するものであ
る。
For example, in a semiconductor device such as a bipolar transistor, there is a technique in which the contact hole is filled with a wiring layer made of metal in order to make contact with the substrate diffusion layer in the contact hole that constitutes the semiconductor device. There are two known methods of burying the wiring layer in the contact hole. Specifically, there is a method of selectively burying the wiring layer only in the contact hole by a chemical vapor deposition (CVD) method. In this method, a wiring layer is formed over the entire surface by CVD so as to cover the contact hole, and then etched back to fill the contact hole. The present invention relates to this latter method.

〔従来の技術〕[Conventional technology]

以下、従来技術について説明する。 Hereinafter, the related art will be described.

第3図(a)〜(e)は従来の半導体装置の製造方法
を説明する図である。図示例の半導体装置の製造方法は
例えばバイポーラトランジスタ等の半導体装置の製造方
法に適用することができる。
3A to 3E are views for explaining a conventional method for manufacturing a semiconductor device. The manufacturing method of the semiconductor device of the illustrated example can be applied to the manufacturing method of a semiconductor device such as a bipolar transistor.

この図において、21はSiからなる基板、22は例えばSi
O2からなる絶縁膜、23はコンタクトホール、24は例えば
(W、TiWや、TiN、WN等の金属窒化膜等でも良い)Tiか
らなる金属層、25は配線として機能するタングステン
(W)層、26はAlからなる配線層である。
In this figure, 21 is a substrate made of Si and 22 is, for example, Si.
An insulating film made of O 2 , 23 is a contact hole, 24 is a metal layer made of Ti (may be a metal nitride film such as W, TiW, TiN, WN, etc.), and 25 is a tungsten (W) layer that functions as a wiring. , 26 are wiring layers made of Al.

次に、その製造工程について説明する。 Next, the manufacturing process will be described.

まず、第3図(a)に示すように、例えばCVD法によ
り基板21上にSiO2を堆積して絶縁膜22を形成した後、例
えばRIE法により絶縁膜22を選択的にエッチングしてコ
ンタクトホール23を形成する。
First, as shown in FIG. 3 (a), SiO 2 is deposited on the substrate 21 by, for example, the CVD method to form the insulating film 22, and then the insulating film 22 is selectively etched by, for example, the RIE method to make contact. The hole 23 is formed.

次に、第3図(b)に示すように、スパッタ法により
コンタクトホール23内及び絶縁膜22を覆うようにTiを堆
積して金属層24を形成する。
Next, as shown in FIG. 3B, Ti is deposited by a sputtering method so as to cover the inside of the contact hole 23 and the insulating film 22 to form a metal layer 24.

ここで、金属層24をSiO2からなる絶縁膜22とタングス
テン層25の間に形成しているのは、SiO2からなる絶縁膜
22と、CVD法によって形成したタングステン層25との密
着性が悪いのを防いで密着性を良くするためである。具
体的には金属層24を絶縁膜22に対してスパッタ法で形成
しているため、絶縁膜22と金属層24の密着性が良くなっ
ており、金属層24とタングステン層25の密着性も良いの
で、金属層24を介して絶縁膜22とタングステン層の密着
性が向上している。したがって、ここでの金属層24は絶
縁膜22及びタングステン層25に対して密着膜として機能
しているのである。
Here, the metal layer 24 is formed between the insulating film 22 made of SiO 2 and the tungsten layer 25 is the insulating film made of SiO 2.
This is to prevent the adhesion between 22 and the tungsten layer 25 formed by the CVD method from being poor and to improve the adhesion. Specifically, since the metal layer 24 is formed on the insulating film 22 by the sputtering method, the adhesion between the insulating film 22 and the metal layer 24 is good, and the adhesion between the metal layer 24 and the tungsten layer 25 is also good. Since it is good, the adhesion between the insulating film 22 and the tungsten layer is improved through the metal layer 24. Therefore, the metal layer 24 here functions as an adhesion film to the insulating film 22 and the tungsten layer 25.

次に、第3図(c)に示すように、CVD法により金属
層24を覆うようにタングステン層25を形成する。
Next, as shown in FIG. 3C, a tungsten layer 25 is formed so as to cover the metal layer 24 by the CVD method.

次に、第3図(d)に示すように、タングステン層25
をエッチバックしてコンタクトホール23内にタングステ
ン層25を埋め込む。
Next, as shown in FIG. 3D, the tungsten layer 25
Is etched back to fill the tungsten layer 25 in the contact hole 23.

そして、第3図(e)に示すように、スパッタ法によ
りタングステン層25とコンタクトを採るようにAlを堆積
して配線層26を形成する。なお、コンタクトホール23内
の基板21には通常、第3図(a)に示すコンタクトホー
ル23形成後、イオン注入しアニール熱処理することによ
り基板拡散層(図示せず)が形成される。
Then, as shown in FIG. 3 (e), Al is deposited by a sputtering method so as to make contact with the tungsten layer 25 to form a wiring layer 26. It should be noted that a substrate diffusion layer (not shown) is usually formed on the substrate 21 in the contact hole 23 by ion implantation and annealing heat treatment after forming the contact hole 23 shown in FIG.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、このような従来の半導体装置の製造方
法にあっては、素子微細化に伴ってコンタクトホール23
を小さく(アスペクト比が1以上)形成しなければなら
ず、これに伴いコンタクトホール23での段差が厳しくな
ると(具体的にはコンタクトホール23径が小さく、かつ
コンタクトホール23の高さが高くなること)、第4図
(a)に示すように、コンタクトホール23を覆ってタン
グステン層25を形成する際、タングステン層25に中空
(第4図(a)に示すX部、いわゆる“す”)が入って
しまう。このため、第4図(b)に示すように、タング
ステン層25をエッチバックしてコンタクトホール23内に
タングステン層25を埋め込む際、コンタクトホール23内
の基板21がエッチングされ易いという問題があった。こ
れは微細化される程顕著になる傾向がある。コンタクト
ホール23内の基板21がエッチングされ易いのは、タング
ステン層25のエッチバックがタングステン層25の絶縁膜
22上の部分の厚み(第4図(a)に示すY部)で決まる
のであるが、タングステン層25に生じる中空の部分下の
厚み(第4図(a)に示すZ部)が中空が形成されるこ
とによって、上記厚み(Y部)に対して不充分になるこ
とにより生じるのである。したがって、コンタクトホー
ル23内の基板21に形成された基板拡散層までエッチング
されてしまいコンタクト不良が生じてしまい素子特性が
悪くなってしまうのである。
However, in such a conventional semiconductor device manufacturing method, the contact hole 23
Must be formed small (aspect ratio is 1 or more), and when the step difference in the contact hole 23 becomes severe accordingly (specifically, the diameter of the contact hole 23 is small and the height of the contact hole 23 is high). As shown in FIG. 4 (a), when forming the tungsten layer 25 so as to cover the contact hole 23, the tungsten layer 25 is hollow (X portion shown in FIG. 4 (a), so-called "su"). Will enter. Therefore, as shown in FIG. 4B, when the tungsten layer 25 is etched back to fill the tungsten layer 25 in the contact hole 23, the substrate 21 in the contact hole 23 is easily etched. . This tends to become more remarkable as the size is reduced. The substrate 21 in the contact hole 23 is easily etched because the etch back of the tungsten layer 25 is caused by the insulating film of the tungsten layer 25.
22 is determined by the thickness of the upper portion (Y portion shown in FIG. 4 (a)), but the thickness below the hollow portion formed in the tungsten layer 25 (Z portion shown in FIG. 4 (a)) depends on the hollow portion. It is caused by the fact that the thickness becomes insufficient with respect to the above thickness (Y portion) due to the formation. Therefore, the substrate diffusion layer formed on the substrate 21 in the contact hole 23 is also etched, resulting in contact failure and deteriorating the device characteristics.

そこで本発明は、コンタクトホールを覆ってタングス
テン層を形成する際、タングステン層に中空を入り難く
することができ、タングステン層をエッチングしてコン
タクトホール内に埋め込む際、コンタクトホール内の基
板をエッチングされ難くすることができ、コンタクトホ
ール内のコンタクトを良好に行って素子特性を良好にす
ることができる半導体装置の製造方法を提供することを
目的としている。
Therefore, according to the present invention, when forming the tungsten layer covering the contact hole, it is possible to make it difficult for the hollow space to enter the tungsten layer. When the tungsten layer is etched and embedded in the contact hole, the substrate in the contact hole is etched. It is an object of the present invention to provide a method for manufacturing a semiconductor device which can be made difficult and can make good contact in a contact hole to improve device characteristics.

〔課題を解決するための手段〕[Means for solving the problem]

本発明による半導体装置の製造方法は上記目的達成の
ため、基板上にコンタクトホールを有するように絶縁膜
を形成する工程と、スパッタ法により前記コンタクトホ
ール内及び前記絶縁膜を覆うように、前記基板よりもタ
ングステンに対する成長速度が遅い金属層を形成する工
程と、異方性エッチングにより前記金属層を選択的にエ
ッチングして前記コンタクトホール内に前記基板を露出
させるとともに、前記コンタクトホール内の前記絶縁膜
側壁に前記金属層を残す工程と、化学気相成長法により
前記コンタクトホール内に露出された前記基板及び前記
金属層を覆うようにタングステン層を形成する工程と、
前記コンタクトホール以外の前記金属層上の前記タング
ステン層をエッチングして、前記コンタクトホール内に
のみ前記タングステン層を残す工程と、前記コンタクト
ホール内に残された前記タングステン層とコンタクトを
採るように配線層を形成する工程とを含むものである。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming an insulating film on a substrate so as to have a contact hole, and a step of covering the inside of the contact hole and the insulating film by a sputtering method. Forming a metal layer having a slower growth rate with respect to tungsten, and selectively exposing the metal layer by anisotropic etching to expose the substrate in the contact hole, and the insulating layer in the contact hole. Leaving the metal layer on the side wall of the film, and forming a tungsten layer so as to cover the substrate and the metal layer exposed in the contact hole by chemical vapor deposition.
Etching the tungsten layer on the metal layer other than the contact hole to leave the tungsten layer only in the contact hole; and wiring to make contact with the tungsten layer left in the contact hole. And a step of forming a layer.

〔作用〕[Action]

本発明は、基板上にコンタクトホールを有するように
絶縁膜が形成され、スパッタ法によりコンタクトホール
内及び絶縁膜が覆われるように、基板よりもタングステ
ンに対する成長速度の遅い金属層が形成された後、異方
性エッチングにより金属層が選択的にエッチングされて
コンタクトホール内に基板が露出されるとともに、コン
タクトホール内の絶縁膜側壁に金属層が残される。次い
で、化学気相成長法により露出された基板及び金属層が
覆われるようにタングステン層が形成され、コンタクト
ホール以外の金属層上のタングステン層がエッチングさ
れてコンタクトホール内にのみ残される。すなわち、金
属層上のタングステン層がエッチバックされてコンタク
トホール内にタングステン層が埋め込まれる。その後、
コンタクトホール内に埋め込まれたタングステン層とコ
ンタクトを採るように配線層が形成される。
According to the present invention, after an insulating film is formed on a substrate so as to have a contact hole, and a metal layer having a slower growth rate for tungsten than that of the substrate is formed by a sputtering method so as to cover the inside of the contact hole and the insulating film. The metal layer is selectively etched by anisotropic etching to expose the substrate in the contact hole and leave the metal layer on the side wall of the insulating film in the contact hole. Then, a tungsten layer is formed by chemical vapor deposition so as to cover the exposed substrate and metal layer, and the tungsten layer on the metal layer other than the contact hole is etched and left only in the contact hole. That is, the tungsten layer on the metal layer is etched back to fill the contact hole with the tungsten layer. afterwards,
A wiring layer is formed so as to make contact with the tungsten layer embedded in the contact hole.

したがって、第1図(d)に示すように、CVD法によ
りタングステン層25がコンタクトホール23を覆って形成
される際、第2図に示すように、タングステンはSiから
なる基板21上を成長する成長速度(A部)とスパッタ法
により形成した金属層24上を成長する成長速度(B部)
とが異なっており、Siからなる基板21上を成長する成長
速度の方が速くなっている。このため、コンタクトホー
ル23を覆ってタングステン層25を形成する際、コンタク
トホール23内の露出された基板21上の方(第2図に示す
A部)がコンタクトホール23内の金属層24横方向(B
部)よりも成長速度が大きく厚く形成することができる
ため、タングステン層25に中空を入り難くすることがで
き、第1図(e)に示すように、タングステン層25をエ
ッチバックしてコンタクトホール23内に埋め込む際、露
出された基板21上にタングステン層25を厚く形成するこ
とができるため、コンタクトホール23内の基板21をエッ
チングされ難くすることができる。そして、コンタクト
ホール23内に形成される基板拡散層をエッチングされ難
くすることができ、コンタクトホール23内のコンタクト
を良好に行って素子特性を良好にすることができる。
Therefore, when the tungsten layer 25 is formed to cover the contact hole 23 by the CVD method as shown in FIG. 1D, tungsten grows on the substrate 21 made of Si as shown in FIG. Growth rate (A part) and growth rate on the metal layer 24 formed by the sputtering method (B part)
And the growth rate for growing on the substrate 21 made of Si is higher. Therefore, when the tungsten layer 25 is formed so as to cover the contact hole 23, the exposed portion of the substrate 21 in the contact hole 23 (A in FIG. 2) is in the lateral direction of the metal layer 24 in the contact hole 23. (B
Part)), the growth rate is higher than that of the contact hole, so that the tungsten layer 25 can be made less likely to be hollow. As shown in FIG. 1 (e), the tungsten layer 25 is etched back to form a contact hole. Since the tungsten layer 25 can be formed thick on the exposed substrate 21 when the substrate 21 is embedded in the contact hole 23, the substrate 21 in the contact hole 23 can be made difficult to be etched. Then, the substrate diffusion layer formed in the contact hole 23 can be made difficult to be etched, and the contact in the contact hole 23 can be favorably made to improve the device characteristics.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be described with reference to the drawings.

第1図及び第2図は本発明に係る半導体装置の製造方
法の一実施例を説明する図であり、第1図(a)〜
(f)は一実施例の製造工程を説明する図、第2図は一
実施例の効果を説明する図である。
1 and 2 are views for explaining an embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIGS.
(F) is a figure explaining the manufacturing process of one Example, and FIG. 2 is a figure explaining the effect of one Example.

これらの図において、第3図(a)〜(e)と同一符
号は同一または相当部分を示し、1はレジスト膜であ
る。
In these figures, the same reference numerals as those in FIGS. 3 (a) to 3 (e) indicate the same or corresponding portions, and 1 is a resist film.

なお、金属層24は絶縁膜22とタングステン層25に対し
て密着膜として機能しうるものである。
The metal layer 24 can function as an adhesion film with respect to the insulating film 22 and the tungsten layer 25.

次に、その製造工程について説明する。 Next, the manufacturing process will be described.

まず、第1図(a)に示すように、例えばCVD法によ
り基板21上にSiO2を堆積して膜厚が例えば1μmの絶縁
膜22を形成した後、例えばRIE法により絶縁膜22を選択
的にエッチングして直径が例えば0.5φのコンタクトホ
ール23を形成する。これが本発明の、基板上にコンタク
トホールを有するように絶縁膜を形成する工程に該当す
る。
First, as shown in FIG. 1A, SiO 2 is deposited on the substrate 21 by, for example, the CVD method to form the insulating film 22 having a film thickness of, for example, 1 μm, and then the insulating film 22 is selected by, for example, the RIE method. To form a contact hole 23 having a diameter of, for example, 0.5φ. This corresponds to the step of forming the insulating film so as to have the contact hole on the substrate of the present invention.

次に、第1図(b)に示すように、スパッタ法により
コンタクトホール23内及び絶縁膜22を覆うようにTiを堆
積して膜厚が例えば500Åの金属層24を形成する。これ
が本発明の、スパッタ法によりコンタクトホール内及び
絶縁膜を覆うように、基板よりもタングステンに対する
成長速度が遅い金属層を形成する工程に該当する。
Next, as shown in FIG. 1B, Ti is deposited by a sputtering method so as to cover the inside of the contact hole 23 and the insulating film 22 to form a metal layer 24 having a film thickness of, for example, 500 Å. This corresponds to the step of forming a metal layer having a slower growth rate for tungsten than the substrate so as to cover the contact hole and the insulating film by the sputtering method of the present invention.

次に、第1図(c)に示すように、金属層24上にレジ
スト膜1を選択的に形成し、このレジスト膜1をマスク
として異方性エッチングにより金属層24を選択的にエッ
チングしてコンタクトホール23内に基板21を露出させる
とともに、コンタクトホール23内の絶縁膜22側壁に金属
層24を残す。これが本発明の、異方性エッチングにより
金属層を選択的にエッチングしてコンタクトホール内に
基板を露出させるとともに、コンタクトホール内の絶縁
膜側壁に金属層を残す工程に該当する。
Next, as shown in FIG. 1C, the resist film 1 is selectively formed on the metal layer 24, and the metal layer 24 is selectively etched by anisotropic etching using the resist film 1 as a mask. The substrate 21 is exposed in the contact hole 23 and the metal layer 24 is left on the sidewall of the insulating film 22 in the contact hole 23. This corresponds to the process of the present invention in which the metal layer is selectively etched by anisotropic etching to expose the substrate in the contact hole and leave the metal layer on the side wall of the insulating film in the contact hole.

次に、第1図(d)に示すように、レジスト膜1を除
去した後、CVD法によりコンタクトホール内に露出され
た基板21及び金属層24を覆うようにタングステン層25を
形成する。これが本発明の、化学気相成長法によりコン
タクトホール内に露出された基板及び金属層を覆うよう
にタングステン層を形成する工程に該当する。ここでの
CVD法に用いられる還元ガスとしてはH2ガスまたはSiH4
ガスが挙げられるが、H2ガスを用いると基板21を侵食し
易いので基板21を侵食し難いSiH4ガスを用いるのが好ま
しい。
Next, as shown in FIG. 1D, after removing the resist film 1, a tungsten layer 25 is formed by the CVD method so as to cover the substrate 21 and the metal layer 24 exposed in the contact hole. This corresponds to the step of forming the tungsten layer by the chemical vapor deposition method so as to cover the substrate and the metal layer exposed in the contact hole. Here
The reducing gas used in the CVD method is H 2 gas or SiH 4
Gas and the like, but since easily erode used when the substrate 21 of H 2 gas used erosion hardly SiH 4 gas substrate 21 preferred.

次に、第1図(e)に示すように、タングステン層25
をエッチバックしてコンタクトホール23内に埋め込む。
これが本発明の、コンタクトホール以外の金属層上のタ
ングステン層をエッチングして、コンタクトホール内に
のみタングステン層を残す工程に該当する。
Next, as shown in FIG. 1 (e), the tungsten layer 25
Is etched back and embedded in the contact hole 23.
This corresponds to the step of etching the tungsten layer on the metal layer other than the contact hole and leaving the tungsten layer only in the contact hole of the present invention.

そして、第1図(f)に示すように、CVD法により埋
め込まれたタングステン層25とコンタクトを採るように
Alを堆積して配線層26を形成する。これが本発明の、コ
ンタクトホール内に残されたタングステン層とコンタク
トを採るように配線層を形成する工程に該当する。な
お、コンタクトホール23内の基板21には通常、第1図
(a)に示すコンタクトホール23形成後、イオン注入し
アニール熱処理することにより基板拡散層が形成され
る。
Then, as shown in FIG. 1 (f), contact is made with the tungsten layer 25 embedded by the CVD method.
Al is deposited to form the wiring layer 26. This corresponds to the step of forming the wiring layer so as to make contact with the tungsten layer left in the contact hole of the present invention. Note that the substrate 21 in the contact hole 23 is usually formed with a substrate diffusion layer by ion implantation and annealing heat treatment after forming the contact hole 23 shown in FIG.

すなわち、上記実施例では、第1図(c)に示すよう
に、コンタクトホール23内に基板21を露出させるととも
に、コンタクトホール23内の絶縁膜22側壁に金属層24を
残るようにした後、第1図(d)に示すように、CVD法
により、コンタクトホール23内に露出された基板21及び
金属層24を覆うようにタングステン層25を形成してい
る。ここで、CVD法によりタングステン層25がコンタク
トホール23を覆って形成される際、第2図に示すよう
に、タングステンはSiからなる基板21上を成長する成長
速度(A部)とスパッタ法により形成した金属層24上を
成長する成長速度(B部)とが異なっており、Siからな
る基板21上を成長する成長速度の方が速くなっている。
このため、コンタクトホール23を覆ってタングステン層
25を形成する際、コンタクトホール23内の露出された基
板21上(第2図に示すA部)の方がコンタクトホール23
内の金属層24横方向(B部)よりも成長速度が大きく厚
く形成することができるため、タングステン層25に中空
を入り難くすることができる。そして、タングステン層
25をエッチバックしてコンタクトホール23内に埋め込む
際、露出された基板21上にタングステン層25を厚く形成
することができるため、コンタクトホール23内の基板21
をエッチングされ難くすることができる。したがって、
コンタクトホール23内に形成される基板拡散層をエッチ
ングされ難くすることができ、コンタクトホール23内の
コンタクトを良好に行って素子特性を良好にすることが
できる。
That is, in the above-described embodiment, as shown in FIG. 1C, after exposing the substrate 21 in the contact hole 23 and leaving the metal layer 24 on the sidewall of the insulating film 22 in the contact hole 23, As shown in FIG. 1D, a tungsten layer 25 is formed by the CVD method so as to cover the substrate 21 and the metal layer 24 exposed in the contact hole 23. Here, when the tungsten layer 25 is formed to cover the contact hole 23 by the CVD method, as shown in FIG. 2, tungsten grows on the substrate 21 made of Si by the growth rate (A portion) and the sputtering method. The growth rate for growing on the formed metal layer 24 (section B) is different, and the growth rate for growing on the substrate 21 made of Si is higher.
Therefore, the contact hole 23 is covered with the tungsten layer.
When forming 25, the contact hole 23 is on the exposed substrate 21 in the contact hole 23 (A portion shown in FIG. 2).
Since the growth rate can be made larger and thicker than the lateral direction (B portion) of the metal layer 24 in the inside, it is possible to make it difficult for the tungsten layer 25 to have a hollow. And the tungsten layer
Since the tungsten layer 25 can be formed thick on the exposed substrate 21 when the etch back is performed on the substrate 25 in the contact hole 23, the substrate 21 in the contact hole 23 can be formed.
Can be made difficult to be etched. Therefore,
It is possible to prevent the substrate diffusion layer formed in the contact hole 23 from being easily etched, and to make good contact in the contact hole 23 to improve the device characteristics.

なお、上記実施例では、第1図(c)に示すようにコ
ンタクトホール23内に基板21を露出させるとともに、コ
ンタクトホール23内の絶縁膜22側壁に金属層24を残した
後、直ちにタングステン層25を形成するという場合につ
いて説明したが、本発明はこれに限定されるものではな
く、コンタクトホール23内に基板21を露出させるととも
に、コンタクトホール23内の絶縁膜22側壁に金属層24を
残した後、フッ酸(HF)ベイパーによりドライ処理(フ
ッ酸溶液によるウェット処理でもよい)してからタング
ステン層25を形成する場合であってもよく、この場合、
上記実施例よりもタングステン層25に中空を入り難くす
ることができる。これは、Siからなる基板21上の自然酸
化膜をフッ酸ベイパーにより除去することができるが、
金属層24上の金属酸化膜はフッ酸ベイパーにより除去で
きないことにより、基板21上及び金属層24上へタングス
テンが成長する成長速度の差が上記実施例よりも大きく
なることによるものと考えられる。
In the above embodiment, as shown in FIG. 1 (c), the substrate 21 is exposed in the contact hole 23, and the metal layer 24 is left on the side wall of the insulating film 22 in the contact hole 23. Although the case of forming 25 has been described, the present invention is not limited to this, the substrate 21 is exposed in the contact hole 23, and the metal layer 24 is left on the sidewall of the insulating film 22 in the contact hole 23. After that, the tungsten layer 25 may be formed by performing a dry treatment with a hydrofluoric acid (HF) vapor (or a wet treatment with a hydrofluoric acid solution), and in this case,
It is possible to make it more difficult for the hollow layer to enter the tungsten layer 25 as compared with the above-mentioned embodiment. This is because the native oxide film on the substrate 21 made of Si can be removed by the hydrofluoric acid vapor,
It is considered that the metal oxide film on the metal layer 24 cannot be removed by the hydrofluoric acid vapor, so that the difference in the growth rate of tungsten on the substrate 21 and the metal layer 24 becomes larger than that in the above-mentioned embodiment.

〔発明の効果〕〔The invention's effect〕

本発明によれば、コンタクトホールを覆ってタングス
テン層を形成する際、タングステン層に中空を入り難く
することができ、タングステン層をエッチングしてコン
タクトホール内に埋め込む際、コンタクトホール内の基
板をエッチングされ難くすることができ、コンタクトホ
ール内のコンタクトを良好に行って素子特性を良好にす
ることができるという効果がある。
According to the present invention, when forming a tungsten layer covering a contact hole, it is possible to make it difficult for a hollow to enter the tungsten layer. When the tungsten layer is etched and embedded in the contact hole, the substrate in the contact hole is etched. This is advantageous in that the device characteristics can be improved by making good contact in the contact hole.

【図面の簡単な説明】[Brief description of the drawings]

第1図及び第2図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、 第1図は一実施例の製造工程を説明する図、 第2図は一実施例の効果を説明する図、 第3図は従来例の製造工程を説明する図、 第4図は従来例の課題を説明する図である。 21……基板、 22……絶縁膜、 23……コンタクトホール、 24……金属層、 25……タングステン層、 26……配線層。
1 and 2 are views for explaining one embodiment of a method for manufacturing a semiconductor device according to the present invention, FIG. 1 is a drawing for explaining a manufacturing process of one embodiment, and FIG. 2 is one embodiment. FIG. 3 is a diagram for explaining the manufacturing process of the conventional example, and FIG. 4 is a diagram for explaining the problems of the conventional example. 21 ... Substrate, 22 ... Insulating film, 23 ... Contact hole, 24 ... Metal layer, 25 ... Tungsten layer, 26 ... Wiring layer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上にコンタクトホールを有するように
絶縁膜を形成する工程と、 スパッタ法により前記コンタクトホール内及び前記絶縁
膜を覆うように、前記基板よりもタングステンに対する
成長速度が遅い金属層を形成する工程と、 異方性エッチングにより前記金属層を選択的にエッチン
グして前記コンタクトホール内に前記基板を露出させる
とともに、前記コンタクトホール内の前記絶縁膜側壁に
前記金属層を残す工程と、 化学気相成長法により前記コンタクトホール内に露出さ
れた前記基板及び前記金属層を覆うようにタングステン
層を形成する工程と、 前記コンタクトホール以外の前記金属層上の前記タング
ステン層をエッチングして、前記コンタクトホール内に
のみ前記タングステン層を残す工程と、 前記コンタクトホール内に残された前記タングステン層
とコンタクトを採るように配線層を形成する工程とを含
むことを特徴とする半導体装置の製造方法。
1. A step of forming an insulating film having a contact hole on a substrate, and a metal layer having a slower growth rate for tungsten than that of the substrate so as to cover the inside of the contact hole and the insulating film by a sputtering method. And a step of selectively etching the metal layer by anisotropic etching to expose the substrate in the contact hole and leaving the metal layer on the side wall of the insulating film in the contact hole. Forming a tungsten layer by chemical vapor deposition so as to cover the substrate and the metal layer exposed in the contact hole; and etching the tungsten layer on the metal layer other than the contact hole. Leaving the tungsten layer only in the contact hole, The method of manufacturing a semiconductor device which comprises a step of forming a wiring layer so as to take the tungsten layer and the contact left in.
JP63325065A 1988-12-20 1988-12-20 Method for manufacturing semiconductor device Expired - Lifetime JP2692918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63325065A JP2692918B2 (en) 1988-12-20 1988-12-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63325065A JP2692918B2 (en) 1988-12-20 1988-12-20 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02166731A JPH02166731A (en) 1990-06-27
JP2692918B2 true JP2692918B2 (en) 1997-12-17

Family

ID=18172761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63325065A Expired - Lifetime JP2692918B2 (en) 1988-12-20 1988-12-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2692918B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287921A (en) * 2006-04-17 2007-11-01 Toyota Motor Corp Semiconductor device and manufacturing method thereof
JP6166508B2 (en) * 2011-12-21 2017-07-19 トランスフォーム・ジャパン株式会社 Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204523A (en) * 1986-03-04 1987-09-09 Nec Corp Forming method for contact electrode
JPS63213959A (en) * 1987-03-03 1988-09-06 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH02166731A (en) 1990-06-27

Similar Documents

Publication Publication Date Title
JP2604631B2 (en) Method for manufacturing semiconductor device
JPS6110256A (en) Method of automatically positioning mutual connection line to connecting hole of integrated circuit
JPH0878519A (en) Semiconductor device and fabrication thereof
JPH06140501A (en) Semiconductor device and manufacture thereof
US5374583A (en) Technology for local oxidation of silicon
JP2757927B2 (en) Method of interconnecting spaced silicon regions on a semiconductor substrate
US5371036A (en) Locos technology with narrow silicon trench
JPH0427702B2 (en)
JPH10233445A (en) Semiconductor device and its manufacturing method
JPH08195384A (en) Manufacture of semiconductor device
JPH04307934A (en) Forming method of tungsten plug
JP2692918B2 (en) Method for manufacturing semiconductor device
JP2896072B2 (en) Method for forming field oxide film of semiconductor device
JPH05849B2 (en)
JPH0693442B2 (en) Method for manufacturing semiconductor device
JPH1064844A (en) Plug forming method for semiconductor element
JPH0697288A (en) Manufacture of semiconductor device
JPH043455A (en) Soi transistor laminated semiconductor device and manufacture thereof
JP2702007B2 (en) Method for manufacturing semiconductor device
JP3190144B2 (en) Manufacturing method of semiconductor integrated circuit
JPH0258778B2 (en)
JPS60161632A (en) Semiconductor device and manufacture thereof
JPH0313745B2 (en)
JP2567457B2 (en) Method for manufacturing semiconductor device
JPS6161545B2 (en)