JP2678474B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2678474B2 JP2678474B2 JP22967388A JP22967388A JP2678474B2 JP 2678474 B2 JP2678474 B2 JP 2678474B2 JP 22967388 A JP22967388 A JP 22967388A JP 22967388 A JP22967388 A JP 22967388A JP 2678474 B2 JP2678474 B2 JP 2678474B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- scribe line
- metal material
- back surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体装置の製造方法、特に半導体ウエハの
スクライブ工程の改良に関する。
スクライブ工程の改良に関する。
＜従来の技術＞ 従来の半導体ウエハのスクライブ工程にあっては、該
ウエハの裏面にダイボンディング材として金を厚く蒸着
している。その結果、該ウエハをスクライブラインに沿
って、ハーフカットしたのでは後のクラッキング工程に
あってカット後のチップ同士が金によってつながり、う
まく分割することができないため、ウエハをフルカット
した後、エキスパンドしている。チップを分離するもの
である。
ウエハの裏面にダイボンディング材として金を厚く蒸着
している。その結果、該ウエハをスクライブラインに沿
って、ハーフカットしたのでは後のクラッキング工程に
あってカット後のチップ同士が金によってつながり、う
まく分割することができないため、ウエハをフルカット
した後、エキスパンドしている。チップを分離するもの
である。
この場合、ウエハのカットは、例えばダイヤモンド小
片を装着したカッタによってテープに張り付けたウエハ
の表面から行っている。
片を装着したカッタによってテープに張り付けたウエハ
の表面から行っている。
なお、このようにして分離したICチップはこの後パッ
ケージの台に取り付けられる。加熱によってシリコンの
一部分と金とが溶け合ってAu/Si共晶を生成するもので
ある。
ケージの台に取り付けられる。加熱によってシリコンの
一部分と金とが溶け合ってAu/Si共晶を生成するもので
ある。
＜発明が解決しようとする課題＞ しかしながら、このような従来の半導体装置の製造方
法にあっては、半導体ウエハの裏金材（ダイボンディン
グ材）である金が柔らかいため、スクライブ時において
ダイヤモンドカッタのブレードに目づまりが生じ易く、
切削不可能となってしまうことがあるという問題点があ
った。したがって、該ブレードのコストが高くなってし
まうという問題点があった。
法にあっては、半導体ウエハの裏金材（ダイボンディン
グ材）である金が柔らかいため、スクライブ時において
ダイヤモンドカッタのブレードに目づまりが生じ易く、
切削不可能となってしまうことがあるという問題点があ
った。したがって、該ブレードのコストが高くなってし
まうという問題点があった。
また、裏面の金をスクライブラインに沿ってパターニ
ングしようとしても、この金のウエハ裏面への蒸着後、
シリコンとオーミック接合させるための熱処理を行うた
め、金とシリコン基板とが反応し、エッチングが困難で
そのパターニングがうまく行えないという問題点があっ
た。
ングしようとしても、この金のウエハ裏面への蒸着後、
シリコンとオーミック接合させるための熱処理を行うた
め、金とシリコン基板とが反応し、エッチングが困難で
そのパターニングがうまく行えないという問題点があっ
た。
そこで、本発明は、スクライブ工程のコストダウンを
図ることを目的としている。
図ることを目的としている。
＜課題を解決するための手段＞ 本発明は、複数のチップ部分がパターン形成された半
導体ウエハの裏面のスクライブライン上に裏金材と未反
応の反応防止層を形成する工程と、該半導体ウエハの裏
面に裏金材を被着する工程と、該裏金材を加熱して合金
化する工程と、該裏金材の未反応部分を除去してウエハ
裏面を上記スクライブラインに沿って露出させる工程
と、該スクライブラインに沿って該半導体ウエハを切削
する工程と、を備えた半導体装置の製造方法である。
導体ウエハの裏面のスクライブライン上に裏金材と未反
応の反応防止層を形成する工程と、該半導体ウエハの裏
面に裏金材を被着する工程と、該裏金材を加熱して合金
化する工程と、該裏金材の未反応部分を除去してウエハ
裏面を上記スクライブラインに沿って露出させる工程
と、該スクライブラインに沿って該半導体ウエハを切削
する工程と、を備えた半導体装置の製造方法である。
＜作用＞ 本発明に係る半導体装置の製造方法では、まず複数の
チップ部分がパターン形成された半導体ウエハの裏面の
スクライブライン上に裏金材と未反応の反応防止層を形
成する。例えば、ウエハ裏面にSiO2膜、または金属クロ
ム膜を極薄く被着した後、所定のリソグラフィプロセス
によって反応防止層であるこのSiO2層またはCr膜をスク
ライブラインに沿って残す。この場合、該ウエハの裏面
にあって反応防止層以外の他の部分は露出させられてい
る。
チップ部分がパターン形成された半導体ウエハの裏面の
スクライブライン上に裏金材と未反応の反応防止層を形
成する。例えば、ウエハ裏面にSiO2膜、または金属クロ
ム膜を極薄く被着した後、所定のリソグラフィプロセス
によって反応防止層であるこのSiO2層またはCr膜をスク
ライブラインに沿って残す。この場合、該ウエハの裏面
にあって反応防止層以外の他の部分は露出させられてい
る。
次に、該半導体ウエハの裏面に裏金材（ダイボンディ
ング材）を被着する。裏金材としては例えば金である。
この裏金材はウエハ裏面の全面に被着される。したがっ
て、上記反応防止層の上にも裏金材が所定の厚さに被着
されることになる。
ング材）を被着する。裏金材としては例えば金である。
この裏金材はウエハ裏面の全面に被着される。したがっ
て、上記反応防止層の上にも裏金材が所定の厚さに被着
されることになる。
次に、該裏金材を加熱して合金化する。この結果、裏
金材がウエハ裏面に直接被着した部分では、裏金材はウ
エハと反応して合金化する。しかし、反応防止層（SiO2
層、Cr膜等）上に被着した裏金材はこの反応防止層とは
反応することはなく、合金化しないままである。
金材がウエハ裏面に直接被着した部分では、裏金材はウ
エハと反応して合金化する。しかし、反応防止層（SiO2
層、Cr膜等）上に被着した裏金材はこの反応防止層とは
反応することはなく、合金化しないままである。
更に、この裏金材の未反応部分（金の状態である）を
除去してウエハ裏面をスクライブラインに沿って露出さ
せる。この未反応の裏金材の除去は、合金と異なって通
常のエッチングプロセスによって簡単に除去することが
できる。
除去してウエハ裏面をスクライブラインに沿って露出さ
せる。この未反応の裏金材の除去は、合金と異なって通
常のエッチングプロセスによって簡単に除去することが
できる。
次に、該スクライブラインに沿って該半導体ウエハを
切削する。例えば、ダイヤモンドソーによって切削また
は切断するものである。この場合、該スクライブライン
部分には柔らかな裏金材が被着されていないため、簡単
に切削または切断することができる。いわゆるハーフカ
ット、フルカットも可能となっているものである。
切削する。例えば、ダイヤモンドソーによって切削また
は切断するものである。この場合、該スクライブライン
部分には柔らかな裏金材が被着されていないため、簡単
に切削または切断することができる。いわゆるハーフカ
ット、フルカットも可能となっているものである。
＜実施例＞ 以下、本発明の実施例を図面にもとづいて説明する。
第１図（Ａ）〜（Ｅ）は本発明の半導体装置の製造方
法を説明するための各工程における半導体装置の縦断面
図である。
法を説明するための各工程における半導体装置の縦断面
図である。
まず、第１図（Ａ）に示すように、複数のチップ部分
がパターン形成された半導体ウエハ101を準備し、該ウ
エハ101の裏面103のスクライブライン105上に反応防止
層107を形成する。例えば、このウエハ裏面103の全面に
所定厚さのSiO2膜、あるいは金属クロム膜等を被着した
後、所定のリソグラフィプロセスを用いて上記反応防止
層としてのSiO2層107をスクライブライン105に沿って残
す。なお、スクライブライン105に沿ってウエハ裏面103
に反応防止層107を形成するには、ウエハの上下のアラ
イメント装置を使用してもよい。
がパターン形成された半導体ウエハ101を準備し、該ウ
エハ101の裏面103のスクライブライン105上に反応防止
層107を形成する。例えば、このウエハ裏面103の全面に
所定厚さのSiO2膜、あるいは金属クロム膜等を被着した
後、所定のリソグラフィプロセスを用いて上記反応防止
層としてのSiO2層107をスクライブライン105に沿って残
す。なお、スクライブライン105に沿ってウエハ裏面103
に反応防止層107を形成するには、ウエハの上下のアラ
イメント装置を使用してもよい。
この場合、ウエハの裏面103にあって他の部分、すな
わち各チップであるIC形成領域109の裏面は露出させら
れている。
わち各チップであるIC形成領域109の裏面は露出させら
れている。
この反応防止層107は、裏金材（ダイボンディング
材）と未反応の物質によって形成され、例えば裏金材を
金とした場合には上記２酸化シリコン（SiO2）の他にも
窒化珪素（SiN）、さらには金属クロム膜等がある。ま
た、この未反応とは例えば400℃の加熱によっても半導
体基板であるシリコン等と共晶を作ったりしないことを
いう。
材）と未反応の物質によって形成され、例えば裏金材を
金とした場合には上記２酸化シリコン（SiO2）の他にも
窒化珪素（SiN）、さらには金属クロム膜等がある。ま
た、この未反応とは例えば400℃の加熱によっても半導
体基板であるシリコン等と共晶を作ったりしないことを
いう。
次に、第１図（Ｂ）に示すように、該半導体ウエハ10
1の裏面103に裏金材111を被着する。この裏金材111とし
ては例えば金である。この裏金材111はウエハ裏面103の
全面に被着される。したがって、上記反応防止層107の
上にも裏金材111が所定の厚さに被着されることにな
る。
1の裏面103に裏金材111を被着する。この裏金材111とし
ては例えば金である。この裏金材111はウエハ裏面103の
全面に被着される。したがって、上記反応防止層107の
上にも裏金材111が所定の厚さに被着されることにな
る。
次に、第１図（Ｃ）に示すように、該裏金材111を加
熱して合金化する。この結果、裏金材111がウエハ裏面1
03に直接被着した部分111Aでは、裏金材111Aはシリコン
ウエハ101と反応して合金化（Au/Si共晶）する。しか
し、反応防止層107上に被着した裏金材111Bはこの反応
防止層107とは反応することはなく、合金化せず金（A
u）のままである。
熱して合金化する。この結果、裏金材111がウエハ裏面1
03に直接被着した部分111Aでは、裏金材111Aはシリコン
ウエハ101と反応して合金化（Au/Si共晶）する。しか
し、反応防止層107上に被着した裏金材111Bはこの反応
防止層107とは反応することはなく、合金化せず金（A
u）のままである。
更に、第１図（Ｄ）に示すように、該裏金材111の未
反応部分111Bを除去し、更に反応防止層107をも除去し
てウエハ裏面103を上記スクライブライン105に沿って露
出させる。この未反応の裏金材111Bの除去は、合金と異
なって所定のエッチングプロセス（ウエットエッチング
等）によって簡単に除去することができる。
反応部分111Bを除去し、更に反応防止層107をも除去し
てウエハ裏面103を上記スクライブライン105に沿って露
出させる。この未反応の裏金材111Bの除去は、合金と異
なって所定のエッチングプロセス（ウエットエッチング
等）によって簡単に除去することができる。
次に、第１図（Ｅ）に示すように、該スクライブライ
ン105に沿って該半導体ウエハ101を切削してその表面か
ら所定の深さに溝121を形成する。例えば、ダイヤモン
ドソーによって切削または切断するものである。この場
合、ウエハ裏面103の該スクライブライン部分105には柔
らかな裏金材111が被着されていないため、簡単に切削
または切断することができる。いわゆるハーフカット、
フルカットも可能となっているものである。
ン105に沿って該半導体ウエハ101を切削してその表面か
ら所定の深さに溝121を形成する。例えば、ダイヤモン
ドソーによって切削または切断するものである。この場
合、ウエハ裏面103の該スクライブライン部分105には柔
らかな裏金材111が被着されていないため、簡単に切削
または切断することができる。いわゆるハーフカット、
フルカットも可能となっているものである。
なお、ハーフカットではこの後テープに張り付けたま
までローラで圧力を掛けることにより各チップの分離が
なされる。
までローラで圧力を掛けることにより各チップの分離が
なされる。
＜効果＞ 以上説明してきたように、本発明によれば、スクライ
ブ時にダイヤモンドカッタのブレードに目づまりが生じ
て切削不可能となることはなくなり、ブレードの寿命を
延ばすことができる等、スクライブ工程のコストダウン
を図ることができる。
ブ時にダイヤモンドカッタのブレードに目づまりが生じ
て切削不可能となることはなくなり、ブレードの寿命を
延ばすことができる等、スクライブ工程のコストダウン
を図ることができる。
第１図（Ａ）〜（Ｅ）は本発明の半導体装置の製造方法
の一実施例に係る各工程を示すための半導体装置の縦断
面図である。 101……半導体ウエハ、 103……ウエハ裏面、 105……スクライブライン、 107……反応防止層、 109……チップ部分、 111……裏金材、 111B……裏金材の未反応部分。
の一実施例に係る各工程を示すための半導体装置の縦断
面図である。 101……半導体ウエハ、 103……ウエハ裏面、 105……スクライブライン、 107……反応防止層、 109……チップ部分、 111……裏金材、 111B……裏金材の未反応部分。
Claims (1)
- 【請求項１】複数のチップ部分がパターン形成された半
導体ウエハの裏面のスクライブライン上に裏金材と未反
応の反応防止層を形成する工程と、該半導体ウエハの裏
面に裏金材を被着する工程と、該裏金材を加熱して合金
化する工程と、該裏金材の未反応部分を除去してウエハ
裏面を上記スクライブラインに沿って露出させる工程
と、上記スクライブラインに沿って該半導体ウエハを切
削する工程と、を備えたことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22967388A JP2678474B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22967388A JP2678474B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276243A JPH0276243A (ja) | 1990-03-15 |
| JP2678474B2 true JP2678474B2 (ja) | 1997-11-17 |
Family
ID=16895891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22967388A Expired - Fee Related JP2678474B2 (ja) | 1988-09-12 | 1988-09-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678474B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4867627B2 (ja) * | 2006-12-05 | 2012-02-01 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5128897B2 (ja) * | 2007-10-23 | 2013-01-23 | 株式会社ディスコ | ウエーハの分割方法 |
-
1988
- 1988-09-12 JP JP22967388A patent/JP2678474B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0276243A (ja) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552345A (en) | Die separation method for silicon on diamond circuit structures | |
| TWI325155B (en) | Metal reduction in wafer scribe area | |
| US5530280A (en) | Process for producing crackstops on semiconductor devices and devices containing the crackstops | |
| US6329671B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6455945B1 (en) | Semiconductor device having a fragment of a connection part provided on at least one lateral edge for mechanically connecting to adjacent semiconductor chips | |
| EP0606522B1 (en) | Semiconductor device and methods for producing and mounting the semiconductor device | |
| JPS632332A (ja) | ダイボンデイングプロセス | |
| JPH0554262B2 (ja) | ||
| US7339267B2 (en) | Semiconductor package and method for forming the same | |
| US20230118179A1 (en) | Methods of forming semiconductor packages with back side metal | |
| US6603190B2 (en) | Semiconductor device | |
| US11515208B2 (en) | Semiconductor device and semiconductor apparatus | |
| JP2678474B2 (ja) | 半導体装置の製造方法 | |
| JPH09306872A (ja) | 半導体装置 | |
| US6589815B1 (en) | Method of manufacturing semiconductor device with plated heat sink by laser cutting | |
| US10446510B2 (en) | Process of forming semiconductor apparatus mounting on substrate | |
| JP2004221423A (ja) | 半導体装置の製造方法 | |
| US20050269720A1 (en) | Crack protection for silicon die | |
| JPH06132432A (ja) | 半導体装置の製造方法 | |
| JP2678479B2 (ja) | 半導体装置の製造方法 | |
| JPH06151583A (ja) | 化合物半導体ウエハ | |
| CN100433261C (zh) | 氮化物半导体器件制造方法 | |
| EP4345872A1 (en) | A method of singulation of dies from a wafer | |
| JP3066609B2 (ja) | 半導体ウエハ | |
| JPH05326697A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |