JP2664661B2 - Error correction device - Google Patents

Error correction device

Info

Publication number
JP2664661B2
JP2664661B2 JP59168498A JP16849884A JP2664661B2 JP 2664661 B2 JP2664661 B2 JP 2664661B2 JP 59168498 A JP59168498 A JP 59168498A JP 16849884 A JP16849884 A JP 16849884A JP 2664661 B2 JP2664661 B2 JP 2664661B2
Authority
JP
Japan
Prior art keywords
error
pointer
symbol
error correction
syndrome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59168498A
Other languages
Japanese (ja)
Other versions
JPS6146625A (en
Inventor
曜一郎 佐古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59168498A priority Critical patent/JP2664661B2/en
Publication of JPS6146625A publication Critical patent/JPS6146625A/en
Application granted granted Critical
Publication of JP2664661B2 publication Critical patent/JP2664661B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光学式のディジタルオーディオディスク
(コンパクトディスクと称される。)の再生信号のエラ
ー訂正に使用して好適なエラー訂正装置に関する。 〔従来の技術〕 ディジタルオーディオ信号、ディジタルビデオ信号等
のディジタル情報信号を記録/再生する場合、伝送信号
の占有周波数帯域を狭くし、直流成分を少なくし、クロ
ック成分を多くする目的で、ディジタル情報信号をディ
ジタル変調(チャンネルエンコーディングとも称され
る。)して伝送路に送出することが行われている。例え
ばディジタルオーディオディスクでは、1シンボル8ビ
ットの各々を上述の目的を満たす好ましい14ビットのパ
ターンに割当るEFM変調方式が採用されている。 再生時に発生する伝送エラーの影響でディジタル復調
する時に、使用されていない14ビットのデータが入力さ
れる。しかし、その場合でも、何等かの8ビットのデー
タが復調されて出力されていた。このディジタル復調時
に、復調の規則性に反する再生データは、エラーデータ
として検出することができる。従来でも、ディジタル復
調時にエラー検出を行うことが提案されている。しか
し、従来では、このエラー検出によって、エラーデータ
であると検出されたものは、単に無効データとして処理
されており、エラー訂正符号と関連させるものでなかっ
た。 〔発明が解決しようとする問題点〕 従来では、ディジタル復調時にエラー検出を行って
も、エラー訂正符号の復号と組合わせて用いられず、エ
ラーの有無を調べ、エラーデータは、使用せずに捨てる
エラー検出に留まっていた。 この発明は、二つのエラー訂正符号により、ディジタ
ル情報信号の各シンボルが二重に符号化されている場合
に、ディジタル復調のエラー検出結果により初段の復号
(エラー訂正)時の信頼性の判断を行うもので、エラー
訂正能力の向上及び誤った訂正の防止を図ることができ
るエラー訂正装置の提供を目的とするものである。 〔問題点を解決するための手段〕 この発明は、第1のエラー訂正符号(C1符号)及び第
2のエラー訂正符号(C2符号)によりディジタルオーデ
ィオ信号の各シンボルが二重に符号化されると共に、入
力データが所定の変換規則に従って他のビットパターン
に変換されるディジタル変調が施されたデータ系列が例
えばディジタルディスクから再生され、入力されるエラ
ー訂正装置である。 この発明は、第1のエラー訂正符号及び第2のエラー
訂正符号によりディジタル情報信号の各シンボルが二重
に符号化されるエラー訂正符号化がなされ、エラー訂正
符号化後に伝送信号の直流分を減少させるように、nビ
ットのシンボルを所定の変換規則に従ってN(>n)ビ
ットのビットパターンに変換するディジタル変調が施さ
れたデータ系列が供給されるエラー訂正装置において、 データ系列のNビットのビットパターンを変換規則に
従ってそれぞれnビットのシンボルにディジタル復調す
ると共に、Nビットのパターンが変換規則に従ってシン
ボルに変換できない時に、エラーであることを示す第1
のエラーポインタを発生するディジタル復調回路と、 ディジタル復調回路から復調データ及び第1のエラー
ポインタが供給され、復調データから第1のエラー訂正
符号の符号系列毎にシンドロームを計算し、シンドロー
ムからエラーシンボル数及びエラー位置を求め、シンド
ロームを用いてエラー位置のシンボルを訂正する第1の
エラー訂正処理を行う第1の復号手段と、 第1の復号手段のエラー訂正後の出力と第1のエラー
訂正処理で発生した第2のエラーポインタが供給され、
第1の復号手段の出力から第2のエラー訂正符号の符号
系列毎にシンドロームを計算し、シンドロームからエラ
ーシンボル数及びエラー位置を求め、求められたエラー
シンボル数及びエラー位置の信頼性を第2のエラーポイ
ンタにより判断しながらエラーシンボルを訂正し、訂正
後の出力とエラーの有無を示すフラグを出力する第2の
エラー訂正処理を行う第2の復号手段とからなり、 第1のエラー訂正符号の符号系列毎になされる第1の
エラー訂正処理において、 求められたエラー位置が第1のエラーポインタにより
エラーであることが示されているか否か、並びに第1の
エラーポインタの合計数によって、求められたエラーシ
ンボル数及びエラー位置の信頼性を決定し、 信頼性が高いと決定され、且つエラーシンボルが無い
場合には、第2のエラーポインタをエラー無しを示すも
のとし、 信頼性が高いと決定され、且つエラーシンボルが存在
する場合には、求められたエラー位置のシンボルをシン
ドロームを用いて訂正すると共に、第2のエラーポイン
タをエラー無しを示すものとし、 信頼性が低いと決定された場合には、エラー訂正を行
わず、全シンボルに対して第2のエラーポインタをエラ
ー有りを示すものとすることを特徴とするエラー訂正装
置である。 〔作用〕 ポインタPDをC1復号器44に供給して、復号時にポイン
タPDの個数或いはポインタPDが計算されたエラー位置に
たっているかどうかを調べ、C1復号時の誤った訂正を防
止し、また、C1復号で訂正し、ポインタをクリアするシ
ンボルを増加させ、次段のC2復号において訂正できるシ
ンボル数を増やすことができる。 〔実施例〕 以下、この発明をディジタルオーディオディスクの再
生装置に適用した一実施例について図面を参照して説明
する。 第1図は、この発明の一実施例の構成を示すものであ
る。第1図において、1が所定のフォーマットでもって
ディジタルオーディオ信号がスパイラル状に記録された
ディジタルディスクを示す。ディスク1は、スピンドル
モータ2によって回転される。この場合、線速度一定で
もってディスク1が回転するように、スピンドルサーボ
回路3によってスピンドルモータ2が制御される。 4がオプティカルヘッドを示し、オプティカルヘッド
4は、読み取り用のレーザー光を発生するレーザー源、
ビームスプリッタ、対物レンズ等の光学系、ディスク1
からの反射レーザー光の受光素子等を有している。オプ
ティカルヘッド4は、スレッド送りモータ5によって、
ディスク1の半径方向に移動できるようにされている。
スレッド送りモータ5は、スレッドドライブ回路6によ
ってドライブされる。また、オプティカルヘッド4は、
ディスク1の信号面と直交する方向及びこれと平行する
方向の2方向において変位可能とされ、再生時のレーザ
ー光のフォーカシング及びトラッキングが常に良好とな
るように制御される。このために、フォーカスサーボ回
路7及びトラッキングサーボ回路8が設けられている。 オプティカルヘッド4の再生信号がRFアンプ9に供給
される。オプティカルヘッド4には、例えばシリンドカ
ルレンズと4分割ディテクタの組合わせからなるフォー
カスエラー検出部と3個のレーザースポットを用いるト
ラッキングエラー検出部とが設けられている。RFアンプ
9の出力信号がクロック抽出回路10に供給される。この
クロック抽出回路10の出力(データ及びクロック)がフ
レーム同期検出回路11に供給される。 ディスク1に記録されているディジタル信号は、EFM
変調されている。EFM変調は、8ビットのデータを14ビ
ットの好ましい(即ち、変調された信号の最小反転間隔
が長く、その低域成分が少なくなるような14ビット)パ
ターンにブロック変換する方法である。ディジタル復調
回路12は、EFM変調の復調を行う構成とされる。クロッ
ク抽出回路10により取り出されたビットクロック及びフ
レーム同期検出回路11で検出されたフレーム同期信号が
スピンドルサーボ回路3に供給されると共に、図示せず
も、ディジタル復調回路12に供給される。 第2図は、ディジタル復調回路12の一例を示し、26で
示す入力端子からの直列データが直列/並列変換回路27
により、8ビットのシンボルに対応する14ビット毎に並
列化され、ROM28に入力される。ROM28は、9ビットの出
力データを発生するもので、ROM28には、214個のデータ
変換の組合わせのテーブルが記憶されている。このテー
ブルのうちで、28個の組合わせが正常な14ビットのパタ
ーンと8ビットのパターンとの対応である。ディスク1
の製造過程或いは、ディスク1からの再生時にエラーが
全く生じなければ、再生データの14ビットは忠実に元の
8ビットのパターンに変換される。しかし、実際には、
エラーを避けることができないので、正規の組合わせに
該当しない214−28個のビットパターンの何れかに該当
する14ビットのデータが再生されることがある。このエ
ラーデータに関しては、ROM28から8ビットが全て‘0'
でポインタPDが‘1'のデータが発生するようになされて
いる。 第3図に示すように、正常なデータのときには、8ビ
ットの1シンボルWの後に‘0'のポインタPDが付加され
た9ビットの復調データが発生し、エラーデータのとき
には、8ビットが全て‘0'のシンボル即ち消失シンボル
の後に‘1'のポインタPDが付加された9ビットの復調デ
ータが発生する。 ディジタル復調回路12は、ROMに限らずPLAにより構成
することができる。 13は、制御及び表示用のサブコーディング信号の復調
を行うサブコード復調回路である。サブコード復調回路
13からのサブコーディング信号がシステムコントローラ
14に供給される。システムコントローラ14には、CPUが
設けられ、ディスク1の回転動作、スレッド送り動作、
オプティカルヘッド4の読み取り動作等がシステムコン
トローラ14によって制御される構成とされている。シス
テムコントローラ14には、操作ボタン15からの制御指令
が供給される。つまり、サブコーディング信号を用いて
所望の曲の頭出し等を行うための制御がシステムコント
ローラ14によってなされる。 ディジタル復調回路12から出力されるメインディジタ
ルデータ(上述のように、ポインタPDがシンボル毎に付
加されている)がRAMコントローラ16を経てRAM17及びエ
ラー訂正回路18に供給される。このRAMコントローラ1
6、RAM17及びエラー訂正回路18により、時間軸変動の除
去、エラー訂正の処理がなされる、その出力にメインデ
ィジタルデータが取り出される。ポインタPDは、エラー
訂正回路18におけるエラー訂正に使用される。 このRAMコントローラ16からの再生データが補間回路1
9に供給され、エラー訂正できなかったエラーデータの
修整がなされる。補間回路19により、再生データがステ
レオ信号の左右のチャンネルに分けられ、各チャンネル
のデータがD/Aコンバータ20、21により、アナログ信号
とされ、ローパスフィルタ22、23を夫々介して出力端子
24、25に取り出される。 上述のRAMコントローラ16、RAM17及びエラー訂正回路
18によってなされるエラー訂正について説明する。第5
図は、理解の容易のため、エラー訂正の順序に従って書
かれた復号器を示す。一方、第4図は、ディスクの作製
時にマスターディスクに記録されるデータに関する符号
器の構成を示す。 第4図において、31は、スクランブル回路を示す。こ
のスクランブル回路31は、Lチャンネル及びRチャンネ
ルの夫々の偶数サンプルデータL6n,R6n,L6n+2
R6n+2,L6n+4,R6n+4と奇数サンプルデータL6n+1,R
6n+1,L6n+3,R6n+3,L6n+5,R6n+5とのインターリーブ
及び1フレーム内でのシンボル位置を変換するものであ
る。1サンプルデータの16ビットは、その上位8ビット
及びその下位8ビットに2分され、8ビットを1シンボ
ルとして符号化の処理を受ける。スクランブル回路31に
は、音楽データの12サンプルデータ(24シンボル)が供
給され、スクランブル回路31から出力される24シンボル
がC2符号器32に供給され、(28,24)リードソロモン符
号の符号化がなされる。 このC2符号器32の出力に生じる4シンボルのパリティ
と24シンボルのデータがインターリーブ回路33に供給さ
れる。インターリーブ回路33は、C2符号の1符号系列に
含まれる28シンボルの記録位置を離してバーストエラー
訂正能力の向上を図るために設けられている。インター
リーブ回路33から出力される28シンボルがC1符号器34に
供給され、(32,28)リードソロモン符号の符号化がな
される。このC1符号器34により形成された4個のパリテ
ィを含む32シンボルが遅延回路35に供給される。この遅
延回路35は、1フレーム内の奇数シンボルのみを遅延さ
せるためのものである。遅延回路35から出力される32シ
ンボルに1シンボルのサブコーディング信号が付加さ
れ、その後にEFM変調される。このEFM変調時にフレーム
同期信号が付加され、所定のフォーマットの記録信号と
なされる。 ディスクからの再生信号は、EFM復調され、第5図に
示す復号器に供給され、エラー訂正処理を受ける。EFM
復調器12からのデータは、前述のように、1ビットのポ
インタPDを含む9ビットを1シンボルとするものであ
る。1フレーム内の32シンボルが遅延回路45に供給さ
れ、偶数シンボルのみが遅延され、符号器の遅延回路35
で与えられた遅延がキャンセルされ、C1復号器44に供給
され、(32,28)リードソロモン符号のエラー訂正が行
われ、訂正されたデータ及びポインタがディインターリ
ーブ回路43に供給される。ディインターリーブ回路43
は、インターリーブ回路33で行われたインターリーブを
元に戻す処理を行い、ディインターリーブ回路43の出力
がC2復号器42に供給される。 C1復号器44からの各シンボルのポインタも、ディイン
ターリーブ回路43でデータと同様のディインターリーブ
処理を受ける。ディインターリーブは、RAMコントロー
ラ16がRAM17に関する所定のアドレスを発生することで
なされる。C1復号器44からのポインタは、RAM17の一部
のメモリ領域に書き込まれ、データと同一のアドレス制
御を受ける。C2復号器42では、C1復号後のポインタを用
いて、(28,24)リードソロモン符号の復号がなされ
る。C2復号器42からのエラー訂正後のデータ及びポイン
タがディスクランブル回路41に供給される。ディスクラ
ンブル回路41は、スクランブル回路31と逆の操作を行
い、その出力には、元の順序と同様の順序でもって、24
シンボルの再生データが得られる。 C1復号器44及びC2復号42においてなされる復号方法に
ついて説明する。ここで、EFM復調の際に形成されたポ
インタPDの信頼性について説明する。 復調時に8ビットに変換できない14ビットのパターン
でも、元々は、何等かの8ビットのデータであるから、
(PD=‘1')となるものでも、1/256の確率で正しいも
のである。従って、(PD=‘1')のデータは、約255/25
6の確率でエラーであると考えられる。また、エラーで
あるのに、8ビットのパターンに復調されてしまう総数
は、(28−1)であり、エラーの14ビットパターンの総
数が(214−1)であるので、実際には、エラーである
のに、これが見逃される確率は、約1/64である。このよ
うに、ポインタPDは、信頼性がかなり高いものである。 このポインタPDをC1復号において利用し、エラー無し
及び1シンボルエラーの時の誤った訂正を防止し、2シ
ンボルエラーの時の訂正できる場合を増加させ、訂正能
力を上げるようになされている。 まず、C1復号器44では、以下の復号がなされる。EFM
復調時に検出されたポインタPDの個数をN(PD)とし、
再生データから計算されたシンドロームをS1とし、C2復
号器42にわたすポインタをP1とし、L(PD=S1)をシン
ドロームS1から計算したエラー位置と一致した‘1'のポ
インタPDの数とする。 (1)シンドロームS1がエラー無しの時 i.N(PD)≦2の時 訂正を行わず、(P1=‘0')とする。 ii.N(PD)≧3の時 その符号系列の28シンボルの全てのポインタを‘1'とす
る。 (2)シンドロームS1から一重エラーが検出される時 (a)L(PD=S1)=1の場合 i.N(PD)≦2の時 一重エラーの訂正を行い、(P1=‘0')とする。 ii.N(PD)≧3の時 その符号系列の28シンボルの全てのポインタを‘1'とす
る。 (b)L(PD=S1)=0の場合 一重エラーの訂正を行い、(P1=‘0')とする。 ii.N(PD)≧2の時 その符号系列の28シンボルの全てのポインタを‘1'とす
る。 (3)シンドロームS1から二重エラーが検出される時 (a)L(PD=S1)=2の場合 i.N(PD)≦3の時 二重エラーの訂正を行い、(P1=‘0')とする。 ii.N(PD)≧4の時 その符号系列の28シンボルの全てのポインタを‘1'とす
る。 (b)L(PD=S1)=1の場合 i.N(PD)≦2の時 二重エラーの訂正を行い、(P1=‘0')とする。 ii.N(PD)≧3の時 その符号系列の28シンボルの全てのポインタを‘1'とす
る。 (c)L(PD=S1)=0の場合 i.N(PD)=0の時 二重エラーの訂正を行い、(P1=‘0')とする。 ii.N(PD)≧1の時 その符号系列の28シンボルの全てのポインタを‘1'とす
る。 (4)シンドロームS1から三重以上のエラーが検出され
る時 訂正せず、(P1=‘1')とする。 上述のように、シンドロームS‘1'により、エラーが
無し、或いは一重エラーが検出された時に、ポインタPD
の個数を検査してエラーの見逃し或いは誤った訂正のお
それを低減している。二重エラーが検出される時には、
ポインタPDの個数が少ない時には、エラー訂正を行い、
ポインタをクリアして、C2復号器42でわたすポインタの
個数をへらし、C2復号で訂正できる場合を多くしてい
る。現行のディジタルオーディオディスクでは、二重エ
ラーを訂正した時には、誤った訂正のおそれがあるため
に、ポインタをクリアしないエラー訂正方法を用いてい
る。N(PD)に関する判定のしきい値としては、求めら
れる信頼性の程度や、再生信号のエラーの程度を考慮し
て、上述の値以外のものに設定しても良い C2復号器42における復号について次に説明する。C2復
号器42で計算されたシンドロームをS2、C1復号器44から
のポインタをP1、N(P1)をC2復号器42に入力される28
シンボルのうちで‘1'のポインタP1の数、L(P1=S2)
をシンドロームS2から計算されたエラー位置と一致した
‘1'のポインタP1の数、P2を補間回路19にわたす補間フ
ラッグとしている。 (1)シンドロームS2からエラー無しと判定される時 訂正を行わず、(P2=‘0')とする。 (2)シンドロームS2から一重エラーが検出される時 一重エラー訂正を行い、(P2=‘0')とする。 (3)シンドロームS2から二重エラーが検出される時 i.N(P1)≦4で、且つL(P1=S2)=2の時には、二
重エラー訂正を行い、(P2=‘0')とする。 ii.N(P1)≦3で、且つL(P1=S2)=1又はN(P1)
≦2で、且つL(P1=S2)=‘0'の時には、訂正を行わ
ず、(P2=‘1')とする。 iii.i及びii以外の時には、訂正を行わず、P1をそのま
まP2とする。 (4)シンドロームS2から三重以上のエラーが検出され
る時 i.N(P1)≦2の時には、訂正を行わず、(P2=‘1')
とする。 ii.上記以外の時には、訂正を行わず、P1をそのままP2
とする。 上述の復号動作は、8ビットのシンボル毎になされ
る。ディジタルオーディオ信号の1サンプルデータを構
成する2個のシンボルのうちで1個のシンボルでもエラ
ーを含む時には、そのサンプルデータは、補間回路19に
より補間される。 尚、この発明は、ディジタルオーディオディスクの再
生信号のエラー訂正に限らず、ディジタルデータを光学
的にディスクから再生する場合や、ディジタルビデオ信
号を磁気テープから再生する場合にも適用することがで
きる。また、ディジタル変調方式としては、EFM変調に
限らず、8ビットを9ビット又は10ビットの好ましいパ
ターンに変換するものを用いる場合にも、この発明は、
適用できる。 〔発明の効果〕 この発明によれば、冗長度が増えることなく、ディジ
タル復調時のエラー検出結果を用いて、初段のエラー訂
正の訂正能力を向上でき、従って、次段のエラー訂正で
訂正できる場合が増加して、エラー訂正能力を相乗的に
増大できる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction device suitable for use in correcting an error in a reproduction signal of an optical digital audio disk (referred to as a compact disk). [Prior Art] When recording / reproducing a digital information signal such as a digital audio signal, a digital video signal, etc., the digital information signal is used to narrow the occupied frequency band of the transmission signal, reduce the DC component, and increase the clock component. 2. Description of the Related Art A signal is digitally modulated (also referred to as channel encoding) and transmitted to a transmission path. For example, a digital audio disc employs an EFM modulation method in which 8 bits per symbol are assigned to a preferable 14-bit pattern that satisfies the above-mentioned purpose. At the time of digital demodulation due to the effect of a transmission error that occurs during reproduction, unused 14-bit data is input. However, even in that case, some 8-bit data is demodulated and output. At the time of this digital demodulation, reproduced data that violates the regularity of demodulation can be detected as error data. Conventionally, it has been proposed to perform error detection during digital demodulation. However, conventionally, data detected as error data by this error detection is simply processed as invalid data, and is not associated with an error correction code. [Problems to be Solved by the Invention] Conventionally, even if error detection is performed at the time of digital demodulation, it is not used in combination with decoding of an error correction code, and the presence or absence of an error is checked. Error detection was abandoned. According to the present invention, when each symbol of a digital information signal is doubly encoded by two error correction codes, the reliability at the time of decoding (error correction) in the first stage is determined based on the error detection result of digital demodulation. An object of the present invention is to provide an error correction device capable of improving the error correction capability and preventing erroneous correction. [Means for Solving the Problems] According to the present invention, each symbol of a digital audio signal is doubly encoded by a first error correction code (C1 code) and a second error correction code (C2 code). In addition, the error correction device is configured to reproduce a digitally modulated data sequence in which input data is converted into another bit pattern in accordance with a predetermined conversion rule, for example, from a digital disk, and to input the data sequence. According to the present invention, error correction coding is performed in which each symbol of a digital information signal is double-coded by the first error correction code and the second error correction code, and the DC component of the transmission signal is converted after the error correction coding. In order to reduce the number of symbols, an error correction device is provided with a data sequence which is subjected to digital modulation for converting an n-bit symbol into a bit pattern of N (> n) bits according to a predetermined conversion rule. The bit pattern is digitally demodulated into n-bit symbols in accordance with the conversion rule, and when the N-bit pattern cannot be converted into a symbol in accordance with the conversion rule, a first signal indicating an error is issued.
A demodulation circuit for generating an error pointer of the following formula: demodulated data and a first error pointer are supplied from the digital demodulation circuit, a syndrome is calculated for each code sequence of a first error correction code from the demodulated data, and an error symbol is calculated from the syndrome. First decoding means for obtaining a number and an error position, and performing a first error correction process for correcting a symbol at the error position using the syndrome; output after error correction of the first decoding means; and first error correction. A second error pointer generated in the processing is supplied,
A syndrome is calculated for each code sequence of the second error correction code from the output of the first decoding means, the number of error symbols and the error position are obtained from the syndrome, and the reliability of the obtained number of error symbols and the error position is determined by the second. And a second decoding means for performing a second error correction process for outputting a corrected output and a flag indicating the presence / absence of an error while making a determination based on the error pointer. In the first error correction process performed for each code sequence, whether or not the obtained error position indicates an error by the first error pointer and the total number of the first error pointers The reliability of the obtained number of error symbols and the error position is determined. If the reliability is determined to be high and there is no error symbol, The error pointer of No. 2 indicates no error. If the reliability is determined to be high and an error symbol exists, the symbol at the obtained error position is corrected using the syndrome, and the second error is corrected. The pointer is assumed to indicate no error, and if the reliability is determined to be low, error correction is not performed, and the second error pointer is set to indicate that there is an error for all symbols. An error correction device. [Operation] The pointer PD is supplied to the C1 decoder 44 to check whether the number of pointers PD or the pointer PD is at the calculated error position during decoding, prevent erroneous correction during C1 decoding, and The number of symbols that can be corrected by C1 decoding and the pointer is cleared can be increased, and the number of symbols that can be corrected in the next-stage C2 decoding can be increased. [Embodiment] An embodiment in which the present invention is applied to a digital audio disc reproducing apparatus will be described below with reference to the drawings. FIG. 1 shows the configuration of an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a digital disk on which a digital audio signal is spirally recorded in a predetermined format. The disk 1 is rotated by a spindle motor 2. In this case, the spindle motor 2 is controlled by the spindle servo circuit 3 so that the disk 1 rotates at a constant linear velocity. 4 denotes an optical head, the optical head 4 is a laser source for generating a laser beam for reading,
Optical system such as beam splitter and objective lens, disk 1
And a light receiving element for the reflected laser light from the light source. The optical head 4 is driven by a thread feed motor 5
The disk 1 can be moved in the radial direction.
The thread feed motor 5 is driven by a thread drive circuit 6. In addition, the optical head 4
The laser beam can be displaced in two directions, that is, a direction perpendicular to the signal surface of the disk 1 and a direction parallel thereto, and is controlled so that focusing and tracking of the laser beam during reproduction are always good. For this purpose, a focus servo circuit 7 and a tracking servo circuit 8 are provided. The reproduction signal of the optical head 4 is supplied to the RF amplifier 9. The optical head 4 is provided with, for example, a focus error detection unit composed of a combination of a cylindrical lens and a four-segment detector and a tracking error detection unit using three laser spots. The output signal of the RF amplifier 9 is supplied to the clock extraction circuit 10. The output (data and clock) of the clock extraction circuit 10 is supplied to the frame synchronization detection circuit 11. The digital signal recorded on the disc 1 is EFM
Modulated. EFM modulation is a method of block-converting 8-bit data into a preferable 14-bit (ie, a 14-bit pattern in which the minimum inversion interval of the modulated signal is long and its low-frequency component is small). The digital demodulation circuit 12 is configured to perform EFM modulation demodulation. The bit clock extracted by the clock extraction circuit 10 and the frame synchronization signal detected by the frame synchronization detection circuit 11 are supplied to the spindle servo circuit 3 and also to a digital demodulation circuit 12 (not shown). FIG. 2 shows an example of the digital demodulation circuit 12, in which serial data from an input terminal indicated by 26 is converted into a serial / parallel conversion circuit 27.
Thus, the data is parallelized every 14 bits corresponding to an 8-bit symbol, and input to the ROM 28. ROM 28 is for generating a 9-bit output data, the ROM 28, 2 14 pieces of data conversion combinations table is stored. Of this table, 2 eight combinations are compatible with the normal 14-bit pattern and 8-bit pattern. Disc 1
If no error occurs during the manufacturing process or during reproduction from the disc 1, the 14 bits of the reproduced data are faithfully converted to the original 8-bit pattern. But actually,
Since it is impossible to avoid errors, sometimes 14 bits of data corresponding to one of 2 14 -2 8 bit pattern does not correspond to the combination of the normal is played. Regarding this error data, all the 8 bits from ROM 28 are '0'
Thus, data with a pointer PD of '1' is generated. As shown in FIG. 3, in the case of normal data, 9-bit demodulated data in which a pointer PD of '0' is added after one symbol W of 8 bits is generated. In the case of error data, all 8 bits are generated. 9-bit demodulated data is generated in which a pointer PD of '1' is added after a symbol of '0', that is, a lost symbol. The digital demodulation circuit 12 is not limited to a ROM and can be constituted by a PLA. Reference numeral 13 denotes a subcode demodulation circuit that demodulates a subcoding signal for control and display. Subcode demodulation circuit
Sub-coding signal from 13 is system controller
Supplied to 14. The system controller 14 is provided with a CPU for rotating the disk 1, feeding the thread,
The reading operation of the optical head 4 and the like are controlled by the system controller 14. A control command from an operation button 15 is supplied to the system controller 14. That is, the system controller 14 performs control for performing a search for a desired music using the sub-coding signal. Main digital data (to which the pointer PD is added for each symbol as described above) output from the digital demodulation circuit 12 is supplied to the RAM 17 and the error correction circuit 18 via the RAM controller 16. This RAM controller 1
6. The RAM 17 and the error correction circuit 18 remove the time axis fluctuation and perform error correction processing, and the main digital data is extracted from the output. The pointer PD is used for error correction in the error correction circuit 18. The reproduction data from the RAM controller 16 is used as the interpolation circuit 1
The error data which is supplied to 9 and cannot be corrected is corrected. The reproduction data is divided into left and right channels of the stereo signal by the interpolation circuit 19, and the data of each channel is converted into an analog signal by the D / A converters 20 and 21, and the output terminal is output through the low-pass filters 22 and 23, respectively.
Taken out on 24, 25. RAM controller 16, RAM 17, and error correction circuit described above
The error correction performed by 18 will be described. Fifth
The figure shows a decoder written in order of error correction for ease of understanding. On the other hand, FIG. 4 shows a configuration of an encoder relating to data recorded on a master disk when a disk is manufactured. In FIG. 4, reference numeral 31 denotes a scramble circuit. The scramble circuit 31 generates even-numbered sample data L 6n , R 6n , L 6n + 2 ,
R 6n + 2 , L 6n + 4 , R 6n + 4 and odd-numbered sample data L 6n + 1 , R
It interleaves with 6n + 1 , L6n + 3 , R6n + 3 , L6n + 5 , and R6n + 5 and converts the symbol position in one frame. The 16 bits of one sample data are divided into upper 8 bits and lower 8 bits, and the encoding process is performed with 8 bits as one symbol. 12 sample data (24 symbols) of music data is supplied to the scramble circuit 31, 24 symbols output from the scramble circuit 31 are supplied to the C2 encoder 32, and encoding of the (28,24) Reed-Solomon code is performed. Done. The parity of 4 symbols and the data of 24 symbols generated in the output of the C2 encoder 32 are supplied to the interleave circuit 33. The interleave circuit 33 is provided to improve the burst error correction capability by separating the recording positions of 28 symbols included in one C2 code sequence. 28 symbols output from the interleave circuit 33 are supplied to the C1 encoder 34, where the (32, 28) Reed-Solomon code is encoded. 32 symbols including four parities formed by the C1 encoder 34 are supplied to the delay circuit 35. This delay circuit 35 is for delaying only odd symbols in one frame. One symbol sub-coding signal is added to 32 symbols output from the delay circuit 35, and then EFM modulation is performed. At the time of this EFM modulation, a frame synchronization signal is added to form a recording signal of a predetermined format. The reproduction signal from the disk is EFM-demodulated, supplied to the decoder shown in FIG. 5, and subjected to error correction processing. EFM
As described above, the data from the demodulator 12 is one in which 9 bits including the 1-bit pointer PD are defined as one symbol. 32 symbols in one frame are supplied to the delay circuit 45, and only the even symbols are delayed.
The delay given by is canceled and supplied to the C1 decoder 44, error correction of the (32, 28) Reed-Solomon code is performed, and the corrected data and pointer are supplied to the deinterleave circuit 43. Deinterleave circuit 43
Performs the process of restoring the interleave performed by the interleave circuit 33, and the output of the deinterleave circuit 43 is supplied to the C2 decoder 42. The pointer of each symbol from the C1 decoder 44 is also subjected to the same deinterleaving processing as the data in the deinterleaving circuit 43. The deinterleaving is performed when the RAM controller 16 generates a predetermined address for the RAM 17. The pointer from the C1 decoder 44 is written in a part of the memory area of the RAM 17, and receives the same address control as that of the data. The C2 decoder 42 decodes the (28, 24) Reed-Solomon code using the pointer after the C1 decoding. The error-corrected data and pointer from the C2 decoder 42 are supplied to the descramble circuit 41. The descrambling circuit 41 performs the reverse operation of the scrambling circuit 31, and outputs the same in the same order as the original order.
The reproduction data of the symbol is obtained. A decoding method performed in the C1 decoder 44 and the C2 decoder 42 will be described. Here, the reliability of the pointer PD formed at the time of EFM demodulation will be described. Even a 14-bit pattern that cannot be converted to 8-bit at the time of demodulation is originally some 8-bit data,
Even if (PD = '1'), it is correct with a probability of 1/256. Therefore, the data of (PD = '1') is about 255/25
It is considered an error with a probability of 6. In addition, the total number of demodulated into an 8-bit pattern despite an error is (2 8 -1), and the total number of 14-bit error patterns is (2 14 -1). The probability of this being missed, despite being an error, is about 1/64. As described above, the pointer PD is highly reliable. The pointer PD is used in C1 decoding to prevent erroneous correction in the case of no error and one symbol error, increase the number of cases where correction can be performed in the case of two symbol errors, and increase the correction capability. First, the C1 decoder 44 performs the following decoding. EFM
Let the number of pointers PD detected during demodulation be N (PD),
Let the syndrome calculated from the reproduced data be S1, the pointer passed to the C2 decoder 42 be P1, and L (PD = S1) be the number of '1' pointer PDs that match the error position calculated from the syndrome S1. (1) When the syndrome S1 has no error, no correction is performed when iN (PD) ≦ 2, and (P1 = '0') is set. ii. When N (PD) ≧ 3, all pointers of 28 symbols of the code sequence are set to “1”. (2) When a single error is detected from the syndrome S1 (a) When L (PD = S1) = 1 When iN (PD) ≦ 2, the single error is corrected to be (P1 = '0'). . ii. When N (PD) ≧ 3, all pointers of 28 symbols of the code sequence are set to “1”. (B) When L (PD = S1) = 0 Correction of a single error is performed and (P1 = '0') is set. ii. When N (PD) ≧ 2, all pointers of 28 symbols of the code sequence are set to “1”. (3) When a double error is detected from the syndrome S1 (a) When L (PD = S1) = 2 When iN (PD) ≦ 3, the double error is corrected, and (P1 = '0') And ii. When N (PD) ≧ 4, all pointers of 28 symbols of the code sequence are set to “1”. (B) When L (PD = S1) = 1 When iN (PD) ≦ 2, double error correction is performed and (P1 = '0') is set. ii. When N (PD) ≧ 3, all pointers of 28 symbols of the code sequence are set to “1”. (C) When L (PD = S1) = 0 When iN (PD) = 0, double error correction is performed and (P1 = '0'). ii. When N (PD) ≧ 1, all pointers of 28 symbols of the code sequence are set to “1”. (4) When three or more errors are detected from the syndrome S1, no correction is made and (P1 = '1'). As described above, when there is no error or a single error is detected by the syndrome S'1 ', the pointer PD
Is checked to reduce the possibility of overlooking an error or erroneous correction. When a double error is detected,
When the number of pointer PDs is small, error correction is performed.
The pointer is cleared, the number of pointers passed by the C2 decoder 42 is reduced, and the number of cases where correction can be made by C2 decoding is increased. Current digital audio discs use an error correction method that does not clear the pointer because double errors may be erroneously corrected when double errors are corrected. The threshold value for determination regarding N (PD) may be set to a value other than the above value in consideration of the degree of reliability required and the degree of error in the reproduced signal. Will be described below. The syndrome calculated by the C2 decoder 42 is input to S2, the pointer from the C1 decoder 44 is input to P1, and N (P1) is input to the C2 decoder 42.
Number of '1' pointers P1 in symbols, L (P1 = S2)
Is the number of '1' pointers P1 that match the error position calculated from the syndrome S2, and P2 is the interpolation flag passed to the interpolation circuit 19. (1) When it is determined from the syndrome S2 that there is no error, no correction is performed, and (P2 = '0') is set. (2) When a single error is detected from the syndrome S2, single error correction is performed and (P2 = '0') is set. (3) When a double error is detected from the syndrome S2, if iN (P1) ≦ 4 and L (P1 = S2) = 2, double error correction is performed and (P2 = '0') . ii. N (P1) ≦ 3 and L (P1 = S2) = 1 or N (P1)
When ≦ 2 and L (P1 = S2) = “0”, no correction is performed, and (P2 = “1”) is set. In cases other than iii.i and ii, no correction is made, and P1 is used as it is as P2. (4) When three or more errors are detected from the syndrome S2, if iN (P1) ≦ 2, no correction is performed, and (P2 = '1')
And ii. In cases other than the above, no correction is made and P1 is used as is in P2
And The above-described decoding operation is performed for each 8-bit symbol. When even one of the two symbols constituting one sample data of the digital audio signal includes an error, the sample data is interpolated by the interpolation circuit 19. The present invention can be applied not only to error correction of a reproduction signal of a digital audio disk but also to a case where digital data is reproduced optically from a disk or a case where a digital video signal is reproduced from a magnetic tape. Also, the present invention is not limited to the EFM modulation as the digital modulation method, and the present invention is also applicable to a case where a method for converting 8 bits into a preferable pattern of 9 bits or 10 bits is used.
Applicable. [Effects of the Invention] According to the present invention, it is possible to improve the error correction capability of the first-stage error correction using the error detection result at the time of digital demodulation without increasing the redundancy, and therefore, it is possible to correct the error by the next-stage error correction. As the number of cases increases, the error correction capability can be increased synergistically.

【図面の簡単な説明】 第1図はこの発明をディジタルオーディオディスク再生
装置に適用した一実施例の全体の構成を示すブロック
図、第2図及び第3図はこの発明の一実施例におけるデ
ィジタル復調回路の構成を示すブロック図及びその説明
に用いる略線図、第4図はこの発明の一実施例における
エラー訂正符号の符号器の説明に用いるブロック図、第
5図はこの発明の一実施例におけるエラー訂正符号の復
号器の説明に用いるブロック図である。 1:ディジタルオーディオディスク、12:ディジタル復調
回路、18:エラー訂正回路、44:C1復号器、42:C2復号
器。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an entire configuration of an embodiment in which the present invention is applied to a digital audio disc reproducing apparatus. FIGS. 2 and 3 are digital diagrams showing an embodiment of the present invention. FIG. 4 is a block diagram showing a configuration of a demodulation circuit and a schematic diagram used for the description, FIG. 4 is a block diagram used for describing an error correction code encoder in one embodiment of the present invention, and FIG. It is a block diagram used for description of the decoder of the error correction code in an example. 1: Digital audio disk, 12: Digital demodulation circuit, 18: Error correction circuit, 44: C1 decoder, 42: C2 decoder.

Claims (1)

(57)【特許請求の範囲】 1.第1のエラー訂正符号及び第2のエラー訂正符号に
よりディジタル情報信号の各シンボルが二重に符号化さ
れるエラー訂正符号化がなされ、エラー訂正符号化後に
伝送信号の直流分を減少させるように、nビットの上記
シンボルを所定の変換規則に従ってN(>n)ビットの
ビットパターンに変換するディジタル変調が施されたデ
ータ系列が供給されるエラー訂正装置において、 上記データ系列のNビットのビットパターンを上記変換
規則に従ってそれぞれnビットの上記シンボルにディジ
タル復調すると共に、上記Nビットのパターンが上記変
換規則に従って上記シンボルに変換できない時に、エラ
ーであることを示す第1のエラーポインタを発生するデ
ィジタル復調回路と、 上記ディジタル復調回路から復調データ及び上記第1の
エラーポインタが供給され、上記復調データから上記第
1のエラー訂正符号の符号系列毎にシンドロームを計算
し、上記シンドロームからエラーシンボル数及びエラー
位置を求め、上記シンドロームを用いて上記エラー位置
のシンボルを訂正する第1のエラー訂正処理を行う第1
の復号手段と、 上記第1の復号手段のエラー訂正後の出力と上記第1の
エラー訂正処理で発生した第2のエラーポインタが供給
され、上記第1の復号手段の出力から上記第2のエラー
訂正符号の符号系列毎にシンドロームを計算し、上記シ
ンドロームからエラーシンボル数及びエラー位置を求
め、求められた上記エラーシンボル数及び上記エラー位
置の信頼性を上記第2のエラーポインタにより判断しな
がらエラーシンボルを訂正し、訂正後の出力とエラーの
有無を示すフラグを出力する第2のエラー訂正処理を行
う第2の復号手段とからなり、 上記第1のエラー訂正符号の符号系列毎になされる上記
第1のエラー訂正処理において、 求められた上記エラー位置が上記第1のエラーポインタ
によりエラーであることが示されているか否か、並びに
上記第1のエラーポインタの合計数によって、求められ
た上記エラーシンボル数及びエラー位置の信頼性を決定
し、 上記信頼性が高いと決定され、且つエラーシンボルが無
い場合には、上記第2のエラーポインタをエラー無しを
示すものとし、 上記信頼性が高いと決定され、且つエラーシンボルが存
在する場合には、求められた上記エラー位置のシンボル
を上記シンドロームを用いて訂正すると共に、上記第2
のエラーポインタをエラー無しを示すものとし、 上記信頼性が低いと決定された場合には、エラー訂正を
行わず、全シンボルに対して上記第2のエラーポインタ
をエラー有りを示すものとすることを特徴とするエラー
訂正装置。
(57) [Claims] The first error correction code and the second error correction code perform error correction coding in which each symbol of the digital information signal is double-coded, and reduce the DC component of the transmission signal after the error correction coding. , An N-bit symbol pattern is converted into an N (> n) -bit bit pattern according to a predetermined conversion rule. Is digitally demodulated into the n-bit symbols according to the conversion rule, and generates a first error pointer indicating an error when the N-bit pattern cannot be converted into the symbol according to the conversion rule. A demodulated data and the first error from the digital demodulation circuit. A pointer is supplied, a syndrome is calculated for each code sequence of the first error correction code from the demodulated data, an error symbol number and an error position are obtained from the syndrome, and a symbol at the error position is corrected using the syndrome. First error correction processing
And an error-corrected output of the first decoding means and a second error pointer generated in the first error correction processing. The second error pointer is supplied from the output of the first decoding means. A syndrome is calculated for each code sequence of the error correction code, the number of error symbols and the error position are obtained from the syndrome, and the reliability of the obtained number of error symbols and the error position is determined by using the second error pointer. And a second decoding means for performing a second error correction process for correcting the error symbol and outputting a corrected output and a flag indicating the presence / absence of an error. The second decoding means is provided for each code sequence of the first error correction code. In the first error correction process, whether the obtained error position indicates an error by the first error pointer, And the total number of the first error pointers determines the reliability of the obtained number of error symbols and the error position. If it is determined that the reliability is high and there is no error symbol, the second error pointer If the error pointer indicates no error, and if the reliability is determined to be high and an error symbol exists, the obtained symbol at the error position is corrected using the syndrome, and the error symbol is corrected. 2
Error pointer indicates no error, and if the reliability is determined to be low, error correction is not performed, and the second error pointer for all symbols indicates an error. An error correction device characterized by the above-mentioned.
JP59168498A 1984-08-10 1984-08-10 Error correction device Expired - Lifetime JP2664661B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59168498A JP2664661B2 (en) 1984-08-10 1984-08-10 Error correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59168498A JP2664661B2 (en) 1984-08-10 1984-08-10 Error correction device

Publications (2)

Publication Number Publication Date
JPS6146625A JPS6146625A (en) 1986-03-06
JP2664661B2 true JP2664661B2 (en) 1997-10-15

Family

ID=15869194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59168498A Expired - Lifetime JP2664661B2 (en) 1984-08-10 1984-08-10 Error correction device

Country Status (1)

Country Link
JP (1) JP2664661B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213127A (en) * 1985-07-10 1987-01-21 Clarion Co Ltd Decoding system
US7305565B1 (en) * 2000-05-31 2007-12-04 Symbol Technologies, Inc. Secure, encrypting pin pad
JP2008217699A (en) * 2007-03-07 2008-09-18 Pioneer Electronic Corp Touch panel device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58173933A (en) * 1982-04-05 1983-10-12 Nippon Hoso Kyokai <Nhk> Transmission system of code signal

Also Published As

Publication number Publication date
JPS6146625A (en) 1986-03-06

Similar Documents

Publication Publication Date Title
US4998252A (en) Method and apparatus for transmitting digital data
US4680764A (en) Method and apparatus for transmitting digital data
US6425098B1 (en) Prevention of disk piracy
EP0138246B1 (en) Disc playback apparatus
EP0803871B1 (en) Recording data generation method and data reproducing apparatus
KR100480183B1 (en) A method for recording (transmitting) / reproducing (receiving) data and an apparatus therefor, and a data recording medium
EP0563922B1 (en) Data processing circuit for disc player
EP0472415B1 (en) Error correction encoding apparatus
EP0707315B1 (en) Data playback
US20020010888A1 (en) Method and apparatus for correcting C1/PI word errors using error locations detected by EFM/EFM+ decoding
US7233267B2 (en) Digital data recording medium, recording method, recording device, reproduction method, and reproduction device
JP2664661B2 (en) Error correction device
JP2706321B2 (en) Information reading method for information recording medium having track structure
JP2656915B2 (en) Error correction device
JPS6146624A (en) Error correcting device
WO2003098625A1 (en) Recording medium, recording method, recording device, and reproduction method and reproducer
JPH01201876A (en) Decoder for recording carrier on which doble-track data pattern including error-proof data is prouided and player with such decoder
KR20050026906A (en) Data recording method and device
JP2615727B2 (en) Control device for error correction circuit
JPH0750545B2 (en) Disk playback device
JPH11265552A (en) Cd reproducing device
JPH07211014A (en) Error correction code-coding method, error correction code-decoding method, error correction code-coding apparatus, error correction code-decoding apparatus, digital signal-coding method, digital signal-decoding method, digital signal-coding apparatus, digital signal-decoding apparatus and recording medium
JPS60226075A (en) Digital data reproducing circuit
JPH09198803A (en) Digital information signal recording and reproducing method, digital information signal recording medium and digital information signal recording and reproducing device
JPS61182334A (en) Code error control circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term