JP2652615B2 - 半導体素子製造方法 - Google Patents
半導体素子製造方法Info
- Publication number
- JP2652615B2 JP2652615B2 JP6108732A JP10873294A JP2652615B2 JP 2652615 B2 JP2652615 B2 JP 2652615B2 JP 6108732 A JP6108732 A JP 6108732A JP 10873294 A JP10873294 A JP 10873294A JP 2652615 B2 JP2652615 B2 JP 2652615B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- region
- ions
- forming
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造工程
中、ウェル（ｗｅｌｌ）及びトランジスタの閾電圧調節
層を形成する半導体素子製造方法に関し、特に１つのマ
スクでウェルとトランジスタの閾電圧調節層を同時に形
成できるようなイオン注入による半導体素子製造方法に
関する。
中、ウェル（ｗｅｌｌ）及びトランジスタの閾電圧調節
層を形成する半導体素子製造方法に関し、特に１つのマ
スクでウェルとトランジスタの閾電圧調節層を同時に形
成できるようなイオン注入による半導体素子製造方法に
関する。
【０００２】
【従来の技術】従来の半導体素子のウェル及びトランジ
スタの閾電圧調節層を形成する半導体素子製造方法を、
図６〜図１０を参照して考察してみれば、次の通りであ
る。先ず、図６に示すように、シリコン基板６の一定部
位に感光膜１を形成し、図中、×印で示すＮ型イオンを
注入する第１番目のマスク工程を遂行する。
スタの閾電圧調節層を形成する半導体素子製造方法を、
図６〜図１０を参照して考察してみれば、次の通りであ
る。先ず、図６に示すように、シリコン基板６の一定部
位に感光膜１を形成し、図中、×印で示すＮ型イオンを
注入する第１番目のマスク工程を遂行する。
【０００３】そして、図７に示すように、Ｎ型イオンが
注入された領域を覆う感光膜２を形成して、図中、○印
で示すＰ型イオンを注入する第２番目のマスク工程を遂
行した後、図８に示すように、シリコン基板６を熱処理
して、Ｎウェル７、Ｐウェル７’、及びウェル酸化膜３
を形成する。次いで、図９に示すように、ウェル酸化膜
３を除去し、シリコン基板６上部にパッド酸化膜８と窒
化膜９を所定部位に形成してフィールド領域を設定し、
Ｎウェル７とＰウェル７’に、夫々、図中、○印で示す
Ｐ型イオン、×印で示すＮ型イオンを注入するイオン注
入工程を遂行する。これによりトランジスタの閾電圧調
節層が形成される。
注入された領域を覆う感光膜２を形成して、図中、○印
で示すＰ型イオンを注入する第２番目のマスク工程を遂
行した後、図８に示すように、シリコン基板６を熱処理
して、Ｎウェル７、Ｐウェル７’、及びウェル酸化膜３
を形成する。次いで、図９に示すように、ウェル酸化膜
３を除去し、シリコン基板６上部にパッド酸化膜８と窒
化膜９を所定部位に形成してフィールド領域を設定し、
Ｎウェル７とＰウェル７’に、夫々、図中、○印で示す
Ｐ型イオン、×印で示すＮ型イオンを注入するイオン注
入工程を遂行する。これによりトランジスタの閾電圧調
節層が形成される。
【０００４】最後に、図10に示すように、シリコン基板
６を酸化してフィールド酸化膜５を形成する。
６を酸化してフィールド酸化膜５を形成する。
【０００５】
【発明が解決しようとする課題】しかし、かかる従来の
半導体素子製造方法では、ウェル形成からトランジスタ
の閾電圧調節層形成工程まで、４つの段階のマスキング
工程が必要であるため、工程が複雑である。更に閾電圧
調節層形成のためのイオン注入後、フィールド酸化膜を
形成するため、フィールド酸化膜形成工程において高温
で長時間にわたって酸化膜が形成されることにより、イ
オンが酸化膜内に損失され、結果的に閾電圧又はフィー
ルドパンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）特性
等が低下するおそれがある。
半導体素子製造方法では、ウェル形成からトランジスタ
の閾電圧調節層形成工程まで、４つの段階のマスキング
工程が必要であるため、工程が複雑である。更に閾電圧
調節層形成のためのイオン注入後、フィールド酸化膜を
形成するため、フィールド酸化膜形成工程において高温
で長時間にわたって酸化膜が形成されることにより、イ
オンが酸化膜内に損失され、結果的に閾電圧又はフィー
ルドパンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）特性
等が低下するおそれがある。
【０００６】本発明はこのような従来の課題に鑑みてな
されたもので、数段階のマスキング工程を減少させて工
程を単純化させることを第１の目的とする。また、浅く
高濃度のトランジスタの閾電圧調節層を形成することを
第２の目的とする。
されたもので、数段階のマスキング工程を減少させて工
程を単純化させることを第１の目的とする。また、浅く
高濃度のトランジスタの閾電圧調節層を形成することを
第２の目的とする。
【０００７】
【課題を解決するための手段】このため、請求項１の発
明にかかる半導体素子製造方法は、半導体基板上のＮウ
ェルを形成すべき領域に、Ｎウェル形成用のＮ型イオン
及び閾電圧調節用のＮ型イオンを同時に注入し、Ｐウェ
ルを形成すべき領域にＰ型イオンを注入するイオン注入
工程と、ウェルドライブ−イン（ｗｅｌｌ ｄｒｉｖｅ
−ｉｎ）を行ってＮウェル及びＰウェルを形成し、さら
に該Ｐウェルにイオン注入工程時よりも低いエネルギー
で閾電圧調節用Ｐ型イオンを注入するウェル形成工程
と、マスクを用いて、フィールド酸化膜を形成するフィ
ールド酸化膜形成工程と、を含んで構成されるようにし
た。
明にかかる半導体素子製造方法は、半導体基板上のＮウ
ェルを形成すべき領域に、Ｎウェル形成用のＮ型イオン
及び閾電圧調節用のＮ型イオンを同時に注入し、Ｐウェ
ルを形成すべき領域にＰ型イオンを注入するイオン注入
工程と、ウェルドライブ−イン（ｗｅｌｌ ｄｒｉｖｅ
−ｉｎ）を行ってＮウェル及びＰウェルを形成し、さら
に該Ｐウェルにイオン注入工程時よりも低いエネルギー
で閾電圧調節用Ｐ型イオンを注入するウェル形成工程
と、マスクを用いて、フィールド酸化膜を形成するフィ
ールド酸化膜形成工程と、を含んで構成されるようにし
た。
【０００８】請求項２の発明にかかる半導体素子製造方
法では、前記イオン注入工程は、前記Ｐウェルを形成す
べき領域上にマスクを形成し、Ｎウェルを形成すべき領
域にＮウェル形成用のＮ型イオン及び閾電圧調節用のＮ
型イオンを同時に注入するＮ型イオン注入工程と、該Ｎ
型イオン注入工程後、前記Ｎウェルを形成すべき領域の
半導体基板上部を酸化してマスク用酸化膜を形成するマ
スク形成工程と、該マスク形成工程後、Ｐウェルを形成
すべき領域に、Ｐ型イオンを注入するＰ型イオン注入工
程と、を含むようにした。
法では、前記イオン注入工程は、前記Ｐウェルを形成す
べき領域上にマスクを形成し、Ｎウェルを形成すべき領
域にＮウェル形成用のＮ型イオン及び閾電圧調節用のＮ
型イオンを同時に注入するＮ型イオン注入工程と、該Ｎ
型イオン注入工程後、前記Ｎウェルを形成すべき領域の
半導体基板上部を酸化してマスク用酸化膜を形成するマ
スク形成工程と、該マスク形成工程後、Ｐウェルを形成
すべき領域に、Ｐ型イオンを注入するＰ型イオン注入工
程と、を含むようにした。
【０００９】請求項３の発明にかかる半導体素子製造方
法では、前記Ｐウェルを形成すべき領域上に形成される
マスクは感光膜であるようにした。請求項４の発明にか
かる半導体素子製造方法では、前記イオン注入工程にお
いて、Ｎウェルを形成すべき領域に同時に注入されるＮ
ウェル形成用のＮ型イオン、閾電圧調節用のＮ型イオン
は、夫々、燐（Ｐ）イオン、砒素（Ａｓ）イオンである
ようにした。
法では、前記Ｐウェルを形成すべき領域上に形成される
マスクは感光膜であるようにした。請求項４の発明にか
かる半導体素子製造方法では、前記イオン注入工程にお
いて、Ｎウェルを形成すべき領域に同時に注入されるＮ
ウェル形成用のＮ型イオン、閾電圧調節用のＮ型イオン
は、夫々、燐（Ｐ）イオン、砒素（Ａｓ）イオンである
ようにした。
【００１０】請求項５の発明にかかる半導体素子製造方
法では、Ｐウェルを形成すべき領域に注入されるイオン
は、硼素（Ｂ）イオンであるようにした。請求項６の発
明にかかる半導体素子製造方法では、前記フィールド酸
化膜形成工程は、高圧酸化（high pressure oxidation)
方式によりフィールド酸化膜を形成する工程であるよう
にした。
法では、Ｐウェルを形成すべき領域に注入されるイオン
は、硼素（Ｂ）イオンであるようにした。請求項６の発
明にかかる半導体素子製造方法では、前記フィールド酸
化膜形成工程は、高圧酸化（high pressure oxidation)
方式によりフィールド酸化膜を形成する工程であるよう
にした。
【００１１】
【作用】上記の構成によれば、請求項１の発明にかかる
半導体素子製造方法では、イオン注入工程において、半
導体基板上のＮウェルを形成すべき領域に、Ｎウェル形
成用のＮ型イオン及び閾電圧調節用のＮ型イオンが同時
に注入され、Ｐウェルを形成すべき領域にＰ型イオンが
注入される。ウェル形成工程では、ウェルドライブ−イ
ン（ｗｅｌｌ ｄｒｉｖｅ−ｉｎ）が行われ、Ｎウェル
及びＰウェルが形成されると共に、Ｎウェルに注入され
た閾電圧調節用のＮ型イオンが表面に残される。さらに
該Ｐウェルにイオン注入工程時よりも低いエネルギーで
閾電圧調節用のＰ型イオンが注入され、該Ｐ型イオンと
前記Ｎウェルの表面に残されたＮ型イオンとでトランジ
スタの閾電圧が調節される。フィールド酸化膜形成工程
では、マスクを用いて、フィールド酸化膜が形成され
る。したがって、イオン注入工程において互いに異なる
Ｎウェル形成用のＮ型イオン及び閾電圧調節用のＮ型イ
オンを同時に注入する方法を用いているので、マスク工
程を少なくすることが可能となる。
半導体素子製造方法では、イオン注入工程において、半
導体基板上のＮウェルを形成すべき領域に、Ｎウェル形
成用のＮ型イオン及び閾電圧調節用のＮ型イオンが同時
に注入され、Ｐウェルを形成すべき領域にＰ型イオンが
注入される。ウェル形成工程では、ウェルドライブ−イ
ン（ｗｅｌｌ ｄｒｉｖｅ−ｉｎ）が行われ、Ｎウェル
及びＰウェルが形成されると共に、Ｎウェルに注入され
た閾電圧調節用のＮ型イオンが表面に残される。さらに
該Ｐウェルにイオン注入工程時よりも低いエネルギーで
閾電圧調節用のＰ型イオンが注入され、該Ｐ型イオンと
前記Ｎウェルの表面に残されたＮ型イオンとでトランジ
スタの閾電圧が調節される。フィールド酸化膜形成工程
では、マスクを用いて、フィールド酸化膜が形成され
る。したがって、イオン注入工程において互いに異なる
Ｎウェル形成用のＮ型イオン及び閾電圧調節用のＮ型イ
オンを同時に注入する方法を用いているので、マスク工
程を少なくすることが可能となる。
【００１２】請求項２の発明にかかる半導体素子製造方
法では、イオン注入工程が、Ｎ型イオン注入工程と、マ
スク形成工程と、Ｐ型イオン注入工程と、を含んで構成
されるようにしている。即ち、Ｎ型イオン注入工程にお
いて、Ｐウェルを形成すべき領域上にマスクが形成さ
れ、Ｎウェルを形成すべき領域にＮウェル形成用のＮ型
イオン及び閾電圧調節用のＮ型イオンが注入される。マ
スク形成工程において、Ｎウェルが形成されるべき領域
の半導体基板上部が酸化されマスク用酸化膜が形成さ
れ、Ｐ型イオン注入工程において、Ｐウェルを形成すべ
き領域にＰ型イオンが注入される。
法では、イオン注入工程が、Ｎ型イオン注入工程と、マ
スク形成工程と、Ｐ型イオン注入工程と、を含んで構成
されるようにしている。即ち、Ｎ型イオン注入工程にお
いて、Ｐウェルを形成すべき領域上にマスクが形成さ
れ、Ｎウェルを形成すべき領域にＮウェル形成用のＮ型
イオン及び閾電圧調節用のＮ型イオンが注入される。マ
スク形成工程において、Ｎウェルが形成されるべき領域
の半導体基板上部が酸化されマスク用酸化膜が形成さ
れ、Ｐ型イオン注入工程において、Ｐウェルを形成すべ
き領域にＰ型イオンが注入される。
【００１３】請求項３の発明にかかる半導体素子製造方
法では、感光膜のマスクでＰウェルを形成すべき領域を
覆うことにより、Ｐウェルを形成すべき領域とＮウェル
を形成すべき領域とが設定される。請求項４の発明にか
かる半導体素子製造方法では、イオン注入工程におい
て、同時に注入するイオンに、燐（Ｐ）イオンと砒素
（Ａｓ）イオンとを使用することにより、Ｎウェルを形
成すべき領域にＮウェル形成用のＮ型イオン及び閾電圧
調節用のＮ型イオンを同時に注入することが可能とな
る。
法では、感光膜のマスクでＰウェルを形成すべき領域を
覆うことにより、Ｐウェルを形成すべき領域とＮウェル
を形成すべき領域とが設定される。請求項４の発明にか
かる半導体素子製造方法では、イオン注入工程におい
て、同時に注入するイオンに、燐（Ｐ）イオンと砒素
（Ａｓ）イオンとを使用することにより、Ｎウェルを形
成すべき領域にＮウェル形成用のＮ型イオン及び閾電圧
調節用のＮ型イオンを同時に注入することが可能とな
る。
【００１４】請求項５の発明にかかる半導体素子製造方
法では、前記イオン注入工程において、Ｐウェルを形成
すべき領域に注入されるイオンとして、硼素（Ｂ）イオ
ンを使用することにより、その後の工程を経てＰウェル
が形成される。請求項６の発明にかかる半導体素子製造
方法では、フィールド酸化膜形成工程において、高圧酸
化方式を採用してイオンを半導体基板に注入することに
より、Ｎウェル及びＰウェルのイオンの酸化膜内への拡
散を抑制でき、浅く高濃度のトランジスタの閾電圧調節
層を形成することが可能となる。
法では、前記イオン注入工程において、Ｐウェルを形成
すべき領域に注入されるイオンとして、硼素（Ｂ）イオ
ンを使用することにより、その後の工程を経てＰウェル
が形成される。請求項６の発明にかかる半導体素子製造
方法では、フィールド酸化膜形成工程において、高圧酸
化方式を採用してイオンを半導体基板に注入することに
より、Ｎウェル及びＰウェルのイオンの酸化膜内への拡
散を抑制でき、浅く高濃度のトランジスタの閾電圧調節
層を形成することが可能となる。
【００１５】
【実施例】以下、本発明の一実施例を図１〜図５に基づ
いて説明する。先ず、図１に示すように、感光膜１１の
マスクを利用してＮウェルを形成すべき領域とＰウェル
を形成すべき領域を設定した後、Ｎウェルを形成すべき
領域に、図中、○印で示すＮウェル形成用の燐（Ｐ）イ
オンと×印で示す閾電圧調節用の砒素（Ａｓ）イオンを
同時に二重注入する。
いて説明する。先ず、図１に示すように、感光膜１１の
マスクを利用してＮウェルを形成すべき領域とＰウェル
を形成すべき領域を設定した後、Ｎウェルを形成すべき
領域に、図中、○印で示すＮウェル形成用の燐（Ｐ）イ
オンと×印で示す閾電圧調節用の砒素（Ａｓ）イオンを
同時に二重注入する。
【００１６】そして、図２に示すように、Ｎウェルを形
成すべき領域の上部に酸化膜１３を形成した後、Ｐウェ
ルを形成すべき領域に、図中、□印で示す硼素（Ｂ）イ
オンを注入し、ウェルドライブ−イン工程を遂行し、Ｐ
ウェルが形成されるべき領域に、ウェルドライブ−イン
工程前に硼素（Ｂ）イオンを注入したときよりも低いエ
ネルギーで、更に硼素イオンを注入してチャンネルを形
成する。これにより、１つのマスクで、図３に示すよう
なＮウェル１７及びＰウェル１７’が同時に形成され
る。即ち、Ｐ型イオンがシリコン基板１６中に拡散して
Ｎウェル１７が形成されるが、砒素イオンは、Ｐ型イオ
ンと比較して拡散係数が小さいので、図中、△印で示す
ように、トランジスタの閾電圧調節層用として表面に残
る。
成すべき領域の上部に酸化膜１３を形成した後、Ｐウェ
ルを形成すべき領域に、図中、□印で示す硼素（Ｂ）イ
オンを注入し、ウェルドライブ−イン工程を遂行し、Ｐ
ウェルが形成されるべき領域に、ウェルドライブ−イン
工程前に硼素（Ｂ）イオンを注入したときよりも低いエ
ネルギーで、更に硼素イオンを注入してチャンネルを形
成する。これにより、１つのマスクで、図３に示すよう
なＮウェル１７及びＰウェル１７’が同時に形成され
る。即ち、Ｐ型イオンがシリコン基板１６中に拡散して
Ｎウェル１７が形成されるが、砒素イオンは、Ｐ型イオ
ンと比較して拡散係数が小さいので、図中、△印で示す
ように、トランジスタの閾電圧調節層用として表面に残
る。
【００１７】次いで、図４に示すように、動作領域とフ
ィールド領域を区分するためのマスク１４を用いて、シ
リコン基板１６を酸化することにより、図５に示すよう
なフィールド酸化膜１５が形成される。この際、閾電圧
調節層用硼素イオンと砒素イオンが酸化膜内で損失され
ないようにするため、高圧酸化（ＨＩＰＯＸ；ｈｉｇｈ
ｐｒｅ ｏｘｉｄａｔｉｏｎ）方式を選択してフィー
ルド酸化を行う。
ィールド領域を区分するためのマスク１４を用いて、シ
リコン基板１６を酸化することにより、図５に示すよう
なフィールド酸化膜１５が形成される。この際、閾電圧
調節層用硼素イオンと砒素イオンが酸化膜内で損失され
ないようにするため、高圧酸化（ＨＩＰＯＸ；ｈｉｇｈ
ｐｒｅ ｏｘｉｄａｔｉｏｎ）方式を選択してフィー
ルド酸化を行う。
【００１８】このように、Ｎウェル領域に燐（Ｐ）イオ
ンと砒素（Ａｓ）イオンを同時に二重注入するようにし
たので、拡散係数の相違によりＮウェル及び閾電圧調節
層が同時に形成され、数段階のマスクエ程を２段階の工
程に減らすことができ、工程が簡素化される。それと共
に、浅く高濃度の閾電圧調節層を形成することが出来
る。
ンと砒素（Ａｓ）イオンを同時に二重注入するようにし
たので、拡散係数の相違によりＮウェル及び閾電圧調節
層が同時に形成され、数段階のマスクエ程を２段階の工
程に減らすことができ、工程が簡素化される。それと共
に、浅く高濃度の閾電圧調節層を形成することが出来
る。
【００１９】
【発明の効果】以上説明したように、請求項１の発明に
かかる半導体素子製造方法によれば、イオン注入工程に
おいて、半導体基板上のＮウェルを形成すべき領域に、
互いに異なるＮ型イオンを同時に注入するようにしたの
で、マスク工程を減らして工程を簡素化することが出来
る。
かかる半導体素子製造方法によれば、イオン注入工程に
おいて、半導体基板上のＮウェルを形成すべき領域に、
互いに異なるＮ型イオンを同時に注入するようにしたの
で、マスク工程を減らして工程を簡素化することが出来
る。
【００２０】請求項２の発明にかかる半導体素子製造方
法では、イオン注入工程を、Ｎ型イオン注入工程と、マ
スク形成工程と、Ｐ型イオン注入工程と、を含んでなる
ようにしたので、Ｎウェルを形成すべき領域に互いに異
なるＮ型イオンを同時に注入することが出来る。請求項
３の発明にかかる半導体素子製造方法では、感光膜のマ
スクでＰウェルを形成すべき領域とＮウェルを形成すべ
き領域とを設定することが出来る。
法では、イオン注入工程を、Ｎ型イオン注入工程と、マ
スク形成工程と、Ｐ型イオン注入工程と、を含んでなる
ようにしたので、Ｎウェルを形成すべき領域に互いに異
なるＮ型イオンを同時に注入することが出来る。請求項
３の発明にかかる半導体素子製造方法では、感光膜のマ
スクでＰウェルを形成すべき領域とＮウェルを形成すべ
き領域とを設定することが出来る。
【００２１】請求項４の発明にかかる半導体素子製造方
法では、イオン注入工程において、注入するイオンに、
燐（Ｐ）イオンと砒素（Ａｓ）イオンとを使用すること
により、Ｎウェルを形成すべき領域に当該イオンを同時
に注入することが出来る。請求項５の発明にかかる半導
体素子製造方法では、前記イオン注入工程において、Ｐ
ウェルを形成すべき領域に硼素（Ｂ）イオンを注入する
ことにより、その後の工程を経てＰウェルを形成するこ
とが出来る。
法では、イオン注入工程において、注入するイオンに、
燐（Ｐ）イオンと砒素（Ａｓ）イオンとを使用すること
により、Ｎウェルを形成すべき領域に当該イオンを同時
に注入することが出来る。請求項５の発明にかかる半導
体素子製造方法では、前記イオン注入工程において、Ｐ
ウェルを形成すべき領域に硼素（Ｂ）イオンを注入する
ことにより、その後の工程を経てＰウェルを形成するこ
とが出来る。
【００２２】請求項６の発明にかかる半導体素子製造方
法では、フィールド酸化膜形成工程において、高圧酸化
方式を採用してイオンを半導体基板に注入することによ
り、Ｎウェル及びＰウェルに注入されたイオンの酸化膜
内への拡散を抑制でき、浅く高濃度の閾電圧調節層を形
成することが出来る。
法では、フィールド酸化膜形成工程において、高圧酸化
方式を採用してイオンを半導体基板に注入することによ
り、Ｎウェル及びＰウェルに注入されたイオンの酸化膜
内への拡散を抑制でき、浅く高濃度の閾電圧調節層を形
成することが出来る。
【図１】本発明の一実施例の工程中の半導体素子の断面
図。
図。
【図２】同上工程中の半導体素子の断面図。
【図３】同上工程中の半導体素子の断面図。
【図４】同上工程中の半導体素子の断面図。
【図５】同上工程中の半導体素子の断面図。
【図６】従来の半導体素子製造方法による工程断面図。
【図７】同上工程中の半導体素子の断面図。
【図８】同上工程中の半導体素子の断面図。
【図９】同上工程中の半導体素子の断面図。
【図10】同上工程中の半導体素子の断面図。
11 感光膜 15 フィールド酸化膜 16 シリコン基板 17 Ｎウェル 17' Ｐウェル
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 ３３１ Ｈ０１Ｌ 21/76 Ｓ 27/092 27/08 ３２１Ｂ
Claims (6)
- 【請求項１】半導体基板上のＮウェルを形成すべき領域
に、Ｎウェル形成用のＮ型イオン及び閾電圧調節用のＮ
型イオンを同時に注入し、Ｐウェルを形成すべき領域に
Ｐ型イオンを注入するイオン注入工程と、 ウェルドライブ−イン（ｗｅｌｌ ｄｒｉｖｅ−ｉｎ）
を行ってＮウェル及びＰウェルを形成し、さらに該Ｐウ
ェルにイオン注入工程時よりも低いエネルギーで閾電圧
調節用Ｐ型イオンを注入するウェル形成工程と、 マスクを用いて、フィールド酸化膜を形成するフィール
ド酸化膜形成工程と、を含んで構成されることを特徴と
する半導体素子製造方法。 - 【請求項２】前記イオン注入工程は、 前記Ｐウェルを形成すべき領域上にマスクを形成し、Ｎ
ウェルを形成すべき領域にＮウェル形成用のＮ型イオン
及び閾電圧調節用のＮ型イオンを同時に注入するＮ型イ
オン注入工程と、 該Ｎ型イオン注入工程後、前記Ｎウェルを形成すべき領
域の半導体基板上部を酸化してマスク用酸化膜を形成す
るマスク形成工程と、 該マスク形成工程後、Ｐウェルを形成すべき領域に、Ｐ
型イオンを注入するＰ型イオン注入工程と、 を含むことを特徴とする請求項１に記載の半導体素子製
造方法。 - 【請求項３】前記Ｐウェルを形成すべき領域上に形成さ
れるマスクは感光膜であることを特徴とする請求項２に
記載の半導体素子製造方法。 - 【請求項４】前記イオン注入工程において、Ｎウェルを
形成すべき領域に同時に注入されるＮウェル形成用のＮ
型イオン、閾電圧調節用のＮ型イオンは、夫々、燐
（Ｐ）イオン、砒素（Ａｓ）イオンであることを特徴と
する請求項１〜請求項３のいずれか１つに記載の半導体
素子製造方法。 - 【請求項５】前記イオン注入工程及びウェル形成工程に
おいて、Ｐウェルを形成すべき領域に注入されるイオン
は、硼素（Ｂ）イオンであることを特徴とする請求項１
〜請求項４のいずれか１つに記載の半導体素子製造方
法。 - 【請求項６】前記フィールド酸化膜形成工程は、高圧酸
化（high pressure oxidation)方式によりフィールド酸
化膜を形成する工程であることを特徴とする請求項１〜
請求項５のいずか１つに記載の半導体素子製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008836A KR960001166B1 (ko) | 1993-05-21 | 1993-05-21 | 이중 이온주입에 의한 반도체 소자의 웰 및 필드문턱전압 조절층 형성방법 |
| KR1993-8836 | 1993-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06349766A JPH06349766A (ja) | 1994-12-22 |
| JP2652615B2 true JP2652615B2 (ja) | 1997-09-10 |
Family
ID=19355828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6108732A Expired - Fee Related JP2652615B2 (ja) | 1993-05-21 | 1994-05-23 | 半導体素子製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2652615B2 (ja) |
| KR (1) | KR960001166B1 (ja) |
-
1993
- 1993-05-21 KR KR1019930008836A patent/KR960001166B1/ko not_active IP Right Cessation
-
1994
- 1994-05-23 JP JP6108732A patent/JP2652615B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960001166B1 (ko) | 1996-01-19 |
| JPH06349766A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628296B2 (ja) | 半導体装置の製造方法 | |
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JP3189872B2 (ja) | 半導体デバイスの三重ウェル形成方法 | |
| JP2652615B2 (ja) | 半導体素子製造方法 | |
| JPS60117765A (ja) | 半導体装置の製造方法 | |
| US6271105B1 (en) | Method of forming multiple wells in a semiconductor integrated circuit using fewer photolithography steps | |
| JP2751853B2 (ja) | 半導体装置及びその製造方法 | |
| JP2838692B2 (ja) | 半導体素子のウェル形成方法 | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| JP2550691B2 (ja) | 半導体装置の製造方法 | |
| US5733803A (en) | Method for producing a multiplicity of microelectronic circuits on SOI | |
| JPH01179455A (ja) | 半導体装置の製法 | |
| JP3057692B2 (ja) | 半導体装置の製造方法 | |
| JPS6142171A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH01137645A (ja) | 半導体装置の製造方法 | |
| JPH04199706A (ja) | 半導体装置の製造方法 | |
| JPH06151580A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH04139766A (ja) | 縦型ｍｏｓ電界郊果トランジスタおよびその製造方法 | |
| JPH0992789A (ja) | 半導体装置及びその製造方法 | |
| JPH02309653A (ja) | 半導体集積回路の製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 | |
| JPH03278568A (ja) | 半導体装置の製造方法 | |
| JPS61234065A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |