New! View global litigation for patent families

JP2650775B2 - A method of manufacturing a semiconductor device - Google Patents

A method of manufacturing a semiconductor device

Info

Publication number
JP2650775B2
JP2650775B2 JP21251390A JP21251390A JP2650775B2 JP 2650775 B2 JP2650775 B2 JP 2650775B2 JP 21251390 A JP21251390 A JP 21251390A JP 21251390 A JP21251390 A JP 21251390A JP 2650775 B2 JP2650775 B2 JP 2650775B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21251390A
Other languages
Japanese (ja)
Other versions
JPH0494570A (en )
Inventor
仁志 青木
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は半導体装置の製造方法に関する。 DETAILED DESCRIPTION OF THE INVENTION (a) relates to the present invention relates to a method of manufacturing a semiconductor device. さらに詳しくは、マスクROMの製造方法に関する。 More particularly, a method for manufacturing a mask ROM.

(ロ)従来の技術 従来から、各々のMOSトランジスタのチャンネル領域の一端側と他端側における不純物濃度が各々独立に制御された2ビット情報記憶型マスクROM用メモリセルが知られており、その一例としてDSA(Diffusion Self Alig From (ii) Description of the Related Art Conventionally, it is known 2-bit information storage type mask ROM memory cell impurity concentration of one end and the other end of the channel region is controlled independently of each MOS transistor, its DSA as an example (Diffusion Self Alig
ned)構造を用いたものがある。 There are those using a ned) structure.

このメモリセルは、(イ)半導体基板上にソース・ドレイン拡散用マスク(ゲート電極も利用できる)を形成し、基板と異なる導電型の不純物拡散を行って、ソース・ドレイン領域を作る工程、(ロ)次にソース・ドレイン拡散用マスクを残したまま、情報書き込み用マスクパターンを形成し、基板と同じ導電型の不純物をイオン注入して後の熱処理を通ることにより、ソース・ドレイン部から張り出した形の高濃度部をチャンネル端部に形成する工程を通じて製造され、これらの工程によってチャンネル部の表面濃度を非対称にしMOSトランジスタの導電特性に方向性を持たせたものである。 The memory cell (i) a step of the source-drain diffusion mask (gate electrode can also be utilized) is formed on a semiconductor substrate, and an impurity diffusion of the substrate conductivity type different, making the source-drain regions, ( b) then leaving the source-drain diffusion mask to form a data writing mask pattern, projecting the same conductivity type impurity as the substrate by passing through the heat treatment after ion-implanted from the source and drain portions fabricated through a step of forming a high-density portion of the shape to the channel end portions, in which given directionality such conductive characteristics of the MOS transistor and the surface concentration of the channel portion asymmetrically by these steps.

すなわち、ソース側のみに高濃度チャンネル部がある場合、しきい値はその表面濃度に応じて高くなるが、高濃度領域がドレイン側にある場合は高濃度領域が空乏層内にほとんど含まれてしまいチャンネル領域の表面濃度はほとんど変わらないため、Vthは低いままとなる。 That is, if there is a high concentration channel region only on the source side, the threshold is higher in accordance with the surface concentration, if the high-concentration region is in the drain side high-concentration region is included most in the depletion layer since the surface concentration sister channel region is not almost the same, Vth will remain low.

これによって左右のソース・トレイン領域の左右いずれにも高濃度領域がない、左側のみにある、右側のみにある、左右両側にある、の4種類のメモリセルトランジスタが構成でき、ソース・ドレイン部は読み出す方向によってソースとしてもドレインとしても用いることができる。 Thus there is no high concentration region to the right or left of the left and right source train region, only on the left side, only on the right side, the left and right sides, can configure four memory cell transistors of the source-drain portion it can be used as a drain as a source by the direction of reading. 従って、2方向から読み出すことにより、どちらの方向に対してもONとなる状態、(高濃度領域のある)左側を、ソースとして用いることにより Therefore, by reading from two directions, which state is also turned ON to the direction, the left (a high concentration region), by using as a source
OFFとなり、ドレインとして用いることによりONとなる状態、(高濃度領域のある)右側をドレインとして用いることによりONとなり、ソースとして用いることによりOFFとなる状態、左右どちらにも高濃度領域がありどちらの方向で読み出す場合もOFFとなる状態、の4つの状態を適宜設定することができる。 Turned OFF, the condition to be ON by using as the drain, (a high concentration region) ON next by using the right as the drain, there is OFF and becomes a state, the high concentration region to either side by using as a source either it is possible to set a state where it becomes OFF when reading in the direction of the four states as appropriate. すなわち、1つのメモリセルトランジスタで2ビットの情報(00−01−10 That is, 2-bit information in one memory cell transistor (00-01-10
−11)を記憶でき、それにより、マスクROMのさらなる高集積化を図ろうとするものである。 -11) it can be stored, thereby, it is an attempt is made to further high integration of the mask ROM.

(ハ)発明が解決しようとする課題 かかる方法で得られた2ビット情報記憶型の各メモリセルトランジスタで記憶データのセンスを確実に行うためには、片側に高濃度領域がある場合のトランジスタの順方向と逆方向導電特性差が十分大きくなる必要がある。 (C) for invention performs reliably sense the stored data in each memory cell transistor of the 2-bit information storage type obtained by problems such methods to be solved is of the transistors when there is a high concentration region to one side It needs to forward and reverse conduction characteristic difference is sufficiently large.

すなわち、ソース側に高濃度領域がある場合、トランジスタのしきい値電圧が十分高くなるだけの高濃度が必要であり、逆に高濃度領域側をドレインとした場合、高濃度領域が空乏層中に十分含まれ、しきい値に影響を与えないことが必要である。 That is, if there is a high concentration region in the source side, it requires high concentration by the threshold voltage of the transistor is sufficiently high, when a drain high concentration region side Conversely, the high concentration region in the depletion layer sufficiently contained in, it is necessary to have no effect on the threshold. これらは相反する現象でありいずれをも満足する状態とするためには高濃度領域の延び量が非常に精密に制御されかつ、濃度分布が急峻であることが必要である。 These and is extended amount very precisely control the high concentration region to a state of satisfactory either a contradictory phenomenon, it is necessary that the concentration distribution is steep.

しかしながら、従来の方法においては、前述のごとく、情報書き込み不純物のチャンネル領域端部への導入が、熱処理による横方向への拡散によって行われているため、その濃度分布が緩やかで急峻性に欠くものであった。 However, those in the conventional method, as described above, the introduction into the channel region end of the information write impurities, because they are made by diffusion in the lateral direction by heat treatment, in which the concentration distribution lacks gentle steepness Met.

その結果、記憶データの読み出し特性が不充分となり、この問題が2ビット情報記憶型のマスクROMにおける一つの障害となっていた。 As a result, the read characteristic of the stored data is insufficient, the problem has been one of a fault in two-bit information storage type mask ROM.

この発明は、かかる問題を解消すべくなされたものであり、チャンネル領域の両端への不純物濃度の制御を高い急峻性でかつ正確に行なうことができ、それにより読み出し特性に優れたマスクROMを製造できる方法を提供しようとするものである。 The present invention, such a problem are those to been made to solve, and a high steepness of the control of the impurity concentration of the opposite ends of the channel region can be accurately performed, thereby manufacturing a mask ROM with excellent read characteristics it is intended to provide a method that can be.

(ニ)課題を解決するための手段 かくしてこの発明によれば、ゲート電極下にチャンネル領域を備え、チャンネル領域の一端側と他端側における不純物濃度が各々独立して制御された2ビット情報記憶型のトランジスタ素子を複数基板上に構成してマスク According to the measure thus the present invention for solving the (D) object, comprising a channel region under the gate electrode, the impurity concentration of one end and the other end of the channel region are each independently controlled two-bit information storage mask to constitute a type of transistor elements a plurality substrate
ROMを作製することからなり、上記チャンネル領域の一端側及び/又は他端側の不純物濃度の制御が、チャンネル領域上にマスクが配設された状態で不純物イオンをイオン注入することによって行われ、このイオン注入が、 Consists of making a ROM, control of the impurity concentration of one end side and / or the other end side of the channel region is performed by the impurity ions are implanted in a state where the mask on the channel region is disposed, this ion implantation,
上記マスクの一端側及び/又は他端側から、不純物イオンを各々基板の垂線に対して30〜60゜の傾斜角でチャンネル方向へ傾斜して照射することによって行われ、マスクが、イオン注入されるチャンネル領域に対応するゲート電極上と該ゲート電極に隣接するゲート電極上とに開口部の端部を有することを特徴とする半導体装置の製造方法が提供される。 From one end and / or the other end side of the mask is carried out by irradiating inclined to the channel direction at 30 to 60 ° angle of inclination for each vertical line of the substrate impurity ions, mask, ions are implanted that the method of manufacturing a semiconductor device to the on the gate electrode corresponding to the channel region and the gate electrode adjacent to the gate electrode characterized in that it has an end portion of the opening is provided.

この発明は、チャンネル領域の端部へ濃度急峻性に優れた高濃度領域を熱処理を行なうことなく形成、確保すべく、特定の傾斜角(30〜60゜)での不純物イオンのイオン照射によるイオン注入を用いる手段を講じたものである。 This invention is formed without performing a heat treatment at a high concentration region which is excellent in concentration abruptness to the ends of the channel region, in order to ensure, ion by ion irradiation of the impurity ions at a particular tilt angle (30-60 °) in which it took measures using injection.

なお、不純物導入による情報記録にかかる傾斜角の大きなイオン注入を用いることは知られていない。 Note that the use of a large ion implantation tilt angle of the information recording by the impurity introduction is not known.

この発明においては、まず、半導体基板に、ソース・ In the present invention, first, a semiconductor substrate, the source
ドレイン領域が形成され、その間でチャンネル領域が設定される。 Drain region is formed, a channel region is set therebetween. ここでソース・ドレイン領域の形成は、チャンネル領域上に適当なマスクを形成した状態でイオン注入によって行なうのが適している。 Wherein the formation of the source and drain regions, is performed by ion implantation is suitable while forming a suitable mask on the channel region. この際のイオン注入は、基板と逆導電型の不純物イオンを、無傾斜(傾斜角0゜)イオン照射によりイオン注入するか、所定の臨界角(通常、7゜程度)のイオン照射を行なう場合には、基板を回転(通常0.1〜2回転/秒)させてイオン注入を行なうことが好ましい。 Ion implantation in this case, the impurity ions of the substrate conductivity type opposite, free inclination (tilt angle 0 °) or ion implantation by ion irradiation, when performing ion irradiation of a predetermined critical angle (usually about 7 °) the, it is preferable to rotate the substrate (typically 0.1 to 2 rev / sec) is in ion implantation. かかるいずれかのイオン注入により、チャンネル領域左右に位置するソース・ドレイン領域の非対称性が排除され、読み出し特性の更なる向上の点で一つの好ましい態様である。 Such one of ion implantation, is eliminated asymmetry of the source and drain regions located in the channel region right and left, which is one of the preferred embodiments in view of further improvement of the read characteristics. なお、マスクは、最終的にゲート電極となりうる金属膜で構成してもよく、他のマスク材(例えばシリコン酸化膜やシリコン窒化膜)で構成してもよい。 The mask is finally may be formed of a metal film which can serve as a gate electrode, it may be formed by other mask material (e.g., silicon oxide film or a silicon nitride film).

このようにしてチャンネル領域が形成された基板に対し、30〜60゜、好ましくは45〜60゜の大傾斜角度のイオン注入が行なわれる。 Thus with respect to the substrate that the channel region is formed in the 30 to 60 °, it is preferably carried out ion implantation of a large inclination angle of 45-60 °. ここで、一端側及び他端側へのイオン照射の傾斜はいずれもチャンネル方向への傾斜を示し、従って照射方向は一端側と他端側では対称となる。 Here, both the inclination of the ion irradiation of the one end and the other end shows the inclination in the channel direction, thus irradiating direction becomes symmetric at one end and the other end.

かかるイオン注入は一端側のみ、他端側のみ又は両端に各々個別的に行なわれ、イオン注入を行なわないトランジスタ素子と共に、各トランジスタ素子に2ビット情報が記憶、確保されることとなる。 Such ion implantation at one end only, each is individually performed on the other end only or both ends, the transistor element is not performed ion implantation, 2-bit information is stored, and be secured to each transistor element.

上記イオン注入は、基板と逆導電型の不純物イオンを用いて行なわれ、そのマスク、照射条件等は、通常の不純物イオン注入に採用されているものを適用することができる。 The ion implantation is performed using the impurity ions of the substrate conductivity type opposite, the mask, the illumination conditions, etc., it can be applied that employed in normal impurity ion implantation.

(ホ)作用 この発明の方法によれば大傾斜角のイオン照射によるイオン注入が行なわれることにより、チャンネル領域の一端及び/又は他端に、高濃度でかつ濃度分布が急峻な不純物イオン領域が形成される。 By ion implantation with ion irradiation of high tilt angle according to the method of (e) effect the invention is carried out, in one and / or the other end of the channel region, a high concentration in and the concentration distribution steep impurity ions regions It is formed. 従って、一端側にのみ情報書き込みを行ったトランジスタの順方向と逆方向特性差を大きくすることが可能となり、2ビット情報記憶型マスクROMのデータ読出し特性が向上する。 Therefore, it is possible to increase the forward and reverse characteristics difference of the transistor of performing the information writing only on one end, the data read characteristic of the 2-bit information storage type mask ROM is improved.

(ヘ)実施例 以下、この発明を添付図面により、さらに詳しく説明する。 (F) Example below, by the accompanying drawings the invention will be described in more detail.

第1図は(a)は、チャンネル領域の一端(右側)のみに高濃度不純物領域を形成する工程を示す構成説明図である。 Figure 1 is (a) is a schematic explanatory view showing the step of forming a high-concentration impurity regions only one end of the channel region (right).

まず、この工程においてP型シリコン(100)半導体基板1上に酸化膜2が形成され、その上の所定の位置に、後工程でゲート電極(WSi/poly−Si電極)となるソース・ドレイン形成用マスク3が形成される。 First, the P-type silicon (100) in the process oxide film 2 on the semiconductor substrate 1 is formed, at a predetermined position thereon, source and drain formation to be a gate electrode in a subsequent step (WSi / poly-Si electrode) use the mask 3 is formed. 次いで無傾斜イオン照射法(As +イオン照射)により、マスク3 By then ungraded ion irradiation method (As + ion bombardment), the mask 3
の両側に同形状のソース・ドレイン領域4a,4bが対称性良く形成される。 Source and drain regions 4a having the same shape on both sides of, 4b are symmetrically formed with good. なお、7゜の臨界角で基板を回転(2 Incidentally, rotating the substrate at 7 ° critical angle (2
回転/秒)させてイオン照射を行なった場合にも対称性の良好なソース・ドレイン領域が得られる。 Rotation / sec) is not satisfactory source and drain regions also symmetry when performing ion irradiation is obtained.

この状態で、左側のソース・ドレイン領域4bの上面をレジスト層5で被覆した後、約45゜の角度の傾斜角(α)で不純物イオンを照射する。 In this state, after coating the upper surface of the left side of the source-drain region 4b in the resist layer 5 is irradiated with impurity ions at a tilt angle of about 45 ° angle (alpha). ここで、照射条件は以下の通りである。 Here, the irradiation conditions are as follows.

注入イオン:B +エネルギ:50〜80keV 注入密度:8×10 13 〜3×10 14 cm 2かかる照射によりチャンネル領域6側にズレた形態の不純物領域7が形成され、その左側領域はチャンネル領域の右端に位置して、情報書き込み不純物領域7aを構成する。 Implanting ions: B + Energy: 50~80KeV injection density: 8 × 10 13 ~3 × 10 14 cm 2 form impurity regions 7 deviated in the channel region 6 side by irradiation according is formed, the left side region of the channel region located at the right end, constituting the information writing impurity region 7a. これにより、チャンネル領域の右側端部のみに高濃度不純物領域が形成されることとなる。 By this, the high concentration impurity region is formed only on the right end of the channel region.

第1図(b)は、同じくチャンネル領域の他端(左側)のみに高濃度不純物領域を形成する工程を示すものである。 Figure 1 (b) are those which also shows a step of forming a high-concentration impurity regions only to the other end of the channel region (left side). このように左側のみに高濃度不純物領域を形成するためには、右側のソース・ドレイン領域4aの上面をレジスト層5で被覆した後、前記と逆方向の傾斜角で不純物イオンを照射することにより行なわれ、それにより、第1図(a)とは逆パターンの情報書き込み不純物領域7bが構成される。 In order to form in this way a high concentration impurity region only on the left side, after coating the upper surface of the right source and drain regions 4a in the resist layer 5, by irradiating the impurity ions at a tilt angle of the opposite direction conducted, whereby the information writing impurity region 7b opposite pattern is formed from the first view (a). なお、第1図(a)と(b)の工程を共に行なうことにより両端に情報書き込み不純物領域が形成されたトランジスタ素子が得られる。 Incidentally, FIG. 1 (a) and (b) transistor device information write impurity regions at both ends by step performed together is formed is obtained.

比較のため、従来の方法の例を第2図に示す。 For comparison, an example of a conventional method in Figure 2. この場合は情報書き込みイオン注入は0゜〜7゜の注入角で行っており、チャンネル領域6に情報書き込み不純物領域7を延ばす方法として熱処理拡散のみを利用して行っている。 In this case, information writing ion implantation is carried out at 0 ° to 7 ° angle of implantation, are performed using a heat treatment diffusion only in the channel region 6 as a way of extending the information writing impurity region 7.

この発明の方法と従来法の差は主にチャンネル部にできる情報書き込み不純物の濃度分布にある。 The difference method and the conventional method of the invention is the primarily concentration distribution of information writing impurities that can be in the channel portion. 第3図にこの差を示した。 It shows the difference in Figure 3. この発明の方法ではチャンネル部への不純物導入を主にイオン注入角によって制御し、その後の熱処理を抑えて不純物濃度分布を急峻なものとしており従来法の熱処理によってチャンネル部に不純物を導入する方法に比べて2ビットメモリセルトランジスタの特性が改善できる。 The impurity introduction into the channel portion in the method of the present invention is controlled mainly by the ion implantation angle, the method of introducing an impurity into the channel portion by a heat treatment of the conventional method has an impurity concentration distribution and steep by suppressing the subsequent heat treatment characteristics of two-bit memory cell transistors than can be improved.

このようにこの発明の方法によれば、チャンネル領域端部に不純物濃度分布の急峻な高濃度不純物領域を簡便かつ正確に形成することが可能となる。 According to the method of the present invention, it is possible to easily and accurately form a steep high-concentration impurity region of an impurity concentration distribution in the channel region end.

なお、この発明の方法によれば、さらにMOSトランジスタ素子を構成する際のマスク合わせの余裕を拡大化することもできる。 Incidentally, according to the method of the present invention, it is also possible to enlarge the margin for mask alignment upon further constituting a MOS transistor device. この点について、第4図(a)〜 In this regard, FIG. 4 (a) ~
(d)に基づいて説明する。 It will be described with reference to (d).

第4図(a)及び(b)は、この発明の方法において、各々マスクとなるレジスト層5が左側及び右側にズレた際に形成される不純物領域7を示すものである。 Figure 4 (a) and (b), in the method of the present invention shows the impurity regions 7 in which the resist layer 5, each serving as a mask is formed when shifted to the left and right. 一方、第4図(c)及び(d)は、第2図に対応する従来法において、マスクとなるレジスト層5が左側及び右側にズレた際の状態を示すものである。 On the other hand, FIG. 4 (c) and (d), in the conventional method corresponding to FIG. 2 shows a state in which the resist layer 5 as a mask is shifted to the left and right.

このように従来法においては、情報書き込み用の不純物が全く入らない(第4図(c))あるいは不純物を入れたくない隣接トランジスタに不純物が入ってしまう(第4図(d))場合が生じている。 In such the conventional method, the information does not enter at all impurities for writing (FIG. 4 (c)) will contain impurities or adjacent transistors do not want the impurity (FIG. 4 (d)) when the resulting ing. これに対し、同程度のズレが生じても、この発明の方法によれば、大きな問題を生じることなく不純物導入による2ビット情報の書き込みを達成できることが判る。 In contrast, even if the same degree of misalignment occurs, according to the method of the present invention, it is understood that the writing of the 2 bit information due to impurity introduction can be achieved without causing a big problem.

(ト)発明の効果 この発明の方法によれば、記憶データの読出し特性が改善された2ビット情報記憶型のマスクROMを効率良く作製することができる。 (G) According to the method of the effect of the invention The present invention, the 2-bit information storage type mask ROM read characteristic of the memory data is improved can be efficiently manufactured. さらに、情報書き込み工程のマスク合わせ余裕が広がること、マスク寸法に最小寸法を使う必要がないことなどの利点も有し、メモリーセルの高集積化の観点からその有用性は極めて大なるものである。 Further, the spreading mask alignment margin information writing step, also it has advantages such that there is no need to use the minimum dimension to the mask dimensions, its usefulness in view of high integration of the memory cell is made very large .

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図(a),(b)は、各々この発明の製造方法の工程を示す構成説明図、第2図は従来の製造方法を示す第1図は(a),(b)相当図、第3図は、この発明の製造方法で得られたチャンネル領域の情報書き込み不純物濃度の分布を従来法に対比して示す模式図、第4図(a),(b)は、この発明の製造工程のマスクズレに係る一態様、第4図(c),(d)は、従来法のマスクズレに係る一態様を示す構成説明図である。 Figure 1 (a), (b) are each configured explanatory diagram showing a step of the manufacturing method of the present invention, FIG. 2 is a first diagram showing a conventional manufacturing method (a), (b) corresponding to FIG, Figure 3 is a schematic diagram showing the distribution of the information writing impurity concentration of the channel region obtained by the production method of the present invention in comparison with the conventional method, FIG. 4 (a), (b) the preparation of the present invention one aspect of the Masukuzure step, FIG. 4 (c), (d) is a schematic explanatory view showing one embodiment according to Masukuzure conventional methods. 1……シリコン半導体基板、2……酸化膜、 3……ソース・ドレイン形成用マスク、 4a,4b……ソース・ドレイン領域、 5……レジスト層、 6……チャンネル領域、7……不純物領域、 7a,7b……情報書き込み不純物領域。 1 ...... silicon semiconductor substrate, 2 ...... oxide film, 3 ...... source and drain formation mask, 4a, 4b ...... source and drain regions, 5 ...... resist layer, 6 ...... channel region 7 ...... impurity regions , 7a, 7b ...... information writing impurity regions.

Claims (1)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】ゲート電極下にチャンネル領域を備え、チャンネル領域の一端側と他端側における不純物濃度が各々独立して制御された2ビット情報記憶型のトランジスタ素子を複数基板上に構成してマスクROMを作製することからなり、 上記チャンネル領域の一端側及び/又は他端側の不純物濃度の制御が、チャンネル領域上にマスクが配設された状態で不純物イオンをイオン注入することによって行われ、このイオン注入が、上記マスクの一端側及び/又は他端側から、不純物イオンを各々基板の垂線に対して30 [Claim 1 further comprising a channel region under the gate electrode, and the transistor element of the 2-bit information storage type impurity concentration is controlled each independently in a plurality of substrates on the one end and the other end of the channel region consists of making the mask ROM, the control of the impurity concentration of one end side and / or the other end side of the channel region is performed by the impurity ions are implanted in a state where the mask is disposed on the channel region , 30 this ion implantation, from one end and / or the other end side of the mask, for each vertical line of the substrate impurity ions
    〜60゜の傾斜角でチャンネル方向へ傾斜して照射することによって行われ、マスクが、イオン注入されるチャンネル領域に対応するゲート電極上と該ゲート電極に隣接するゲート電極上とに開口部の端部を有することを特徴とする半導体装置の製造方法。 Performed by irradiating inclined to the channel direction at 60 ° tilt angle, the mask is, the openings and on the gate electrode adjacent to the gate electrode and the gate electrode corresponding to the channel region is ion-implanted the method of manufacturing a semiconductor device characterized by having an end.
JP21251390A 1990-08-11 1990-08-11 A method of manufacturing a semiconductor device Expired - Fee Related JP2650775B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21251390A JP2650775B2 (en) 1990-08-11 1990-08-11 A method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21251390A JP2650775B2 (en) 1990-08-11 1990-08-11 A method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH0494570A true JPH0494570A (en) 1992-03-26
JP2650775B2 true JP2650775B2 (en) 1997-09-03

Family

ID=16623919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21251390A Expired - Fee Related JP2650775B2 (en) 1990-08-11 1990-08-11 A method of manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP2650775B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19505293A1 (en) * 1995-02-16 1996-08-22 Siemens Ag Polyvalent only memory cell with improved signal to noise ratio
US5882961A (en) * 1995-09-11 1999-03-16 Motorola, Inc. Method of manufacturing semiconductor device with reduced charge trapping
DE19815873A1 (en) * 1998-04-08 1999-10-14 Siemens Ag A method of manufacturing a semiconductor memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02355A (en) * 1987-12-15 1990-01-05 Seiko Epson Corp Semiconductor storage device
JPH01304780A (en) * 1988-06-01 1989-12-08 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date Type
JPH0494570A (en) 1992-03-26 application

Similar Documents

Publication Publication Date Title
US4663645A (en) Semiconductor device of an LDD structure having a floating gate
US5414287A (en) Process for high density split-gate memory cell for flash or EPROM
US6239500B1 (en) Semiconductor device with common bit contact area
US5891774A (en) Method of fabricating EEPROM using oblique implantation
US5150179A (en) Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and method for making and using the same
US5929479A (en) Floating gate type non-volatile semiconductor memory for storing multi-value information
US5482881A (en) Method of making flash EEPROM memory with reduced column leakage current
US6600188B1 (en) EEPROM with a neutralized doping at tunnel window edge
US5194924A (en) Semiconductor device of an LDD structure having a floating gate
US6030869A (en) Method for fabricating nonvolatile semiconductor memory device
US6337250B2 (en) Semiconductor device containing MOS elements and method of fabricating the same
US4998220A (en) EEPROM with improved erase structure
US6670671B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US6212103B1 (en) Method for operating flash memory
US6451643B2 (en) Method of manufacturing a semiconductor device having non-volatile memory cell portion with single transistor type memory cells and peripheral portion with MISFETs
US5300804A (en) Mask ROM device having highly integrated memory cell structure
US5407852A (en) Method of making NOR-type ROM with LDD cells
US20030127684A1 (en) Split-gate type nonvolatile memory devices and methods for fabricating the same
US6437397B1 (en) Flash memory cell with vertically oriented channel
US5962891A (en) Nonvolatile semiconductor memory device
US5766988A (en) Fabricating method for a thin film transistor with a negatively sloped gate
US5973355A (en) Nonvolatile semiconductor memory device and manufacturing method of the same
US20010023965A1 (en) Semiconductor integrated circuit device
US5585297A (en) Method of manufacture of multi-state mask ROM and multi-state mask ROM device produced thereby
JPH0855920A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees