JP2646098B2 - フラッシュ装置のメインコンデンサ充電制御装置 - Google Patents
フラッシュ装置のメインコンデンサ充電制御装置Info
- Publication number
- JP2646098B2 JP2646098B2 JP62321680A JP32168087A JP2646098B2 JP 2646098 B2 JP2646098 B2 JP 2646098B2 JP 62321680 A JP62321680 A JP 62321680A JP 32168087 A JP32168087 A JP 32168087A JP 2646098 B2 JP2646098 B2 JP 2646098B2
- Authority
- JP
- Japan
- Prior art keywords
- charging
- main capacitor
- voltage
- flash
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stroboscope Apparatuses (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、CPUを装備したフラッシュ内蔵カメラに用
いられ、メインコンデンサの充電のオン・オフ制御を行
うフラッシュ装置のメインコンデンサ充電制御装置に関
する。
いられ、メインコンデンサの充電のオン・オフ制御を行
うフラッシュ装置のメインコンデンサ充電制御装置に関
する。
［従来の技術］ 近年のカメラでは自動化、多機能化が著しく、ワンチ
ップマイクロコンピュータも複数個装備され、部品点数
が極めて多くなっている。したがって、特にフラッシュ
内蔵カメラでは、部品点数をできるだけ少なくすること
が要請される。
ップマイクロコンピュータも複数個装備され、部品点数
が極めて多くなっている。したがって、特にフラッシュ
内蔵カメラでは、部品点数をできるだけ少なくすること
が要請される。
従来のメインコンデンサ充電制御装置では、メインコ
ンデンサの端子間電圧Ｖが基準電圧になったことを２段
階で検出しており、Ｖ＞V1でネオンランプが点灯してフ
ラッシュ撮影が可能となり、Ｖ＝V2（V2＞V1）が充電が
停止される。そして、フラッシュ撮影を行うと、上記動
作が再度行われる（特開昭60−143328号公報）。
ンデンサの端子間電圧Ｖが基準電圧になったことを２段
階で検出しており、Ｖ＞V1でネオンランプが点灯してフ
ラッシュ撮影が可能となり、Ｖ＝V2（V2＞V1）が充電が
停止される。そして、フラッシュ撮影を行うと、上記動
作が再度行われる（特開昭60−143328号公報）。
［発明が解決しようとする問題点］ しかし、メインコンデンサの端子間電圧を２段階で検
出しているので、電圧比較回路を２つ設ける必要があ
り、部品点数が多くなる。
出しているので、電圧比較回路を２つ設ける必要があ
り、部品点数が多くなる。
ヒステリシス特性を有するシュミットトリガ型の比較
器を用いれば１つの比較器で足りるが、この比較器はそ
れ自体の構成が複雑である。
器を用いれば１つの比較器で足りるが、この比較器はそ
れ自体の構成が複雑である。
また、メインコンデンサの電圧がフラッシュ撮影可能
な基準電圧V1に到達したことを比較器が検出した直後
に、レリーズスイッチをオンにして充電を停止させ、フ
ラッシュ撮影を行うと、充電停止後発光開始までの短時
間に、自然放電によりメインコンデンサの端子間電圧Ｖ
がフラッシュ撮影可能な基準電圧未満になって、フラッ
シュ撮影が不可能になる虞がある。
な基準電圧V1に到達したことを比較器が検出した直後
に、レリーズスイッチをオンにして充電を停止させ、フ
ラッシュ撮影を行うと、充電停止後発光開始までの短時
間に、自然放電によりメインコンデンサの端子間電圧Ｖ
がフラッシュ撮影可能な基準電圧未満になって、フラッ
シュ撮影が不可能になる虞がある。
上記問題点に鑑み、本発明の目的は、ハードウェア構
成を簡単化でき、しかも、メインコンデンサの電圧がフ
ラッシュ撮影可能な電圧に到達した直後にレリーズスイ
ッチをオンにして充電を停止させフラッシュ撮影を行っ
た場合に、充電停止後発光開始までの短時間に自然放電
によりメインコンデンサの電圧がフラッシュ撮影可能な
基準電圧未満になってフラッシュ撮影が不可能になるの
を防止することができる、フラッシュ装置のメインコン
デンサ充電制御装置を提供することにある。
成を簡単化でき、しかも、メインコンデンサの電圧がフ
ラッシュ撮影可能な電圧に到達した直後にレリーズスイ
ッチをオンにして充電を停止させフラッシュ撮影を行っ
た場合に、充電停止後発光開始までの短時間に自然放電
によりメインコンデンサの電圧がフラッシュ撮影可能な
基準電圧未満になってフラッシュ撮影が不可能になるの
を防止することができる、フラッシュ装置のメインコン
デンサ充電制御装置を提供することにある。
［問題点を解決するための手段］ 本発明に係るフラッシュ装置のメインコンデンサ充電
制御装置では、第１図に示す如く、 DC/DCコンバータと、 該DC/DCコンバータの出力電圧が印加されるメインコ
ンデンサと、 該メインコンデンサの端子間電圧がフラッシュ撮影可
能な基準電圧になったか否かを検出する比較手段と、 該メインコンデンサの端子間電圧が該基準電圧になっ
たことを該比較手段が検出した時点からの経過時間を計
測するタイマ手段と、 該タイマ手段の計測時間が第１の設定時間を経過した
時にメインコンデンサ充電完了と判定し、該メインコン
デンサ充電完了の判定時点から第２の設定時間を経過し
た時にメインコンデンサ充電停止と判定する判定手段
と、 報知手段と、 該判定手段による該メインコンデンサ充電完了の判定
に応答して、該報知手段でメインコンデンサ充電完了を
操作者に報知させ、該判定手段による該メインコンデン
サ充電停止の判定に応答して、該DC/DCコンバータの発
振動作を停止させることにより該メインコンデンサへの
充電を停止させる制御手段と、 を有し、該タイマ手段はCPUのタイマ機能を用いて構成
されている。
制御装置では、第１図に示す如く、 DC/DCコンバータと、 該DC/DCコンバータの出力電圧が印加されるメインコ
ンデンサと、 該メインコンデンサの端子間電圧がフラッシュ撮影可
能な基準電圧になったか否かを検出する比較手段と、 該メインコンデンサの端子間電圧が該基準電圧になっ
たことを該比較手段が検出した時点からの経過時間を計
測するタイマ手段と、 該タイマ手段の計測時間が第１の設定時間を経過した
時にメインコンデンサ充電完了と判定し、該メインコン
デンサ充電完了の判定時点から第２の設定時間を経過し
た時にメインコンデンサ充電停止と判定する判定手段
と、 報知手段と、 該判定手段による該メインコンデンサ充電完了の判定
に応答して、該報知手段でメインコンデンサ充電完了を
操作者に報知させ、該判定手段による該メインコンデン
サ充電停止の判定に応答して、該DC/DCコンバータの発
振動作を停止させることにより該メインコンデンサへの
充電を停止させる制御手段と、 を有し、該タイマ手段はCPUのタイマ機能を用いて構成
されている。
本発明の一態様では、上記制御手段はさらに、上記充
電の停止後に上記メインコンデンサの端子間電圧が上記
基準電圧より低くなっていることを上記比較手段が検出
した場合に、上記DC/DCコンバータの発振動作を開始さ
せることにより該メインコンデンサへの充電を再開させ
る。
電の停止後に上記メインコンデンサの端子間電圧が上記
基準電圧より低くなっていることを上記比較手段が検出
した場合に、上記DC/DCコンバータの発振動作を開始さ
せることにより該メインコンデンサへの充電を再開させ
る。
［実施例］ 以下、図面に基づいて本発明の実施例を説明する。
（１）第１実施例 第２図にはカメラに組み込まれたエレクトロニックフ
ラッシュ回路が示されている。
ラッシュ回路が示されている。
バツテリ10の端子電圧はフラッシュスイッチ12を介し
てDC/DCコンバータ14に印加され、これが昇圧されてメ
インコンデンサ16に電荷が蓄えられる。DC/DCコンバー
タ14を構成する発振回路は、CPU18の出力端子から出力
される制御信号によりオン・オフされて、メインコンデ
ンサ16の充電開始及び充電停止が制御される。
てDC/DCコンバータ14に印加され、これが昇圧されてメ
インコンデンサ16に電荷が蓄えられる。DC/DCコンバー
タ14を構成する発振回路は、CPU18の出力端子から出力
される制御信号によりオン・オフされて、メインコンデ
ンサ16の充電開始及び充電停止が制御される。
このCPU18は、バツテリ10の端子電圧が直接印加され
て動作する。CPU18の入力端子ＡはDC/DCコンバータ14の
バッテリ電圧入力端子に接続されており、CPU18はフラ
ッシュスイッチ12の開閉を検出可能となっている。
て動作する。CPU18の入力端子ＡはDC/DCコンバータ14の
バッテリ電圧入力端子に接続されており、CPU18はフラ
ッシュスイッチ12の開閉を検出可能となっている。
DC/DCコンバータ14の電圧出力端子には、母線LPと母
線LNが接続されている。
線LNが接続されている。
この母線LPと母線LN間には、キセノン放電管20および
トリガ回路22が並列に接続されており、メインコンデン
サ16の端子間電圧が基準電圧V1以上になっているか時に
シンクロ接点24を閉じると、トリガ電極26に高電圧が印
加されて放電が起こり、キセノン放電管20から閃光が発
せられる。
トリガ回路22が並列に接続されており、メインコンデン
サ16の端子間電圧が基準電圧V1以上になっているか時に
シンクロ接点24を閉じると、トリガ電極26に高電圧が印
加されて放電が起こり、キセノン放電管20から閃光が発
せられる。
また、母線LPと母線LN間には、ネオンランプ27と抵抗
器28が直列接続されており、メインコンデンサ16の端子
間電圧Ｖが前記電圧V1になると、ネオンランプ27が点灯
する。
器28が直列接続されており、メインコンデンサ16の端子
間電圧Ｖが前記電圧V1になると、ネオンランプ27が点灯
する。
ネオンランプ27と抵抗器28の接続点と、母線LNとの間
には、分圧抵抗器30、32及び34が直列接続されている。
分圧抵抗器32と34の接続点には、NPNトランジスタ36の
ベースが接続されている。このNPNトランジスタ36は、
エミッタが母線LNに接続され、コレクタが抵抗器38、フ
ラッシュスイッチ12を介してバツテリ10の正極に接続さ
れている。
には、分圧抵抗器30、32及び34が直列接続されている。
分圧抵抗器32と34の接続点には、NPNトランジスタ36の
ベースが接続されている。このNPNトランジスタ36は、
エミッタが母線LNに接続され、コレクタが抵抗器38、フ
ラッシュスイッチ12を介してバツテリ10の正極に接続さ
れている。
また、NPNトランジスタ36のコレクタは、CPU18の入力
端子Ｂにも接続されており、ネオンランプ27が消灯して
いる時（Ｖ＜V1）にはNPNトランジスタ36がオフ状態に
なって入力端子Ｂの電位がハイレベルになり、Ｖ≧V1と
なってネオンランプ27が点灯するとNPNトランジスタ36
がオン状態になってCPU18の入力端子Ｂがロウレベルに
なる。したがって、CPU18は、入力端子Ｂの電位により
端子間電圧ＶがV1を横切る時点を検出することができ
る。
端子Ｂにも接続されており、ネオンランプ27が消灯して
いる時（Ｖ＜V1）にはNPNトランジスタ36がオフ状態に
なって入力端子Ｂの電位がハイレベルになり、Ｖ≧V1と
なってネオンランプ27が点灯するとNPNトランジスタ36
がオン状態になってCPU18の入力端子Ｂがロウレベルに
なる。したがって、CPU18は、入力端子Ｂの電位により
端子間電圧ＶがV1を横切る時点を検出することができ
る。
分圧抵抗器30と32の接続点と、母線LNとの間には、ツ
ェナーダイオード40及びコンデンサ42が並列に接続され
ている。このツェナーダイオード40は電圧クリッピング
用であり、コンデンサ42はノイズ除去用である。
ェナーダイオード40及びコンデンサ42が並列に接続され
ている。このツェナーダイオード40は電圧クリッピング
用であり、コンデンサ42はノイズ除去用である。
CPU18はタイマ機能を備えたワンチップマイクロコン
ピュータであり、一定時間、例えば30ミリ秒毎にタイマ
割込がかかって、第８図に示す如く、CPU18のRAMの所定
アドレスに対応したタイマＴ及びTt（タイマTtは本発明
の第２実施例で使用される）の値が割込毎にインクリメ
ントされる。第８図において、フラグF1、F2、F3（フラ
グF3は本発明の第２実施例で使用される。）はメインコ
ンデンサ16の充電区間を示しており、第９図（第９図は
第２実施例に対応しており、本実施例では充放電が繰り
返されない。）に示す如く変化する。また、このRAMの
所定アドレスには、充電状態Ｃが書き込まれるようにな
っており、CPU18は全体を制御する図示しないメインCPU
から割込をかけられて、データ伝送によりこの充電状態
が該メインCPUにより読み取られ、充電完了の場合（Ｃ
＝２）のみフラッシュ撮影の制御が該メインCPUにより
行われる。
ピュータであり、一定時間、例えば30ミリ秒毎にタイマ
割込がかかって、第８図に示す如く、CPU18のRAMの所定
アドレスに対応したタイマＴ及びTt（タイマTtは本発明
の第２実施例で使用される）の値が割込毎にインクリメ
ントされる。第８図において、フラグF1、F2、F3（フラ
グF3は本発明の第２実施例で使用される。）はメインコ
ンデンサ16の充電区間を示しており、第９図（第９図は
第２実施例に対応しており、本実施例では充放電が繰り
返されない。）に示す如く変化する。また、このRAMの
所定アドレスには、充電状態Ｃが書き込まれるようにな
っており、CPU18は全体を制御する図示しないメインCPU
から割込をかけられて、データ伝送によりこの充電状態
が該メインCPUにより読み取られ、充電完了の場合（Ｃ
＝２）のみフラッシュ撮影の制御が該メインCPUにより
行われる。
次に、CPU18のROMに書き込まれたプログラムのフロー
を第３図に基づいて説明する。なお、このプログラム
は、タイマＴをインクリメントするタイマ割込毎に実行
される。また、初期状態では、すなわちフラッシュスイ
ッチ12が開路しているときには、CPU18の出力端子から
充電指令が出力されており、フラッシュスイッチ12を閉
路すると直ちに充電が開始される。
を第３図に基づいて説明する。なお、このプログラム
は、タイマＴをインクリメントするタイマ割込毎に実行
される。また、初期状態では、すなわちフラッシュスイ
ッチ12が開路しているときには、CPU18の出力端子から
充電指令が出力されており、フラッシュスイッチ12を閉
路すると直ちに充電が開始される。
フラッシュスイッチ12が開路している場合には、ステ
ップ100からステップ102へ進み、タイマＴの値をクリア
するとともに、フラグF1、F2をリセットする。次にステ
ップ103でＣの値を０（充電なし）にし、割込前の処理
に戻る。フラッシュスイッチ12がオンされた場合には、
ステップ100からステップ104に進み、入力端子Ｂの電位
が立ち下がったかどうかを判別する。最初はＶ＜V1であ
り否定判定され、またステップ102でフラグF1、F2がリ
セットされているので、ステップ106〜112へ進む。ステ
ップ112では、通常はＴ＜T1と判定されてステップ114へ
進み、Ｃの値が１（充電中）にされた後、割込前の処理
に戻る。この時間T1は例えば30秒であり、電池切れ判定
用である。
ップ100からステップ102へ進み、タイマＴの値をクリア
するとともに、フラグF1、F2をリセットする。次にステ
ップ103でＣの値を０（充電なし）にし、割込前の処理
に戻る。フラッシュスイッチ12がオンされた場合には、
ステップ100からステップ104に進み、入力端子Ｂの電位
が立ち下がったかどうかを判別する。最初はＶ＜V1であ
り否定判定され、またステップ102でフラグF1、F2がリ
セットされているので、ステップ106〜112へ進む。ステ
ップ112では、通常はＴ＜T1と判定されてステップ114へ
進み、Ｃの値が１（充電中）にされた後、割込前の処理
に戻る。この時間T1は例えば30秒であり、電池切れ判定
用である。
フラッシュスイッチ12がオンになってから時間T1以内
に入力端子Ｂの電位が立ち上がると、ステップ104から
ステップ116へ進み、タイマＴの値がクリアされ、フラ
グF1がセットされる。
に入力端子Ｂの電位が立ち上がると、ステップ104から
ステップ116へ進み、タイマＴの値がクリアされ、フラ
グF1がセットされる。
次の割込処理では、ステップ104からステップ106、11
8へ進み、タイマＴと時間T2の値が比較される。この時
間T2の値は例えば0.5秒であり、Ｔ＜T2であれば割込前
の処理に戻る。この時間T2は、レリーズスイッチ（図示
せず）をオンにして充電が停止された後発光開始までの
短時間に、自然放電によりメインコンデンサ16の端子間
電圧ＶがＶ＜V1となってフラッシュ撮影が不可能になる
のを防止するための待ち時間である。
8へ進み、タイマＴと時間T2の値が比較される。この時
間T2の値は例えば0.5秒であり、Ｔ＜T2であれば割込前
の処理に戻る。この時間T2は、レリーズスイッチ（図示
せず）をオンにして充電が停止された後発光開始までの
短時間に、自然放電によりメインコンデンサ16の端子間
電圧ＶがＶ＜V1となってフラッシュ撮影が不可能になる
のを防止するための待ち時間である。
ステップ118でＴ≧T2と判定された場合には、ステッ
プ120へ進み、タイマＴの値をクリアするとともに、フ
ラグF1をリセットしフラグF2をセットする。次にステッ
プ122でＣの値を２（充電完了）にし割込前の処理に戻
る。
プ120へ進み、タイマＴの値をクリアするとともに、フ
ラグF1をリセットしフラグF2をセットする。次にステッ
プ122でＣの値を２（充電完了）にし割込前の処理に戻
る。
次の割込処理では、ステップ104からステップ106、10
8、124へ進み、タイマＴがT3と比較される。このT3は例
えば16秒であり、充電停止判定用である。Ｔ＜T3である
場合には割込前の処理に戻る。ステップ124でＴ≧T3と
判定された場合には、ステップ126でDC/DCコンバータ14
へ制御信号で供給して発信回路を停止させ、充電を停止
させる。次にステップ128でタイマ割込を禁止し、割込
前の処理に戻る。このタイマ割込禁止により、フラッシ
ュスイッチ12が一旦オフにされた後、再度オンにされる
まで第３図に示す処理が行われない。
8、124へ進み、タイマＴがT3と比較される。このT3は例
えば16秒であり、充電停止判定用である。Ｔ＜T3である
場合には割込前の処理に戻る。ステップ124でＴ≧T3と
判定された場合には、ステップ126でDC/DCコンバータ14
へ制御信号で供給して発信回路を停止させ、充電を停止
させる。次にステップ128でタイマ割込を禁止し、割込
前の処理に戻る。このタイマ割込禁止により、フラッシ
ュスイッチ12が一旦オフにされた後、再度オンにされる
まで第３図に示す処理が行われない。
ここで、シンクロスイッチ24がオンになった場合に
は、図示しない割込処理により、Ｃ＝０とされ、フラグ
F1、F2がリセットされ、タイマＴがクリアされ、そして
タイマ割込可能にされる。したがって、フラッシュ撮影
を行うと上記処理が再開される。
は、図示しない割込処理により、Ｃ＝０とされ、フラグ
F1、F2がリセットされ、タイマＴがクリアされ、そして
タイマ割込可能にされる。したがって、フラッシュ撮影
を行うと上記処理が再開される。
ステップ112でＴ≧T1と判定された場合には、すなわ
ち、フラッシュスイッチ12をオンにしてから時間T1を経
過してもＶ＝V1にならなかった場合には、ステップ138
でＣ＝３（使用停止）とし、次にステップ140でタイマ
割込を禁止して割込前の処理に戻る。
ち、フラッシュスイッチ12をオンにしてから時間T1を経
過してもＶ＝V1にならなかった場合には、ステップ138
でＣ＝３（使用停止）とし、次にステップ140でタイマ
割込を禁止して割込前の処理に戻る。
（２）第２実施例 この実施例では、ハードウエア構成が第１実施例と同
一になっている。
一になっている。
ソフトウエア構成については、第４図に示す如く、第
３図のステップ102、104、128がステップ102A、104A、1
28Aに変更され、また、新たにステップ110、130〜136が
付加されている。
３図のステップ102、104、128がステップ102A、104A、1
28Aに変更され、また、新たにステップ110、130〜136が
付加されている。
すなわち、フラグF3が追加されており、ステップ102A
ではこのフラグF3もリセットする。また、ステップ104A
では、入力端子Ｂの電位が立ち下がり、かつ、フラグF3
が０のときにステップ116へ進み、そうでないときにス
テップ106へ進む。さらに、ステップ128Aでは、タイマ
Ｔの値をクリアするとともに、フラグF2をリセットし、
フラグF3をセットする。そして割込前の処理に戻る。
ではこのフラグF3もリセットする。また、ステップ104A
では、入力端子Ｂの電位が立ち下がり、かつ、フラグF3
が０のときにステップ116へ進み、そうでないときにス
テップ106へ進む。さらに、ステップ128Aでは、タイマ
Ｔの値をクリアするとともに、フラグF2をリセットし、
フラグF3をセットする。そして割込前の処理に戻る。
したがって、次の割込処理では、ステップ104Aからス
テップ106、108、110、130へ進む。ステップ130では、
入力端子Ｂの電位が立ち上がったかどうかを判定する。
否定判定された場合には割込前の処理に戻る。自然放電
によりメインコンデンサ16の端子間電圧ＶがV1に低下す
ると、ステップ130で肯定判定されてステップ132へ進み
タイマＴの値が時間T4と比較される。この時間T4は電池
切れ判定用である。Ｔ＞T4であればステップ134へ進
み、DC/DCコンバータ14へ制御信号を供給して発信回路
動作状態として充電を再開させる。次にステップ136で
フラグF3をリセットし、Ｃ＝１（充電中）とした後、割
込前の処理に戻る。
テップ106、108、110、130へ進む。ステップ130では、
入力端子Ｂの電位が立ち上がったかどうかを判定する。
否定判定された場合には割込前の処理に戻る。自然放電
によりメインコンデンサ16の端子間電圧ＶがV1に低下す
ると、ステップ130で肯定判定されてステップ132へ進み
タイマＴの値が時間T4と比較される。この時間T4は電池
切れ判定用である。Ｔ＞T4であればステップ134へ進
み、DC/DCコンバータ14へ制御信号を供給して発信回路
動作状態として充電を再開させる。次にステップ136で
フラグF3をリセットし、Ｃ＝１（充電中）とした後、割
込前の処理に戻る。
次の割込処理では、ステップ104Aからステップ116へ
進み、その後は以上の処理が繰り返される。
進み、その後は以上の処理が繰り返される。
このようにして、第９図に示す如く、充電を開始して
Ｖ＝V1となった後時間T2が経過すると充電が完了してフ
ラッシュ撮影可能となり、さらに時間T3が経過すると充
電が停止され、その後自然放電により再度Ｖ＝V1になる
と充電が再開され、以上の処理が繰り返される。
Ｖ＝V1となった後時間T2が経過すると充電が完了してフ
ラッシュ撮影可能となり、さらに時間T3が経過すると充
電が停止され、その後自然放電により再度Ｖ＝V1になる
と充電が再開され、以上の処理が繰り返される。
ステップ112でＴ≧T1と判定されまたはステップ132で
Ｔ≦T4と判定された場合には、すなわち、フラッシュス
イッチ12をオンにしてから時間T1を経過してもＶ＝V1に
ならなかった場合やDC/DCコンバータ16の端子間電圧Ｖ
がほとんど上昇せず、充電停止後時間T4以内にＶ＝V1に
低下した場合には、ステップ138でＣ＝３（使用停止）
とし、次にステップ140でタイマ割込を禁止して割込前
の処理に戻る。
Ｔ≦T4と判定された場合には、すなわち、フラッシュス
イッチ12をオンにしてから時間T1を経過してもＶ＝V1に
ならなかった場合やDC/DCコンバータ16の端子間電圧Ｖ
がほとんど上昇せず、充電停止後時間T4以内にＶ＝V1に
低下した場合には、ステップ138でＣ＝３（使用停止）
とし、次にステップ140でタイマ割込を禁止して割込前
の処理に戻る。
したがって、本実施例では、充放電繰返し中において
も、簡単な構成で電池切れを検出することができるとい
う効果がある。
も、簡単な構成で電池切れを検出することができるとい
う効果がある。
ここで、シンクロスイッチ24がオンになった場合に
は、図示しない割込処理により、Ｃ＝０（充電なし）と
され、フラグF1〜F3がリセットされ、タイマＴがクリア
されるようになっている。
は、図示しない割込処理により、Ｃ＝０（充電なし）と
され、フラグF1〜F3がリセットされ、タイマＴがクリア
されるようになっている。
（３）第３実施例 ハードウエア構成は第５図に示す如くなっている。
すなわち、第２図に示す構成要素27、28、30、32、3
4、36、38、40、42が備えられておらず、代わりに、CPU
18Aには、A/D変換器及びLCDドライバが内蔵されてお
り、母線LPと母線LNとの間に直列接続された分圧抵抗器
50と52の接続点の電位VM（充電レベル）がA/D変換用ア
ナログ入力端子Ｄに供給され、LCDパネル54がLCDドライ
バの出力端子郡Ｅに接続されている。CPU18Aの入力端子
Ｆには測光スイッチ（図示せず）のオン／オフ信号が割
込信号として入力され、CPU18Aの入力端子Ｇにはレリー
ズスイッチ55のオン／オフ信号が入力される。
4、36、38、40、42が備えられておらず、代わりに、CPU
18Aには、A/D変換器及びLCDドライバが内蔵されてお
り、母線LPと母線LNとの間に直列接続された分圧抵抗器
50と52の接続点の電位VM（充電レベル）がA/D変換用ア
ナログ入力端子Ｄに供給され、LCDパネル54がLCDドライ
バの出力端子郡Ｅに接続されている。CPU18Aの入力端子
Ｆには測光スイッチ（図示せず）のオン／オフ信号が割
込信号として入力され、CPU18Aの入力端子Ｇにはレリー
ズスイッチ55のオン／オフ信号が入力される。
ソフトウエア構成については、第６図に示す如く、第
４図に示すステップ102A、104、130がステップ102B、10
4B、130Bに変更され、また、ステップ107、142が新たに
付加されている。
４図に示すステップ102A、104、130がステップ102B、10
4B、130Bに変更され、また、ステップ107、142が新たに
付加されている。
すなわち、タイマTtが追加されており、ステップ102B
では、タイマＴのみならずタイマTtもクリアする。した
がって、充電開始直後、第８図のタイマTtがスタートす
ることになる。
では、タイマＴのみならずタイマTtもクリアする。した
がって、充電開始直後、第８図のタイマTtがスタートす
ることになる。
また、ステップ104Bでは、充電レベルVMがフラッシュ
撮影可能なレベルV1以上であり、かつ、フラグF3が０で
あるかどうかを判定する。
撮影可能なレベルV1以上であり、かつ、フラグF3が０で
あるかどうかを判定する。
さらに、ステップ106とステップ108との間のステップ
107において、Tt＞T5であるかどうかが毎回判定され
る。T5は、例えばT4の２〜３倍の値であり、フラッシュ
スイッチ12がオフにするのを忘れたときにバッテリが消
耗するのを防止するための自動的充電停止用判定時間で
ある。Tt＜T5と判定された場合にはステップ108へ進
み、第４図で説明した処理と同一の処理が行われる。Tt
≧T5と判定された場合にはステップ138、140の処理が行
われ、上述の如くタイマ割込が禁止される。この禁止
は、測光スイッチがオンにされ、CPU18Aの入力端子Ｆの
電圧がＨレベルになると、図示しない割込処理ルーチン
により解除され、充電制御が再開される。
107において、Tt＞T5であるかどうかが毎回判定され
る。T5は、例えばT4の２〜３倍の値であり、フラッシュ
スイッチ12がオフにするのを忘れたときにバッテリが消
耗するのを防止するための自動的充電停止用判定時間で
ある。Tt＜T5と判定された場合にはステップ108へ進
み、第４図で説明した処理と同一の処理が行われる。Tt
≧T5と判定された場合にはステップ138、140の処理が行
われ、上述の如くタイマ割込が禁止される。この禁止
は、測光スイッチがオンにされ、CPU18Aの入力端子Ｆの
電圧がＨレベルになると、図示しない割込処理ルーチン
により解除され、充電制御が再開される。
また、ステップ130Bでは、自然放電により充電レベル
VMがフラッシュ撮影可能な電位V1より低下したかどうか
が数値により判定される。
VMがフラッシュ撮影可能な電位V1より低下したかどうか
が数値により判定される。
さらに、タイマ割込前の処理に戻る前に、ステップ14
2において充電レベルVMに応じた個数の表示バーがLCDパ
ネル54に表示される。図中、短い表示バーは充電完了前
に対応しており、長い表示バーは充電完了後に対応して
いる。したがって、撮影者はフラッシュ撮影可能である
かどうかのみならず、どの程度充電が不充分であるか、
あるいは表示バーの個数の増加速度によりバッテリのお
よその消耗度を知ることができる。
2において充電レベルVMに応じた個数の表示バーがLCDパ
ネル54に表示される。図中、短い表示バーは充電完了前
に対応しており、長い表示バーは充電完了後に対応して
いる。したがって、撮影者はフラッシュ撮影可能である
かどうかのみならず、どの程度充電が不充分であるか、
あるいは表示バーの個数の増加速度によりバッテリのお
よその消耗度を知ることができる。
（４）第４実施例 ハードウエア構成は第７図に示す如くなっている。
すなわち、第５図に示すLCDパネル54の代わりに、LED
56のアノードがバッテリ10の正極に接続され、LED56の
カソードがCPU18Bの出力端子Ｊに接続され、圧電素子を
用いたブザー58の一方の端子がCPU18Bの出力端子Ｋに接
続され、ブザー58の他方の端子がアースされている。こ
のCPU18Bにはプログラムにより発信出力をオン・オフで
きる発信器が内蔵されており、出力端子Ｋには、この発
信出力が取り出される。
56のアノードがバッテリ10の正極に接続され、LED56の
カソードがCPU18Bの出力端子Ｊに接続され、圧電素子を
用いたブザー58の一方の端子がCPU18Bの出力端子Ｋに接
続され、ブザー58の他方の端子がアースされている。こ
のCPU18Bにはプログラムにより発信出力をオン・オフで
きる発信器が内蔵されており、出力端子Ｋには、この発
信出力が取り出される。
ソフトウエア構成は図示しないが、第６図において、
ステップ142の処理が次のように変更される。すなわ
ち、充電レベルVMがV1以上であれば、出力端子Ｊの電圧
レベルがＬにされてLED56が点灯され、前記発信器がオ
ンにされてブザー58から警報が放音される。撮影者はこ
の音及びLED56の点灯によりフラッシュ撮影が可能であ
ることを知る。他の点については第６図の構成と同一で
ある。
ステップ142の処理が次のように変更される。すなわ
ち、充電レベルVMがV1以上であれば、出力端子Ｊの電圧
レベルがＬにされてLED56が点灯され、前記発信器がオ
ンにされてブザー58から警報が放音される。撮影者はこ
の音及びLED56の点灯によりフラッシュ撮影が可能であ
ることを知る。他の点については第６図の構成と同一で
ある。
（５）第５実施例 この実施例のハードウエア構成は上記実施例のいずれ
のものであってもよいが、第５図に示すものを用いたと
して説明する。
のものであってもよいが、第５図に示すものを用いたと
して説明する。
ソフトウエア構成は第10図に示されており、その概略
は、第11図に示す如く、メインコンデンサ端子間電圧Ｖ
が基準電圧V2（＞V1）に達したときに充電を停止し、こ
の停止後レリーズスイッチ55がオンにされるまでの時間
Ｔが一定値T6未満であればフラッシュ撮影を許可し、一
定値T6以上であれば充電を再開し、Ｖ＝V2になった後に
フラッシュ撮影を許可する。
は、第11図に示す如く、メインコンデンサ端子間電圧Ｖ
が基準電圧V2（＞V1）に達したときに充電を停止し、こ
の停止後レリーズスイッチ55がオンにされるまでの時間
Ｔが一定値T6未満であればフラッシュ撮影を許可し、一
定値T6以上であれば充電を再開し、Ｖ＝V2になった後に
フラッシュ撮影を許可する。
次に、これを詳述する。
上記実施例と同様に、タイマＴをインクリメントする
タイマ割込毎に実行される。
タイマ割込毎に実行される。
フラッシュスイッチ12及びレリーズスイッチ55が共に
オフである場合には、ステップ200〜206の処理を行った
後、割込前の処理に戻る。ステップ206では、充電レベ
ルが零と表示される。
オフである場合には、ステップ200〜206の処理を行った
後、割込前の処理に戻る。ステップ206では、充電レベ
ルが零と表示される。
次に、フラッシュスイッチ12をオンにすると、ステッ
プ200から208へ進んで充電を開始し、ステップ204、206
へ進み割込前の処理に戻る。その後の割込では、ステッ
プ200〜206の処理を行う。これにより、表示される充電
レベルが上昇する。ステップ202では充電完了と判定さ
れると、すなわちＶ＝V2になったと判定されると、ステ
ップ210へ進み、充電を停止し、かつ、タイマＴをクリ
アする。次にステップ204、206へ進み、割込前の処理に
戻る。その後の割り込みでは、ステップ200〜206の処理
を行う。
プ200から208へ進んで充電を開始し、ステップ204、206
へ進み割込前の処理に戻る。その後の割込では、ステッ
プ200〜206の処理を行う。これにより、表示される充電
レベルが上昇する。ステップ202では充電完了と判定さ
れると、すなわちＶ＝V2になったと判定されると、ステ
ップ210へ進み、充電を停止し、かつ、タイマＴをクリ
アする。次にステップ204、206へ進み、割込前の処理に
戻る。その後の割り込みでは、ステップ200〜206の処理
を行う。
次に、レリーズスイッチ55をオンにすると、ステップ
204からステップ212へ進み、図示しないメインCPUから
の信号によりフラッシュランプの発光が必要かどうかを
判定する。外光が充分であり、発光不必要と判定された
ならば、割込前の処理に戻る。発光必要と判定されたな
らば、ステップ214へ進み、タイマＴの値が、すなわ
ち、充電停止後レリーズスイッチ55がオンにされるまで
の時間が、一定値T6以上であるかどうかを判定する。一
定値T6未満であれば、ステップ216へ進み、図示しない
メインCPUへフラッシュ撮影を許可する信号を送出す
る。これにより、露出及びフイルム巻き上げが行われ
る。次にステップ218へ進み、フラッシュランプが発光
されたかどうか、すなわち第５図に示す電圧VMがほぼ零
になったかどうかを判定する。発光されておれば、ステ
ップ220へ進み、タイマＴの値をT6にした後、ステップ2
08へ戻って充電を再開する。このステップ220は、充電
完了前にレリーズスイッチ55がオンにされた場合に、ス
テップ214からステップ222へ進ませるためのものであ
る。フラッシュランプの不良等により発光されていなけ
れば、再充電を行う必要がないのでステップ218から割
込前の処理に戻る。その後は、ステップ200〜206の処理
を行う。
204からステップ212へ進み、図示しないメインCPUから
の信号によりフラッシュランプの発光が必要かどうかを
判定する。外光が充分であり、発光不必要と判定された
ならば、割込前の処理に戻る。発光必要と判定されたな
らば、ステップ214へ進み、タイマＴの値が、すなわ
ち、充電停止後レリーズスイッチ55がオンにされるまで
の時間が、一定値T6以上であるかどうかを判定する。一
定値T6未満であれば、ステップ216へ進み、図示しない
メインCPUへフラッシュ撮影を許可する信号を送出す
る。これにより、露出及びフイルム巻き上げが行われ
る。次にステップ218へ進み、フラッシュランプが発光
されたかどうか、すなわち第５図に示す電圧VMがほぼ零
になったかどうかを判定する。発光されておれば、ステ
ップ220へ進み、タイマＴの値をT6にした後、ステップ2
08へ戻って充電を再開する。このステップ220は、充電
完了前にレリーズスイッチ55がオンにされた場合に、ス
テップ214からステップ222へ進ませるためのものであ
る。フラッシュランプの不良等により発光されていなけ
れば、再充電を行う必要がないのでステップ218から割
込前の処理に戻る。その後は、ステップ200〜206の処理
を行う。
上記ステップ214において、Ｔ≧T6と判定された場合
には、ステップ222へ進み、LCDパネルにフラッシュ未準
備の表示をする。次にステップ224へ進んでレリーズス
イッチ55がオフになるのを待ち、ステップ208へ戻って
充電を再開する。したがって、充電が完了するまでフラ
ッシュ撮影が禁止される。
には、ステップ222へ進み、LCDパネルにフラッシュ未準
備の表示をする。次にステップ224へ進んでレリーズス
イッチ55がオフになるのを待ち、ステップ208へ戻って
充電を再開する。したがって、充電が完了するまでフラ
ッシュ撮影が禁止される。
タイマＴの初期値はT6であり、フラッシュスイッチ12
がオフのときにレリーズスイッチ55をオンにしても、ス
テップ200〜204、212、214から222へ進み、フラッシュ
撮影は許可されない。
がオフのときにレリーズスイッチ55をオンにしても、ス
テップ200〜204、212、214から222へ進み、フラッシュ
撮影は許可されない。
（６）拡張 なお、本発明にはほかにも種々の変形例が含まれる。
たとえば、フラッシュスイッチ12が開路しているとき
には、CPU18の出力端子から充電指令を出力せず、新た
なフラグF4を用い、ステップ102ではこのフラグもリセ
ットし、第３図のステップ100と104との間で、次のよう
な処理を行ってもよい。
には、CPU18の出力端子から充電指令を出力せず、新た
なフラグF4を用い、ステップ102ではこのフラグもリセ
ットし、第３図のステップ100と104との間で、次のよう
な処理を行ってもよい。
フラグF4がセットされていればステップ104へ進む。
フラグF4がリセットされていれば、フラッシュ撮影可
能かどうか判定し、可能と判定されたときには充電指令
を出力端子から出力して充電を開始させ、フラグF4をセ
ットし、ステップ104へ進む。
能かどうか判定し、可能と判定されたときには充電指令
を出力端子から出力して充電を開始させ、フラグF4をセ
ットし、ステップ104へ進む。
ここで、たとえば電池切れまたはまたは図示しないシ
ステムスイッチ（メインスイッチ）がオフになっている
ときには撮影不可能と判定し、そうでない場合には撮影
可能と判定する。
ステムスイッチ（メインスイッチ）がオフになっている
ときには撮影不可能と判定し、そうでない場合には撮影
可能と判定する。
前記処理は第４図及び第６図についても同様である。
さらに、第６図において、充電回数CNを用い、ステッ
プ102BでこのCNを例えば０にし、ステップ132と134の間
に次のような処理を行うようにしてもよい。
プ102BでこのCNを例えば０にし、ステップ132と134の間
に次のような処理を行うようにしてもよい。
CNをインクリメントする。
CNが一定値、たとえば２になった場合には、ステップ
138へ進み、そうでない場合にはステップ134へ進む。
138へ進み、そうでない場合にはステップ134へ進む。
［発明の効果］ 本発明に係るフラッシュ装置のメインコンデンサ充電
制御装置では、メインコンデンサの端子間電圧がフラッ
シュ撮影可能な基準電圧になったことを比較手段で検出
し、検出後の経過時間をタイマ手段で計測しその結果に
基づいてメインコンデンサへの充電を停止させるように
なっており、比較手段は１つであり、かつ、タイマ手段
は他の処理を行うCPUの処理の一部として該CPUを兼用す
るので、部品点数を低減でき、したがって、回路基板を
小さくすることが可能となるとともに、故障率が低下さ
せることができ、しかもコストを低減できるという効果
を奏する。
制御装置では、メインコンデンサの端子間電圧がフラッ
シュ撮影可能な基準電圧になったことを比較手段で検出
し、検出後の経過時間をタイマ手段で計測しその結果に
基づいてメインコンデンサへの充電を停止させるように
なっており、比較手段は１つであり、かつ、タイマ手段
は他の処理を行うCPUの処理の一部として該CPUを兼用す
るので、部品点数を低減でき、したがって、回路基板を
小さくすることが可能となるとともに、故障率が低下さ
せることができ、しかもコストを低減できるという効果
を奏する。
さらに、メインコンデンサの端子間電圧が基準電圧に
なったことを比較手段で検出し、その検出時点からの経
過時間をタイマ手段で計測し、判定手段により、タイマ
手段の計測時間が第１の設定時間を経過した時にメイン
コンデンサ充電完了と判定し、制御手段により、この判
定に応答して報知手段でメインコンデンサ充電完了を操
作者に報知させるので、この報知の直後にレリーズスイ
ッチをオンにして充電を停止させフラッシュ撮影を行っ
ても、充電停止後発光開始までの短時間に自然放電によ
りメインコンデンサの端子間電圧がフラッシュ撮影可能
な基準電圧未満になってフラッシュ撮影が不可能になる
のを防止することができるという効果を奏する。
なったことを比較手段で検出し、その検出時点からの経
過時間をタイマ手段で計測し、判定手段により、タイマ
手段の計測時間が第１の設定時間を経過した時にメイン
コンデンサ充電完了と判定し、制御手段により、この判
定に応答して報知手段でメインコンデンサ充電完了を操
作者に報知させるので、この報知の直後にレリーズスイ
ッチをオンにして充電を停止させフラッシュ撮影を行っ
ても、充電停止後発光開始までの短時間に自然放電によ
りメインコンデンサの端子間電圧がフラッシュ撮影可能
な基準電圧未満になってフラッシュ撮影が不可能になる
のを防止することができるという効果を奏する。
本発明の一実施態様では、比較手段とタイマ手段と制
御手段との組み合わせで、比較基準電圧の異なる比較回
路を２つ使用してDC/DCコンバータを周期的に発振させ
るのと同様の動作を達成することができるので、比較基
準電圧の異なる比較回路を２つ使用した場合よりもハー
ドウェア構成が簡単になるという効果を奏する。
御手段との組み合わせで、比較基準電圧の異なる比較回
路を２つ使用してDC/DCコンバータを周期的に発振させ
るのと同様の動作を達成することができるので、比較基
準電圧の異なる比較回路を２つ使用した場合よりもハー
ドウェア構成が簡単になるという効果を奏する。
第１図は本発明の構成を示すブロック図である。 第２図及び第３図は本発明の第１実施例に係り、第２図
はエレクトロニックフラッシュ回路図、第３図はCPUの
処理手順を示すフローチャートである。 第４図は本発明の第２実施例に係るCPUの処理手順を示
すフローチャートである。 第５図及び第６図は本発明の第３実施例に係り、第５図
はエレクトロニックフラッシュ回路図、第６図はCPUの
処理手順を示すフローチャートである。 第７図は本発明の第４実施例に係るエレクトロニックフ
ラッシュ回路図である。 第８図はフラグＦの変化を対比して示したメインコンデ
ンサ端子間電圧Ｖのタイムチャート、第９図はCPU18のR
AMの記憶領域の一部を説明する図である。 第10図及び第11図は本発明の第５実施例に係り、第10図
はCPUの処理手順を示すフローチャート、第11図はメイ
ンコンデンサ端子間電圧Ｖのタイムチャートである。 14:DC/DCコンバータ 16:メインコンデンサ 18、18A,18B:ワンチップマイクロコンピュータ（CPU） 20:キセノン放電管 54:LCDパネル 55:レリーズスイッチ 58:ブザー D:A/D変換アナログ入力端子
はエレクトロニックフラッシュ回路図、第３図はCPUの
処理手順を示すフローチャートである。 第４図は本発明の第２実施例に係るCPUの処理手順を示
すフローチャートである。 第５図及び第６図は本発明の第３実施例に係り、第５図
はエレクトロニックフラッシュ回路図、第６図はCPUの
処理手順を示すフローチャートである。 第７図は本発明の第４実施例に係るエレクトロニックフ
ラッシュ回路図である。 第８図はフラグＦの変化を対比して示したメインコンデ
ンサ端子間電圧Ｖのタイムチャート、第９図はCPU18のR
AMの記憶領域の一部を説明する図である。 第10図及び第11図は本発明の第５実施例に係り、第10図
はCPUの処理手順を示すフローチャート、第11図はメイ
ンコンデンサ端子間電圧Ｖのタイムチャートである。 14:DC/DCコンバータ 16:メインコンデンサ 18、18A,18B:ワンチップマイクロコンピュータ（CPU） 20:キセノン放電管 54:LCDパネル 55:レリーズスイッチ 58:ブザー D:A/D変換アナログ入力端子
Claims (2)
- 【請求項１】DC/DCコンバータと、 該DC/DCコンバータの出力電圧が印加されるメインコン
デンサと、 該メインコンデンサの端子間電圧がフラッシュ撮影可能
な基準電圧になったか否かを検出する比較手段と、 該メインコンデンサの端子間電圧が該基準電圧になった
ことを該比較手段が検出した時点からの経過時間を計測
するタイマ手段と、 該タイマ手段の計測時間が第１の設定時間を経過した時
にメインコンデンサ充電完了と判定し、該メインコンデ
ンサ充電完了の判定時点から第２の設定時間を経過した
時にメインコンデンサ充電停止と判定する判定手段と、 報知手段と、 該判定手段による該メインコンデンサ充電完了の判定に
応答して、該報知手段でメインコンデンサ充電完了を操
作者に報知させ、該判定手段による該メインコンデンサ
充電停止の判定に応答して、該DC/DCコンバータの発振
動作を停止させることにより該メインコンデンサへの充
電を停止させる制御手段と、 を有し、該タイマ手段はCPUのタイマ機能を用いて構成
されていることを特徴とするフラッシュ装置のメインコ
ンデンサ充電制御装置。 - 【請求項２】上記制御手段はさらに、上記充電の停止後
に上記メインコンデンサの端子間電圧が上記基準電圧よ
り低くなっていることを上記比較手段が検出した場合
に、上記DC/DCコンバータの発振動作を開始させること
により該メインコンデンサへの充電を再開させる、 ことを特徴とする特許請求の範囲第１項記載のフラッシ
ュ装置のメインコンデンサ充電制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321680A JP2646098B2 (ja) | 1986-12-23 | 1987-12-19 | フラッシュ装置のメインコンデンサ充電制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30747886 | 1986-12-23 | ||
| JP62321680A JP2646098B2 (ja) | 1986-12-23 | 1987-12-19 | フラッシュ装置のメインコンデンサ充電制御装置 |
| JP61-307478 | 1987-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63264735A JPS63264735A (ja) | 1988-11-01 |
| JP2646098B2 true JP2646098B2 (ja) | 1997-08-25 |
Family
ID=26565122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62321680A Expired - Fee Related JP2646098B2 (ja) | 1986-12-23 | 1987-12-19 | フラッシュ装置のメインコンデンサ充電制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646098B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56102535U (ja) * | 1980-01-08 | 1981-08-11 | ||
| JPS57142626A (en) * | 1981-02-27 | 1982-09-03 | West Electric Co Ltd | Preventing device for wasteful consumption of electric power source in flash camera |
| JPS60143328A (ja) * | 1983-12-29 | 1985-07-29 | Ricoh Co Ltd | ストロボ内蔵カメラの電源回路 |
| JPS60162231A (ja) * | 1984-02-01 | 1985-08-24 | Canon Inc | 電子閃光装置を有するカメラ |
-
1987
- 1987-12-19 JP JP62321680A patent/JP2646098B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63264735A (ja) | 1988-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5034662A (en) | Apparatus for controlling the charging of a main capacitor of a flash unit | |
| US4525055A (en) | Photographic camera having battery remaining life indicating means | |
| US6366737B1 (en) | External flash control system | |
| USRE31567E (en) | Automatic control indication device in an automatic control type electronic flash unit | |
| US6351610B1 (en) | External flash control system | |
| US6353711B1 (en) | External flash control system | |
| US5721987A (en) | Method of checking a battery of a camera and a device | |
| US4777507A (en) | Control system for an electronic flash unit | |
| JP2646098B2 (ja) | フラッシュ装置のメインコンデンサ充電制御装置 | |
| JPH08304916A (ja) | カメラのバッテリーチェック方法 | |
| US4422744A (en) | Apparatus for signal transmission and reception between camera and attachment | |
| US4912499A (en) | Camera apparatus | |
| JP4897153B2 (ja) | カメラの自動露出制御装置 | |
| US4436396A (en) | Electroflash unit | |
| US5669023A (en) | Optimal charging and energy conserving apparatus and method for controlling camera functions in an automatic flash camera | |
| JPH10206941A (ja) | 閃光装置および光学機器 | |
| JPH0522895B2 (ja) | ||
| JPH1073866A (ja) | カメラ | |
| JP4476523B2 (ja) | ストロボ内蔵カメラ | |
| KR100245007B1 (ko) | 배터리 전압에 따른 플래시 충전 제어 장치 및 그 방법 | |
| JP3334028B2 (ja) | カメラ | |
| JP2596631Y2 (ja) | 調光ストロボ装置 | |
| JP2001242510A (ja) | カメラ | |
| JP2529164Y2 (ja) | バッテリーチェック装置付きカメラ | |
| JP2002148319A (ja) | ストロボ充電制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |