JP2604487B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2604487B2
JP2604487B2 JP14899890A JP14899890A JP2604487B2 JP 2604487 B2 JP2604487 B2 JP 2604487B2 JP 14899890 A JP14899890 A JP 14899890A JP 14899890 A JP14899890 A JP 14899890A JP 2604487 B2 JP2604487 B2 JP 2604487B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
forming
film
gate oxide
pattern
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14899890A
Other languages
Japanese (ja)
Other versions
JPH0442970A (en )
Inventor
和彦 辻
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高集積および積層構造が容易な半導体装置およびその製造方法に関するものである。 DETAILED DESCRIPTION OF THE INVENTION INDUSTRIAL FIELD The present invention relates to a highly integrated and stacked structure easy semiconductor device and a manufacturing method thereof.

従来の技術 従来のMOS型半導体装置は第5図(A)に示すように一導電型半導体基板40にゲート酸化膜41およびゲート電極42を形成し、このゲート電極42をマスクとして半導体基板40に不純物イオンを注入し、ソース・ドレイン43,4 The prior art conventional MOS semiconductor device to form a gate oxide film 41 and the gate electrode 42 to the one conductivity type semiconductor substrate 40 as shown in FIG. 5 (A), the semiconductor substrate 40 using the gate electrode 42 as a mask impurity ions are implanted, the source and drain 43,4
4を形成した後、第5図(B)に示すように、全面に絶縁膜45を形成し、さらに選択的に開孔部46,47,48を形成し、配線層49,50,51を形成していた。 4 after forming, as shown in FIG. 5 (B), it is formed on the entire surface of the insulating film 45, further selectively formed openings 46, 47 and 48, the wiring layers 49, 50, 51 It formed and was.

発明が解決しようとする課題 上述した従来のMOS型半導体装置では、半導体基板面に対して、垂直方向にゲート酸化膜41、ゲート電極42、 Invention in a conventional MOS type semiconductor device problem discussed above that you attempt solve, with respect to the semiconductor substrate surface, the gate oxide film 41 in the vertical direction, the gate electrode 42,
および配線層49,50,51を形成するため、パターン寸法の微細化に対して、膜厚も薄膜化しないと、開孔部46,47, And for forming the wiring layer 49, 50 and 51, with respect to miniaturization of pattern sizes and the film thickness is not thinned, opening 46 and 47,
48の縦と横の寸法比、いわゆるアスペクト比が大きくなり、配線が断線しやすくなるという欠点があった。 Vertical and horizontal dimension ratio of 48, the so-called aspect ratio is increased, wiring is disadvantageously easily broken. また、ゲート電極や配線層の膜厚を薄くすると抵抗が増加し、電気特性が劣化するという問題があった。 The resistance to reduce the film thickness of the gate electrode and the wiring layer is increased, the electric characteristics is deteriorated.

本発明は上記問題を解決するもので、同一絶縁膜上に横方向にゲート電極とソース・ドレイン領域およびチャネル領域を形成して表面段差を少なくした半導体装置およびその製造方法を提供することを目的とするものである。 The present invention is intended to solve the above problems, it aims to provide a semiconductor device and a manufacturing method thereof to reduce the surface unevenness to form the gate electrode and the source and drain regions and a channel region laterally on the same insulating film it is an.

課題を解決するための手段 上記問題を解決するために、本発明の半導体装置は、 In order to solve the means above problems for Solving the Problems A semiconductor device of the present invention,
半導体基板上に形成された開孔部を有する絶縁膜上に前記基板と接続して形成されたソース・ドレインおよびチャネルと、前記チャネルの側壁に形成されたゲート酸化膜と、前記ゲート酸化膜と接し、かつ前記ソース・ドレイン・チャネル及びゲート酸化膜と同一平面上に形成されたゲート電極とを有する構成にしたものである。 The source-drain and channel formed in connection with the substrate on the insulating film having an opening formed on a semiconductor substrate, a gate oxide film formed on the side wall of the channel, and the gate oxide film contact, and is obtained by the configuration having said source-drain channel and a gate oxide film and a gate electrode formed on the same plane.

また、本発明の半導体装置の製造方法は、一導電型半導体基板上に絶縁膜を形成する工程と、その上に多結晶硅素膜を形成し、この多結晶硅素膜からなる所定の第1 A method of manufacturing a semiconductor device of the present invention includes the steps of forming an insulating film on one conductivity type semiconductor substrate, a polycrystalline silicon film is formed thereon, the predetermined first made of the polycrystalline silicon film
パターンを形成してゲート電極を形成する工程と、前記ゲート電極の側壁部にゲート酸化膜を形成する工程と、 Forming a gate electrode by forming a pattern, and forming a gate oxide film on the sidewalls of the gate electrode,
前記絶縁膜に選択的に開孔部を形成し、さらに全面に単結晶硅素膜を形成する工程と、前記開孔部を含む単結晶硅素膜からなる所定の第2のパターンを、前記ゲート酸化膜に接し、かつ、前記ゲート電極および前記ゲート酸化膜と同一平面上に形成する工程と、前記単結晶硅素膜よりなる第2のパターンに選択的に不純物層を形成し、 The insulating film selectively formed opening on the further the steps of forming a single-crystal silicon film on the entire surface, the predetermined second pattern of monocrystalline silicon film including the opening, the gate oxide film in contact, and a step of forming the gate electrode and the gate oxide film and on the same plane, selectively forming an impurity layer in a second pattern made of the single crystalline silicon film,
ソース・ドレインを形成する工程を有する構成にしたものである。 It is obtained by a configuration having a step of forming the source and drain.

さらに、本発明の製造方法は、一導電型半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開孔部を形成し、さらに全面に多結晶硅素膜を形成して後に単結晶化する工程と、前記開孔部を含む単結晶硅素膜からなる第1のパターンを形成した後、酸化して前記パターンの側壁部にゲート酸化膜を形成する工程と、多結晶硅素膜からなる第2のパターンを、前記ゲート酸化膜に接し、かつ、第1のパターンおよびゲート酸化膜と同一平面上に形成してゲート電極を形成する工程と、前記単結晶硅素膜よりなる第1のパターンに選択的に不純物イオンを注入し、ソース・ドレインを形成する工程とを有する構成にしたものである。 Further, the production method of the present invention includes the steps of forming an insulating film on one conductivity type semiconductor substrate, the insulating film to form an opening, the single crystallization after forming a polycrystalline silicon film further on the entire surface a step of, after forming a first pattern consisting of a single crystal silicon film including the opening, forming a gate oxide film on the side wall of the pattern by oxidizing, first a polycrystalline silicon film the second pattern, in contact with the gate oxide film, and forming a gate electrode formed on the first pattern and the gate oxide film and on the same plane, the first pattern made of the single crystalline silicon film selectively implanting impurity ions is obtained by a configuration in which a step of forming the source and drain.

作用 上記構成により、半導体基板上に形成した絶縁膜の同一平面上に横方向に並列して、ゲート電極、ゲート酸化膜とソース・ドレイン領域およびチャンネル領域を形成するため、従来例と異なり、ゲート電極およびソース・ By the action above configuration, in parallel laterally on the same plane of the insulating film formed on a semiconductor substrate, for forming a gate electrode, a gate oxide film and the source and drain regions and a channel region, unlike the conventional example, the gate electrode and source
ドレイン領域の高さを同一にすることができ、全面に薄い絶縁膜を形成した後、前記すべての領域に同一の開孔部を形成することが可能となり、また、下地の段差もないため、断線のしない微細配線を容易に形成することができる。 The height of the drain region can be made the same, after forming a thin insulating film on the entire surface, the it becomes possible to form all the same opening in the region, since there is no difference in level of the base also the micro-wires without the breakage can be easily formed.

実施例 以下本発明の一実施例を図面にもとずいて説明する。 An embodiment of the present invention the following examples are have also preparative not a drawings.

第1図および第2図は本発明の第1の実施例の半導体装置の製造方法を説明する断面図および上面図である。 FIGS. 1 and 2 is a cross-sectional view and a top view for explaining a manufacturing method of a semiconductor device of the first embodiment of the present invention.
第1図において、一導電型半導体基板1の上に二酸化硅素膜などの絶縁膜2を形成し、その上に全面に第1の多結晶硅素膜3を形成する(第1図(A))。 In FIG. 1, the insulating film 2 such as a silicon dioxide film is formed on the first conductivity type semiconductor substrate 1, to form a first polycrystalline silicon film 3 on the entire surface thereon (FIG. 1 (A)) . 次に、第1 Next, the first
の多結晶硅素膜3に所定の第1のパターン4を形成してゲート電極とした後、第1のパターン4の多結晶硅素膜を酸化し、ゲート酸化膜5を形成する(第1図(B))。 After the gate electrode of the polycrystalline silicon film 3 to form the first pattern 4 of a given polycrystalline silicon film of the first pattern 4 was oxidized to form a gate oxide film 5 (FIG. 1 ( B)). 次に、絶縁膜2の第1の多結晶硅素膜よりなる第1のパターン4で覆われていない領域に開孔部6を形成した後、全面に第2の多結晶硅素膜7を形成する(第1図(C))。 Then, after forming the opening portion 6 in a region which is not covered by the first pattern 4 made of the first polycrystalline silicon film of the insulating film 2 to form the second polycrystalline silicon film 7 on the entire surface (FIG. 1 (C)). 次に、レーザービーム等を第2の多結晶硅素膜7に照射して単結晶化した後、第1の多結晶硅素膜よりなる第1のパターン4の側壁のゲート酸化膜5に接しかつ開孔部6を覆う位置に第2のパターン8を形成する(第1図(D))。 Then, after a single crystal by irradiating a laser beam such as the second polycrystalline silicon film 7, contact and open the gate oxide film 5 of the side wall of the first pattern 4 made of the first polycrystalline silicon film a second pattern 8 is formed at a position to cover the hole 6 (FIG. 1 (D)).

次に、第2図において、単結晶硅素膜よりなる第2のパターン8およびゲート酸化膜5の一部の上に感光性樹脂膜9を形成した後、この感光性樹脂膜9をマスクとして、第2のパターン8の単結晶硅素膜に不純物イオンを注入し、ソース・ドレイン領域10,11を形成する(第2 Next, in FIG. 2, after forming a photosensitive resin film 9 on the part of the second pattern 8 and the gate oxide film 5 made of single-crystal silicon film, the photosensitive resin film 9 as a mask, the impurity ions are implanted into the single crystal silicon film of the second pattern 8 to form source and drain regions 10 and 11 (second
図(E))。 Figure (E)). 次に、感光性樹脂膜9を除去した後、全面に第2の絶縁膜12を形成し、選択的に開孔部13,14,15を形成した後、金属配線層16,17,18を形成する(第2図(F))。 Next, after removing the photosensitive resin film 9, the second insulating film 12 is formed on the entire surface, after forming the selectively opening 13, 14 and 15, a metal wiring layer 16, 17, 18 formed is (FIG. 2 (F)). これにより、絶縁膜2の同一平面上に、ゲート電極とソース・ドレイン領域およびチャンネル領域とを形成したMOS型半導体装置が得られる。 Thus, on the same plane of the insulating film 2, MOS-type semiconductor device formed with the gate electrode and the source and drain regions and a channel region is obtained.

第3図および第4図は本発明の第2の実施例の半導体装置の製造方法を説明する断面図および上面図である。 FIGS. 3 and 4 is a cross-sectional view and a top view for explaining a manufacturing method of a semiconductor device of the second embodiment of the present invention.
第3図において、一導電型半導体基板20の上に二酸化硅素膜などの絶縁膜21を形成した後、絶縁膜21に選択的に開孔部22を形成して半導体基板20を露出させ、さらに、 In FIG. 3, after forming the insulating film 21 such as silicon dioxide film on a one conductivity type semiconductor substrate 20, selectively exposing the semiconductor substrate 20 to form an opening 22 in the insulating film 21, further ,
全面に多結晶硅素膜23を形成した後、レーザー光を照射して単結晶硅素膜に変換する(第3図(A))。 After forming the polycrystalline silicon film 23 on the entire surface, and converts by irradiating a laser beam to a single crystal silicon film (FIG. 3 (A)). 次に、 next,
前記単結晶硅素膜に開孔部22を含む所定の第1のパターン24を形成した後、前記単結晶膜よりなるパターン24にゲート酸化膜25を形成する(第3図(B))。 Wherein after forming a predetermined first pattern 24 including an opening 22 in the single-crystal silicon film to form a gate oxide film 25 in a pattern 24 made of the single crystal film (FIG. 3 (B)). 次に、多結晶硅素膜を全面に形成した後、第1のパターン24の単結晶硅素膜の側壁部に形成したゲート酸化膜25と接する第2のパターン26を形成してゲート電極とする(第3図(C))。 Then, after forming a polycrystalline silicon film on the entire surface, the first single crystal silicon layer second pattern 26 formed by the gate electrode in contact with the gate oxide film 25 formed on the side wall portion of the pattern 24 ( Figure 3 (C)).

次に、第4図において、単結晶硅素膜よりなる第1のパターン24に第1の実施例の場合と同様に選択的に不純物イオンを注入し、ソース・ドレイン領域27,28を形成する(第4図(D))。 Next, in FIG. 4, injected similarly selective impurity ions in the first embodiment the first pattern 24 made of single-crystal silicon film to form source-drain regions 27 and 28 ( Figure 4 (D)). 次に全面に絶縁膜29を形成し、 Then an insulating film 29 on the entire surface,
選択的に開孔部30,31,32を形成した後、金属配線層33,3 After forming the selectively opening 30,31,32, metal wiring layers 33,3
4,35を形成する(第4図(F))。 Forming the 4,35 (FIG. 4 (F)). これにより絶縁膜21 Thereby the insulating film 21
の同一平面上に、ゲート電極とソース・ドレイン領域およびチャンネル領域とを形成したMOS型半導体装置が得られる。 On the same plane, MOS-type semiconductor device formed with the gate electrode and the source and drain regions and a channel region is obtained.

発明の効果 以上のように、本発明によれば、同一絶縁膜上に横方向にゲート電極、ゲート酸化膜とソース・ドレイン領域およびチャンネル領域を形成するため、配線層とゲート電極およびソース・ドレイン電極との接続のための開孔部のアスペクト比が同一となり、また表面段差も少なく、断線の少ない配線層を容易に形成できる。 As in the above effects, according to the present invention, laterally to the gate electrode on the same insulating film, to form a gate oxide film and the source and drain regions and a channel region, the wiring layer and the gate electrode and the source-drain It becomes the aspect ratio of the opening portion for connection with the electrode is the same, and the surface level difference is small and can be easily formed less wiring layers of disconnection. また、表面も平坦であり、半導体装置を容易に多層構造で形成することができる。 The surface is also flat, can be formed with ease multilayer structure of the semiconductor device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図および第2図は本発明の第1の実施例の半導体装置の製造方法を説明するための構造断面図および平面図、第3図および第4図は本発明の第2の実施例の半導体装置の製造方法を説明するための構造断面図および平面図、第5図は従来例の半導体装置の製造方法を説明するための構造断面図である。 Structural cross-sectional view and a plan view for explaining a manufacturing method of a semiconductor device of the first embodiment of FIGS. 1 and 2 according to the present invention, FIGS. 3 and 4 a second embodiment of the present invention structural cross-sectional view and a plan view for explaining a method of manufacturing a semiconductor device, FIG. 5 is a structural cross-sectional views for explaining a method for manufacturing a semiconductor device of a conventional example. 1,20……半導体基板、2,21……絶縁膜、4,26……ゲート電極、5,25……ゲート酸化膜、8,24……単結晶硅素膜パターン、10,11,27,28……ソース・ドレイン領域。 1,20 ...... semiconductor substrate, 2, 21 ...... insulating film, 4, 26 ...... gate electrode, 5,25 ...... gate oxide film, 8,24 ...... single crystal silicon film pattern, 10,11,27, 28 ...... source and drain regions.

Claims (3)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】半導体基板上に形成された開孔部を有する絶縁膜上に前記基板と接続して形成されたソース・ドレインおよびチャネルと、前記チャネルの側壁に形成されたゲート酸化膜と、前記ゲート酸化膜と接し、かつ前記ソース・ドレイン・チャネル及びゲート酸化膜と同一平面上に形成されたゲート電極とを有することを特徴とする半導体装置。 And wherein 1, wherein the substrate and the source and drain and channel formed by connecting on an insulating film having an opening formed on a semiconductor substrate, a gate oxide film formed on the side wall of the channel, wherein a and a said gate oxide film and the contact, and the source-drain channel and a gate oxide film and a gate electrode formed on the same plane.
  2. 【請求項2】一導電型半導体基板上に絶縁膜を形成する工程と、その上に多結晶硅素膜を形成し、この多結晶硅素膜からなる所定の第1のパターンを形成してゲート電極を形成する工程と、前記ゲート電極の側壁部にゲート酸化膜を形成する工程と、前記絶縁膜に選択的に開孔部を形成し、さらに全面に単結晶硅素膜を形成する工程と、前記開孔部を含む単結晶硅素膜からなる所定の第2 Wherein a step of forming a one conductivity type semiconductor substrate on the insulating film, forming a polycrystalline silicon film formed thereon, the gate electrode to form a predetermined first pattern composed of the polycrystalline silicon film forming a step of forming a gate oxide film on the sidewalls of the gate electrode, a step of the insulating film selectively formed openings to form a single-crystal silicon film further on the entire surface, the predetermined second of monocrystalline silicon film containing an opening
    のパターンを、前記ゲート酸化膜に接し、かつ、前記ゲート電極および前記ゲート酸化膜と同一平面上に形成する工程と、前記単結晶硅素膜よりなる第2のパターンに選択的に不純物層を形成し、ソース・ドレインを形成する工程を有する半導体装置の製造方法。 The pattern in contact with the gate oxide film, and a step of forming the gate electrode and the gate oxide film and on the same plane, selectively forming an impurity layer in a second pattern made of the single crystalline silicon film and, a method of manufacturing a semiconductor device having a step of forming a source and drain.
  3. 【請求項3】一導電型半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開孔部を形成し、さらに全面に多結晶硅素膜を形成して後に単結晶化する工程と、前記開孔部を含む単結晶硅素膜からなる第1のパターンを形成した後、酸化して前記パターンの側壁部にゲート酸化膜を形成する工程と、多結晶硅素膜からなる第2のパターンを、前記ゲート酸化膜に接し、かつ、第1のパターンおよびゲート酸化膜と同一平面上に形成してゲート電極を形成する工程と、前記単結晶硅素膜よりなる第1のパターンに選択的に不純物イオンを注入し、ソース・ドレインを形成する工程とを有する半導体装置の製造方法。 Forming a wherein one conductivity type semiconductor substrate on the insulating film, a step of the insulating film to form an opening portion, a single crystal after forming a polycrystalline silicon film further on the entire surface, after forming the first pattern consisting of a single crystal silicon film including the opening, forming a gate oxide film on the side wall of the pattern by oxidizing the second pattern made of polycrystalline silicon film , in contact with the gate oxide film, and forming a gate electrode formed on the first pattern and the gate oxide film on the same plane, selectively impurity to a first pattern made of the single crystalline silicon film implanting ions, a method of manufacturing a semiconductor device having a step of forming the source and drain.
JP14899890A 1990-06-06 1990-06-06 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2604487B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14899890A JP2604487B2 (en) 1990-06-06 1990-06-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14899890A JP2604487B2 (en) 1990-06-06 1990-06-06 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0442970A true JPH0442970A (en) 1992-02-13
JP2604487B2 true JP2604487B2 (en) 1997-04-30

Family

ID=15465422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14899890A Expired - Fee Related JP2604487B2 (en) 1990-06-06 1990-06-06 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2604487B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315143A (en) * 1992-04-28 1994-05-24 Matsushita Electric Industrial Co., Ltd. High density integrated semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132919A (en) * 1982-02-03 1983-08-08 Nec Corp Manufacture of semiconductor device
CA1197628A (en) * 1984-01-05 1985-12-03 Thomas W. Macelwee Fabrication of stacked mos devices
JPS61242352A (en) * 1985-04-19 1986-10-28 Hitachi Ltd Optical disk
JPH02114670A (en) * 1988-10-25 1990-04-26 Seiko Epson Corp Field effect transistor

Also Published As

Publication number Publication date Type
JPH0442970A (en) 1992-02-13 application

Similar Documents

Publication Publication Date Title
US5315143A (en) High density integrated semiconductor device
US5773330A (en) Semiconductor device and method for fabricating the same
US5283455A (en) Thin film field effect element having an LDD structure
US5432113A (en) Method of making a semiconductor memory device
US5470776A (en) Method for fabricating stacked dynamic random access memory cell
US6093612A (en) Metal oxide silicon field effect transistor (MOSFET) and fabrication method of same
US5057896A (en) Semiconductor device and method of producing same
US4868137A (en) Method of making insulated-gate field effect transistor
US6458665B1 (en) Halo ion implantation method for fabricating a semiconductor device
JPH05109737A (en) Manufacture of thin film transistor
US4910564A (en) Highly integrated field effect transistor and method for manufacturing the same
US20020000618A1 (en) Semiconductor device and method for fabricating the same
US4409722A (en) Borderless diffusion contact process and structure
US4921816A (en) Method of making a trench dram
US4584761A (en) Integrated circuit chip processing techniques and integrated chip produced thereby
US7078307B2 (en) Method for manufacturing single-sided buried strap in semiconductor devices
JPH05114734A (en) Semiconductor device
GB2040564A (en) Method of fabricating MOSFETs
US3945857A (en) Method for fabricating double-diffused, lateral transistors
JPH06125090A (en) Semiconductor device
US5213988A (en) Method of manufacturing bipolar transistor with self-aligned base regions
US20030141546A1 (en) MOS semiconductor device and method of manufacturing the same
JP2004039985A (en) Semiconductor device and manufacturing method therefor
JPH09205154A (en) Semiconductor device and its manufacture
US5181088A (en) Vertical field effect transistor with an extended polysilicon channel region

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees