JP2582297B2 - Graphic information correction method in printed circuit board design device - Google Patents

Graphic information correction method in printed circuit board design device

Info

Publication number
JP2582297B2
JP2582297B2 JP1179105A JP17910589A JP2582297B2 JP 2582297 B2 JP2582297 B2 JP 2582297B2 JP 1179105 A JP1179105 A JP 1179105A JP 17910589 A JP17910589 A JP 17910589A JP 2582297 B2 JP2582297 B2 JP 2582297B2
Authority
JP
Japan
Prior art keywords
graphic information
printed circuit
circuit board
layer
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1179105A
Other languages
Japanese (ja)
Other versions
JPH0344771A (en
Inventor
廣治 山元
俊二 奥
美加 香和
靖夫 波戸場
英彦 市川
光浩 尾澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minolta Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Minolta Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minolta Co Ltd, Sanyo Denki Co Ltd filed Critical Minolta Co Ltd
Priority to JP1179105A priority Critical patent/JP2582297B2/en
Publication of JPH0344771A publication Critical patent/JPH0344771A/en
Application granted granted Critical
Publication of JP2582297B2 publication Critical patent/JP2582297B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプリント基板設計装置における図形情報修
正方法に関する。
Description: TECHNICAL FIELD The present invention relates to a graphic information correcting method in a printed circuit board design device.

〔従来の技術〕[Conventional technology]

中央処理装置と、これに接続される入力装置、デイス
プレイ装置、出力装置、記憶装置等から構成され、対話
型処理によってプリント基板の設計をおこなうプリント
基板設計装置は既に知られている。この種の装置による
フレキシブル基板の設計を例に説明すると、基板を構成
する図形情報の属性毎に層が割当てられており、図形情
報はこの層別に管理されている。例えば配線パターンは
配線パターンの層に、ランドはランド層にまとめられて
おり、配線パターンの設計に際しては配線パターン層の
図形情報を表示装置上に表示し、書込み、修正等を加え
て設計がおこなわれる。
2. Description of the Related Art A printed circuit board designing apparatus which includes a central processing unit and an input device, a display device, an output device, a storage device, and the like connected thereto and designs a printed circuit board by interactive processing is already known. Taking an example of the design of a flexible substrate using this type of device, layers are assigned to each attribute of graphic information constituting the substrate, and graphic information is managed for each layer. For example, a wiring pattern is integrated into a wiring pattern layer and a land is integrated into a land layer. When designing a wiring pattern, graphic information of the wiring pattern layer is displayed on a display device, and design is performed by adding writing, correction, and the like. It is.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

特にフレキシブル基板では、機器に組込む際に様々な
形状に折曲げられて狭い空間内に配置されるのが普通で
あるが、その際スペースの関係、他の部材との関係など
から、例えばフレキシブル基板の一部を折返す必要が生
じてフレキシブル基板表面に装着を予定していた実装部
品をフレキシブル基板裏面に移すなどの設計変更が必要
になることがある。
In particular, in the case of a flexible substrate, it is usually folded into various shapes and arranged in a narrow space when assembled into a device, but in that case, due to the space relationship, the relationship with other members, etc., for example, the flexible substrate In some cases, it may be necessary to fold a part of the component, and a design change may be required, such as transferring a component to be mounted on the front surface of the flexible substrate to the rear surface of the flexible substrate.

このような、実装部品を基板の他の面に移動させるな
どの設計変更に対しては、従来は部品取付部であるラン
ドを所望の層に設定し直すほか、データベースに登録さ
れているICやコネクタ等の部品の実装情報についても、
装着する層の指定を再登録するか、あるいは結線情報を
持たないランドを所望の層に新設するなどして対応して
いたため、設計変更に多くの手数を要していた。
For design changes such as moving the mounted components to the other surface of the board, in addition to resetting the land, which is the component mounting part, to the desired layer, ICs registered in the database, Regarding mounting information of components such as connectors,
Since the specification of the layer to be mounted is re-registered, or a land having no connection information is newly provided on a desired layer, the design change requires a lot of trouble.

〔課題を解決するための手段〕[Means for solving the problem]

この発明は、上記課題を解決するため、中央処理装置
と、これに接続された入力装置、出力装置、表示装置及
び記憶装置を備え、図形情報の作成、修正をおこなうプ
リント基板設計装置において、所定基板上に形成される
図形の情報をその図形の属性ごとに複数の層に分割して
管理し、設計が完了して登録された所定の属性の図形情
報に対して入力される移動先の層の図形情報の属性及び
位置を含む変更情報により図形情報を修正することを特
徴とするものである。
In order to solve the above-described problems, the present invention provides a printed circuit board design device that includes a central processing unit and input devices, output devices, display devices, and storage devices connected thereto and performs creation and correction of graphic information. The information of the graphic formed on the substrate is divided into a plurality of layers for each attribute of the graphic and managed, and the destination layer inputted for the graphic information of a predetermined attribute registered after the design is completed The graphic information is modified by the change information including the attribute and position of the graphic information.

[作 用] 基板上に形成される図形の情報をその図形の属性ごと
に複数の層に分割して管理するから、電子部品の配置の
変更に対する結線表示の変更処理が図形の属性毎に明瞭
となり、設計変更を容易に行うことができる。
[Operation] Since information of a figure formed on a substrate is divided into a plurality of layers for each attribute of the figure and managed, a process of changing a connection display in response to a change in the arrangement of electronic components is clear for each attribute of the figure. Thus, the design can be easily changed.

〔実 施 例〕〔Example〕

以下、この発明の実施例について説明する。 Hereinafter, embodiments of the present invention will be described.

第1図はこの発明を実施するに適したプリント基板設
計装置の全体構成を示すブロツク図であって、1は中央
処理装置(CPU)、2はキーボード、3はデジタイザ、
4はシステムプログラムの格納された外部記憶装置、5
は設計されたプリント基板の設計データの格納された設
計データフアイル、6はプリンタ、7はCRT等を使用し
た表示装置、8は図形情報が登録されたデータベースで
ある。
FIG. 1 is a block diagram showing an overall configuration of a printed circuit board design apparatus suitable for carrying out the present invention, wherein 1 is a central processing unit (CPU), 2 is a keyboard, 3 is a digitizer,
4 is an external storage device in which a system program is stored, 5
Is a design data file storing design data of the designed printed circuit board, 6 is a printer, 7 is a display device using a CRT or the like, and 8 is a database in which graphic information is registered.

プリント基板設計装置による基板設計は次のようにし
ておこなわれる。まず、キーボード2からシステムプロ
グラムのロードを指令し、外部記憶装置4に格納されて
いるプログラムをCPU1にロードして装置を起動する。外
部記憶装置5に格納されている設計データフアイルの中
から所望のプリント基板設計データを読出して表示装置
7上に基板図形を表示し、表示された図形を見ながら対
話型処理により図形に修正を加えて設計をし、あるいは
新たに図形を設計してゆく。
The board design by the printed board design apparatus is performed as follows. First, a command to load a system program is issued from the keyboard 2, a program stored in the external storage device 4 is loaded into the CPU 1, and the device is started. The desired printed circuit board design data is read out from the design data file stored in the external storage device 5, and the board graphic is displayed on the display device 7, and the graphic is corrected by interactive processing while viewing the displayed graphic. In addition, they design or design new figures.

プリント基板設計装置は、基板外形、配線パターン、
ランド、スルーホール、カバー層など基板を構成するデ
ータの属性毎に層が割付けられている。第2図はフレキ
シブル基板両側に各層が設けられている例であって、基
板外形層14の上面に順次ランド層13、配線パターン層1
2、カバーレイ層11が、また基板外形層14の下面に順次
ランド層15、配線パターン層16、カバーレイ層17が配置
されている。基板を構成する図形情報はこれ等層別に管
理されている。
Printed circuit board design equipment,
Layers are allocated for each attribute of data constituting the substrate, such as lands, through holes, and cover layers. FIG. 2 shows an example in which each layer is provided on both sides of a flexible substrate, and a land layer 13, a wiring pattern layer 1
2. The cover lay layer 11 and the land layer 15, the wiring pattern layer 16, and the cover lay layer 17 are sequentially arranged on the lower surface of the substrate outer layer 14. The graphic information constituting the substrate is managed for each of these layers.

次に、この発明の図形情報の修正方法をランドの層間
移動を例に説明する。
Next, a method of correcting graphic information according to the present invention will be described with reference to an example of interlayer movement of a land.

今、フレキシブル基板上に第3図に示す回路を設計
し、端子CN1を取付けるランドA〜Eを第4図(a)に
示すように、ランド層13上に設けて一応設計を完了した
ものの、このフレキシブル基板を装置に実装したとき、
端子板取付部のスペースの制約から、第4図(b)に示
すようにフレキシブル基板の一端を折返し、ランドA、
Bのみをランド層15に移す必要が生じたとする。
Now, the circuit shown in FIG. 3 is designed on the flexible substrate, and lands A to E for mounting the terminals CN1 are provided on the land layer 13 as shown in FIG. When this flexible board is mounted on the device,
Due to the space limitation of the terminal board mounting portion, one end of the flexible board is folded back as shown in FIG.
It is assumed that only B needs to be transferred to the land layer 15.

この場合、従来のプリント基板設計装置ではランド層
13,15の再設計をおこなわれなければならなかったが、
この発明では、設計データの一部の修正をおこなうこと
でよい。
In this case, the conventional printed circuit board design
13,15 had to be redesigned,
In the present invention, a part of the design data may be corrected.

基板設計装置のデータベース8に当初登録された図形
情報には、部品固有の情報、即ち部品名、ピン番号、ラ
ンド形状などが含まれるが、配置される層や基板上の位
置を示す情報、他の部品との結線関係を示す結線情報
(信号名)等は登録されていない。第1表はデータベー
ス8に登録された時点でのコネクタCN1に関する図形情
報を示す。
The graphic information initially registered in the database 8 of the board design apparatus includes information specific to the part, that is, a part name, a pin number, a land shape, and the like. No connection information (signal name) indicating the connection relationship with the part is registered. Table 1 shows graphic information on the connector CN1 at the time of registration in the database 8.

この図形情報をデータベース8から読み出し、ランド
層13上にコネクタCN1を取付けるランドA〜Eの設計を
完了すると、図形情報の内容は第2表に示すものとな
り、図形情報は設計データフアイル5に格納される。
When this graphic information is read from the database 8 and the design of the lands A to E for mounting the connector CN1 on the land layer 13 is completed, the contents of the graphic information are as shown in Table 2 and the graphic information is stored in the design data file 5. Is done.

次に、ランドA,Bのみをランド層13からランド層15に
移す設計変更をおこない、移動するランドの指定、移動
先の層、位置座標を入力すると、先の設計データが修正
されて図形情報の内容は第3表のとおりとなる。
Next, a design change is made to move only the lands A and B from the land layer 13 to the land layer 15, and the designation of the land to be moved, the destination layer, and the position coordinates are input. Is as shown in Table 3.

これにより、結線情報等を保持させたまま層間の移
動、位置の移動を容易におこなうことができる。
This makes it easy to move between layers and to move the position while holding the connection information and the like.

第5図はランド層間移動処理の順序を示すフローチヤ
ートである。まず、移動命令を入力し(ステツプP0)、
入力後移動させるランドの指定と、そのランドが属する
層番号を入力する(ステツプP1)。次にランドの移動先
の層番号と、その層の上でランドを設定する位置を示す
座標値を入力する(ステツプP2)。なお、層は変っても
位置が変らないときは座標値の入力は不用である。移動
先の座標値の入力を有無を判別し(ステツプP3)、座標
値入力があるときは図形情報の中から該当するランドを
見出し、その層番号と座標値を入力された層番号と座標
値で修正する(ステツプP4)。座標値入力がないときは
図形情報の中から該当するランドを見出し、その層番号
のみを修正する(ステツプP5)。修正済の図形情報を表
示装置の画面に表示し、修正結果を確認して処理を終了
する。尚、表示装置は、図形情報の層番号を判別して層
毎に異なる色でパターンを表示する機能を有しており、
入力装置によって特定の層のみが指定されたときには、
対応する層番号を有する図形情報のみを表示する機能を
有する。
FIG. 5 is a flowchart showing the order of the land interlayer movement processing. First, input a move command (Step P0),
After the input, the designation of the land to be moved and the layer number to which the land belongs are input (step P1). Next, the layer number of the destination of the land and the coordinate value indicating the position where the land is set on the layer are input (step P2). When the position does not change even if the layer changes, the input of coordinate values is unnecessary. It is determined whether or not to input the coordinate value of the movement destination (Step P3). If there is an input of the coordinate value, a corresponding land is found from the graphic information, and the layer number and the coordinate value are input. To correct (Step P4). If there is no coordinate value input, the corresponding land is found from the graphic information, and only the layer number is corrected (step P5). The corrected graphic information is displayed on the screen of the display device, the correction result is confirmed, and the process ends. The display device has a function of determining a layer number of graphic information and displaying a pattern in a different color for each layer.
When only a specific layer is specified by the input device,
It has a function of displaying only graphic information having a corresponding layer number.

〔発明の効果〕〔The invention's effect〕

以上説明したように、この発明によれば、設計の完了
した図形の情報をその図形の属性ごとに複数の層に分割
して管理するから、設計が完了して登録された所定の属
性の図形情報に対して、新たに入力された移動先の層が
図形情報の属性及び位置を含む変更情報により図形情報
を修正する場合、電子部品の配置の変更に対する結線表
示の変更処理が図形の属性毎に明瞭となり、設計変更を
容易に行うことができる。
As described above, according to the present invention, information of a graphic whose design has been completed is divided into a plurality of layers for each attribute of the graphic and managed. In the case where the newly input destination layer corrects the graphic information based on the change information including the attribute and the position of the graphic information with respect to the information, the process of changing the connection display for the change in the arrangement of the electronic components is performed for each attribute of the graphic. The design can be easily changed.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明を実施するに適したプリント基板設計
装置の全体構成を示すブロック図、第2図は属性の異な
るプリント基板図形を属性層別に示した図、第3図は基
板設計の例として示した回路図、第4図はランドの層間
移動を説明する図、第5図はランドの層間移動処理の概
略を示すフローチヤートである。 1:中央処理装置、2:キーボード、3:デジタイザ、4:外部
記憶装置、5:設計データフアイル、6:プリンタ、7:表示
装置。
FIG. 1 is a block diagram showing an overall configuration of a printed circuit board design apparatus suitable for carrying out the present invention, FIG. 2 is a diagram showing printed circuit board figures having different attributes for each attribute layer, and FIG. FIG. 4 is a diagram for explaining interlayer movement of a land, and FIG. 5 is a flowchart showing an outline of land interlayer movement processing. 1: Central processing unit, 2: Keyboard, 3: Digitizer, 4: External storage device, 5: Design data file, 6: Printer, 7: Display device.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥 俊二 大阪府大阪市中央区安土町2丁目3番13 号 大阪国際ビル ミノルタカメラ株式 会社内 (72)発明者 香和 美加 大阪府大阪市中央区安土町2丁目3番13 号 大阪国際ビル ミノルタカメラ株式 会社内 (72)発明者 波戸場 靖夫 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (72)発明者 市川 英彦 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (72)発明者 尾澤 光浩 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭60−93436(JP,A) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shunji Oku 2-3-13 Azuchicho, Chuo-ku, Osaka-shi, Osaka Osaka International Building Minolta Camera Co., Ltd. (72) Mika Kawa, Chuo-ku, Osaka-shi, Osaka 2-3-13 Azuchicho Osaka International Building Minolta Camera Co., Ltd. (72) Inventor Yasuo Hatoba 2-18-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Hidehiko Ichikawa Osaka 2-18-18 Keihanhondori, Moriguchi City Sanyo Electric Co., Ltd. (72) Inventor Mitsuhiro Ozawa 2-18-18 Keihanhondori, Moriguchi City, Osaka Prefecture Sanyo Electric Co., Ltd. (56) References JP-A-60-93436 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】中央処理装置と、これに接続された入力装
置、出力装置、表示装置及び記憶装置を備え、図形情報
の作成、修正をおこなうプリント基板設計装置におい
て、 所定基板上に形成される図形の情報をその図形の属性ご
とに複数の層に分割して管理し、 設計が完了して登録された所定の属性の図形情報に対し
て入力される移動先の層の図形情報の属性及び位置を含
む変更情報により図形情報を修正すること を特徴とするプリント基板設計装置における図形情報修
正方法。
1. A printed circuit board design apparatus which includes a central processing unit, and an input device, an output device, a display device, and a storage device connected to the central processing unit, and forms and modifies graphic information. The graphic information is divided into a plurality of layers for each attribute of the graphic and managed, and the graphic information attribute of the destination layer to be inputted with respect to the graphic information of a predetermined attribute registered after the design is completed and A graphic information correction method in a printed circuit board design device, wherein graphic information is corrected by change information including a position.
JP1179105A 1989-07-13 1989-07-13 Graphic information correction method in printed circuit board design device Expired - Fee Related JP2582297B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1179105A JP2582297B2 (en) 1989-07-13 1989-07-13 Graphic information correction method in printed circuit board design device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1179105A JP2582297B2 (en) 1989-07-13 1989-07-13 Graphic information correction method in printed circuit board design device

Publications (2)

Publication Number Publication Date
JPH0344771A JPH0344771A (en) 1991-02-26
JP2582297B2 true JP2582297B2 (en) 1997-02-19

Family

ID=16060115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1179105A Expired - Fee Related JP2582297B2 (en) 1989-07-13 1989-07-13 Graphic information correction method in printed circuit board design device

Country Status (1)

Country Link
JP (1) JP2582297B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001257280C1 (en) 2000-04-24 2009-01-15 Visa International Service Association Online payer authentication service

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093436A (en) * 1983-10-28 1985-05-25 Hitachi Tobu Semiconductor Ltd Designing and plotting device for wiring board to be packaged with electronic parts

Also Published As

Publication number Publication date
JPH0344771A (en) 1991-02-26

Similar Documents

Publication Publication Date Title
JP2856640B2 (en) Logic schematic editor system
JPH0679319B2 (en) Layout update method
JP4472562B2 (en) Printed circuit board design method, printed circuit board design system, program, and computer-readable recording medium
JP2582297B2 (en) Graphic information correction method in printed circuit board design device
JPH058417B2 (en)
JP2785751B2 (en) Part number alignment method
JP2914302B2 (en) Displaying wiring restrictions in wiring design
JP2665160B2 (en) Multilayer printed circuit board wiring processing equipment
JPS62278672A (en) Method for deciding disposition of parts on printed board
JP3076458B2 (en) Component placement position determination device
JP4316351B2 (en) Printed circuit board design method, printed circuit board design apparatus, program, and computer-readable recording medium
CN109615681A (en) Adding method, device and the computer readable storage medium of characteristic indication image
JP2001331541A (en) Device and method for wiring connection confirmation and recording medium with entered program thereof recorded thereon
JP2000155768A (en) Wiring route display method
JPH02245977A (en) Computer supporting device for printed board mounting designing
JPS63115273A (en) Cad system
JP2646849B2 (en) Computer-aided design equipment
JP2804575B2 (en) How to create electronic component mounting data
JP2864679B2 (en) Placement prohibited area determination method by component placement
JP3012429B2 (en) Layout data creation device
JPH06313961A (en) Formation of pattern film data of printed circuit board utilizing cad system
JP2000181947A (en) Circuit design method for multi-layer printed wiring board
JPH07287722A (en) Structure for preventing packaging error of parts on printed board
JP2000181948A (en) Hierarchical drawing design device
JP2950245B2 (en) Graphic data conversion method in CAD device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees