JP2556442B2 - Power supply monitoring device - Google Patents

Power supply monitoring device

Info

Publication number
JP2556442B2
JP2556442B2 JP6052987A JP5298794A JP2556442B2 JP 2556442 B2 JP2556442 B2 JP 2556442B2 JP 6052987 A JP6052987 A JP 6052987A JP 5298794 A JP5298794 A JP 5298794A JP 2556442 B2 JP2556442 B2 JP 2556442B2
Authority
JP
Japan
Prior art keywords
processing
voltage
power supply
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6052987A
Other languages
Japanese (ja)
Other versions
JPH0793066A (en
Inventor
常義 村中
Original Assignee
株式会社リコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社リコー filed Critical 株式会社リコー
Priority to JP6052987A priority Critical patent/JP2556442B2/en
Publication of JPH0793066A publication Critical patent/JPH0793066A/en
Application granted granted Critical
Publication of JP2556442B2 publication Critical patent/JP2556442B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電源監視装置、とく
に、処理システムなどの目的とする装置に給電される直
流電源を監視する電源監視装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply monitoring device, and more particularly, to a power supply monitoring device for monitoring a DC power supply supplied to a target device such as a processing system.

【0002】[0002]

【従来の技術】例えば、オフィスコンピュータやマイク
ロコンピュータなどで可搬型または携帯型のユニットに
搭載された処理システムがある。このようなシステムは
一般に、電池などの直流電源から給電することが多い。
電池を使用した場合、給電電圧が次第に低下して処理シ
ステムの動作を保証しない電圧以下になると、処理シス
テムは誤動作したり、最終的には動作が停止するシステ
ムダウンとなる。
2. Description of the Related Art For example, there is a processing system mounted on a portable or portable unit such as an office computer or a microcomputer. Such systems are often powered from a DC power source such as a battery.
When a battery is used, if the power supply voltage gradually decreases and becomes lower than a voltage that does not guarantee the operation of the processing system, the processing system malfunctions, or eventually the operation stops and the system goes down.

【0003】[0003]

【発明が解決しようとする課題】従来の電源監視装置で
はこのような場合、単に電圧の低下を検出するのみであ
り、それに対して処理システム側が何らの異常処理を実
行できる時間的な余裕を確保するように構成されたもの
はなかった。従って、電源電圧の低下が検出されたとき
には、処理システムは異常処理を実行する十分な時間的
余裕もなく動作を停止しなければならなった。そのた
め、処理中のデータの大部分が失われ、電源復旧時の再
開処理に手間どったり、完全に元の状態に復旧できない
などの支障があった。
In such a case, the conventional power supply monitoring device merely detects a voltage drop and secures a time margin for the processing system to execute any abnormal processing. Nothing was configured to do. Therefore, when a drop in the power supply voltage is detected, the processing system must stop its operation without sufficient time to execute the abnormal processing. As a result, most of the data being processed is lost, and there are obstacles such as troublesome restart processing when the power is restored, and failure to completely restore the original state.

【0004】本発明は、このような従来技術の欠点を解
消し、電源電圧の低下に対して処理システムを確実に保
護することのできる電源監視装置を提供することを目的
とする。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned drawbacks of the prior art and to provide a power supply monitoring device capable of reliably protecting a processing system against a decrease in power supply voltage.

【0005】[0005]

【課題を解決するための手段および作用】上記目的を達
成するために、本発明は、電池から処理装置に供給され
る直流電源電圧を監視し、該直流電源電圧の低下を検出
する電源監視装置であって、前記直流電源電圧が前記処
理装置の正常動作を保証する第1の電圧に達したとき
に、処理装置の動作を完全に停止させるための第1の信
号を前記処理装置に出力する第1の検出回路と、前記直
流電源電圧が前記第1の電圧まで低下するに先立って、
第1の電圧よりも高い第2の電圧に達したときに、処理
装置に異常処理を実行させるための第2の信号を前記処
理装置に出力する第2の検出回路とを具備し、前記第2
の信号の出力に応動して前記処理装置が異常処理を実行
した後に、前記第1の検出回路が第1の信号を出力する
よう、前記第1および第2の電圧が設定されており、ま
た、前記第2の検出回路から第2の信号が出力されると
き、前記異常処理として、前記処理装置は、停止前の情
報をメモリにセーブし、しかる後、処理実行を停止する
ようになっていることを特徴としている。
To achieve the above object, the present invention provides a power supply monitoring device for monitoring a DC power supply voltage supplied from a battery to a processing device and detecting a decrease in the DC power supply voltage. A first signal for completely stopping the operation of the processing device is output to the processing device when the DC power supply voltage reaches a first voltage that guarantees normal operation of the processing device. A first detection circuit, and prior to the DC power supply voltage dropping to the first voltage,
A second detection circuit for outputting to the processing device a second signal for causing the processing device to perform an abnormal process when the second voltage higher than the first voltage is reached; Two
After the processing device in response executes the error processing to the output of the signal, so that the first detection circuit outputs the first signal, it is set the first and second voltages, or
When the second signal is output from the second detection circuit,
As the abnormal processing, the processing device is
Save the information to memory, and then stop the process execution
It is characterized in that that is so.

【0006】本発明では、電源電圧の低下に対して処理
装置を確実に保護することができて、処理装置全体の信
頼性が向上する。より具体的には、電源電圧の低下に際
して処理タスクが区切りのよい処理単位まで実行される
時間的余裕があり、電源回復後のシステム再開が支障な
く行なわれる。
According to the present invention, the processing device can be surely protected against the decrease of the power supply voltage, and the reliability of the entire processing device is improved. More specifically, when the power supply voltage drops, there is a time margin for processing tasks to be executed up to a well-divided processing unit, so that the system can be restarted after power recovery without any trouble.

【0007】[0007]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1に示すように、直流電源電圧Vccが供給さ
れる電源バス10によって、例えば処理システムなどの
目的装置を構成する処理装置12やファイルメモリ14
が給電されている。直流電源電圧は、例えば5ボルトで
あり、電池から供給される。電源バス10には電源監視
装置100が接続され、電源電圧Vccの状態を監視して
いる。
An embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1, a power supply bus 10 to which a DC power supply voltage Vcc is supplied is provided with a processing device 12 and a file memory 14 which constitute a target device such as a processing system.
Is being powered. The DC power supply voltage is 5 V, for example, and is supplied from a battery. A power supply monitoring device 100 is connected to the power supply bus 10 and monitors the state of the power supply voltage Vcc .

【0008】電源監視装置100は、図2にその構成例
を示すように、2つの電圧検出器102および104を
有し、一方の検出器102のREF入力には電源電圧V
ccを分圧する抵抗R1およびR2の分圧点106が、ま
た他方の検出器104のREF入力には同じく電源電圧
ccを分圧する抵抗R3およびR4の分圧点108がそ
れぞれ接続されている。検出器102のOUT出力は、
本装置の一方の出力端子110に接続され、NMI信号
(ノンマスカブル割込信号)が出力される。また、検出器
104のOUT出力は、本装置の他方の出力端子112
に接続され、RESET信号が出力される。これらの信
号端子110および112は、図1に示すように処理装
置12に接続されている。
The power supply monitoring apparatus 100 has two voltage detectors 102 and 104 as shown in the configuration example of FIG. 2, and the power supply voltage V is applied to the REF input of one of the detectors 102.
A voltage dividing point 106 of resistors R1 and R2 for dividing cc is connected to the REF input of the other detector 104, and a voltage dividing point 108 of resistors R3 and R4 for dividing the power supply voltage V cc is also connected. The OUT output of the detector 102 is
NMI signal connected to one output terminal 110 of this device
(Non-maskable interrupt signal) is output. Further, the OUT output of the detector 104 is the other output terminal 112 of the present device.
, And a RESET signal is output. These signal terminals 110 and 112 are connected to the processing device 12 as shown in FIG.

【0009】2つの検出器102および104は、図3
(A)および(B)にそれぞれ示すように入出力特性に履歴
を有する。例えば、処理装置12が異常処理を実行すべ
き電源電圧をV2、その動作保証外電圧をV1とする。
つまり、電源電圧Vccの許容範囲の限界電圧がV2であ
り、処理装置12が正常に動作することのできる限界電
圧がV1である。検出器102は抵抗R1およびR2の
分圧比の設定によって、電源電圧Vccが異常電圧V2以
上にあるときはそのOUT出力が高レベルVHにあり、
異常電圧V2以下に低下するとそのOUT出力が低レベ
ルVLになるように構成されている。このOUT出力の
立下りが処理装置12でNMI信号として解釈される。
また、電源電圧Vccが上昇するときは、異常電圧V2よ
り高いリセット電圧V3以上にならないとOUT出力が
高レベルVHにならない。
The two detectors 102 and 104 are shown in FIG.
As shown in (A) and (B) respectively, it has a history of input / output characteristics. For example, it is assumed that the power supply voltage at which the processing device 12 executes the abnormal processing is V2 and the operation non-guaranteed voltage is V1.
That is, the limit voltage of the allowable range of the power supply voltage V cc is V2, and the limit voltage at which the processing device 12 can operate normally is V1. Depending on the setting of the voltage division ratio of the resistors R1 and R2, the detector 102 has its OUT output at the high level VH when the power supply voltage Vcc is equal to or higher than the abnormal voltage V2.
When the voltage drops below the abnormal voltage V2, its OUT output becomes low level VL. The trailing edge of this OUT output is interpreted by the processor 12 as an NMI signal.
Further, when the power supply voltage Vcc rises, the OUT output does not become the high level VH unless it becomes the reset voltage V3 or higher which is higher than the abnormal voltage V2.

【0010】同様に検出器104は抵抗R3およびR4
の分圧比の設定によって、電源電圧Vccが動作保証外電
圧V1以上にあるときはそのOUT出力が高レベルVH
にあり、動作保証外電圧V1以下に低下するとそのOU
T出力が低レベルVLになるように構成されている。こ
のOUT出力の立下りが処理装置12でRESET信号
として解釈される。また、電源電圧Vccが上昇するとき
は、前述のリセット電圧V3以上にならないとOUT出
力が高レベルVHにならない。ここで、前述の例では、
異常電圧V2は4.5ボルト、動作保証外電圧は4.0
ボルト、リセット電圧は4.8ボルトである。また、高
レベルVHは3.0ボルト、低レベルVLは0.4ボル
トである。
Similarly, detector 104 includes resistors R3 and R4.
Depending on the setting of the voltage division ratio of the output voltage, when the power supply voltage Vcc is equal to or higher than the operation guarantee voltage V1, its OUT output is at the high level VH.
And the OU when the voltage drops below the operation guarantee voltage V1
The T output is configured to be at the low level VL. The falling edge of the OUT output is interpreted by the processing device 12 as a RESET signal. Further, when the power supply voltage Vcc rises, the OUT output does not become the high level VH unless it becomes the reset voltage V3 or higher. Here, in the example above,
Abnormal voltage V2 is 4.5 V, voltage not guaranteed to operate is 4.0
Volts, reset voltage is 4.8 volts. The high level VH is 3.0 volts and the low level VL is 0.4 volts.

【0011】例えば、図4に曲線20で示すように、電
源電圧Vccが時刻t1で異常電圧V2を割り、その後、
時刻t2で保証外電圧V1を割ったとする。一例では、
この時刻t1からt2までの時間は約1秒程度である。
For example, as shown by a curve 20 in FIG. 4, the power supply voltage V cc divides the abnormal voltage V2 at time t1, and thereafter,
It is assumed that the non-guaranteed voltage V1 is divided at time t2. In one example,
The time from this time t1 to t2 is about 1 second.

【0012】まず、時刻t1で異常電圧V2以下に低下
すると、検出器102がNMI信号を端子110に出力
し、第5図のステップ200で示すように処理装置12
はNMI発生を割込みにて検知する。このとき電圧Vcc
が異常電圧V2付近で変動しても、検出器102は履歴
特性を有するため、リセット電圧V3を超えないかぎり
NMI信号は低レベルを維持する。
First, at time t1, when the voltage drops below the abnormal voltage V2, the detector 102 outputs an NMI signal to the terminal 110, and the processing unit 12 as shown at step 200 in FIG.
Detects an NMI occurrence by an interrupt. At this time, the voltage V cc
Even if fluctuates near the abnormal voltage V2, since the detector 102 has a hysteresis characteristic, the NMI signal maintains a low level as long as it does not exceed the reset voltage V3.

【0013】NMI信号に応動して処理装置12は、例
えば、図5のフローに示すような異常処理を実行する。
In response to the NMI signal, the processing unit 12 executes an abnormal process as shown in the flow chart of FIG. 5, for example.

【0014】これによれば、たとえば、その時タスクを
実行中か否かを判定し(202)、実行中でなければ直
ちにシステム情報をファイルメモリ14に転送してメモ
リセーブを行ない(210)、プログラム実行を停止す
る(212)。
According to this, for example, it is judged whether the task is being executed at that time (202), and if it is not being executed, the system information is immediately transferred to the file memory 14 to save the memory (210), and the program is executed. The execution is stopped (212).

【0015】これに対してNMI信号発生時処理タスク
を実行中であれば、PF(電源障害)フラグをセットし
(204)、その実行中のタスクを区切りのよいステッ
プすなわち処理単位まで実行する(206)。これは、
マルチジョブを行なっているため、1タスク終了か、区
切りのよい処理単位まで処理を完了しておく方が、メモ
リセーブ上、および後のシステム再開上都合がよいため
である。区切りのよいステップまで終了すると、メモリ
セーブを行ない(210)、処理装置12はプログラム
実行を停止する(212)。
On the other hand, if the NMI signal generation processing task is being executed, the PF (power source failure) flag is set (204), and the executing task is executed up to a step or processing unit with good breaks (processing unit). 206). this is,
This is because it is more convenient to save the memory and to restart the system later, because one job is completed or the processing is completed up to a processing unit with good breaks because multiple jobs are performed. When the steps up to the break are completed, the memory is saved (210) and the processor 12 stops the program execution (212).

【0016】さらに電源電圧が低下して保証外電圧V1
に達すると、検出器104がこれに応動してRESET
信号を端子112に出力する。これにより処理装置12
は動作を完全に停止する。このように、電源電圧Vcc
が低下して動作保証外電圧V1に達する前に、図5に示
す異常処理フローを完了することができる。逆に言え
ば、処理装置12がこのような異常処理を実行するに十
分な時間的余裕があるように、検出回路102および1
04では、異常電圧V1検出レベルおよび動作保証外電
圧V2検出レベルがそれぞれ設定されていればよい。
Further, the power supply voltage is further lowered, and the non-guaranteed voltage V1
Is reached, the detector 104 responds to this and resets.
The signal is output to the terminal 112. As a result, the processing device 12
Will stop working altogether. In this way, the power supply voltage Vcc
The abnormality processing flow shown in FIG. 5 can be completed before the voltage decreases and reaches the operation non-guaranteed voltage V1. In other words, the detection circuits 102 and 1 have a sufficient time margin for the processing device 12 to execute such an abnormal process.
In 04, the abnormal voltage V1 detection level and the operation non-guaranteed voltage V2 detection level may be set respectively.

【0017】異常処理完了後、電池を交換または充電す
るなどして電源電圧Vccがリセット電圧V3を超える
と、電源監視装置100は検出器102および104の
OUT出力が高レベルVHになり、これによって処理装
置12はNMIおよびRESET信号が解除され、処理
を再開する。
When the power supply voltage Vcc exceeds the reset voltage V3 by replacing or charging the battery after the abnormal process is completed, the power supply monitoring apparatus 100 causes the OUT outputs of the detectors 102 and 104 to be at the high level VH, which causes The processor 12 releases the NMI and RESET signals and restarts the processing.

【0018】電池により電源が供給される処理システム
では、時刻t1からt2までの時間が比較的長いので、
その間に実行中のタスクを区切りのよい個所まで終了さ
せることができる。したがって、異常電圧検出、即シス
テム停止とはならないので、処理システムなどの目的装
置の運用上、非常に有利である。たとえば、NMI信号
を利用して電源異常を操作者に報知し、電池の交換や充
電を促すように構成してもよい。また、システム停止前
の情報がメモリにセーブされ、それぞれのタスクが区切
りのよい処理単位まで終了しているので、システム再開
後も支障なく処理を続行させることができる。
In a processing system in which power is supplied by a battery, the time from time t1 to t2 is relatively long, so
In the meantime, it is possible to finish the task being executed up to a good break point. Therefore, the abnormal voltage is not detected and the system is not stopped immediately, which is very advantageous in the operation of the target device such as the processing system. For example, the NMI signal may be used to notify the operator of a power failure, and the battery may be replaced or charged. Further, since the information before the system is stopped is saved in the memory and each task is completed up to a processing unit with a good break, it is possible to continue the processing without trouble even after the system is restarted.

【0019】[0019]

【発明の効果】本発明によれば、電源電圧の低下に対し
て処理システムを確実に保護することができる。したが
って処理システム全体の信頼性が向上する。より具体的
には、電源電圧の低下に際して処理タスクが区切りのよ
い処理単位まで実行される時間的余裕があり、電源回復
後のシステム再開が支障なく行なわれる。
According to the present invention, the processing system can be surely protected against the reduction of the power supply voltage. Therefore, the reliability of the entire processing system is improved. More specifically, when the power supply voltage drops, there is a time margin for processing tasks to be executed up to a well-divided processing unit, so that the system can be restarted after power recovery without any trouble.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による電源監視装置を適用した処理シス
テムの例を示すブロック図である。
FIG. 1 is a block diagram showing an example of a processing system to which a power supply monitoring device according to the present invention is applied.

【図2】本発明による電源監視装置の実施例の構成を示
すブロック図である。
FIG. 2 is a block diagram showing a configuration of an embodiment of a power supply monitoring device according to the present invention.

【図3】図2の実施例における検出器の入出力特性を示
す図である。
FIG. 3 is a diagram showing input / output characteristics of a detector in the embodiment of FIG.

【図4】電源電圧の異常の時間的経過の例を示す図であ
る。
FIG. 4 is a diagram showing an example of a time course of an abnormality in a power supply voltage.

【図5】図1に示す処理装置の異常処理の例を示すフロ
ー図である。
5 is a flowchart showing an example of abnormality processing of the processing device shown in FIG.

【符号の説明】[Explanation of symbols]

12 処理装置 100 電源監視装置 102,104 電圧検出器 12 processing device 100 power supply monitoring device 102, 104 voltage detector

Claims (1)

    (57)【特許請求の範囲】(57) [Claims]
  1. 【請求項1】 電池から処理装置に供給される直流電源
    電圧を監視し、該直流電源電圧の低下を検出する電源監
    視装置であって、前記直流電源電圧が前記処理装置の正
    常動作を保証する第1の電圧に達したときに、処理装置
    の動作を完全に停止させるための第1の信号を前記処理
    装置に出力する第1の検出回路と、 前記直流電源電圧が前記第1の電圧まで低下するに先立
    って、第1の電圧よりも高い第2の電圧に達したとき
    に、処理装置に異常処理を実行させるための第2の信号
    を前記処理装置に出力する第2の検出回路とを具備し、 前記第2の信号の出力に応動して前記処理装置が異常処
    理を実行した後に、前記第1の検出回路が第1の信号を
    出力するよう、前記第1および第2の電圧が設定されて
    おり、また、前記第2の検出回路から第2の信号が出力
    されるとき、前記異常処理として、前記処理装置は、停
    止前の情報をメモリにセーブし、しかる後、処理実行を
    停止するようになっていることを特徴とする電源監視装
    置。
    1. A power supply monitoring device for monitoring a DC power supply voltage supplied from a battery to a processing device and detecting a decrease in the DC power supply voltage, wherein the DC power supply voltage guarantees a normal operation of the processing device. A first detection circuit that outputs a first signal to the processing device to completely stop the operation of the processing device when the first voltage is reached; and the DC power supply voltage is up to the first voltage. A second detection circuit for outputting to the processing device a second signal for causing the processing device to execute the abnormal processing when the second voltage higher than the first voltage is reached before the voltage drops. The first and second voltages so that the first detection circuit outputs the first signal after the processing device executes the abnormal processing in response to the output of the second signal. Is set
    And a second signal is output from the second detection circuit.
    When the abnormal processing is performed, the processing device is stopped.
    Save the information before the stop to the memory, and then execute the process
    A power supply monitoring device characterized by being stopped .
JP6052987A 1994-02-25 1994-02-25 Power supply monitoring device Expired - Lifetime JP2556442B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6052987A JP2556442B2 (en) 1994-02-25 1994-02-25 Power supply monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6052987A JP2556442B2 (en) 1994-02-25 1994-02-25 Power supply monitoring device

Publications (2)

Publication Number Publication Date
JPH0793066A JPH0793066A (en) 1995-04-07
JP2556442B2 true JP2556442B2 (en) 1996-11-20

Family

ID=12930279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6052987A Expired - Lifetime JP2556442B2 (en) 1994-02-25 1994-02-25 Power supply monitoring device

Country Status (1)

Country Link
JP (1) JP2556442B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4929783B2 (en) * 2006-03-27 2012-05-09 富士通株式会社 Power monitoring device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148796A (en) * 1980-04-18 1981-11-18 Hitachi Ltd Computer application device
JPS58137020A (en) * 1982-02-05 1983-08-15 Sharp Corp Electronic equipment driven by battery
JPH0246966B2 (en) * 1983-04-30 1990-10-18 Fujitsu Ten Ltd

Also Published As

Publication number Publication date
JPH0793066A (en) 1995-04-07

Similar Documents

Publication Publication Date Title
US5272382A (en) Power supply for computer system manager
US6262493B1 (en) Providing standby power to field replaceable units for electronic systems
US4122359A (en) Memory protection arrangement
JP3633092B2 (en) Microcomputer failure monitoring device
US7447934B2 (en) System and method for using hot plug configuration for PCI error recovery
JP3272535B2 (en) Power supply circuit
US7415621B2 (en) Power supply system, computer apparatus and maximum power control method
JP3946155B2 (en) Uninterruptible power system
US5805903A (en) Protection of computer system against incorrect card insertion during start-up
US7350088B2 (en) Power management system for UPS attached to external devices
US5539876A (en) Computer unit with a resume function
KR100395131B1 (en) Apparatus and method for displaying charge capacity information of smart battery
US4763333A (en) Work-saving system for preventing loss in a computer due to power interruption
US6625761B1 (en) Fault tolerant USB method and apparatus
US8055889B2 (en) BIOS management device and method for managing BIOS setting value
JP3474665B2 (en) Power supply control apparatus and method for computer system
JP2007183701A (en) Snapshot restart method
US8756448B2 (en) Computer system and control method thereof
JP3858790B2 (en) Power supply for information processing equipment
US5815409A (en) Control system and method for automatic shutdown of a power supply
KR0156802B1 (en) Network hybernation system
US6012154A (en) Method and apparatus for detecting and recovering from computer system malfunction
US6112320A (en) Computer watchdog timer
US7131013B2 (en) Power supply control system and storage device for holding data just prior to the occurence of an error
US5951686A (en) Method and system for reboot recovery