JP2549838B2 - デ−タ制御装置 - Google Patents
デ−タ制御装置Info
- Publication number
- JP2549838B2 JP2549838B2 JP61034347A JP3434786A JP2549838B2 JP 2549838 B2 JP2549838 B2 JP 2549838B2 JP 61034347 A JP61034347 A JP 61034347A JP 3434786 A JP3434786 A JP 3434786A JP 2549838 B2 JP2549838 B2 JP 2549838B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- matrix
- control device
- auxiliary storage
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディスク装置等の補助記憶装置に係り、
特に大容量の２次元行列データを処理対象とするデータ
処理装置に用いられる補助記憶装置に関するものであ
る。
特に大容量の２次元行列データを処理対象とするデータ
処理装置に用いられる補助記憶装置に関するものであ
る。
データ処理装置においては、科学技術計算，画像処理
等の計算プログラムを実行する際、行列データの転置を
行なう要求がしばしば生じる。そして、行列データがデ
ータ処理装置の主記憶容量を超える時、補助記憶装置と
して大容量のディスク装置等を必要とする。
等の計算プログラムを実行する際、行列データの転置を
行なう要求がしばしば生じる。そして、行列データがデ
ータ処理装置の主記憶容量を超える時、補助記憶装置と
して大容量のディスク装置等を必要とする。
第５図は従来装置の概略構成を示すブロック図であ
り、図中１はデータ処理装置で、中央処理装置11（以下
CPUと略記する）と主記憶部12（以下MMUと略記する）と
データ入出力部13（以下IOと略記する）等を備えて成
る。一方、２は上記データ処理装置１に接続された補助
記憶装置としてのディスク装置であり、上記データ処理
装置１のIO（３）に接続されるディスク制御装置21（以
下DKCと略記する）と、このDKC21に接続された複数の記
憶部27（以下DKと略記する）とから成る。
り、図中１はデータ処理装置で、中央処理装置11（以下
CPUと略記する）と主記憶部12（以下MMUと略記する）と
データ入出力部13（以下IOと略記する）等を備えて成
る。一方、２は上記データ処理装置１に接続された補助
記憶装置としてのディスク装置であり、上記データ処理
装置１のIO（３）に接続されるディスク制御装置21（以
下DKCと略記する）と、このDKC21に接続された複数の記
憶部27（以下DKと略記する）とから成る。
次に動作について説明する。まず、第６図に、処理対
象となる行列データの構造を示す。このデータはM1行M2
列であり、必ずしもM1＝M2である必要がない。原データ
の各要素を（1,1），（2,1），…，（M1,1），（1,
2），（2,2），…，（1,M2），…，（M1,M2）で表す。
データタイプは複素数，実数，整数等いずれであっても
よい。
象となる行列データの構造を示す。このデータはM1行M2
列であり、必ずしもM1＝M2である必要がない。原データ
の各要素を（1,1），（2,1），…，（M1,1），（1,
2），（2,2），…，（1,M2），…，（M1,M2）で表す。
データタイプは複素数，実数，整数等いずれであっても
よい。
これらのデータは、ディスク装置２内のDK27上に第７
図に示す様に１つのレコード単位がM1ワードで、M2個の
レコードとして記録されている。従って、このデータ
は、データ処理装置１のMMU12内にあるプログラム（以
下PRと略記する）をCPU11が実行するにあたって、同じ
くMMU12内にあるデータバッファ（以下Ｂと略記する）
の容量制限内でDK27から入力され、行と列を入れ換え
て、再びDK27へ出力される。そして、このサイクルが全
データの行列転置が終了するまで繰返される。
図に示す様に１つのレコード単位がM1ワードで、M2個の
レコードとして記録されている。従って、このデータ
は、データ処理装置１のMMU12内にあるプログラム（以
下PRと略記する）をCPU11が実行するにあたって、同じ
くMMU12内にあるデータバッファ（以下Ｂと略記する）
の容量制限内でDK27から入力され、行と列を入れ換え
て、再びDK27へ出力される。そして、このサイクルが全
データの行列転置が終了するまで繰返される。
従来、この種の行列転置処理は、以上の構成装置で実
行されていたため、DKとMMU間のデータ入出力オペレー
ション回数が膨大になり、バスのボトムネックを生じて
しまい、このデータ転送の間データ処理装置上のCPUは
アイドルとなり、リソースの最適利用が図れなかった。
行されていたため、DKとMMU間のデータ入出力オペレー
ション回数が膨大になり、バスのボトムネックを生じて
しまい、このデータ転送の間データ処理装置上のCPUは
アイドルとなり、リソースの最適利用が図れなかった。
更にデータ転送及び行列転置処理に費すCPU時間も膨
大になる等の問題点があった。
大になる等の問題点があった。
また、この種の行列転置に対して、従来からEKlundh
が開発したアルゴリズムやSchumannが開発したアルゴリ
ズム等がプログラム化され、データ処理上で実行されて
いたが、これらの方法は、行列データを構成する行列が
正方行列であるという制約や、前述したように、外部の
ディスク装置とデータ処理装置のMMUとのデータ入出力
回数が極度に多いという問題がありその結果、計算処理
時間が増加してしまう問題点があった。
が開発したアルゴリズムやSchumannが開発したアルゴリ
ズム等がプログラム化され、データ処理上で実行されて
いたが、これらの方法は、行列データを構成する行列が
正方行列であるという制約や、前述したように、外部の
ディスク装置とデータ処理装置のMMUとのデータ入出力
回数が極度に多いという問題がありその結果、計算処理
時間が増加してしまう問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、この種の行列転置等の要求に対してプログ
ラムをデータ処理装置のCPU上で実行させる事なく、高
速に行なう機能を備えた補助記憶装置を得ることを目的
とするものである。
れたもので、この種の行列転置等の要求に対してプログ
ラムをデータ処理装置のCPU上で実行させる事なく、高
速に行なう機能を備えた補助記憶装置を得ることを目的
とするものである。
この発明に係わるデータ制御装置は、行列データを含
むデータ処理を対象とするデータ制御装置と該データ制
御装置に接続された補助記憶装置において、データ制御
装置は作業領域として使用するバッファメモリと、行列
データに対し該行列を構成する行データと列データの交
換処理を行なう転置行列演算機構と、プロセッサを備
え、該プロセッサは前記データ制御装置が行列データ処
理を実行する場合に処理対象データ量とバッファメモリ
容量から転置行列演算機構が一回に処理するデータ量を
演算し、演算結果で求められたデータ量から成る小行列
データを１レコードとして補助記憶装置に順次格納した
後、補助記憶装置から小行列データを構成するレコード
単位に行と列を並び変えて取り出し、小行列データ単位
に転置行列演算機構に入力することにより、小行列を構
成する各要素データに対する転置処理を行なうようにし
たものである。
むデータ処理を対象とするデータ制御装置と該データ制
御装置に接続された補助記憶装置において、データ制御
装置は作業領域として使用するバッファメモリと、行列
データに対し該行列を構成する行データと列データの交
換処理を行なう転置行列演算機構と、プロセッサを備
え、該プロセッサは前記データ制御装置が行列データ処
理を実行する場合に処理対象データ量とバッファメモリ
容量から転置行列演算機構が一回に処理するデータ量を
演算し、演算結果で求められたデータ量から成る小行列
データを１レコードとして補助記憶装置に順次格納した
後、補助記憶装置から小行列データを構成するレコード
単位に行と列を並び変えて取り出し、小行列データ単位
に転置行列演算機構に入力することにより、小行列を構
成する各要素データに対する転置処理を行なうようにし
たものである。
この発明では、行列演算処理の対象となるデータ量と
バッファメモリ容量から転置行列演算機構が一回に処理
するデータ量を小行列データとして予め計算し、小行列
データを１レコードとして処理対象の全データを補助記
憶装置に一旦格納した後、小行列データを単位として行
と列を並び変えて取り出し転置行列演算機構を用いて小
行列データ自信の転置処理を行なうようにする。
バッファメモリ容量から転置行列演算機構が一回に処理
するデータ量を小行列データとして予め計算し、小行列
データを１レコードとして処理対象の全データを補助記
憶装置に一旦格納した後、小行列データを単位として行
と列を並び変えて取り出し転置行列演算機構を用いて小
行列データ自信の転置処理を行なうようにする。
以下、この発明の一実施例を図について説明する。第
１図は実施例のブロック構成図であり、図中１は従来同
様CPU11,MMU12,IO13等を備えて成るデータ処理装置であ
る。２はこの発明による補助記憶装置に相当するインテ
リジェント・ディスク装置であり、インテリジェント・
ディスク制御機構21と、記憶部としてこれに接続された
複数台のディスク装置27（以下DK1,DK2…DKnと略記す
る）とから成る。上記インテリジェント・ディスク制御
機構21は、データ処理装置１とのインタフェースをとる
インタフェース機構22（以下IFと略記する），マスタ制
御プロセッサ23（以下CPU2と略記する）,DK1〜DKn27へ
のデータの読み書きを直接制御するディスク制御ロジッ
ク機構24（以下DIOCと略記する），行列データの転置処
理を実行するマトリクス転置機構25（以下MTEと略記す
る）及び高速アクセス可能なバッファ・メモリ26（以下
BMと略記する）等から構成されている。なお、上記CPU2
（23）とMTE25は本願の行列データ処理手段に相当し、B
M26は記憶手段に相当する。
１図は実施例のブロック構成図であり、図中１は従来同
様CPU11,MMU12,IO13等を備えて成るデータ処理装置であ
る。２はこの発明による補助記憶装置に相当するインテ
リジェント・ディスク装置であり、インテリジェント・
ディスク制御機構21と、記憶部としてこれに接続された
複数台のディスク装置27（以下DK1,DK2…DKnと略記す
る）とから成る。上記インテリジェント・ディスク制御
機構21は、データ処理装置１とのインタフェースをとる
インタフェース機構22（以下IFと略記する），マスタ制
御プロセッサ23（以下CPU2と略記する）,DK1〜DKn27へ
のデータの読み書きを直接制御するディスク制御ロジッ
ク機構24（以下DIOCと略記する），行列データの転置処
理を実行するマトリクス転置機構25（以下MTEと略記す
る）及び高速アクセス可能なバッファ・メモリ26（以下
BMと略記する）等から構成されている。なお、上記CPU2
（23）とMTE25は本願の行列データ処理手段に相当し、B
M26は記憶手段に相当する。
次に動作について説明する。
データ処理装置１に接続されたインテリジェント・デ
ィスク装置２で行列転置を実行させる場合、まず、転置
に必要なパラメータ情報（以下PMTと略記する）をデー
タ処理装置１のMMU12からインテリジェント・ディスク
装置２に転送する。このPMTは次の情報から構成されて
いる。
ィスク装置２で行列転置を実行させる場合、まず、転置
に必要なパラメータ情報（以下PMTと略記する）をデー
タ処理装置１のMMU12からインテリジェント・ディスク
装置２に転送する。このPMTは次の情報から構成されて
いる。
PMTの構造 原データの格納されているファイル名 ディスク制御情報（転置を行なうか，入出力のみかの
指示） 扱うデータ量（M1,M2等） 転置処理用パラメータ 出力するファイル名 これらの情報は、インテリジェント・ディスク制御機
構21へ送られ、CPU2（23）内のメモリに記憶される。こ
のメモリ内の情報のうち、MTE25に送られる情報は上記
のであり、CPU2（23）はPMTを受取ると、MTE25内に設
定すべきパラメータをMTE25に送り、MTE25からの受付完
了信号を受けてDIOC24にで与えられたファイルの存在
するDKi27（１ｉｎ）からBM26へのデータ転送要求
を出す。この時の入出力単位はBM26の容量をＮワードと
すると R1N/M1及びR2N/M2 を満す正の整数R1,R2がPMTのに相当する情報として与
えられている。DIOC24は、DKi27からR1レコードのデー
タをBM26に転送する。CPU2（23）では、DIOC24から転送
完了の通知をうけるとBM26内のM1行R1列のデータをR2個
の行の要素に区切り、（R1×R2）ワードで構成されたデ
ータを１レコードとして再びDIOC24経由でDKj27（１
ｊn,i≠ｊ）に送る。ここで、DKiはPMTので与えら
れている原データの格納されているボリュームであり、
DKjは上記処理により新しく生成されたボリュームであ
る。このR1×R2データをQijで表す。但しｉ及びｊは次
式をみたす正の整数である。
指示） 扱うデータ量（M1,M2等） 転置処理用パラメータ 出力するファイル名 これらの情報は、インテリジェント・ディスク制御機
構21へ送られ、CPU2（23）内のメモリに記憶される。こ
のメモリ内の情報のうち、MTE25に送られる情報は上記
のであり、CPU2（23）はPMTを受取ると、MTE25内に設
定すべきパラメータをMTE25に送り、MTE25からの受付完
了信号を受けてDIOC24にで与えられたファイルの存在
するDKi27（１ｉｎ）からBM26へのデータ転送要求
を出す。この時の入出力単位はBM26の容量をＮワードと
すると R1N/M1及びR2N/M2 を満す正の整数R1,R2がPMTのに相当する情報として与
えられている。DIOC24は、DKi27からR1レコードのデー
タをBM26に転送する。CPU2（23）では、DIOC24から転送
完了の通知をうけるとBM26内のM1行R1列のデータをR2個
の行の要素に区切り、（R1×R2）ワードで構成されたデ
ータを１レコードとして再びDIOC24経由でDKj27（１
ｊn,i≠ｊ）に送る。ここで、DKiはPMTので与えら
れている原データの格納されているボリュームであり、
DKjは上記処理により新しく生成されたボリュームであ
る。このR1×R2データをQijで表す。但しｉ及びｊは次
式をみたす正の整数である。
１ｉL,1ｊＫ 更にＬ及びＫは各々次の式を満たす最小の整数であ
る。
る。
ＬM2/R1及びＫM1/R2 この様子を第２図に示す。また、Qijの構成を第３図
に示す。CPU2（23）は、この一連のシーケンスをＬ×Ｋ
回行なう。Ｌ及びＫはともにPMTのの情報をもとにし
て与えられている。CPU2（23）はこれで生成されたDKj
から第２図のQijのデータレコードをｊ方向にＫレコー
ド分BM26へデータ転送し、MTE25に対してこのBM26内の
データ（R2×（R1×Ｋ））を用い転置処理を行なわせる
指令を出す。MTE25はこの指令を受けて行と列の入れ換
えを行ない、PMTので与えられるファイルに出力す
る。これをＬ回繰返す事で（M1行×M2列）の原データの
転置が完了する。これを第４図に示す。第４図で斜線部
分が上記（R2×（R1×Ｋ））データであり、MTE25はこ
のデータを用いてM2行×R2列の行列データを生成する。
に示す。CPU2（23）は、この一連のシーケンスをＬ×Ｋ
回行なう。Ｌ及びＫはともにPMTのの情報をもとにし
て与えられている。CPU2（23）はこれで生成されたDKj
から第２図のQijのデータレコードをｊ方向にＫレコー
ド分BM26へデータ転送し、MTE25に対してこのBM26内の
データ（R2×（R1×Ｋ））を用い転置処理を行なわせる
指令を出す。MTE25はこの指令を受けて行と列の入れ換
えを行ない、PMTので与えられるファイルに出力す
る。これをＬ回繰返す事で（M1行×M2列）の原データの
転置が完了する。これを第４図に示す。第４図で斜線部
分が上記（R2×（R1×Ｋ））データであり、MTE25はこ
のデータを用いてM2行×R2列の行列データを生成する。
この発明によれば、行列演算処理の対象となるデータ
量とバッファメモリ容量から転置行列演算機構が一回に
処理するデータ量を小行列データとして予め計算し、小
行列データを１レコードとして処理対象となる全データ
を補助記憶装置に一旦格納した後、小行列データを単位
として行と列を並び変えて取り出し転置行列演算機構を
用いて小行列データ自信の転置処理を行なうようにした
ので、画像データ等の大容量行列データに対しても限ら
れた容量の作業領域バッファメモリを用いて行列処理を
高速に、且つ効率よく処理することができるという効果
がある。
量とバッファメモリ容量から転置行列演算機構が一回に
処理するデータ量を小行列データとして予め計算し、小
行列データを１レコードとして処理対象となる全データ
を補助記憶装置に一旦格納した後、小行列データを単位
として行と列を並び変えて取り出し転置行列演算機構を
用いて小行列データ自信の転置処理を行なうようにした
ので、画像データ等の大容量行列データに対しても限ら
れた容量の作業領域バッファメモリを用いて行列処理を
高速に、且つ効率よく処理することができるという効果
がある。
第１図は本発明の一実施例を示すブロック構成図、第２
図，第３図は実施例の装置内で操作するデータ形式を示
す図、第４図は実施例における行列転置機構の処理前後
のデータ形式を示す図、第５図は従来例のブロック構成
図、第６図，第７図は原データの記録形式を示す図であ
る。 １はデータ処理装置、２はインテリジェント・ディスク
装置（補助記憶装置）、11はCPU、12はMMU（主記憶
部）、21はインテリジェント・ディスク制御装置、23は
CPU2、25はマトリクス（行列）転置機構、26はバッファ
・メモリ（記憶手段）、27はディスク装置（記憶部）で
あり、23と25で行列データ処理手段を構成する。 なお、図中同一又は相当部分には同一符号を用いてい
る。
図，第３図は実施例の装置内で操作するデータ形式を示
す図、第４図は実施例における行列転置機構の処理前後
のデータ形式を示す図、第５図は従来例のブロック構成
図、第６図，第７図は原データの記録形式を示す図であ
る。 １はデータ処理装置、２はインテリジェント・ディスク
装置（補助記憶装置）、11はCPU、12はMMU（主記憶
部）、21はインテリジェント・ディスク制御装置、23は
CPU2、25はマトリクス（行列）転置機構、26はバッファ
・メモリ（記憶手段）、27はディスク装置（記憶部）で
あり、23と25で行列データ処理手段を構成する。 なお、図中同一又は相当部分には同一符号を用いてい
る。
Claims (1)
- 【請求項１】行列データを含むデータ処理を対象とする
データ制御装置と該データ制御装置に接続された補助記
憶装置において、 前記データ制御装置は作業領域として使用するバッファ
メモリと、 行列データに対し、該行列を構成する行データと列デー
タの交換処理を行なう転置行列演算機構と、 プロセッサを備え、 該プロセッサは前記データ制御装置が行列データ処理を
実行する場合に処理対象データ量と前記バッファメモリ
容量から前記転置行列演算機構が一回に処理するデータ
量を演算し、 前記演算結果で求められたデータ量から成る小行列デー
タを１レコードとして前記補助記憶装置に順次格納した
後、 前記補助記憶装置から小行列データを構成するレコード
単位に行と列を並び変えて取り出し、 前記小行列データ単位に転置行列演算機構に入力するこ
とにより、小行列を構成する各要素データに対する転置
処理を行なうようにしたことを特徴とするデータ制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034347A JP2549838B2 (ja) | 1986-02-19 | 1986-02-19 | デ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034347A JP2549838B2 (ja) | 1986-02-19 | 1986-02-19 | デ−タ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62191949A JPS62191949A (ja) | 1987-08-22 |
| JP2549838B2 true JP2549838B2 (ja) | 1996-10-30 |
Family
ID=12411605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034347A Expired - Lifetime JP2549838B2 (ja) | 1986-02-19 | 1986-02-19 | デ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2549838B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164457A (en) * | 1980-05-20 | 1981-12-17 | Mitsubishi Electric Corp | Disc controlling device |
| JPS59114655A (ja) * | 1982-12-21 | 1984-07-02 | Nec Corp | デ−タ転送装置 |
-
1986
- 1986-02-19 JP JP61034347A patent/JP2549838B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62191949A (ja) | 1987-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671120B2 (ja) | データ処理セルおよびデータプロセッサ | |
| US6993728B2 (en) | Method of designing integrated circuit and apparatus for designing integrated circuit | |
| US20190114538A1 (en) | Host-directed multi-layer neural network processing via per-layer work requests | |
| JP2002518730A (ja) | 単一命令複数データシステムに使用するレジスタにアクセスするレジスタおよびアクセス方法 | |
| JP2549838B2 (ja) | デ−タ制御装置 | |
| JP3071899B2 (ja) | 荷電ビーム描画用データ作成装置 | |
| JPH05324700A (ja) | 行列乗算装置 | |
| JPH07271744A (ja) | 並列計算機 | |
| JPS58178464A (ja) | 並列演算処理装置 | |
| JP2958968B2 (ja) | ディスクリートコサイン演算装置 | |
| JP2813015B2 (ja) | 図形処理プロセッサ | |
| JP2839597B2 (ja) | 荷電ビーム描画用データの作成装置 | |
| Miller et al. | The GUS multicomputer system | |
| US20220147352A1 (en) | Bit string lookup data structure | |
| JPH07239843A (ja) | 並列演算処理装置 | |
| JP2643110B2 (ja) | 補助記憶装置を利用した連立１次方程式の解の高速計算方式 | |
| JPH01201780A (ja) | 情報処理装置 | |
| JP2723237B2 (ja) | ベクトルフォント再生装置 | |
| JPH0375905B2 (ja) | ||
| JP2994917B2 (ja) | 記憶システム | |
| JP2894758B2 (ja) | 半導体のマスクデータ変換処理装置 | |
| JPH1091657A (ja) | 分散論理シミュレータ | |
| JP3694946B2 (ja) | 並列処理システム | |
| JPH0581339A (ja) | データ処理装置 | |
| JPH0275018A (ja) | マージ処理方法 |