JP2537492B2 - Ion implanter - Google Patents

Ion implanter

Info

Publication number
JP2537492B2
JP2537492B2 JP61130943A JP13094386A JP2537492B2 JP 2537492 B2 JP2537492 B2 JP 2537492B2 JP 61130943 A JP61130943 A JP 61130943A JP 13094386 A JP13094386 A JP 13094386A JP 2537492 B2 JP2537492 B2 JP 2537492B2
Authority
JP
Japan
Prior art keywords
scanning
data
wafer
ion beam
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61130943A
Other languages
Japanese (ja)
Other versions
JPS62287558A (en
Inventor
哲也 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP61130943A priority Critical patent/JP2537492B2/en
Publication of JPS62287558A publication Critical patent/JPS62287558A/en
Application granted granted Critical
Publication of JP2537492B2 publication Critical patent/JP2537492B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、ターゲット(以下「ウェーハ」と呼ぶ)上
にイオンビームを照射して上記ウェーハにイオン注入を
行うイオン注入装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Industrial field of application) The present invention is an ion implantation apparatus for irradiating a target (hereinafter referred to as “wafer”) with an ion beam to perform ion implantation on the wafer. Regarding

さらに詳細には、本発明は、イオンビームをウェーハ
の輪郭内で走査するとともに、ウェーハのシート抵抗値
が均一となるようにイオンビームの走査速度を制御する
ようにしたイオン注入装置に関する。
More specifically, the present invention relates to an ion implantation apparatus that scans an ion beam within a contour of a wafer and controls a scanning speed of the ion beam so that a sheet resistance value of the wafer becomes uniform.

(従来の技術) 従来から、イオン注入装置によりウェーハ上にイオン
ビームを照射する場合、ウェーハ上にイオンビームを定
速走査させることにより行われている。
(Prior Art) Conventionally, when irradiating an ion beam on a wafer by an ion implantation apparatus, the ion beam is scanned on the wafer at a constant speed.

(発明が解決しようとする課題) ところで、上記したイオン注入の際、ビーム電流の変
動あるいは注入装置の特性などにより注入濃度のばらつ
き、いわゆるユニフォミティが悪くなるという欠点があ
る。
(Problems to be Solved by the Invention) By the way, in the above-mentioned ion implantation, there is a drawback that the variation of the implantation concentration or the so-called uniformity deteriorates due to the fluctuation of the beam current or the characteristics of the implantation apparatus.

本発明は、上記した事情に鑑みて創案されたもので、
イオン注入濃度の均一化を図ることができるイオン注入
装置を提供することを目的としている。
The present invention was created in view of the above circumstances,
It is an object of the present invention to provide an ion implantation device capable of achieving uniform ion implantation concentration.

(課題を解決するための手段) すなわち、本発明のイオン注入装置は、ターゲット
(ウェーハ)8上にイオンビームを走査させ、前記ウェ
ーハにイオンの注入を行う装置において、前記イオンビ
ームの定速走査後のシート抵抗値を補正して均一化する
ためのディジタル化された補正用データ(2値化デー
タ)を前記ウェーハを縦横に多数に区分した各位値毎に
記憶する記憶手段21と、この記憶手段に記憶されたウェ
ーハの各位置でのシート抵抗値を補正するためのディジ
タル化された補正用データ(2値化データ)に基づいて
このウェーハの各位値での前記イオンビームの走査速度
をウェーハのシート抵抗値が一定になるように制御する
走査制御手段10とを備えている。
(Means for Solving the Problem) That is, the ion implantation apparatus of the present invention is a device that scans a target (wafer) 8 with an ion beam and implants ions into the wafer. Storage means 21 for storing digitized correction data (binarized data) for correcting and equalizing the subsequent sheet resistance value for each value obtained by dividing the wafer into a large number in the vertical and horizontal directions, and this storage. The scanning speed of the ion beam at each position of the wafer is determined based on the digitized correction data (binarized data) for correcting the sheet resistance value at each position of the wafer stored in the means. And a scanning control means 10 for controlling the sheet resistance value to be constant.

(作用) 本発明のイオン注入装置において、走査制御手段10
が、記憶手段21に記憶されたウェーハの各位値でのシー
ト抵抗値を補正するための2値化データに基づいてこの
ウェーハの各位置でのイオンビームの走査速度をシート
抵抗値が一定になるようにイオンビームの走査速度を制
御することにより、イオン注入濃度の均一化を図ること
が可能となる。
(Operation) In the ion implantation apparatus of the present invention, the scanning control means 10
However, the sheet resistance value becomes constant at the scanning speed of the ion beam at each position of the wafer based on the binarized data for correcting the sheet resistance value at each value of the wafer stored in the storage means 21. By thus controlling the scanning speed of the ion beam, it is possible to make the ion implantation concentration uniform.

(実施例) 以下、本発明の実施例の詳細を図面に基づいて説明す
る。
(Example) Hereinafter, the detail of the Example of this invention is described based on drawing.

第2図は本発明の一実施例にかかるイオン注入装置を
示す図であり、同図において、2はイオン源、3はアナ
ライザマグネット、4は加速管、5はレンズ、6はYス
キャンプレート、7はXスキャンプレート、8はウェー
ハである。上記イオン源2から発生したイオンビームは
アナライザマグネット3で電荷の揃った単一原子のイオ
ンビームにされ加速管4で加速された後にレンズ5で収
束され、Yスキャンプレート6およびXスキャンプレー
ト7により走査されつつウェーハ8上に照射される。
FIG. 2 is a diagram showing an ion implantation apparatus according to an embodiment of the present invention, in which 2 is an ion source, 3 is an analyzer magnet, 4 is an accelerating tube, 5 is a lens, 6 is a Y scan plate, Reference numeral 7 is an X scan plate, and 8 is a wafer. The ion beam generated from the ion source 2 is converted into a single atom ion beam with uniform electric charge by an analyzer magnet 3, accelerated by an accelerating tube 4, and then converged by a lens 5 by a Y scan plate 6 and an X scan plate 7. The wafer 8 is irradiated while being scanned.

第1図は、上記したXスキャンプレート7により走査
範囲および走査速度を制御するX方向走査制御回路を示
すブロック図である。
FIG. 1 is a block diagram showing an X-direction scanning control circuit that controls the scanning range and scanning speed by the X scan plate 7 described above.

同図に示すこのX方向走査制御回路は、走査位置制御
回路9および走査速度制御回路10から主要部が構成され
ている。
The X-direction scanning control circuit shown in the figure is mainly composed of a scanning position control circuit 9 and a scanning speed control circuit 10.

上記走査位置制御回路9には、カウンタ11に入力され
るクロックに応じてメモリ内容を出力する2つのROM12,
13が備えられている。これらROM12,13には、第3図に示
すように、イオンビームが照射されるn×n分割された
エリア上に載置されたほぼ円形のウエーハ8の輪郭の各
X座標のスタートポイントXstrおよびエンドポイントXe
ndのデータが記載されている。
The scanning position control circuit 9 has two ROMs 12 for outputting memory contents according to a clock input to the counter 11.
13 are provided. As shown in FIG. 3, these ROMs 12 and 13 have start points Xstr and Xstr of each X coordinate of the contour of the substantially circular wafer 8 placed on an area divided by n × n irradiated with an ion beam. Endpoint Xe
nd data is listed.

なお、エリアを分割する数nは、要求される補正精度
と処理速度に基づいて最適な値が適宜決定されるが、例
えば、50×50〜1000×1000とすることができる。
The optimum number n for dividing the area is appropriately determined based on the required correction accuracy and processing speed, but may be, for example, 50 × 50 to 1000 × 1000.

さらに詳しくは、第4図に示すようにROM12,13には、
Y方向の走査ライン毎のそれぞれ各X座標スタートポイ
ントXstrおよびエンドポイントXendのデータが交互に記
憶されている。
More specifically, as shown in FIG.
Data of each X coordinate start point Xstr and end point Xend are alternately stored for each scanning line in the Y direction.

そして、上記ROM12の出力側には、アップダウンカウ
ンタ14が配置され、一方、上記ROM13の出力側には、コ
ンパレータ15が配置されている。
An up / down counter 14 is arranged on the output side of the ROM 12, while a comparator 15 is arranged on the output side of the ROM 13.

上記アップダウンカウンタ14は、8ビットアップダウ
ンカウンタ14aとmビットアップダウンカウンタ14b(8
+m=n)とからなり、nビットの分解能を有するもの
とされ、さらに、フリップフロップ16の出力によって1
ライン走査毎に上記8ビットアップダウンカウンタ14a
およびmビットアップダウンカウンタ14bは、カウント
アップまたはカウントダウンの切替えがなされるように
されている。
The up / down counter 14 includes an 8-bit up / down counter 14a and an m-bit up / down counter 14b (8
+ M = n), and has a resolution of n bits. Further, 1 is output by the output of the flip-flop 16.
The 8-bit up / down counter 14a for each line scan
Further, the m-bit up / down counter 14b is adapted to be switched up or down.

さらに、上記アップダウンカウンタ14の出力側には、
アッダー17が配置され、8ビットアップダウンカウンタ
14aおよびmビットアップダウンカウンタ14bからの各デ
ジタル出力が加算され、この加算されたデジタル出力が
Xスキャンプレート7に入力されるようになっている。
Furthermore, on the output side of the up / down counter 14,
8-bit up / down counter with adder 17
The digital outputs from the 14a and the m-bit up / down counter 14b are added, and the added digital output is input to the X scan plate 7.

なお、上記mビットアップカウンタ14bからのデジタ
ル出力は、セレクタ18を介してアッダー17に入力される
ように構成されている。このセレクタ18は、図示しない
CPUの制御信号を保持するラッチ回路19からの制御信号
によって、mビットアップダウンカウンタ14bからの出
力をアッダー17に入力させるか否かの切替え、すなわ
ち、分解能の切替えが行われるようにされている。
The digital output from the m-bit up counter 14b is input to the adder 17 via the selector 18. This selector 18 is not shown
By the control signal from the latch circuit 19 which holds the control signal of the CPU, whether the output from the m-bit up / down counter 14b is input to the adder 17, that is, the resolution is switched. .

この走査位置制御回路10は、Xスキャンプレート7、
Yスキャンプレート6、図示を省略したその駆動回路な
どと協働してウェーハの輪郭位置内にイオンビームを走
査するための手段を構成する。
The scanning position control circuit 10 includes an X scan plate 7,
The Y scan plate 6, its drive circuit (not shown), and the like constitute a means for scanning the ion beam within the contour position of the wafer.

一方、走査速度制御回路10には各X方向走査位置に応
じて出力されるカウンタ20に入力されたアドレスクロッ
クに応じてメモリ内容を出力するメモリ(RAM)21が備
えられている。このRAM21には、ビーム走査可能範囲を
最大でn×n分割した各位値でのイオンビーム定速走査
後のシート抵抗値の違いを補正するための2値化データ
(ディジタル化された補正用データ)が記憶されてい
る。
On the other hand, the scanning speed control circuit 10 is provided with a memory (RAM) 21 for outputting the memory contents according to the address clock input to the counter 20 which is output according to each X-direction scanning position. In this RAM 21, binarized data (digitized correction data for correcting the difference in sheet resistance value after constant-speed ion beam scanning at each value obtained by dividing the beam scannable range up to n × n ) Is stored.

すなわち、メモリ21には、ウェーハをイオンビームで
定速度で走査した後、このウェーハのシート抵抗値を測
定した結果得られたシート抵抗値データに基づいて、ウ
ェーハの全面にわたってシート抵抗値が等しくなるよう
にイオンビームの走査速度を制御するデータがウェーハ
の位置ごとに記憶されている。
That is, in the memory 21, after scanning the wafer with an ion beam at a constant speed, based on the sheet resistance value data obtained as a result of measuring the sheet resistance value of this wafer, the sheet resistance value becomes equal over the entire surface of the wafer. Thus, data for controlling the scanning speed of the ion beam is stored for each wafer position.

これは、一つのロットから得られる複数のターゲット
(ウェーハ)の物理的特性が均質であることに着目した
もので、一つのウェーハについてデータを取得すること
によって、このデータを他のウェーハについて使用する
ことができるという知見を利用したもので、一つのウェ
ーハをイオンビームで定速走査した結果得られたシート
抵抗値のバラツキに関するデータを他のウェーハにも使
用している。
This focuses on the fact that the physical properties of multiple targets (wafers) obtained from one lot are uniform. By acquiring data for one wafer, this data can be used for other wafers. It utilizes the knowledge that it is possible, and the data on the variation in the sheet resistance value obtained as a result of scanning one wafer with an ion beam at a constant speed is also used for other wafers.

メモリ(RAM)21は、カウンタ20からのアドレスクロ
ックによってアドレスされ、各位値でのイオンビーム定
速走査後のシート抵抗値の違いを補正するための2値化
データ(ディジタル化された補正用データ)が読み出さ
れる。
The memory (RAM) 21 is addressed by the address clock from the counter 20, and is binarized data (digitized correction data for correcting the difference in sheet resistance value after constant-speed ion beam scanning at each value. ) Is read.

そして、このRAM21の出力側にはマルチプレクサ22を
介してプログラマブルデバイダ23が配置されている。こ
のプログラマブルデバイダ23は、図示しないクロック生
成回路から出力される基本クロックを最大値とし、上記
シート抵抗値の違いを補正するための2値化データに基
づいて基本クロックを分周した分周信号を出力する。そ
してこの分周信号は、アップダウンカウンタ14のクロッ
ク入力端に入力される。
A programmable divider 23 is arranged on the output side of the RAM 21 via a multiplexer 22. The programmable divider 23 uses a basic clock output from a clock generation circuit (not shown) as a maximum value and divides the basic clock based on the binarized data for correcting the difference in the sheet resistance value. Output. The frequency-divided signal is input to the clock input terminal of the up / down counter 14.

なお、上記RAM21のクロック信号入力側には、セレク
タ24および図示しないCPUからの制御信号を保持するラ
ッチ回路25を備え、この制御信号によってセレクタ24が
図示しないCPUからのデータの書き込み信号または上記
カウンタ20からのアドレスクロックのいずれかをRAM21
へ入力させる切替えを行う。
The clock signal input side of the RAM 21 is provided with a selector 24 and a latch circuit 25 for holding a control signal from a CPU (not shown). The control signal causes the selector 24 to write a data write signal from the CPU (not shown) or the counter. RAM21 from any of the 20 address clocks
Switch to input to.

本発明にかかるイオンビーム走査制御回路は、X方向
走査制御回路が上記のように構成されている。一方、Y
方向走査制御回路は、X方向走査制御回路における走査
位置制御回路9の部分とほぼ同様のものを具備するもの
であり、そのROMに記憶されたデータは、X座標スター
トポイントXstrおよびエンドポイントXendをY座標スタ
ートポイントYstrおよびエンドポイントYendとすればよ
いので、その説明は省略し、以下この装置の動作を詳細
に説明する。
In the ion beam scan control circuit according to the present invention, the X-direction scan control circuit is configured as described above. On the other hand, Y
The directional scanning control circuit includes substantially the same part as the scanning position control circuit 9 in the X-direction scanning control circuit, and the data stored in the ROM has the X coordinate start point Xstr and the end point Xend. Since the Y-coordinate start point Ystr and the end point Yend may be used, the description thereof will be omitted, and the operation of this apparatus will be described in detail below.

まず、本発明にかかるイオン注入装置を用いてウェー
ハ8をイオンビームで一定の速度で走査してイオンを注
入する。次いで、このウェーハの各位置のシート抵抗値
を測定する。得られたシート抵抗値のバラツキに基づい
て走査速度の補正値を演算する。演算によって得られた
補正値をウェーハの各位置に対応してメモリ21に格納す
る。
First, using the ion implantation apparatus according to the present invention, the wafer 8 is scanned with an ion beam at a constant speed to implant ions. Then, the sheet resistance value at each position of this wafer is measured. A correction value of the scanning speed is calculated based on the obtained variation of the sheet resistance value. The correction value obtained by the calculation is stored in the memory 21 corresponding to each position on the wafer.

この準備がすむと、基準となったウェーハと同じ特性
を有するウェーハをターゲットとして準備しイオン注入
処理を実行する。
After this preparation is completed, a wafer having the same characteristics as the reference wafer is prepared as a target and the ion implantation process is executed.

まず、X方向走査制御回路においては、カウンタ11か
らのクロックによってROM12に記憶されたアドレスの
データがアップダウンカウンタ14に入力される。このア
ップダウンカウンタ14から上記アドレスのデータに基
づいたデジタル信号がXスキャンプレート7に入力され
る。一方、Yスキャンプレート6にも同様のデジタル信
号が入力される。この場合、イオンビームは、第3図
(イ)に示すように、上記アドレスのデータ等により
ウェーハ8の左側ほぼ輪郭部分となる位置から走査がな
される。
First, in the X-direction scanning control circuit, the data of the address stored in the ROM 12 is input to the up / down counter 14 by the clock from the counter 11. A digital signal based on the data of the address is input to the X scan plate 7 from the up / down counter 14. On the other hand, a similar digital signal is input to the Y scan plate 6 as well. In this case, as shown in FIG. 3 (a), the ion beam is scanned from a position which is substantially on the left side of the wafer 8 based on the address data and the like.

次に、RAM21から読み出された上記アドレスのデー
タ位置に応じたシート抵抗値の2値化データが、マルチ
プレクサ22に入力される。マルチプレクサ22はこの2値
化データに比例した値プログラマブルデバイダ23へ出力
する。プログラマブルデバイダ23は、この出力値によっ
て、基本クロックを分周した分周クロックをアップダウ
ンカウンタ14に出力する。このアップダウンカウンタ14
は、上記分周信号によってカウントアップされ、このカ
ウントアップされたデジタル信号がXスキャンプレート
7に入力される。イオンビームは、第3図(ロ)に示す
ように、1/n進んだ位置まで上記分周信号に応じた速度
で走査がなされる。
Next, the binarized data of the sheet resistance value corresponding to the data position of the address read from the RAM 21 is input to the multiplexer 22. The multiplexer 22 outputs to the value programmable divider 23 proportional to the binarized data. The programmable divider 23 outputs a divided clock obtained by dividing the basic clock to the up / down counter 14 according to this output value. This up-down counter 14
Is counted up by the frequency division signal, and the counted up digital signal is input to the X scan plate 7. As shown in FIG. 3B, the ion beam is scanned up to a position advanced by 1 / n at a speed according to the frequency division signal.

以下、このRAM21の読出しと、この読出しデータに基
づいた走査速度の制御は、X軸のエンドポイントXend
(第3図(ハ))到達するまで行われ、このイオンビー
ムの走査がウェーハ8の右側ほぼ輪郭部分になる位置に
くると、ROM13に記憶されたアドレスのデータによっ
てコンパレータ15が作動する。この間、Yスキャンプレ
ート6には、初期値であるデジタル信号が入力されてい
る。
Hereinafter, the reading of the RAM 21 and the control of the scanning speed based on the read data are performed at the X-axis end point Xend.
(Fig. 3 (c)) When reaching the position where the scanning of the ion beam becomes the outline portion on the right side of the wafer 8 until reaching, the comparator 15 is operated by the data of the address stored in the ROM 13. During this period, the Y scan plate 6 is input with the digital signal which is the initial value.

コンパレータ15の出力は、第5図(a)に示すような
X方向走査終了信号である。このX方向走査終了信号
は、カウンタ11,20およびモノマルチ回路24,25に入力さ
れる。カウンタ11,20に入力された信号はこのカウンタ1
1,20を歩進させる。
The output of the comparator 15 is an X-direction scanning end signal as shown in FIG. The X direction scanning end signal is input to the counters 11 and 20 and the mono-multi circuits 24 and 25. The signal input to the counters 11 and 20 is the counter 1
Step 1,20.

コンパレータ15から入力されたX方向走査終了信号に
よって、モノマルチ回路25は、第5図(c)に示す信号
をモノマルチ回路26へ出力し、この信号を受けたモノマ
ルチ回路26は、第5図(d)に示す信号をアップダウン
カウンタ14ロード端子へ出力する。8ビットアップダウ
ンカウンタ14aは、この信号の有る間にROM12からの出力
を読込可能にし、mビットアップダウンカウンタ14b
は、この信号によってクリアされる。
The mono-multi circuit 25 outputs the signal shown in FIG. 5 (c) to the mono-multi circuit 26 in response to the X-direction scanning end signal input from the comparator 15, and the mono-multi circuit 26 receiving this signal outputs the signal to the fifth multi-circuit 26. The signal shown in FIG. 3D is output to the load terminal of the up / down counter 14. The 8-bit up / down counter 14a enables the output from the ROM 12 to be read while this signal is present, and the m-bit up / down counter 14b
Is cleared by this signal.

モノマルチ回路24に入力されたX方向走査終了信号
は、モノマルチ回路24から第5図(b)に示す信号を出
力させ、所定の時間ROM12,13のRD端子に入力されるの
で、Y走査方向の2行目に相当する新たなアドレスの
スキャンエンドポイントデータがROM12からスキャンス
タートポイントデータがROM13から読み出される。した
がって、アドレスのスキャンエンドデータがアップダ
ウンカウンタ14aにセットされるとともに、アドレス
のスキャンスタートデータがコンパレータ15のB入力端
子に入力される。
The X-direction scanning end signal input to the mono-multi circuit 24 causes the mono-multi circuit 24 to output the signal shown in FIG. 5 (b) and is input to the RD terminals of the ROMs 12 and 13 for a predetermined time. The scan end point data of the new address corresponding to the second line in the direction is read from the ROM 12 and the scan start point data is read from the ROM 13. Therefore, the scan end data of the address is set in the up / down counter 14a, and the scan start data of the address is input to the B input terminal of the comparator 15.

そしてカウンタ11,20によってそれぞれROM12,13から
出力されるデータがアドレスとなり、またRAM21から
出力されるデータがアドレスに応じた位置のものとな
るようにされ、1ラインの走査が終了する。
Then, the counters 11 and 20 cause the data output from the ROMs 12 and 13 to be addresses, and the data output from the RAM 21 to be at a position corresponding to the address, thus completing the scanning of one line.

つぎに、ROM12に記憶されたアドレスのデータがア
プダウンカウンタ14に入力され、このアップダウンカウ
ンタ14から上記アドレスのデータに基づいたデジタル
信号がXスキャンプレート7に入力される。一方、Yス
キャンプレート6にも同様のデジタル信号が入力され
る。この場合、イオンビームは、第3図(ニ)に示すよ
うに、上記アドレスのデータ等によりウェーハ8の右
側ほぼ輪郭部分となる位置から走査がなされる。
Next, the address data stored in the ROM 12 is input to the up-down counter 14, and the digital signal based on the address data is input from the up-down counter 14 to the X scan plate 7. On the other hand, a similar digital signal is input to the Y scan plate 6 as well. In this case, as shown in FIG. 3 (d), the ion beam is scanned from a position on the right side of the wafer 8 which is substantially a contour portion according to the address data and the like.

次いで、RAM21に記憶された上記アドレスのデータ
に応じた位置のシート抵抗値の補正を行うための2値化
データに基づいた分周信号がプログラマブルデバイダ23
からアップダウンカウンタ14に入力される。また、この
アップダウンカウンタ14は、上記の1ライン走査終了時
にフリップフロッブ16からの信号によって「ダウンカウ
ント」するようにセットされている。
Then, the frequency dividing signal based on the binarized data for correcting the sheet resistance value at the position corresponding to the data of the address stored in the RAM 21 is a programmable divider 23.
Is input to the up / down counter 14. The up / down counter 14 is set so as to "down-count" by a signal from the flip-flop 16 at the end of the above-mentioned one-line scanning.

したがって、アップダウンカウンタ14は、上記分周信
号に基づいてカウントダウンがなされ、このカウントダ
ウンされたデジタル信号がXスキャンプレート7に入力
される。一方、Yスキャンプレート7には、2行目の初
期値であるデジタル信号が入力される。この場合、イオ
ンビームは、第3図(ホ)に示す位置まで上記分周信号
に応じた速度で走査がなされる。以下、各X座標毎にこ
のような走査が順次行われて、上述した図中右方向への
1ライン走査または図中左方向への1ライン走査が順次
繰り返して行われ、第3図(ヘ)の位置、すなわち、Y
方向nライン目のスキャンエンドポイントにくるとその
走査が終了する。
Therefore, the up / down counter 14 counts down based on the divided signal, and the counted down digital signal is input to the X scan plate 7. On the other hand, the Y scan plate 7 receives the digital signal, which is the initial value of the second row. In this case, the ion beam is scanned up to the position shown in FIG. 3 (e) at a speed according to the frequency division signal. Hereinafter, such scanning is sequentially performed for each X-coordinate, and the above-described one-line scanning in the right direction in the drawing or one-line scanning in the left direction in the drawing is repeatedly performed in sequence, as shown in FIG. ) Position, that is, Y
When the scanning end point of the nth line in the direction is reached, the scanning ends.

すなわち、本実施例によれば、イオンビームは、ROM1
2,13に記憶されたウェーハ8のほぼ輪郭の各X座標スタ
ートポイントXstrおよびエンドポイントXendに基づい
て、ウェーハ8輪郭の内側に走査されるように制御され
ている。このため、ウェーハ8以外の位置にイオンビー
ムが走査されることは少なくなり、無駄になるイオンビ
ームは少なくなり、またスループットの向上を図ること
ができる。
That is, according to this embodiment, the ion beam is
Based on the X-coordinate start point Xstr and the end point Xend of the outline of the wafer 8 stored in the wafers 2 and 13, the wafer 8 is controlled to be scanned inside the outline. For this reason, the ion beam is less likely to be scanned at a position other than the wafer 8, the number of wasted ion beams is reduced, and the throughput can be improved.

また、イオンビームは、RAM21に記憶されたウェーハ
8の各位値でのイオンビーム定速走査後のシート抵抗値
を均一に補正する2値化データに基づいて、その走査速
度がシート抵抗値が一定になるように制御されている。
すなわち、ウェーハ8のシート抵抗値が大きい位置では
走査速度が遅くなり、小さい位置では速くなるので、イ
オン注入濃度の均一化を図ることができる。
Further, the ion beam has a constant sheet resistance value based on the binarized data which is stored in the RAM 21 and uniformly corrects the sheet resistance value after the ion beam constant speed scanning at each value of the wafer 8. Is controlled to be.
That is, the scanning speed becomes slower at a position where the sheet resistance value of the wafer 8 is large and becomes faster at a small position, so that the ion implantation concentration can be made uniform.

さらにまた、アップダウンカウンタ14は、8ビットア
ップダウンカウンタ14aおよびmビットアップダウンカ
ウンタ14bの2段から構成されているので、8+mビッ
トの高分解能を持たせることができる。
Furthermore, since the up / down counter 14 is composed of two stages of the 8-bit up / down counter 14a and the m-bit up / down counter 14b, it is possible to have a high resolution of 8 + m bits.

(発明の効果) 以上説明したように本発明のイオン注入装置によれ
ば、一旦ウェーハのシート抵抗値に関するデータを取得
すれば、このデータに基づいて同じ製造ロットの他のウ
ェーハのイオン注入速度を制御してシート抵抗値を一定
とすることができるので、イオン注入濃度の均一化を簡
単な手段で図ることができるようになる。
(Effects of the Invention) As described above, according to the ion implantation apparatus of the present invention, once the data regarding the sheet resistance value of a wafer is acquired, the ion implantation rate of another wafer in the same manufacturing lot can be determined based on this data. Since the sheet resistance value can be controlled to be constant, the ion implantation concentration can be made uniform by a simple means.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の1実施例のイオン注入装置にかかるX
方向走査制御回路を示すブロック図、第2図はこの実施
例のイオン注入装置を示す断面図、第3図はこの実施例
のイオンビーム走査方向を示す図、第4図はこの実施例
のROMに記憶された内容を示す図、第5図はこの実施例
の制御信号を示すタイミングチャートである。 2……イオン源、3……アナライザマグネット、4……
加速管、5……レンズ、6……Yスキャン電極、7……
Xスキャン電極、8……ウェーハ、9……走査位置制御
回路、10……走査速度制御回路、11……カウンタ、12,1
3……ROM、14……アップダウンカウンタ、15……コンパ
レータ、16……フリップフロップ、17……アッダー、18
……セレクタ、19……ラッチ回路、20……カウンタ、21
……RAM、22……マルチプレサ、23……プログラマブル
デバイダ、24……セレクタ、25……ラッチ回路。
FIG. 1 shows the X of the ion implanter according to one embodiment of the present invention.
FIG. 2 is a block diagram showing a directional scanning control circuit, FIG. 2 is a sectional view showing an ion implantation apparatus of this embodiment, FIG. 3 is a view showing an ion beam scanning direction of this embodiment, and FIG. 4 is a ROM of this embodiment. FIG. 5 is a timing chart showing the control signals of this embodiment. 2 ... Ion source, 3 ... Analyzer magnet, 4 ...
Accelerator, 5 ... Lens, 6 ... Y scan electrode, 7 ...
X scan electrode, 8 ... Wafer, 9 ... Scan position control circuit, 10 ... Scan speed control circuit, 11 ... Counter, 12,1
3 …… ROM, 14 …… Up / down counter, 15 …… Comparator, 16 …… Flip-flop, 17 …… Adder, 18
...... Selector, 19 …… Latch circuit, 20 …… Counter, 21
…… RAM, 22 …… Multiplexer, 23 …… Programmable divider, 24 …… Selector, 25 …… Latch circuit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ターゲット上にイオンビームを走査させ、
前記ターゲットのシート抵抗値が均一となるようにター
ゲットにイオンの注入を行うイオン注入装置において、 前記イオンビームの定速走査後のシート抵抗値を補正し
て均一化するためのディジタル化された補正用データ
(2値化データ)を前記ターゲットを縦横に多数に区分
した各位置毎に記憶する記憶手段と、 この記憶手段に記憶されたターゲットの各位置でのシー
ト抵抗値を補正するためのディジタル化された補正用デ
ータ(2値化データ)に基づいてこのターゲットの各位
値での前記イオンビームの走査速度をターゲットのシー
ト抵抗値が一定になるように制御する走査制御手段 とを具備していることを特徴とするイオン注入装置。
1. A target is scanned with an ion beam,
In an ion implantation apparatus that implants ions into a target so that the sheet resistance value of the target becomes uniform, a digitized correction for correcting and equalizing the sheet resistance value after constant-speed scanning of the ion beam Data (binarized data) for storing the target in each of a plurality of vertical and horizontal sections, and a digital for correcting the sheet resistance value at each position of the target stored in the storage means. Scanning control means for controlling the scanning speed of the ion beam at each position of the target based on the converted correction data (binarized data) so that the sheet resistance value of the target becomes constant. An ion implanter characterized by being provided.
【請求項2】前記記憶手段に記憶された前記ターゲット
の輪郭位置内に前記イオンビームを走査するための手段
が設けられたことを特徴とする特許請求の範囲第1項記
載のイオン注入装置。
2. The ion implantation apparatus according to claim 1, wherein means for scanning the ion beam is provided within the contour position of the target stored in the storage means.
JP61130943A 1986-06-05 1986-06-05 Ion implanter Expired - Lifetime JP2537492B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61130943A JP2537492B2 (en) 1986-06-05 1986-06-05 Ion implanter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61130943A JP2537492B2 (en) 1986-06-05 1986-06-05 Ion implanter

Publications (2)

Publication Number Publication Date
JPS62287558A JPS62287558A (en) 1987-12-14
JP2537492B2 true JP2537492B2 (en) 1996-09-25

Family

ID=15046294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61130943A Expired - Lifetime JP2537492B2 (en) 1986-06-05 1986-06-05 Ion implanter

Country Status (1)

Country Link
JP (1) JP2537492B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834194B2 (en) * 1989-06-30 1996-03-29 松下電器産業株式会社 Ion implantation method and method of manufacturing semiconductor device using this method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143630A (en) * 1983-12-29 1985-07-29 Fujitsu Ltd Ion implantation

Also Published As

Publication number Publication date
JPS62287558A (en) 1987-12-14

Similar Documents

Publication Publication Date Title
US4494005A (en) Beam scanning control device for ion implantation system
EP0225969B1 (en) Apparatus and method for controlling irradiation of electron beam at fixed position in electron beam tester system
GB2116357A (en) Beam scanning method and apparatus for ion implantation
US6661016B2 (en) Ion implantation uniformity correction using beam current control
JP2537492B2 (en) Ion implanter
JPH0513037A (en) Charged particle beam device and control thereof
US10217604B2 (en) Charged particle beam apparatus
EP0263032A1 (en) Primary particle beam irradiation apparatus and method of irradiation thereof
EP0401763B1 (en) Timing signal generating system
US3866013A (en) Method and apparatus for controlling movable means such as an electron beam
US5590048A (en) Block exposure pattern data extracting system and method for charged particle beam exposure
JPS62287557A (en) Ion implanter
JP2001101990A (en) Ion implanter
JP2960940B2 (en) Scanning controller for ion beam in ion implanter
JP3127502B2 (en) Ion implanter
JP2678951B2 (en) Ion implanter
JP3153343B2 (en) Electric and magnetic field control of mass spectrometer
JPS6116377A (en) Memory scanner
JPS63128540A (en) Ion implanting apparatus
JP2765380B2 (en) Ion amount integration method
CN117872832A (en) Coal sampling control method and device, electronic equipment and coal sampling vehicle
JPH09245714A (en) Control method and focused ion beam device used therefor
JP2805812B2 (en) Ion implanter
JPS63216343A (en) Ion beam shot method
JP2004072123A (en) Electron beam exposure system and its operating method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term