JP2537194B2 - Zero correction circuit for digital / synchronous converter - Google Patents

Zero correction circuit for digital / synchronous converter

Info

Publication number
JP2537194B2
JP2537194B2 JP61103760A JP10376086A JP2537194B2 JP 2537194 B2 JP2537194 B2 JP 2537194B2 JP 61103760 A JP61103760 A JP 61103760A JP 10376086 A JP10376086 A JP 10376086A JP 2537194 B2 JP2537194 B2 JP 2537194B2
Authority
JP
Japan
Prior art keywords
zero point
value
digital
correction
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61103760A
Other languages
Japanese (ja)
Other versions
JPS62261014A (en
Inventor
光 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61103760A priority Critical patent/JP2537194B2/en
Publication of JPS62261014A publication Critical patent/JPS62261014A/en
Application granted granted Critical
Publication of JP2537194B2 publication Critical patent/JP2537194B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデジタル/シンクロ変換器の零点補正回路に
関する。
The present invention relates to a zero correction circuit for a digital / synchronous converter.

[従来の技術] 従来のデジタル/シンクロ変換器に関する技術は、特
開昭55−119798号公報,特開昭56−103796号公報,特開
昭57−17098号公報に記載されているように、信号変換
技術あるいは信号の安定化方法に関するもので、シンク
ロ信号の零点をずらす補正方法については配慮していな
い。
[Prior Art] As for the technology relating to the conventional digital / synchronous converter, as described in JP-A-55-119798, JP-A-56-103796, and JP-A-57-17098, It relates to the signal conversion technology or the signal stabilization method, and does not consider the correction method for shifting the zero point of the synchronized signal.

[発明が解決しようとする問題点] 一般にシンクロ信号は、信号の最大値を角度360゜、
信号の零を0゜に対応させ、1゜当りの指示値を定義す
るものが多いが、信号の値が小さい範囲を使用しない応
用においては、シンクロの角度0゜に対応する信号値を
最小値と最大値の中間の適当な値に固定して使用する場
合がある。例えば、距離(最大値7,200m)をシンクロ信
号で表わす応用においては、通常は距離の値とシンクロ
の角度との対応は第2図のようになる。しかし、短い距
離範囲を使用しない場合は第3図に示すように、シンク
ロの角度0゜を900mと定義して使用することになる。こ
のような、シンクロ信号を受信する装置の仕様変更等に
より、シンクロ零点の整合がとれなくなったときは、送
信側装置のプログラムを修正して対応するのが普通であ
る。しかし、プログラム修正等の作業のための時間的余
裕がない場合には、人が介在して手動で調整する必要が
あるが、従来技術はこの点について配慮がなされておら
ず、調整が難しいという問題がある。
[Problems to be Solved by the Invention] Generally, the maximum value of a synchro signal is 360 °,
There are many cases in which the zero of the signal corresponds to 0 ° and the indicated value per 1 ° is defined. However, in the application that does not use the range where the signal value is small, the signal value corresponding to the synchronization angle of 0 ° is set to the minimum value. It may be fixed and used at an appropriate value between the maximum value and the maximum value. For example, in an application in which a distance (maximum value 7,200 m) is represented by a synchro signal, the correspondence between the distance value and the synchro angle is normally as shown in FIG. However, when the short distance range is not used, the synchronization angle 0 ° is defined as 900 m and used as shown in FIG. When the synchronization zero point cannot be matched due to such a specification change of the device for receiving the synchro signal, the program of the transmission side device is usually corrected and dealt with. However, if there is not enough time for work such as program correction, it is necessary to manually adjust it by human intervention, but the prior art does not take this into consideration, and adjustment is difficult. There's a problem.

本発明の目的は、プログラム等を変更することなく、
シンクロの零点の変更を容易に可能とするデジタル/シ
ンクロ変換器の零点補正回路を提供することにある。
The purpose of the present invention is to change the program etc.
It is an object of the present invention to provide a zero-point correction circuit for a digital / synchronous converter that can easily change the zero point of the synchro.

[問題点を解決するための手段] 上記目的は、計算機から出力される計算値データを、
該計算値データの最大値をシンクロ角度360゜に対応さ
せ該計算値データの零点をシンクロ角度0゜に対応させ
てシンクロ信号に変換するデジタル/シンクロ変換器に
おいて、前記シンクロ角度0゜に対応させる計算値デー
タの零点を任意の量だけ移動させる場合に該移動量の大
きさを補正値として設定する零点補正値設定手段と、前
記計算機から出力される計算値データに前記零点補正値
設定手段で設定された補正値を加算し該計算値データを
前記補正された零点からのデータに修正してデジタル/
シンクロ変換器へ出力する加算手段とで零点補正回路を
構成することにより、達成される。
[Means for Solving Problems] The above object is to calculate the calculated value data output from the computer,
In a digital / synchronous converter for converting the maximum value of the calculated value data to a synchro angle of 360 ° and converting the zero point of the calculated value data to a synchro signal corresponding to a synchro angle of 0 °, it corresponds to the synchro angle of 0 °. Zero point correction value setting means for setting the magnitude of the movement amount as a correction value when moving the zero point of the calculated value data by an arbitrary amount, and the zero point correction value setting means for the calculated value data output from the computer. The set correction value is added, the calculated value data is corrected to the data from the corrected zero point, and digital / digital
This is achieved by configuring a zero point correction circuit with the addition means for outputting to the synchro converter.

[作用] プログラムによって計算されたデータは、加算手段に
より零点が補正されたデータに修正され、これがシンク
ロ信号に変換される。この結果、プログラムを変更して
零点を補正する必要がなくなる。
[Operation] The data calculated by the program is corrected to data in which the zero point is corrected by the adding means, and this is converted into a synchro signal. As a result, there is no need to change the program to correct the zero point.

[実施例] 以下、本発明の一実施例を第1図を参照して説明す
る。
[Embodiment] An embodiment of the present invention will be described below with reference to FIG.

第1図は本発明の一実施例に係る零点補正回路の構成
図である。
FIG. 1 is a block diagram of a zero correction circuit according to an embodiment of the present invention.

本実施例に係る零点補正回路4は、電子計算機等の計
算結果を表わす電子計算機出力信号12を一時保持するレ
ジスタ5と、零点の移動量を補正値として設定するスイ
ッチ群6a〜6nと、該補正値の符号を反転する符号反転回
路14と、補正結果を角度360゜以内の値に変換するとき
に使用する定数値を格納したレジスタ7と、レジスタ5
に保持された電子計算機出力信号12とスイッチ群6a〜6n
によって設定され符号反転回路14で符号を反転された値
とを加算し、さらに加算結果が360゜以上(マイナス角
度)の場合には該加算結果にレジスタ7内の定数値を後
述するように加算する加算器8と、及びこれらの動作を
制御するためのAND回路9a〜9e,OR回路10a〜10c,遅延線1
1a〜11cから成り、加算器8は各AND回路9a〜9eの一入力
端に加算器8出力が負のときは負、零以上のときは正の
符号ビットを出力する構成としている。この零点補正回
路4の加算器8から出力されるデジタル信号は、後述す
るように、入力指示パルス13によって入力レジスタ1に
一時保持され、デジタル/シンクロ変換器2がシンクロ
信号に変換する。
The zero point correction circuit 4 according to the present embodiment includes a register 5 for temporarily holding an electronic computer output signal 12 representing a calculation result of an electronic computer, switch groups 6a to 6n for setting a moving amount of a zero point as a correction value, A sign inversion circuit 14 that inverts the sign of the correction value, a register 7 that stores a constant value used when converting the correction result into a value within an angle of 360 °, and a register 5.
Computer output signal 12 and switch groups 6a-6n held in
And the value whose sign is inverted by the sign inverting circuit 14 are added, and when the addition result is 360 ° or more (minus angle), the constant value in the register 7 is added to the addition result as described later. Adder 8 and AND circuits 9a to 9e, OR circuits 10a to 10c, and delay line 1 for controlling these operations.
1a to 11c, and the adder 8 outputs a negative sign bit to the one input terminal of each AND circuit 9a to 9e when the output of the adder 8 is negative, and outputs a positive sign bit when it is zero or more. The digital signal output from the adder 8 of the zero correction circuit 4 is temporarily held in the input register 1 by the input instruction pulse 13, as described later, and converted by the digital / synchro converter 2 into a synchro signal.

次に、上述した構成の零点補正回路4の回路動作を説
明する。
Next, the circuit operation of the zero correction circuit 4 having the above-mentioned configuration will be described.

本実施例に係る零点補正回路4を、前述した第3図の
関係で使用する場合は、電子計算機等で計算された結果
である距離900mは、移動量の補正を行わないと、デジタ
ル/シンクロ変換器2によって角度45゜に変換され、受
信側は1800mと認識してしまう。
When the zero correction circuit 4 according to the present embodiment is used in the relationship of FIG. 3 described above, the distance 900m which is the result calculated by the electronic calculator or the like is the digital / synchronized unless the movement amount is corrected. The angle is converted to 45 ° by the converter 2 and the receiving side recognizes it as 1800m.

これを900mと認識させるには、零点補正回路4でシン
クロの角度0゜に補正する必要がある。このために、本
実施例では、あらかじめスイッチ群6a〜6nによって補正
前の900mに対応する角度45゜(第2図参照)を2進デー
タで補正値として設定する。該補正値の符号は符号反転
回路14によって反転され、該補正値と絶対値が等しく符
号が異なる値−45゜がAND回路9a及びOR回路10aを経由し
て加算器8に入力される。
In order to recognize this as 900 m, it is necessary to correct the synchro angle to 0 ° by the zero correction circuit 4. For this reason, in this embodiment, an angle of 45 ° (see FIG. 2) corresponding to 900 m before correction is preset as a correction value by binary data by the switch groups 6a to 6n. The sign of the correction value is inverted by the sign inverting circuit 14, and a value −45 ° having the same absolute value as the correction value but a different sign is input to the adder 8 via the AND circuit 9a and the OR circuit 10a.

一方、電子計算機による計算値900mに対応する、補正
前の角度(45゜)を表わすデータを有する電子計算機出
力信号12が入力指示パルス13によってレジスタ5に保持
され、該レジスタ5の出力がAND回路9d及びOR回路10bを
経由して加算器8の他方の入力端に入力される。
On the other hand, an electronic computer output signal 12 having data representing the uncorrected angle (45 °) corresponding to the calculated value of 900 m by the electronic computer is held in the register 5 by the input instruction pulse 13, and the output of the register 5 is AND circuit. It is input to the other input terminal of the adder 8 via 9d and the OR circuit 10b.

この結果、加算器8での加算結果は零となる。入力指
示パルス13は、加算器8での演算時間以上の遅延を遅延
線11cで受け、加算器8の出力符号ビットが負以外のと
き開くAND回路9e及びOR回路10cを経由して入力レジスタ
1を起動する。これにより、加算器8の加算結果データ
は入力レジスタ1に一時保持され、次にデジタル/シン
クロ変換器2によって0゜を指示するシンクロ信号に変
換される。受信側は該シンクロ信号の指示値0゜によっ
て900mを認識する。
As a result, the addition result of the adder 8 becomes zero. The input instruction pulse 13 receives a delay equal to or longer than the operation time of the adder 8 on the delay line 11c, and opens when the output sign bit of the adder 8 is other than negative. The AND circuit 9e and the OR circuit 10c open the input register 1 To start. As a result, the addition result data of the adder 8 is temporarily held in the input register 1 and then converted by the digital / synchronization converter 2 into a synchro signal indicating 0 °. The receiving side recognizes 900 m by the indicated value 0 ° of the synchronizing signal.

電子計算機の計算値1800mに対応する補正前の角度90
゜が電子計算機の出力信号12として加算機8に入力され
た場合は、該入力と他方の入力(−45゜)が加算され、
45゜となり、45゜を表わすシンクロ信号が出力される。
Angle 90 before correction corresponding to the calculated value of 1800 m by electronic calculator
When ° is input to the adder 8 as the output signal 12 of the electronic computer, the input and the other input (-45 °) are added,
It becomes 45 °, and a synchro signal indicating 45 ° is output.

電子計算機の計算機200mに対応する補正前の角度10゜
が電子計算機出力信号12として加算器8に入力された場
合は、該入力と他方の入力(−45゜)が加算され−35゜
となる。この様に加算結果が負の値になる場合は、加算
器8の符号ビットの出力によってAND回路9a及び9dが閉
じAND回路9b及び9cが開かれる。これにより、レジスタ
7の定数値(360゜に対応する値)がOR回路10aを経由し
て加算器8に入力される。一方、前回の加算結果がAND
回路9c及びOR回路10bを経由し、加算器8の他方の入力
端から入力され、再度加算が行われる。その再加算結果
は、遅延線11aによってさらに時間t遅延され加算器8
の結果が負となる場合のみ開くAND回路9f及びOR回路10c
を経由した入力指示パルス13により入力レジスタ1に保
持され、デジタル/シンクロ変換器2によってシンクロ
信号に変換される。遅延線11aを通った入力指示パルス1
3は、遅延線11bによってさらにデジタル/シンクロ変換
器2の変換時間を見込んだ時間だけ遅延され、電子計算
機に対する次の入力要求信号15となる。
When the uncorrected angle 10 ° corresponding to the computer 200m of the electronic computer is input to the adder 8 as the electronic computer output signal 12, the input and the other input (-45 °) are added to become -35 °. . When the addition result has a negative value, the AND circuits 9a and 9d are closed by the output of the sign bit of the adder 8 and the AND circuits 9b and 9c are opened. As a result, the constant value of the register 7 (the value corresponding to 360 °) is input to the adder 8 via the OR circuit 10a. On the other hand, the previous addition result is AND
The signal is input from the other input terminal of the adder 8 via the circuit 9c and the OR circuit 10b, and the addition is performed again. The result of the re-addition is further delayed by the time t by the delay line 11a, and the adder 8
AND circuit 9f and OR circuit 10c opened only when the result of is negative
The signal is held in the input register 1 by the input instruction pulse 13 passing through and is converted into the synchro signal by the digital / synchro converter 2. Input instruction pulse 1 that passed through delay line 11a
The signal 3 is further delayed by the delay line 11b for a time that allows for the conversion time of the digital / synchronous converter 2, and becomes the next input request signal 15 to the electronic computer.

[発明の効果] 本発明によれば、シンクロ零点の変更が生じた場合に
プログラムの変更を行うことなく補正値設定手段を操作
することのみで変更に対処することが可能になり、プロ
グラム変更に伴う修正,リコンパイル,デバッグ等の作
業を除くことが可能になるとともに、緊急の対処要求に
も容易に対応が可能となる効果がある。また、当初のプ
ログラム設計においてもシンクロ零点を意識することな
く設計を行うことができプログラム構造が簡単になると
ともにプログラム作成効率が向上する効果がある。
[Effects of the Invention] According to the present invention, when a change in the synchronization zero point occurs, it is possible to deal with the change only by operating the correction value setting means without changing the program. It is possible to eliminate the work such as the accompanying correction, recompilation, and debugging, and it is possible to easily respond to an urgent handling request. Further, even in the initial program design, the design can be performed without paying attention to the synchro zero, and the program structure is simplified and the program creation efficiency is improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例に係る零点補正回路の構成
図、第2図は零点移動補正前の電子計算機の出力値(距
離)とシンクロの角度との関係図、第3図は零点移動補
正後の電子計算機の出力値(距離)とシンクロ角度との
関係図である。 1……入力レジスタ、2……デジタル/シンクロ変換
器、4……零点補正回路、5……レジスタ、6……スイ
ッチ(補正値設定手段)、7……定数値レジスタ、8…
…加算器、9……AND回路、10……OR回路、11……遅延
線、12……電子計算機出力信号、13……入力指示パル
ス、14……符号反転回路、15……入力要求信号。
FIG. 1 is a block diagram of a zero point correction circuit according to an embodiment of the present invention, FIG. 2 is a relationship diagram between an output value (distance) of a computer before zero point movement correction and a synchro angle, and FIG. 3 is a zero point. It is a relationship diagram between the output value (distance) of the computer after movement correction and the synchro angle. 1 ... Input register, 2 ... Digital / synchronous converter, 4 ... Zero correction circuit, 5 ... Register, 6 ... Switch (correction value setting means), 7 ... Constant value register, 8 ...
… Adder, 9 …… AND circuit, 10 …… OR circuit, 11 …… Delay line, 12 …… Computer output signal, 13 …… Input instruction pulse, 14 …… Sign inversion circuit, 15 …… Input request signal .

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】計算機から出力される計算値データを、該
計算値データの最大値をシンクロ角度360゜に対応させ
該計算値データの零点をシンクロ角度0゜に対応させて
シンクロ信号に変換するデジタル/シンクロ変換器にお
いて、前記シンクロ角度0゜に対応させる計算値データ
の零点を任意の量だけ移動させる場合に該移動量の大き
さを補正値として設定する零点補正値設定手段と、前記
計算機から出力される計算値データに前記零点補正値設
定手段で設定された補正値を加算し該計算値データを前
記補正された零点からのデータに修正してデジタル/シ
ンクロ変換器へ出力する加算手段とを設けたことを特徴
とするデジタル/シンクロ変換器の零点補正回路。
1. A calculation value data output from a computer is converted into a synchronization signal in which a maximum value of the calculation value data is associated with a synchro angle of 360 ° and a zero point of the calculation value data is associated with a synchro angle of 0 °. In the digital / synchronous converter, a zero point correction value setting means for setting the magnitude of the movement amount as a correction value when the zero point of the calculation value data corresponding to the synchro angle is moved by an arbitrary amount; Adding means for adding the correction value set by the zero point correction value setting means to the calculated value data outputted from the above, correcting the calculated value data into data from the corrected zero point and outputting to the digital / synchronous converter And a zero point correction circuit for a digital / synchronous converter.
JP61103760A 1986-05-08 1986-05-08 Zero correction circuit for digital / synchronous converter Expired - Fee Related JP2537194B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61103760A JP2537194B2 (en) 1986-05-08 1986-05-08 Zero correction circuit for digital / synchronous converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61103760A JP2537194B2 (en) 1986-05-08 1986-05-08 Zero correction circuit for digital / synchronous converter

Publications (2)

Publication Number Publication Date
JPS62261014A JPS62261014A (en) 1987-11-13
JP2537194B2 true JP2537194B2 (en) 1996-09-25

Family

ID=14362472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61103760A Expired - Fee Related JP2537194B2 (en) 1986-05-08 1986-05-08 Zero correction circuit for digital / synchronous converter

Country Status (1)

Country Link
JP (1) JP2537194B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143965A (en) * 1974-10-12 1976-04-15 Kobe Steel Ltd

Also Published As

Publication number Publication date
JPS62261014A (en) 1987-11-13

Similar Documents

Publication Publication Date Title
JP2537194B2 (en) Zero correction circuit for digital / synchronous converter
JPH02179046A (en) Signal encoding system
JPH07146842A (en) Bus interface circuit
JPS57166759A (en) Controlling method for common input/output bus
JP2747154B2 (en) I / O processor
JP3268151B2 (en) Phase synchronization control device for linear motor car
JPH0267665A (en) Interface circuit
JPS5812054A (en) Address controller
JP3192925B2 (en) Serial data converter
JPS6319099A (en) S/d conversion system
JPS5972845A (en) Asynchronous data receiving circuit
JPS6120198A (en) Reliability securing system for s/d converter
JPS6023387B2 (en) data input device
JPH02135934A (en) Synchronizing signal interface system in parallel data transmission
JPS62111393A (en) Synchronous data smoothing unit
JPS63147250A (en) Synchronizing dependent exchange control device
JPS63147247A (en) Converting device for data format
JPH02212911A (en) Timing method for digital time unit
JPH05100817A (en) Memory circuit with data conversion function
JPH0430616B2 (en)
JPS62175833A (en) Synchronizing method for input and output data
JPH0219950A (en) Decentralized processing system
JPS62221723A (en) Disk controller
JPS63142499A (en) Digital/synchronous converter
JPS58166451A (en) Microprogram controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees