JP2024519575A - 半導体デバイス、並びに該デバイスを製造する及び動作させる方法 - Google Patents

半導体デバイス、並びに該デバイスを製造する及び動作させる方法 Download PDF

Info

Publication number
JP2024519575A
JP2024519575A JP2023562512A JP2023562512A JP2024519575A JP 2024519575 A JP2024519575 A JP 2024519575A JP 2023562512 A JP2023562512 A JP 2023562512A JP 2023562512 A JP2023562512 A JP 2023562512A JP 2024519575 A JP2024519575 A JP 2024519575A
Authority
JP
Japan
Prior art keywords
quantum well
layer
gating
barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023562512A
Other languages
English (en)
Inventor
アゼーフ，パヴェル
Original Assignee
マイクロソフト テクノロジー ライセンシング，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロソフト テクノロジー ライセンシング，エルエルシー filed Critical マイクロソフト テクノロジー ライセンシング，エルエルシー
Publication of JP2024519575A publication Critical patent/JP2024519575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Bipolar Transistors (AREA)

Abstract

半導体デバイスは、結晶基板と、該結晶基板上にエピタキシャルに配置されたナノワイヤとを有する。該ナノワイヤは、上記基板の上に配置されたゲーティング層と、ゲーティング層の上に配置された量子井戸と、ゲーティング層と量子井戸との間に配置された中間バリアと、量子井戸の上に配置された上部バリアと、を有する。ナノワイヤにゲーティング層を組み込むことにより、基板がボトムゲートを組み込む必要なしに、量子井戸のボトムゲーティングが可能になる。当該半導体デバイスを動作させる方法、及び当該半導体デバイスを製造する方法も提供される。

Description

トポロジカル量子コンピューティングは、半導体が超伝導体に結合されている領域内に、“マヨラナゼロモード”（Majorana zero modes；ＭＺＭｓ）の形態をした非アーベル（non-abelian）エニオンが形成され得る現象に基づく。非アーベルエニオンは、準粒子の一種であり、正確には粒子ではないが、少なくとも部分的に粒子のように振る舞う電子液体における励起を意味する。ＭＺＭはそのような準粒子の特定の束縛状態である。特定の条件下で、これらの状態を、超伝導体で被覆された、ある長さの半導体から形成されたナノワイヤにおける半導体－超伝導体界面の近くに形成することができる。ＭＺＭがナノワイヤ内で誘起されるとき、それは“トポロジカルレジーム”にあると言われる。これを誘起するには、従来は外部から印加されるものである磁場とともに、超伝導体材料において超伝導挙動を誘起する温度へのナノワイヤの冷却を必要とする。それはまた、ナノワイヤの一部を静電ポテンシャルでゲート制御することも必要とし得る。
そのようなナノワイヤのネットワークを形成し、該ネットワークの所々にトポロジカルレジームを誘起することにより、量子コンピューティングの目的で操作されることができる量子ビットを作り出すことが可能である。量子ビットは、キュービットとも称され、２つの可能な結果を持つ測定をその上で行うことができるが、任意の所与の時点（測定されないとき）で実際に、それら相異なる結果に対応する２つの状態の量子重ね合わせであることができる要素である。
ＭＺＭを誘起するため、超伝導体（例えば、アルミニウム、Ａｌ）が超伝導挙動を示す温度までデバイスを冷却する。超伝導体が、隣接する半導体に近接効果を引き起こし、それにより、超伝導体との界面付近の半導体の領域も超伝導特性を示し、すなわち、超伝導体及び隣接する半導体の中に、トポロジカル相挙動が誘起される。ＭＺＭが形成されるのは半導体のこの領域内である。
ＭＺＭが生じることができるトポロジカル相を誘起するための別の１つの条件は、半導体中のスピン縮退を解除（リフト）するための磁場の印加である。量子系の文脈における縮退は、相異なる量子状態が同じエネルギー準位を持つ場合を指す。縮退を解除するとは、それらの状態が相異なるエネルギー準位を採るようにさせることを指す。スピン縮退は、相異なるスピン状態が同じエネルギー準位を持つ場合を指す。スピン縮退は磁場によって解除されることができ、異なるようにスピン偏極した電子間でエネルギー準位分裂を生じさせる。これはゼーマン効果として知られている。典型的に、磁場は外部の電磁石によって印加される。しかし、米国特許出願第１６／２４６２８７号が、外部の磁石を必要とせず、スピン縮退を解除するための磁場を内部で印加するために、超伝導体と半導体との間に強磁性絶縁体の層が配置されたヘテロ構造も開示している。強磁性絶縁体に関して与えられた例は、ＥｕＳ、ＧｄＮ、Ｙ３Ｆｅ５Ｏ１２、Ｂｉ３Ｆｅ５Ｏ１２、ＹＦｅＯ３、Ｆｅ２Ｏ３、Ｆｅ３Ｏ４、ＧｄＮ、Ｓｒ２ＣｒＲｅＯ６、ＣｒＢｒ３／ＣｒＩ３、ＹＴｉＯ３の形態の重元素の化合物を含んでいた（重元素は、ユーロピウム、ガドリウム、イットリウム、鉄、ストロンチウム及びルテニウムである）。
ＭＺＭを誘起することはまた、典型的に、静電ポテンシャルでナノワイヤをゲート制御することを必要とする。静電ポテンシャルは、ゲート電極を用いて印加される。静電ポテンシャルを印加することは、半導体コンポーネントの伝導帯又は価電子帯における電荷キャリアの数を操作する。
一態様において、本発明は半導体デバイスを提供する。当該半導体デバイスは、結晶基板と、該結晶基板上にエピタキシャルに配置されたナノワイヤとを有する。該ナノワイヤは、上記基板の上に配置されたゲーティング層と、ゲーティング層の上に配置された量子井戸と、ゲーティング層と量子井戸との間に配置された中間バリアと、量子井戸の上に配置された上部バリアと、を有する。ナノワイヤにゲーティング層を組み込むことにより、基板がボトムゲートを組み込む必要なしに、量子井戸のボトムゲーティングが可能になる。
関連する一態様は、半導体デバイスを動作させる方法を提供する。当該方法は、ゲーティング層に静電ポテンシャルを印加することを有し、それにより、ゲーティング層が、量子井戸をゲート制御するためのゲート電極として機能する。
他の一態様は、量子井戸をゲート制御するための半導体層の使用を提供し、当該半導体層は量子井戸の下にあり、当該半導体層と量子井戸との間に中間バリアが存在し、中間バリアが更なる半導体の層を有する。半導体層、量子井戸、及び中間バリアは各々、ナノワイヤのコンポーネントとし得る。当該使用は、ここに記載されるようなデバイスの文脈においてとし得る。
より更なる一態様において、本発明は、半導体デバイスを製造する方法を提供する。当該方法は、結晶基板の上にマスクを形成するステップであり、該マスクは、ナノワイヤを成長させるためのエリアを画成する開口を持つ、ステップと、続いて、該エリア内で結晶基板上にエピタキシャルにナノワイヤを成長させるステップと、を有する。ナノワイヤを成長させることは、上記基板の上に下部バリアを成長させ、該下部バリアの上にゲーティング層を成長させ、該ゲーティング層の上に中間バリアを成長させ、該中間バリアの上に量子井戸を成長させ、該量子井戸の上に上部バリアを成長させる、ことを有する。
この概要は、詳細な説明で更に後述される複数の概念の一部を簡略化した形態で紹介するために提示されるものである。この概要は、特許請求される事項の主要な特徴又は本質的な特徴を特定することを意図したものではないし、特許請求される事項の範囲を限定するために使用されることを意図したものでもない。特許請求される事項は、ここに記載される欠点のいずれか又は全てを解決する実装に限定されるものでもない。
本開示の実施形態の理解を助けるとともに、それらの実施形態がどのように実施され得るかを示すために、単に例として、添付の図面を参照する。
半導体デバイスの一例を示す概略斜視図である。 半導体デバイスのゲート電極の例示的な構成を示している。 一組の電気コンタクトの第１の例を含む半導体デバイスの一例の側面図である。 一組の電気コンタクトの第２の例を含む半導体デバイスの一例の斜視図である。 図４のデバイスの平面図である。 半導体デバイスを製造する方法を概説するフローチャートである。
図面は概略的であり、縮尺通りではない。
動詞‘有する’は、ここでは‘含む又はからなる’の省略表現として使用される。換言すれば、動詞‘有する’は、閉じていない用語であることを意図しているが、特に、化学組成に関連して使用される場合、閉じた用語‘からなる’でのこの用語の置き換えが明示的に企図される。
例えば“頂部”、“底部”、“左”、“右”、“上”、“下”、“水平”、及び“垂直”などの方向用語は、ここでは説明の便宜上使用され、関連する図に示された向きに関する。誤解を避けるために、この用語は、外部座標系におけるデバイスの向きを限定することを意図していない。
ここで使用されるとき、用語“超伝導体”は、その材料の臨界温度Ｔｃより低い温度に冷却されたときに超伝導となる材料を指す。この用語の使用は、デバイスの温度を限定することを意図していない。
“ナノワイヤ”は、ナノスケール幅と、少なくとも１０、又は少なくとも１００、又は少なくとも５００、又は少なくとも１０００の長さ対幅の比とを持つ細長い部材である。ナノワイヤは典型的に、１０－５００ｎｍ、オプションで５０－１００ｎｍ又は７５－１２５ｎｍの範囲内の幅を持つ。長さは典型的に、例えば少なくとも１μｍ又は少なくとも１０μｍといった、マイクロメートルのオーダーのものである。例えば、ナノワイヤは、２－２０μｍの範囲内の長さと、４０－２００ｎｍの範囲内の幅とを持ち得る。
“半導体－超伝導体ハイブリッド構造”は、特定の動作条件下で互いに結合され得る半導体コンポーネント及び超伝導体コンポーネントを有する。特に、この用語は、例えばマヨラナゼロモードなどのトポロジカル挙動又は量子コンピューティング用途に有用な他の励起を示すことが可能な構造を指す。動作条件は、一般に、構造体を超伝導体コンポーネントのＴｃより低い温度に冷却すること、構造体に磁場を印加すること、及び構造体に静電ゲーティングを適用することを有する。一般に、半導体コンポーネントの少なくとも一部は超伝導体コンポーネントと密接に接触し、例えば、超伝導体コンポーネントが半導体コンポーネント上にエピタキシャル成長され得る。しかしながら、半導体コンポーネントと超伝導体コンポーネントとの間に１つ以上の更なるコンポーネントを持つ特定のデバイス構造が提案されている。
半導体デバイスをゲート制御することには様々な手法がとられてきた。ボトムゲーティング型デバイスを提供することが特に有用であろう。
蒸気－液体－固体（vapour-liquid-solid；ＶＬＳ）成長ナノワイヤのためにボトムゲーティングを実装することは比較的簡単である。ＶＬＳナノワイヤを含むデバイスを製造するには、先ず、成長基板上にナノワイヤが成長される。ＶＬＳによって生成されるナノワイヤは垂直に配向され：それらの長さ軸は成長基板の面に垂直である。次いで、ナノワイヤが成長基板から劈開され、デバイス基板上に水平向きに配置される。ナノワイヤを付与する前に、デバイス基板上に前もって、例えばパターニングされた金属層の形態をしたボトムゲート電極が形成され得る。
ＶＬＳナノワイヤに基づくデバイスは、成長基板からナノワイヤを劈開する要件のために、限られたスケーラビリティを持つ。ナノワイヤを位置付けることは、繊細で時間のかかるプロセスであり、デバイスの複雑さが増すにつれて急速に非実用的になる。
ナノワイヤを製造する他の一手法は選択エリア成長である。選択エリア成長はマスクの使用を伴い、該マスクの開口によって画成されるエリア内に結晶半導体が選択的に成長されることを可能にする。選択エリア成長は水平配向ナノワイヤを形成し、それがデバイス基板上に直接成長される。従って、劈開又は転写は行われない。これは、ナノワイヤの比較的複雑なネットワークを生成することを可能にし得る。
選択エリア成長ナノワイヤのボトムゲーティングは難題である。１つの手法は、例えば、マスクを形成する前に基板の表面にわたって導電性バッファ層を形成することによって、基板をボトムゲートとして構成するものである。このアプローチは、ボトムゲーティングが達成されることを可能にするが、制限を持つ。導電性バッファ層は、可能な回路設計を制限する。また、導電性バッファ層が形成された後にマスクが形成されるので、ナノワイヤとバッファ層との間に電荷トラップが生成され得る。これは、デバイスの性能に悪影響を及ぼし得る。
ここでは、絶縁性の基板の使用を可能にしながら選択エリア成長ナノワイヤにボトムゲートを組み込む半導体デバイスが提供される。当該デバイスは、特にキュービットデバイスのコンポーネントとして有用であり得るが、量子井戸をボトムゲート制御することが望まれる他の状況にも適用可能である。
次に、図１を参照して、一例の半導体デバイス１００を説明する。当該デバイスは、基板１１０上に配置されたナノワイヤを有する。図１は、デバイス１００の概略斜視図である。
デバイス１００は基板１１０を含んでいる。該基板は、ウエハ、すなわち、一片の単結晶材料を有する。ウエハ材料の一例はインジウム燐である。ウエハ材料の他の例は、ガリウム砒素、インジウムアンチモン、インジウム砒素、及びシリコンを含む。
基板はウエハからなり得る。あるいは、基板は、例えば集積電気回路などの追加の構造を更に有した機能化ウエハであってもよい。
ウエハ上には誘電体マスク１１２が配置されている。ここで提供されるナノワイヤは、選択エリア成長を用いて製造され得る。選択エリア成長は、マスク１１２を利用して、コンポーネントのエピタキシャル成長が行われる位置を制御する。マスク１１２は、成長中に選択性を提供する任意の材料を有することができ、特に、アモルファス誘電体材料を有し得る。このコンポーネントは、例えば分子線エピタキシ（“ＭＢＥ”）、有機金属気相エピタキシ（“ＭＯＶＰＥ”）、又はこれらに類するものなどの技術を用いて成長され得る。マスク１１２は典型的に、コンポーネントを成長させた後に除去されず、従って、完成したデバイス内に存在したままである。マスクを形成するのに有用な誘電体材料の例は、酸化シリコンＳｉＯｘ、窒化シリコンＳｉＮｘ、酸化アルミニウムＡｌＯｘ、及び酸化ハフニウムＨｆＯｘを含む。
この例では選択エリア成長によって得ることができるナノワイヤ（“ＳＡＧナノワイヤ”としても参照する）であるナノワイヤは、基板１１０の表面から誘電体マスク１１２の開口を通って延びる。ナノワイヤは水平に配向される。換言すれば、ナノワイヤの長さ次元が基板の表面に平行である。図１に示すナノワイヤの相対的な高さは誇張されている。
ナノワイヤは複数の層を有し、バリア層１３０、１５０、１７０を更に有するサンドイッチ構造内に配置されたゲーティング層１４０及び量子井戸１６０を含む。量子井戸１６０は、デバイスの活性領域であり、使用時に、関心ある量子励起がこの層内で生成される。ゲーティング層１４０は、量子井戸１６０のボトムゲートとして機能する。
基板とは対照的にＳＡＧナノワイヤ自体の中にボトムゲートを組み込むことにより、基板にボトムゲートを組み込むことによって課される設計制約が取り除かれる。一例として、基板は絶縁基板であってもよく、それにより、基板上に電気回路を形成することを可能にする。これは、より広範なシステムに当該半導体デバイスを組み込むことを可能にし得る。
ゲーティング層１４０の性質は、電圧源に接続されたときに、量子井戸１６０をゲート制御するための静電界をゲーティング層１４０が提供可能であれば、特に限定されない。ゲーティング層１４０は量子井戸であってもよい。あるいは、ゲーティング層１４０は、半導体、特に、ドープされた半導体であってもよい。ドープされた半導体は、アンドープの半導体と比較して相対的に高い導電率を持つ。
次に、このナノワイヤ例の中に存在する様々な層の各々を順に説明する。
このナノワイヤ例の最下層は、オプションのバッファ層１２０である。バッファ層１２０は、結晶基板１１０の表面上にエピタキシャルに配置される。ナノワイヤはエピタキシャル成長によって形成されるので、ナノワイヤの直に隣接する層間の良好な格子整合が望ましい。換言すれば、隣接する層は、望ましくは、可能な限り同様の格子定数を持つ。この目的のために、バッファ層１２０は、結晶基板の格子定数と、この例では下部バリア１３０である次の層の格子定数との間の格子定数を持つように選択された材料を有し得る。デバイスの任意の２つのコンポーネント間に適切なバッファ層が設けられてもよい。
バッファ層１２０の上に下部バリア１３０が配置されている。下部バリアは、ゲーティング層１４０内に電荷を局在化させる働きをする絶縁コンポーネントである。下部バリアは、単一材料の層を有してもよいし、２つ以上の異なる材料の複数の層を有してもよい。例えば、下部バリアは、２つの異なる材料の層の交互スタックを有し得る。そのような層の数は特に限定されない。
ナノワイヤのコンポーネントは、ＩＩＩ－Ｖ半導体材料又はＩＩ－ＶＩ半導体材料を有し得る。ＩＩＩ－Ｖ族半導体材料は、インジウム、アルミニウム及びガリウムから選択される少なくとも１つのＩＩＩ族元素と、ヒ素、リン及びアンチモンから選択される少なくとも１つのＶ族元素とを有する化合物又は合金とし得る。
バッファ層及び／又は下部バリア層は、例えば、各々独立に、式１：
ＡｌｘＩｎｙＧａｚＡｓ
の材料を含むことができ、ｘ、ｙ、及びｚの値は独立に選択され、０から１の範囲である。ｘ、ｙ、及びｚは合計で１とし得る。この材料は、インジウム砒素、アルミニウムインジウム砒素、インジウムガリウム砒素、アルミニウムガリウム砒素、及びアルミニウムインジウムガリウム砒素から選択され得る。
別個のバッファ層を含めることはオプションであり、下部バリア層が基板の表面上に直接配置されてもよい。下部バリア層は、２つ以上の異なる材料を有した２つ以上の層を有してもよい。各材料が式１の材料であるとし得る。
ゲーティング層１４０が、下部バリア１３０上に配置され、下部バリア１３０と中間バリア１５０との間に挟まれる。ゲーティング層１４０は、下部バリア１３０及び中間バリア１５０のバンドギャップと比較して相対的に小さいバンドギャップを持つ半導体材料の層を有する。
ゲーティング層１４０は式１の材料を有し得る。ｘ、ｙ、及びｚの値を変えることによって、材料の電子特性、特にバンドギャップを制御することが可能である。例えば、バリア層はアルミニウムガリウム砒素を有することができ、量子井戸層はガリウム砒素を有することができる。
使用時、ゲーティング層１４０は導電層として機能し、電荷がゲーティング層１４０内に局在化される。これは、ゲーティング層１４０が量子井戸１６０をゲート制御するためのゲート電極として動作されることを可能にする。
ゲーティング層１４０上に中間バリア１５０が配置される。下部バリア１３０と同様に、中間バリア１５０は絶縁コンポーネントである。中間バリア１５０は、ゲーティング層１４０と量子井戸１６０との間の電流の流れを防止するためのゲート誘電体として機能する。
中間バリア１５０は、下部バリア１３０と同様の構造を持つことができ、例えば式１の材料といった、比較的高いバンドギャップの（１つ以上の）半導体材料の１つ以上の層を有することができる。
図示した例において、中間バリアは、第１の層１５２、第２の層１５４、及び第３の層１５６を有している。複数の層からバリアを構築することは、欠陥フィルタリングを提供することができ、すなわち、使用される材料の結晶構造内の転位の影響を低減させることができる。
中間バリア１５０上に量子井戸１６０が配置される。量子井戸１６０は、バリアのバンドギャップと比較して相対的に小さいバンドギャップを持つ半導体材料の層を有し得る。量子井戸を形成するのに有用な材料は、例えば、Odoh及びNjapba，“A Review of Semiconductor Quantum Well Devices”，Advances in Physics Theories and Applications，vol．46，2015，pp．26-32、及び、S．Kasap，P．Capper（編集），“Springer Handbook of Electronic and Photonic Materials”，DOI 10.1007/978-3-319-48933-9_40に記載されている。
量子井戸１６０は、半導体デバイスの活性作動コンポーネントである。使用時、例えばマヨラナゼロモードなどの関心ある励起が量子井戸１６０内に生成されることができ、ゲーティング層１４０が量子井戸１６０のボトムゲートとして働く。
この例では、量子井戸１６０の上に上部バリア１７０が配置されている。上部バリア１７０は、構造において下部及び中間バリア１３０、１５０と同様とし得る。上部バリア１７０は、式１の材料の１つ以上の層を有し得る。
上部バリア１７０上に超伝導体コンポーネント１８０が配置される。このデバイス例は、半導体－超伝導体ハイブリッドデバイスとして構成されている。換言すれば、超伝導体コンポーネント１８０が、量子井戸１６０の材料と、量子井戸１６０とのエネルギー準位混成を受けるように構成され得る。上部バリア１７０は、量子井戸１６０と超伝導体コンポーネント１８０との間の相互作用の強さを調整する働きをすることができる。
存在する場合、超伝導体の性質は特に限定されず、適宜に選択され得る。該超伝導体は、典型的には、ｓ波超伝導体である。当技術分野で知られている様々なｓ波超伝導体のいずれが使用されてもよい。例は、アルミニウム、インジウム、錫、及び鉛を含み、一部の状況ではアルミニウムが好ましい。アルミニウムが使用される実施形態において、超伝導体コンポーネントは、例えば、３－２０ｎｍの範囲内の厚さを持ち得る。
図示した構造には様々な変更が為され得る。例えば、上部バリア１７０はオプションであり、省略されてもよい。超伝導体コンポーネント１８０は省略されてもよい。当該デバイスは、２つ以上の量子井戸を含んでもよい。当該デバイスは、２つ以上のゲーティング層を含んでもよい。例えば、超伝導体コンポーネント１８０を、トップゲートとして機能するように構成された更なるゲーティング層で置き換えることができる。
第１の量子井戸１４０によって提供されるボトムゲーティングは、他の形態のゲーティングと組み合わせて使用されてもよい。デバイスの異なる部分が異なってゲート制御されることで、デバイスの挙動のいっそう精緻な制御を可能にし得る。次に、図２を参照して、ここに記載される半導体デバイスに対する追加のゲート電極の構成例を説明する。図２は、例示的なデバイスの簡略化された概略断面図である。
一般に、ゲーティングを提供するための構造は、ゲート電極と、ゲート電極とデバイスの更なるコンポーネントとの間の電流の流れを防止するためのゲート誘電体とを含む。このような構造はゲートスタックと称され得る。
図２は、図１を参照して説明したような、誘電体マスク２１２、半導体デバイス２２０、及び基板２１０を含んだ、一例のデバイス２００を示している。半導体デバイス２２０の詳細は、表現の明瞭さのために図から省略されている。デバイス２００は、サイドゲーティング及びトップゲーティングされる点でデバイス１００と異なる。
サイドゲーティングはサイドゲート２３０によって提供される。サイドゲート２３０は、空間Ｓによって半導体デバイス２２０から横方向に離隔された電極である。該空間は、サイドゲート２３０と半導体デバイス２２０との間のゲート誘電体として機能する。図示のように空間Ｓはエンプティ空間であってもよいし、該空間内に誘電体材料の層が設けられてもよい。
図２は更に、トップゲートのためのゲートスタックの一例を示している。該ゲートスタックは、ゲート電極２４０及びゲート誘電体２４２を含んでいる。ゲート電極２４０は、半導体デバイス２２０の上を延在し、ゲート誘電体２４２によって半導体デバイス２２０から離隔される。
ゲート誘電体を形成するのに有用な材料の例は、酸化アルミニウム、酸化ハフニウム、酸化シリコン、及び窒化シリコンを含む。ゲート誘電体２４２は単一の層として示されているが、誘電体材料の２つ以上の層が存在してもよい。
半導体コンポーネントとゲートスタックとの間に超伝導体コンポーネントが配置される場合、超伝導体コンポーネントは、ゲートスタックによって印加される静電界から半導体コンポーネントを遮蔽し得る。従って、典型的に、超伝導体コンポーネントを含まないデバイスの部分にトップゲーティング又はサイドゲーティングが適用される。あるいは、トップゲート又はサイドゲートが、超伝導体コンポーネントを担持していない半導体コンポーネントの面と揃えられ得る。
図示した例は、トップゲート及びサイドゲートを含んでいる。実際には、デバイスは如何なる数のゲートを含んでもよく、各ゲートの性質が独立に適宜に選択され得る。
使用時、ゲーティング層及び量子井戸は各々、それぞれの電気コンタクトに接続される。電気コンタクトは様々な方式で配置され得る。第１の配置例を、一例のナノワイヤの長さに沿った断面図である図３に示す。
一例のナノワイヤ３００は、ゲーティング層３４０及び量子井戸３６０を含んでいる。ゲーティング層３４０は、下部バリア３３０と中間バリア３５０との間に挟まれている。量子井戸３６０は、中間バリア３５０と上部バリア３７０との間に挟まれている。超伝導体コンポーネント３８０が、量子井戸３６０の上に配置され、上部バリア３７０によって量子井戸３６０から離隔されている。これらのゲーティング層、量子井戸、バリア、及び超伝導体コンポーネントは、図１を参照して前述した通りとし得る。
端部領域において、ナノワイヤ３００は、ゲーティング層３４０用の第１の電気コンタクト３９０と、量子井戸３６０用の第２の電気コンタクト３９５に接続している。
短絡を生じることを回避するために、第１の電気コンタクト３９０及び第２の電気コンタクト３９５は互いに絶縁される。図示した例では、例えばエッチングによって、上部バリア層３７０及び量子井戸３６０の一部が除去されている。下部バリア３３０、ゲーティング層３４０、及び中間バリア３５０は、上部バリア層３７０及び量子井戸３６０よりも更に先まで延在している。これは、第１の電気コンタクト３９０が第２の電気コンタクト３９５ａから横方向に離隔されることを可能にしている。
第１の電気コンタクト３９０を下部バリア３３０上に配置し、第２の電気コンタクトを中間バリア３５０上に配置することによって、第１の電気コンタクト３９０と第２の電気コンタクト３９５ａとの間の垂直方向の隔たりが設けられている。
ゲーティング層３４０は、量子井戸３６０に静電界を印加するためのものである。従って、ゲーティング層は典型的に１つの電気コンタクト３９０のみに接続される。電流がゲーティング層３４０を通って流れる必要はない。
対照的に、量子井戸３６０を通る電流の流れを可能にすることが望ましいと言える。従って、量子井戸３６０は典型的に、ナノワイヤ３００の第２端に配置された更なる電気コンタクト３９５ｂに接続する。
電気コンタクトの第２の配置例を図４及び図５に示す。図４は、一例のデバイス４００の一端の領域の概略斜視図であり、図５は、デバイス４００の概略平面図である。
図１のデバイスと同様に、一例のデバイス４００は、下部、中間、及び上部バリア４３０、４５０、４７０によって挟まれたゲーティング層４４０及び量子井戸４６０を含んでいる。量子井戸４６０の上で、超伝導体コンポーネント４８０が上部バリア４７０上に配置されている。
一例のデバイス４００は、ナノワイヤの一端が分岐して２つのリム４０２、４０４に分かれているという点でデバイス３００と異なる。図５に示すように、ナノワイヤは、平面視したときに、‘Ｔ’字ジャンクションに似たセクションを含む。ゲーティング層４４０用の第１の電気コンタクト４９０は、ナノワイヤの第１リム４０２に接続し、量子井戸４６０用の第２の電気コンタクト４９５ａは、ナノワイヤの第２リム４０４に接続する。
ゲーティング層４４０へのより容易な接続を可能にするために、上部バリア４７０及び量子井戸４６０は、例えばエッチングによって、第１リム４０２から選択的に除去され得る。
これらの電気コンタクトを分岐ナノワイヤの相異なるリム上に配置することは、短絡を回避するための一技術である。加えて、この構成は、ゲーティング層４４０がゲート電極として動作し続けることを可能にしながら量子井戸４６０を選択的に空乏化させるように動作され得るカッターゲート４９９を含めることを可能にする。
カッターゲート４９９は、分岐ナノワイヤの第２リム４０４上に配置される。第１リム４０２上の第１の電気コンタクト４９０はカッターゲート４９９の下流である。カッターゲート４９９は一片の材料として図示されている。実際には、カッターゲートからの電流の流れを防止するためのゲート誘電体が、カッターゲート４９９とデバイスの残りのコンポーネントとの間に配置される。カッターゲート４９９は、図示のようにラップアラウンドゲートであってもよいし、任意の他の適切な形態をとってもよい。
使用時、カッターゲート４９９は、量子井戸４６０を電気コンタクト４９５からアイソレートするように動作されることができる。これは、ナノワイヤのリム上でのカッターゲート４９９の配置により、同時にゲーティング層４４０を第１の電気コンタクト４９０からアイソレートすることなしに達成されることができる。これは、カッターゲート及びゲーティング層が互いに別々且つ独立に動作されることを可能にする。
デバイス３００と同様に、量子井戸４６０用の更なる電気コンタクト４９５ｂが、ナノワイヤの反対側の端部に設けられ得る。
図示した構造には様々な変更が為され得る。
第１の電気コンタクト４９０を担持する分岐４０２は、ナノワイヤの端部近くにあるものとして図示されている。しかしながら、分岐４０２は、分岐４０２が第２の電気コンタクトとはカッターゲートの反対側にある限り、ナノワイヤの長さに沿った任意の箇所にあってもよい。
図示した例は単一のカッターゲート４９９を持っている。更なる電気コンタクト４９５ｂと分岐４０２との間に更なるカッターゲートが配置されてもよい。
図示した分岐はＴ字ジャンクションの形態をとっているが、分岐とナノワイヤの長さとの間の角度は、必ずしも直角である必要はなく、適宜に選択され得る。
ここでは、半導体デバイスを動作させる方法も提供される。当該デバイスが超伝導体コンポーネントを含む実装において、当該デバイスは、例えば適切な極低温チャンバを用いて、半導体コンポーネントの動作温度まで冷却され得る。磁場が当該デバイスに印加されてもよい。静電ポテンシャルがゲーティング層に印加される。これは、ゲーティング層に、量子井戸でゲート制御するためのゲート電極として挙動させる。例えばマヨラナゼロモードといった有用な量子状態が量子井戸内に生成され得る。量子井戸に対して測定が行われ得る。当該デバイスは、例えばキュービットデバイスのコンポーネントとして使用され得る。
次に、図６を参照して、ここで提供される半導体デバイスを製造する方法の一例を説明する。図６は、当該方法を概説するフロー図である。
当該方法は、選択エリア成長を用いてデバイスの半導体コンポーネントを製造し、次いで、例えば電気コンタクトを付加すること及び超伝導体コンポーネントを形成することなどの、任意の所望のポスト製造処理を行うことを含む。
ブロック６０１にて、結晶基板の上にマスクは形成される。マスクは、半導体コンポーネントが成長されることになるエリアを画成する少なくとも１つの開口を持つ。マスクは、任意の適切な技術によって形成されることができる。典型的に、マスクは、例えば電子ビームリソグラフィなどのリソグラフィプロセスによって形成される。
電子ビームリソグラフィを用いてマスクを形成することは、例えばスピンコーティングによって、レジストの層を結晶基板に塗布し、レジストの領域を選択的に電子ビームに曝し、次いでレジストを現像してマスクを形成することを有する。
続いて、マスク内の開口によって画成されたエリア内に半導体デバイスの様々な層が順に成長される。これらの層は、分子線エピタキシ、有機金属気相エピタキシ（“ＭＯＶＰＥ”）、又は結晶材料をエピタキシャル成長させるための任意の他の好適プロセスによって成長され得る。
成長処理の各々が同一の成長チャンバ内で行われてもよい。成長工程の全てが完了するまで同一の成長チャンバ内に基板が維持され得る。換言すれば、基板は好ましくは、成長工程の間に大気に曝されない。これは、層間の界面の品質を向上させ、それにより、電荷トラップの生成を回避し得る。電荷トラップはデバイスの性能を低下させ得る。例えば、基板の表面全体を覆うバッファ層としてなど、マスクを形成する前にボトムゲートが形成される場合、電荷トラップが生成されることが見出されている。
成長処理は、ブロック６０２にて、マスク内の開口によって画成されたエリアにナノワイヤの下部バリア部分を成長させることを含む。オプションで、この工程に先立って、開口内にバッファ層を成長させる処理が行われ得る。下部バリアが複数の材料層を含む実装では、各層が順次に堆積される。
ブロック６０３にて、下部バリアの上にゲーティング層が成長される。
次いで、ブロック６０４にて、ゲーティング層の上に中間バリアが成長される。ブロック６０２の処理と同様に、中間バリアが複数の層を含む実装では、中間バリアが層ごとに構築される。
次いで、ブロック６０５にて、中間バリアの上に量子井戸が成長される。
続いて、ブロック６０６にて、量子井戸の上に上部バリアが成長され得る。上部バリアは、下部バリア及び中間バリアと同様に複数の材料層を含んでもよいし、単一の層であってもよい。
半導体コンポーネントを成長させた後に、ナノワイヤの上に超伝導体コンポーネントが製造され得る。例えば、超伝導体の層が、基板の表面の上にグローバルに堆積され、次いで、当該超伝導体の層から所望の超伝導体コンポーネントをパターン形成するように選択的にエッチングされ得る。この堆積は、上記成長工程と同じチャンバ内で行われてもよいし、異なる装置を用いて行われてもよい。一部の実装において、チャンバは真空チャンバとし得る。そのような実装では、超伝導体材料を堆積させた後まで基板を真空下に維持することができる。
その後、電気コンタクト及び／又は追加のゲート電極がデバイスに付加され得る。デバイスが超伝導体コンポーネントを有する実装において、電気コンタクト及び／又はゲート電極は、超伝導体コンポーネントと同時に形成されてもよいし、例えば金などの非超伝導金属から形成されてもよい。電気コンタクトを形成する前に、例えば、図３及び図４に示した構成を形成するなど、ゲーティング層及び量子井戸への容易なアクセスを可能にするために、ナノワイヤの一部が選択的にエッチングされ得る。２つ以上の材料が除去される実装において、該エッチングは複数の順次のエッチング工程を有し得る。
理解されることには、以上の実施形態は単に例として記載されたものである。
より一般的には、ここに開示される一態様によれば、結晶基板と、該結晶基板上にエピタキシャルに配置されたナノワイヤと、を有する半導体デバイスが提供される。ナノワイヤは、ゲーティング層と、ゲーティング層の上に配置された量子井戸と、ゲーティング層と量子井戸との間に配置された中間バリアと、量子井戸の上に配置された上部バリアとを有する。ナノワイヤ内にゲーティング層を含めることにより、基板の変更を必要とすることなく、量子井戸をボトムゲーティングすることが可能になる。基板を変更することなくボトムゲーティングを可能にすることは、絶縁性の基板を使用し得るので、より広範な回路設計を可能にし得る。
ゲーティング層は量子井戸であってもよい。
ナノワイヤは選択エリア成長ナノワイヤとすることができる。ナノワイヤは、マスクによって囲まれた外周を持つことができる。マスクはハードマスクとし得る。基板の表面とマスクとの間に回路を配置することができる。
当該半導体デバイスは更に、上部バリアの上に配置された超伝導体コンポーネントを有することができる。超伝導体コンポーネントをデバイスに組み込むことは、興味深い量子力学的挙動をデバイス内で誘起することを可能にし得る。例えば、一部の実装において、マヨラナゼロモードが量子井戸内に生成され得る。特に、デバイスがキュービットデバイスに組み込まれる実装において、デバイスは超伝導体コンポーネントを含み得る。
当該半導体デバイスは更に、結晶基板とゲーティング層との間に配置された下部バリアを有し得る。これは、改善された電子特性を得ることを可能にし得る。下部バリアは、２つ以上の異なる材料の２つ以上の層を含み得る。２つ以上の層から下部バリアを形成することは、欠陥フィルタリングを提供し得る。
結晶基板と下部バリアとの間にバッファ層が配置されてもよい。バッファ層は、下部バリアがより容易に成長されることを可能にし得る。
中間バリアは、少なくとも２つの異なる材料の層を有してもよい。バリアを多層構造として構成することにより、バリアの電子特性が向上され得る。例えば、２つ以上の層の使用は欠陥フィルタリングを提供し得る。
量子井戸のボトムゲーティングを可能にするゲーティング層に加えて、当該半導体デバイスは更に、追加のゲート電極を有してもよい。例えば、当該デバイスは、ナノワイヤの上にゲートスタックを配置することによってトップゲートを含むことができる。代わりに、あるいは加えて、当該半導体デバイスは更にサイドゲートを有してもよい。
当該半導体デバイスは更に、ゲーティング層に接続された第１の電気コンタクトと、量子井戸に接続された第２の電気コンタクトとを有し得る。例えば第２の電気コンタクトとはナノワイヤの反対の端部で、量子井戸に第３の電気コンタクトも接続され得る。ゲーティング層は、量子井戸に静電界を印加するためのものであり、ちょうど１つの電気コンタクトを持つとし得る。
ナノワイヤは分岐されてもよく、第１リム及び第２リムを持つことができる。第１の電気コンタクトが第１リムに接続され得るとともに、第２の電気コンタクトが第２リムに接続され得る。このような実装において、当該半導体デバイスは更に、量子井戸を電気的に空乏化させるためのカッターゲートを有することができ、カッターゲートは、第２リムをゲート制御するように構成される。この構成は、量子井戸がその電気コンタクトからアイソレートされることを可能にしながら、同時にゲーティング層がゲート電極として独立して動作し続けることを可能にする。
カッターゲートはラップアラウンドゲートとし得る。ラップアラウンドゲートは、ナノワイヤの２つ以上の面から静電界を印加し得るので、向上されたゲーティングを提供し得る。
関連する一態様は、半導体デバイスを動作させる方法を提供する。当該方法は、ゲーティング層に静電ポテンシャルを印加することを有し、それにより、ゲーティング層が、量子井戸をゲート制御するためのゲート電極として機能する。ナノワイヤの構成は、ゲーティング層が量子井戸をゲート制御するためのボトムゲートとして動作することを可能にする。
他の一態様は、量子井戸をゲート制御するための半導体層の使用を提供し、当該半導体層は量子井戸の下にあり、当該半導体層と量子井戸との間に中間バリアが存在し、中間バリアが更なる半導体の層を有する。半導体層、量子井戸、及び中間バリアは各々、ナノワイヤのコンポーネントとし得る。当該使用は、ここに記載されるようなデバイスの文脈においてとし得る。
より更なる一態様は、半導体デバイスを製造する方法を提供する。当該方法は、結晶基板の上にマスクを形成するステップであり、該マスクは、ナノワイヤを成長させるためのエリアを画成する開口を持つ、ステップと、続いて、該エリア内で結晶基板上にエピタキシャルにナノワイヤを成長させるステップと、を有する。換言すれば、ナノワイヤが選択エリア成長によって成長される。ナノワイヤを成長させることは、
基板の上に下部バリアを成長させ、
下部バリアの上にゲーティング層を成長させ、
ゲーティング層の上に中間バリアを成長させ、
中間バリアの上に量子井戸を成長させ、
量子井戸の上に上部バリアを成長させる、
ことを有する。
成長処理は、１つの成長チャンバ内で行われることができる。成長動作が完了するまで基板を成長チャンバ内に保持することができる。例えば、ナノワイヤが真空チャンバ内で成長される実装において、少なくともナノワイヤの成長が完了するまでナノワイヤを真空下に保つことができる。開放雰囲気への基板の曝露を回避することで汚染を回避することができ、これは、層間のより高品質の界面が得られることを可能にし得る。例えば、電荷トラップの形成が回避され得る。これは、完成したデバイスの動作特性を改善し得る。
当該方法は更に、デバイス態様を参照してここで説明された更なる要素のうちのいずれかを製造することを有し得る。例えば、当該方法は更に、上部バリアの上に超伝導体コンポーネントを形成することを有し得る。
マスクは、ナノワイヤが分岐して第１リム及び第２リムを含むことになるように構成されることができる。当該方法は更に、ナノワイヤを成長させた後に、ナノワイヤの第１リムを選択的にエッチングしてゲーティング層の一部を露出させることを有し得る。
ナノワイヤのコンポーネントは、任意の適切なプロセスによって成長され得る。例えば、ナノワイヤは分子線エピタキシによって成長され得る。
ここでの開示を所与として、当業者には、開示された技術の他の変形又はユースケースが明らかになり得る。本開示の範囲は、記載された実施形態によって限定されるものではなく、添付の請求項によってのみ限定される。

Claims (15)

  1. 結晶基板と、
    前記結晶基板上にエピタキシャルに配置されたナノワイヤと、
    を有し、
    前記ナノワイヤは、
    前記基板の上に配置されたゲーティング層と、
    前記ゲーティング層の上に配置された量子井戸と、
    前記ゲーティング層と前記量子井戸との間に配置された中間バリアと、
    前記量子井戸の上に配置された上部バリアと、
    を有する、
    半導体デバイス。
  2. 前記結晶基板と前記ゲーティング層との間に配置された下部バリア、を更に有する請求項１に記載の半導体デバイス。
  3. 前記上部バリアの上に配置された超伝導体コンポーネント、を更に有する請求項１又は２に記載の半導体デバイス。
  4. 前記ゲーティング層は量子井戸である、請求項１に記載の半導体デバイス。
  5. 前記中間バリアは、少なくとも２つの異なる材料の層を有する、請求項１乃至４のいずれかに記載の半導体デバイス。
  6. 前記ナノワイヤの上に配置されたゲートスタック、を更に有する請求項１乃至５のいずれかに記載の半導体デバイス。
  7. 前記ゲーティング層に接続された第１の電気コンタクトと、
    前記量子井戸に接続された第２の電気コンタクトと、
    を更に有する請求項１乃至６のいずれかに記載の半導体デバイス。
  8. 前記ナノワイヤは分岐して第１リム及び第２リムを持ち、前記第１の電気コンタクトは前記第１リムで接続し、前記第２の電気コンタクトは前記第２リムで接続する、請求項７に記載の半導体デバイス。
  9. 当該半導体デバイスは更に、前記量子井戸を電気的に空乏化させるためのカッターゲートを有し、該カッターゲートは、前記第２リムをゲート制御するように構成され、オプションで、該カッターゲートはラップアラウンドゲートである、請求項８に記載の半導体デバイス。
  10. 請求項１乃至９のいずれかに記載の半導体デバイスを動作させる方法であって、
    前記ゲーティング層に静電ポテンシャルを印加するステップであり、それにより、前記ゲーティング層が、前記量子井戸をゲート制御するためのゲート電極として機能する、ステップ、
    を有する方法。
  11. 量子井戸をゲート制御するための半導体層の使用であって、当該半導体層は前記量子井戸の下にあり、当該半導体層と前記量子井戸との間に中間バリアが存在し、該中間バリアは更なる半導体の層を有する、半導体層の使用。
  12. 半導体デバイスを製造する方法であって、
    結晶基板の上にマスクを形成するステップであり、該マスクは、ナノワイヤを成長させるためのエリアを画成する開口を持つ、ステップと、
    続いて、前記エリア内で前記結晶基板上にエピタキシャルにナノワイヤを成長させるステップと、
    を有し、
    前記ナノワイヤを成長させることは、
    前記基板の上に下部バリアを成長させ、
    前記下部バリアの上にゲーティング層を成長させ、
    前記ゲーティング層の上に中間バリアを成長させ、
    前記中間バリアの上に量子井戸を成長させ、
    前記量子井戸の上に上部バリアを成長させる、
    ことを有する、
    方法。
  13. 前記成長の処理の全てが１つの成長チャンバ内で実行され、且つ／或いは前記ナノワイヤは分子線エピタキシによって成長される、請求項１２に記載の方法。
  14. 前記上部バリアの上に超伝導体コンポーネントを形成するステップ、を更に有する請求項１２又は１３に記載の方法。
  15. 前記マスクは、前記ナノワイヤが分岐して第１リム及び第２リムを含むことになるように構成され、
    当該方法は更に、ナノワイヤを成長させた後に、前記ナノワイヤの前記第１リムを選択的にエッチングして前記ゲーティング層の一部を露出させるステップ、を有する、
    請求項１２乃至１４のいずれかに記載の方法。
JP2023562512A 2021-04-29 2021-04-29 半導体デバイス、並びに該デバイスを製造する及び動作させる方法 Pending JP2024519575A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2021/061237 WO2022228678A1 (en) 2021-04-29 2021-04-29 Semiconductor device and methods for fabricating and operating the device

Publications (1)

Publication Number Publication Date
JP2024519575A true JP2024519575A (ja) 2024-05-17

Family

ID=75746638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023562512A Pending JP2024519575A (ja) 2021-04-29 2021-04-29 半導体デバイス、並びに該デバイスを製造する及び動作させる方法

Country Status (7)

Country Link
US (1) US20240224816A1 (ja)
EP (1) EP4331019A1 (ja)
JP (1) JP2024519575A (ja)
KR (1) KR20230175214A (ja)
CN (1) CN117256212A (ja)
AU (1) AU2021443868A1 (ja)
WO (1) WO2022228678A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241190A (en) * 1991-10-17 1993-08-31 At&T Bell Laboratories Apparatus for contacting closely spaced quantum wells and resulting devices

Also Published As

Publication number Publication date
AU2021443868A1 (en) 2023-10-05
US20240224816A1 (en) 2024-07-04
EP4331019A1 (en) 2024-03-06
KR20230175214A (ko) 2023-12-29
WO2022228678A1 (en) 2022-11-03
CN117256212A (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
US11707000B2 (en) Side-gating in selective-area-grown topological qubits
US11404624B2 (en) Fabrication of a quantum device
EP3912192B1 (en) Fabrication of a device
KR102674372B1 (ko) 반도체-강자성 절연체-초전도체 하이브리드 디바이스
US12041857B2 (en) Method of fabricating gates
TW202329463A (zh) 具有水平限制通道的半導體超導體混合裝置及其形成方法
JP2024519575A (ja) 半導体デバイス、並びに該デバイスを製造する及び動作させる方法
KR20240031316A (ko) 전극 어레이를 포함하는 반도체-초전도체 하이브리드 디바이스
US20230147168A1 (en) Side-gated semiconductor-superconductor hybrid devices
US20240284806A1 (en) Semiconductor device having an electrostatically-bounded active region
US20230227996A1 (en) Method of forming shadow walls for fabricating patterned structures
TW202329220A (zh) 形成具有水平受限通道的半導體超導體混合裝置
KR20240051931A (ko) 터널 배리어를 갖는 반도체-초전도체 하이브리드 디바이스
JP2024532077A (ja) トンネルバリアを持つ半導体－超伝導体ハイブリッドデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240318