JP2022152146A

JP2022152146A - 集積回路装置、デバイス及び製造方法

Info

Publication number: JP2022152146A
Application number: JP2021054805A
Authority: JP
Inventors: 巨樹井伊; Masaki Ii; 洋佑板坂; Yosuke Itasaka
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2021-03-29
Filing date: 2021-03-29
Publication date: 2022-10-12
Also published as: US20220310504A1; US11854957B2; CN115148702A

Abstract

【課題】パッドに重なるように回路を配置して小面積化を実現しながらパッドと当該回路を電気的に接続する適切な引き出し配線を実現できる集積回路装置等の提供。【解決手段】集積回路装置２０は、長手方向及び短手方向を有する形状のパッド２と、平面視においてパッド２と重なると共に、パッド２に電気的に接続される回路８と、パッド２の短手方向ＤＳに沿って、パッド２の長手側の外縁ＥＤＬから引き出される引き出し配線５と、引き出し配線５と回路８の配線７とを電気的に接続し、平面視においてパッド２に重ならないビア群６を含む。【選択図】図１

Description

本発明は、集積回路装置、デバイス及び製造方法等に関する。

集積回路装置においては外部接続のためのパッドが設けられる。例えば特許文献１には、集積回路装置の側縁に沿って設けられるパッドを、ワイヤーボンディング時の超音波の振動方向に沿った長辺を有する長方形状に形成する手法が開示されている。特許文献１では、平面視において超音波の振動方向に長い略楕円形状をなすワイヤーボンディングの接続部に対応したパッド形状を提供し、これにより集積回路装置の小型化を実現している。

特開平６－３３３９７４公報

しかしながら、特許文献１のような構成において、平面視においてパッドに重なるように回路を配置した場合に、当該回路への適切な配線の引き出し手法については提案されていなかった。

本開示の一態様は、長手方向及び短手方向を有する形状のパッドと、平面視において前記パッドと重なると共に、前記パッドに電気的に接続される回路と、前記パッドの前記短手方向に沿って、前記パッドの長手側の外縁から引き出される引き出し配線と、前記引き出し配線と前記回路の配線とを電気的に接続し、前記平面視において前記パッドに重ならないビア群と、を含む集積回路装置に関係する。

本開示の他の態様は、集積回路装置と前記集積回路装置が収容されるパッケージとを含むデバイスの製造方法であって、前記集積回路装置の製造工程と、前記集積回路装置を前記パッケージに実装する実装工程と、を含み、前記製造工程では、長手方向及び短手方向を有する形状のパッドと、平面視において前記パッドと重なると共に、前記パッドに電気的に接続される回路と、前記パッドの前記短手方向に沿って、前記パッドの長手側の外縁から引き出される引き出し配線と、前記引き出し配線と前記回路の配線とを電気的に接続し、前記平面視において前記パッドに重ならないビア群とを、前記集積回路装置の能動面に形成し、前記実装工程では、前記集積回路装置の前記パッドにバンプを形成し、前記パッケージの面に前記能動面が対向するように前記集積回路装置を配置し、前記パッドの前記長手方向を振動方向とする超音波接合により、前記パッケージの面に設けられる端子と、前記パッドに形成された前記バンプとを接続する製造方法に関係する。

本実施形態の集積回路装置のパッド領域における断面図。本実施形態の集積回路装置のパッド領域における平面図。入力パッドのレイアウト配置例。出力パッドのレイアウト配置例。グランドパッドのレイアウト配置例。複数の引き出し配線をパッドから配線する場合のレイアウト配置例。パッドに形成されたバンプの説明図。超音波接合における問題点の説明図。パッドの構造例を示す図。本実施形態の集積回路装置の構成例。基準電圧生成回路の構成例。基準電圧生成回路の他の構成例。集積回路装置のレイアウト配置例。本実施形態のデバイスである発振器の構造例。本実施形態の製造方法の製造工程図。

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．パッドの引き出し配線
図１に本実施形態の集積回路装置２０についてのパッド領域における断面図を示し、図２にパッド領域における平面図を示す。本実施形態の集積回路装置２０は、パッド２と、引き出し配線５と、ビア群６を含む。図２に示すようにパッド２は、長手方向及び短手方向を有する形状のパッドである。例えばパッド２が四辺形である場合には、パッド２は長辺と短辺を有する長方形の形状になっている。なおパッド２の形状は、長方形には限定されず、例えば楕円、長円を内包する形状であればよく、例えば六角形や八角形などの辺の数が５つ以上の多角形や、略楕円の形状などであってもよい。例えばパッド２のコーナー部を面取り形状にしてもよく、これによりコーナー部への応力集中等が緩和できるようになる。またパッド２の領域は、パッド２を構成する金属層のうち集積回路装置２０の能動面において露出している領域である。例えば図１においてパッド２は、最上層のアルミ等の金属層ＡＬＥにより構成されている。そして金属層ＡＬＥのうち、金属層ＡＬＥを覆うように形成される酸化膜であるパシベーション膜３から露出している開口部分の領域がパッド２の領域になる。

そして図１、図２では、平面視においてパッド２と重なると共にパッド２に電気的に接続される回路８が設けられている。回路８は例えば所定の機能を有する機能回路である。回路は、例えば複数の回路素子により構成される。回路素子は、トランジスター等の能動素子や、抵抗、キャパシター等の受動素子である。例えば図１では、回路８は、Ｐ型のウェルＰＷＬに形成されたＮ型のトランジスターと、Ｎ型のウェルＮＷＬに形成されたＰ型のトランジスターを含んでいる。なお図１はパッド２と回路８の配置関係を模式的に示すものであり、実際には、パッド２のレイアウト面積に対する回路８のトランジスター等のレイアウト面積は十分に小さく、パッド２の下方には、回路８を構成する必要な個数のトランジスター等の回路素子が配置される。

また平面視は、図１の方向ＤＲでの平面視であり、例えば集積回路装置２０を構成する半導体基板に直交する方向から見た平面視である。図２に示すように回路８は平面視においてパッド２に重なるように配置されている。例えば半導体基板に向かう方向ＤＲを下方向とした場合に、回路８はパッド２の下方に配置される。そしてパッド２と回路８は、引き出し配線５、ビア群６等を介して電気的に接続されている。このようにパッド２に平面視に重なるように回路８を配置することで、集積回路装置２０のレイアウトの小面積化を実現できる。

また引き出し配線５は、図２に示すように、パッド２の短手方向ＤＳに沿って、パッド２の長手側の外縁ＥＤＬから引き出される配線である。例えば図２において外縁ＥＤＬはパッド２の長手方向ＤＬに沿った外縁であり、外縁ＥＤＳはパッド２の短手方向ＤＳに沿った外縁である。パッド２が長方形の形状である場合には、長手側の外縁ＥＤＬはパッド２の長辺であり、長手方向ＤＬは長辺に沿った方向である。また短手側の外縁ＥＤＳはパッド２の短辺であり、短手方向ＤＳは短辺に沿った方向である。そして図１に示すように引き出し配線５は、パッド２と同じ層の金属層ＡＬＥにより構成されている。例えば引き出し配線５は、パッド２の金属層ＡＬＥをパッド２の短手方向ＤＳに沿って延在させて引き出した配線である。

ビア群６は、引き出し配線５と回路８の配線７とを電気的に接続する。そしてビア群６は、平面視においてパッド２と重ならないように設けられる。例えば引き出し配線５と配線７を電気的に接続するビア群６は、パッド２の下方には配置されず、パッド２の外縁ＥＤＬから短手方向ＤＳに引き出された引き出し配線５の下方に配置される。例えば図１、図２では集積回路装置２０は５層の金属層ＡＬＡ～ＡＬＥを有する。金属層ＡＬＡ～ＡＬＥは例えばアルミ又はアルミ合金の金属層である。なお金属層の数は５には限定されず、４以下であってもよいし、６以上であってもよい。そしてビア群６は、これらの金属層の間を接続する複数のビアを含む。ビアは例えばビア配線とも呼ばれ、ビアホールと金属のプラグにより構成される。例えばビア群６は、金属層ＡＬＥと金属層ＡＬＤを接続するビア、金属層ＡＬＤと金属層ＡＬＣを接続するビア、金属層ＡＬＣと金属層ＡＬＢを接続するビアなどを含む。これらの複数のビアは、引き出し配線５の下方において、例えば方向ＤＲに沿って並んで設けられる。これらの複数のビアを含むビア群６により、引き出し配線５を構成する金属層ＡＬＥと配線７を構成する金属層ＡＬＢとが電気的に接続される。そして配線７は、一端がビア群６のビアに接続され、他端が回路８に電気的に接続される。例えば配線７は、他端が回路８を構成する回路素子に接続される。例えば配線７は、回路素子であるトランジスターのドレイン、ソース又はゲート等や、受動素子である抵抗やキャパシターの一端に電気的に接続される。なお図１では金属層ＡＬＢで構成される配線７を示しているが、ビア群６と回路８を電気的に接続する配線は、例えば金属層ＡＬＡ、ＡＬＣ等の他の金属層で構成される配線であってもよい。

以上のように本実施形態では、平面視においてパッド２に重なるように回路８が配置される。これによりパッド２の領域を有効利用して回路８を配置できるため、集積回路装置２０の小面積化を実現できる。即ち回路８をパッド２の領域に配置することで、パッド２の領域の外に回路８が配置される場合に比べて、回路８の面積の分だけ集積回路装置２０の小面積化を図れる。またパッド２は、長手方向及び短手方向を有する形状となっているため、集積回路装置２０の実装時にパッド２の長手方向に沿った力が働いた場合にも、配線のショートや断線等の不具合が発生するのを抑制できる。例えば実装時において後述するような超音波接合を行う場合に、超音波の振動方向がパッド２の長手方向になるようにすることで、超音波の振動が原因で配線のショート等が発生するのを抑制できるようになる。そして本実施形態では、更に、パッド２の長手側の外縁ＥＤＬからパッド２の短手方向ＤＳに沿って引き出し配線５を引き出し、この引き出し配線５と回路８の配線７とを、ビア群６により電気的に接続している。このようにすれば、集積回路装置２０の実装時にパッド２の長手方向に沿った力が働いた場合にも、引き出し配線５やビア群６にダメージが加わって、ショートや断線等が発生するリスクについても抑制できるようになる。従って、パッド２に重なるように配置した回路８にパッド２を電気的に接続するための引き出し配線５やビア群６にダメージが加わるのを抑制できる集積回路装置２０の提供が可能になる。即ち、パッド２に重なるように回路８を配置して集積回路装置２０の小面積化を実現しながらパッド２と当該回路８を電気的に接続する適切な引き出し配線５を実現できるようになる。なお本実施形態の比較例の手法として、パッド２の直下にビアを設け、このビアを介してパッド２と回路８とを接続する手法も考えられる。しかしながら、パッド２の直下にビアを配置すると、パッド２の金属層ＡＬＥが剥がれたり、ビアにダメージが加わるなどの問題が発生するおそれがある。この点、本実施形態ではビア群６は、平面視においてパッド２と重ならない場所に設けられるため、このような問題の発生を防止できる。

また図１に示すように、配線７は、パッド２の金属層ＡＬＥより下層の金属層ＡＬＢの配線であり、配線７は、平面視において一部がパッド２と重なる。このような配線７を設けることで、パッド２からの引き出し配線５が、ビア群６を介して配線７の一端に接続され、配線７の他端が回路８に接続されることで、パッド２に重なるように配置される回路８の回路素子に対してパッド２を電気的に接続できるようになる。従って、パッド２に電気的に接続される回路８を、平面視においてパッド２に重なるように配置できるようになり、集積回路装置２０の小面積化を実現できる。

また図１では、配線７は、パッド２の金属層ＡＬＥよりも一層以上間隔をあけて配置される金属層ＡＬＢの配線になっている。例えばパッド２の金属層ＡＬＥの直下の金属層ＡＬＤではなく、パッド２の金属層ＡＬＥよりも一層以上間隔をあけて配置される金属層ＡＬＢにより、回路８の配線７が構成される。なお図１では金属層ＡＬＢにより配線７が構成されているが、パッド２の金属層ＡＬＥよりも一層以上間隔をあけて配置される金属層ＡＬＣや金属層ＡＬＡにより配線７を構成してもよい。例えば回路８の配線７を、パッド２の金属層ＡＬＥの直下の金属層ＡＬＤにより構成すると、実装時等にパッド２に加重が加わった場合などにおいて、配線７がダメージを受けて、断線等の不具合が発生してしまうおそれがある。この点、パッド２の金属層ＡＬＥよりも一層以上間隔をあけて配置される金属層ＡＬＢ、金属層ＡＬＣ又は金属層ＡＬＡにより、回路８の配線７を構成すれば、配線７がダメージを受けて不具合が発生してしまうのを抑制でき、信頼性等を向上できる。例えば本実施形態では、パッド２からの引き出し配線５と配線７とを、ビア群６の複数のビアにより電気的に接続しているため、パッド２の金属層ＡＬＥよりも一層以上間隔をあけて配置される金属層ＡＬＢ、金属層ＡＬＣ又は金属層ＡＬＡにより、回路８の配線７を構成することが可能になる。

また図２に示すように、引き出し配線５は、パッド２の長手方向ＤＬが長手方向となる形状を有する。例えば引き出し配線５は、パッド２の長手方向ＤＬが長手方向となり、パッド２の短手方向ＤＳが短手方向となる形状を有する。例えば図２においてパッド２の長手方向ＤＬは紙面において縦方向であり、パッド２の短手方向ＤＳは紙面において横方向であり、パッド２は縦方向の長さが横方向の長さよりも長い形状になっている。そして引き出し配線５についても、同様に、縦方向の長さが横方向の長さよりも長い形状になっている。このようにすれば、パッド２の長手側の外縁ＥＤＬから、横方向に短い長さの引き出し配線５を引き出して、ビア群６を介して、引き出し配線５を回路８の配線７に接続できるようになる。そして引き出し配線５の縦方向の長さを長くすることで、引き出し配線５の領域に設けられるビアの数を増やすことが可能になり、静電気に対する耐性の向上や配線の低インピーダンス化等を実現できる。

また図２に示すようにビア群６の複数のビアは、引き出し配線５の長手方向に沿って並んで設けられる。例えば図２では、複数列のビア群が、引き出し配線５の長手方向に沿って設けられており、具体的には３列のビア群が設けられている。なおビア群の列数は３列には限定されず、１列でもよいし、４列以上であってもよい。このように、ビア群６の複数のビアを、引き出し配線５の長手方向に沿って並んで設けることで、引き出し配線５と回路８の配線７を電気的に接続するためのビア群６の数を増やすことが可能になる。これにより、静電気に対する耐性の向上や配線の低インピーダンス化等を実現でき、集積回路装置２０の信頼性等を向上できる。

また図２のＡ１、Ａ２に示すように、引き出し配線５は、平面視においてコーナー部が面取りされた形状を有している。例えば引き出し配線５は、Ａ１、Ａ２に示すようにコーナー部が面取りされることで、図２の紙面において縦方向を長辺方向とし、横方向を短辺方向とする略長方形の形状になっている。図２ではＡ１に示す右上方向のコーナー部とＡ２に示す右下方向のコーナー部が面取りされている。このように引き出し配線５のコーナー部が面取りされた形状になることで、例えばパッド２に静電気が印加されたときに、コーナー部に電荷が集中して、発熱等による破壊等が発生するのを抑制できるようになる。これにより集積回路装置２０の信頼性等の向上を図れる。

また本実施形態のパッド２は、例えば図３に示すように、入力信号が入力される入力パッドＰＩである。そして平面視において入力パッドＰＩに重なるように配置される回路８は、入力パッドＰＩから入力信号が入力されるＩ／Ｏ回路２２である。Ｉ／Ｏ回路２２は、入力信号が入力されてバッファリングする入力バッファー回路等を含み、バッファリングした入力信号を、集積回路装置２０の内部の回路に出力する。このようにすれば、入力パッドＰＩへの入力信号を、引き出し配線５、ビア群６、配線７を介してＩ／Ｏ回路２２に入力できるようになる。そして入力パッドＰＩは、長手方向及び短手方向を有する形状になっており、引き出し配線５は入力パッドＰＩの長手側の外縁ＥＤＬから引き出されている。従って、集積回路装置２０の実装時等において入力パッドＰＩの長手方向に沿った力が働いた場合にも、ショート等の不具合が発生したり、引き出し配線５やビア群６にダメージが加わるのを抑制できるようになる。また入力パッドＰＩの領域を有効活用してＩ／Ｏ回路２２を配置できるため、Ｉ／Ｏ回路２２を入力パッドＰＩの領域の外に配置する場合に比べて、集積回路装置２０の小面積化を図れるようになる。なお図３では、平面視において入力パッドＰＩと重なるように静電気保護回路２１や電源安定化キャパシターなども配置されている。これにより入力パッドＰＩの領域を有効活用した集積回路装置２０の更なる小面積化を実現できる。

また本実施形態のパッド２は、例えば図４に示すように、出力信号を出力する出力パッドＰＱである。そして平面視において出力パッドＰＱに重なるように配置される回路８は、出力パッドＰＱに出力信号を出力する出力バッファー回路５２である。出力バッファー回路５２は、例えば集積回路装置２０の内部の回路からの出力信号をバッファリングして出力パッドＰＱに出力する。このようにすれば、出力バッファー回路５２からの出力信号を、配線７、ビア群６、引き出し配線５を介して出力パッドＰＱから出力できるようになる。そして出力パッドＰＱは、長手方向及び短手方向を有する形状になっており、引き出し配線５は出力パッドＰＱの長手側の外縁ＥＤＬから引き出されている。従って、集積回路装置２０の実装時等において出力パッドＰＱの長手方向に沿った力が働いた場合にも、ショート等の不具合が発生したり、引き出し配線５やビア群６にダメージが加わるのを抑制できるようになる。また出力パッドＰＱの領域を有効活用して出力バッファー回路５２を配置できるため、集積回路装置２０の小面積化を図れるようになる。また出力バッファー回路５２が例えば高い周波数のクロック信号等の出力信号を出力する場合には、出力バッファー回路５２はノイズ源になってしまう。この点、図４では、ノイズ源となる出力バッファー回路５２を覆うように出力パッドＰＱが配置されるため、出力パッドＰＱの金属層がシールド層になって、ノイズ源が、集積回路装置２０の他の回路に及ぶのを抑制できる。従って、出力バッファー回路５２からのノイズを原因とする集積回路装置２０の性能低下も抑制できるようになる。

また本実施形態のパッド２は、例えば図５に示すように、グランドが供給されるグランドパッドＰＧＮＤである。そして平面視においてグランドパッドＰＧＮＤと重なるように配置される回路８は、基準電圧を生成する基準電圧生成回路６２である。基準電圧生成回路６２は、例えば電源電圧や温度が変化しても一定となる基準電圧を生成する。例えば基準電圧生成回路６２は、バイアス電流、バイアス電圧、又はレギュレート電源電圧の少なくとも１つを生成するための基準電圧を生成する。例えば集積回路装置２０はアナログ回路を有し、基準電圧生成回路６２は、このアナログ回路のバイアス電流やバイアス電圧を生成するための基準電圧を生成する。また集積回路装置２０は、レギュレーターを有し、レギュレーターは、基準電圧生成回路６２により生成された基準電圧に基づいて、電源電圧を降圧した定電圧のレギュレート電源電圧を生成し、生成したレギュレート電源電圧を、集積回路装置２０の各回路ブロックに供給する。図５のようなレイアウト配置にすれば、グランドパッドＰＧＮＤに供給されるグランド電圧を、引き出し配線５、ビア群６、配線７を介して、基準電圧生成回路６２に供給できるようになる。そしてグランドパッドＰＧＮＤは、長手方向及び短手方向を有する形状になっており、引き出し配線５はグランドパッドＰＧＮＤの長手側の外縁ＥＤＬから引き出されているため、グランドパッドＰＧＮＤの長手方向に沿った力が働いた場合にも、配線のショートが発生したり、引き出し配線５等にダメージが加わるなどの不具合の発生を抑制できる。またグランドパッドＰＧＮＤの領域を有効活用して基準電圧生成回路６２を配置できるため、集積回路装置２０の小面積化を図れるようになる。また図５では、基準電圧生成回路６２を覆うようにグランドパッドＰＧＮＤが配置されるため、グランドパッドＰＧＮＤの金属層がシールド層になって、集積回路装置２０の他の回路からのノイズが伝達されて、基準電圧生成回路６２が生成する基準電圧にノイズが重畳されてしまうのを抑制できる。従って、基準電圧生成回路６２が低ノイズの基準電圧を生成できるようになり、基準電圧に重畳するノイズを原因とする集積回路装置２０の性能低下も抑制できるようになる。

また図６では集積回路装置２０は、パッド２の短手方向ＤＳに沿って、パッド２の長手側の外縁ＥＤＬから引き出される引き出し配線５に加えて、パッド２の長手方向ＤＬに沿って、パッド２の短手側の外縁ＥＤＳから引き出される第２引き出し配線９を含む。そして第２引き出し配線９は、パッド２と同じ層の金属層ＡＬＥにより構成される。例えば電源電圧が供給される電源パッドでは、電源パッドに供給された電源電圧を、複数の引き出し配線により集積回路装置２０の各回路に供給する場合がある。このような電源パッド等では、図６に示すように、パッド２の短手側の外縁ＥＤＳから引き出される第２引き出し配線９を設けてもよい。この場合には引き出し配線５と第２引き出し配線９は、同じ電位の電源電圧等を、集積回路装置２０の各回路に供給するため、パッドの長手方向に沿った力等が働いても、不具合のおそれは少ないと考えられるからである。

次に集積回路装置２０の実装時の超音波接合が原因で発生する不具合について説明する。図７では集積回路装置２０のパッド２に対してバンプＢＭＰが形成されている。このバンプＢＭＰは例えばスタッドバンプと呼ばれるものであり、例えば集積回路装置２０のフリップチップ実装等において用いられる。スタッドバンプでは、金線等のワイヤーの先端にボールを形成し、このボールをパッド２の上面に熱や超音波振動等を用いて圧着した後、ワイヤーをカットする。これにより図７に示すようにパッド２の中央付近に金バンプ等のバンプＢＭＰを形成できる。そして、このようにパッド２にバンプＢＭＰが形成された集積回路装置２０を、後述の図１４に示すようにパッケージ１５の実装面である面ＳＦにフリップ実装する。具体的には、パッケージ１５の面ＳＦに形成された端子ＴＭにバンプＢＭＰの他端が接触するように集積回路装置２０を配置し、超音波振動により、金等により形成された端子ＴＭとバンプＢＭＰの他端を接合する。

ところが、このような超音波振動を用いた超音波接合を行うと、図８に示すようにパッド２に形成されたバンプＢＭＰが超音波の振動方向に広がってしまい、パッド２の領域からはみ出てしまう事態が発生する場合がある。このような事態が発生すると、図８のＢ１において、はみ出したバンプＢＭＰが図１のパシベーション膜３に接触し、クラックが発生してしまう。パシベーション膜３よりも柔らかい金属のパッド２では、超音波振動による力がかかってもあまり問題ないが、硬いパシベーション膜３に超音波振動による力が加わると、クラックが発生してしまう。そしてパッド２の金属がクラックを通って他の配線に接触することでショート等の不具合が発生する。このような不具合の発生を防止するために本実施形態では、図８のＢ２に示すように、パッド２を、超音波振動の方向が長手方向になるような形状にしている。具体的にはパッド２を、例えば超音波振動の方向が長辺方向になる長方形の形状にしている。このようにすれば、超音波振動により平面視でのバンプＢＭＰの形状が楕円形状になった場合にも、バンプＢＭＰがパッド２をはみ出してしまうのを抑制でき、上記のようなクラックの発生による配線のショート等の不具合が発生するのを防止できるようになる。

一方、パッド２に重なるように回路８を配置する手法では、パッド２と回路８を電気的に接続するための引き出し配線５やビア群６が必要になる。しかしながら、パッド２からの引き出し配線５が、パッド２の短手側の外縁ＥＤＳから引き出されると、超音波振動が原因となって、引き出し配線５やビア群６にストレスがかかり、ショートや断線等の不具合が発生してしまうおそれがある。そこで本実施形態では、パッド２を長手方向及び短手方向を有する形状にすると共に、パッド２の長手側の外縁ＥＤＬから引き出し配線５を引き出し、引き出し配線５と回路８の配線７とをビア群６により電気的に接続する手法を採用する。このようにすれば、パッド２の長手方向が超音波振動の振動方向になった場合にも、この超音波振動によるストレスにより引き出し配線５やビア群６にストレスがかかって、ショートや断線等の不具合が発生するのを防止できるようになる。

以上のように図７、図８では、パッド２は、バンプＢＭＰにより外部端子に電気的に接続されるパッドになっている。またバンプＢＭＰは、端子に超音波接合されている。そしてパッド２の長手方向ＤＬは、超音波接合の超音波振動の方向になっている。換言すれば、パッド２の長手方向ＤＬは、バンプＢＭＰの長手方向である。このようにすれば、図８に示すようにバンプＢＭＰがパッド２の領域をはみ出して、ショート等の不具合が発生するのを抑制できるようになる。また引き出し配線５は、パッド２の長手側の外縁ＥＤＬから引き出されるため、超音波接合の超音波振動によるストレスが引き出し配線５やビア群６にかかるのが抑制され、ショートや断線等の不具合が発生するのを防止できるようになる。

なお以上では、スタッドバンプにおける超音波振動が原因となって、ショート等の不具合が発生する場合について説明したが、本実施形態はこれに限定されるものではない。例えばワイヤーボンディングにおいても超音波振動を用いる場合があり、この場合にもパッド２の長手方向ＤＬを超音波振動の方向にしてパッド２の長手側の外縁ＥＤＬから引き出し配線５を引き出す手法は有効である。またバンプＢＭＰはスタッドバンプ以外のバンプであってもよく、超音波接合以外の何らかの手法で、所定方向に沿ってストレスがかかる場合にも、パッド２の長手方向を当該所定方向にすると共にパッド２の長手側の外縁ＥＤＬから引き出し配線５を引き出す手法は有効である。なおバンプＢＭＰがパッド２の領域からはみ出す現象は、超音波接合によりバンプＢＭＰをパッド２に形成することによっても起こり得る。

またパッド２の構造は図１に示すような構造には限定されず、種々の構造のものを採用できる。図９はパッド２の他の構造例を示す断面図である。図９では、パッドメタル９１の上に例えばメッキ等による導電層９２、９３、９４が形成されている。導電層９２は、アルミ又はアルミ合金により形成されるパッドメタル９１との接合性が良い材料により形成され、例えばニッケル又はニッケル合金により形成される。導電層９２は、例えば２μｍ～１０μｍの厚さを有している。このように導電層９２の厚みを大きくすることで、パッド２にバンプ又はボンディグワイヤーを接合する際に大きな加重がかかっても、この加重がパッド２の下方に伝わりにくくなる。従って、バンプ又はボンディグワイヤーを接合する際の加重が原因となって、パッド２の下方に設けられる回路８に不具合が発生する事態を防止できるようになる。導電層９３は、導電層９２と導電層９４の間に介在し、導電層９２、９４の密着性を高めると共に、導電層９２が導電層９４へ拡散するのを防ぐバリア層として機能する。導電層９３は、導電層９２と導電層９４の双方と密着性が良好な材料により形成され、例えばパラジウム又はパラジウム合金により形成される。なお導電層９３は、必要に応じて設けられればよく、例えば導電層９２と導電層９４の密着性が良好である場合などには省略できる。導電層９４は、バンプ又はボンディグワイヤーとの接続層として機能する。導電層９４は、バンプ又はボンディグワイヤーとの接触抵抗が低い材料により形成され、例えば金又は金の合金により形成される。図９のような構造のパッド２を用いることで、パッド２にバンプ又はボンディグワイヤーを接合する実装の際の加重に対して、パッド下の回路８を保護できるようになると共に、バンプ又はボンディグワイヤーを低い接触抵抗で接合できるようになり、実装の容易化や信頼性の向上等を図れるようになる。

２．集積回路装置
次に本実施形態の集積回路装置２０の具体例について説明する。図１０は本実施形態の集積回路装置２０の構成例を示す図である。なお集積回路装置２０は図１０の構成に限定されるものではなく、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また以下では集積回路装置２０が組み込まれる本実施形態のデバイスが発振器４である場合を主に例にとり説明するが、本実施形態のデバイスは発振器４には限定されない。

図１０の集積回路装置２０は発振回路３０を含む。また集積回路装置２０は、出力回路５０、電源回路６０、ロジック回路７０、温度補償回路８０、温度センサー回路９０、電源パッドＰＶＤＤ、グランドパッドＰＧＮＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥ、振動子接続用のパッドＰＸ１、ＰＸ２を含むことができる。また本実施形態のデバイスの一例である発振器４は、振動子１０と集積回路装置２０を含む。振動子１０は集積回路装置２０に電気的に接続されている。例えば振動子１０及び集積回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と集積回路装置２０は電気的に接続されている。

振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片、音叉型水晶振動片、或いは双音叉型水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。或いは振動子１０は、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の発振器に内蔵される振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型、音叉型、又は双音叉型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片によっても実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。

集積回路装置２０は、例えば半導体プロセスにより製造されるＩＣ（Integrated Circuit）であり、半導体基板上に回路素子が形成された半導体チップである。

発振回路３０は振動子１０を発振させる回路である。例えば発振回路３０は、パッドＰＸ１、ＰＸ２に電気的に接続され、振動子１０を発振させることで発振信号ＯＳＣを生成する。パッドＰＸ１は第１の振動子接続用パッドであり、パッドＰＸ２は第２の振動子接続用パッドである。例えば発振回路３０は、パッドＰＸ１とパッドＰＸ２との間に設けられた発振用の駆動回路と、キャパシターや抵抗などの能動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路３０のコア回路であり、駆動回路が、振動子１０を電圧駆動又は電流駆動することで、振動子１０を発振させる。発振回路３０としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路３０には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばバラクターなどの可変容量素子により実現できる。例えば可変容量回路は、温度補償電圧に基づいて容量が制御される可変容量素子により実現できる。或いは可変容量回路を、キャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現してもよい。また本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。

出力回路５０は、発振信号ＯＳＣに基づくクロック信号ＣＫＱを出力する。出力回路５０は出力バッファー回路５２を含む。出力バッファー回路５２は、発振信号ＯＳＣをバッファリングした信号をクロック信号ＣＫＱとしてクロックパッドＰＣＫに出力する。そして、このクロック信号ＣＫＱが発振器４の外部端子ＴＣＫを介して外部に出力される。例えば出力回路５０は、シングルエンドのＣＭＯＳの信号形式でクロック信号ＣＫＱを出力する。なお出力回路５０が、ＣＭＯＳ以外の信号形式でクロック信号ＣＫＱを出力するようにしてもよい。例えば出力回路５０は、ＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又は差動のＣＭＯＳ（Complementary MOS）等の信号形式で、差動のクロック信号を外部に出力してもよい。

電源回路６０は、電源パッドＰＶＤＤからの電源電圧ＶＤＤやグランドパッドＰＧＮＤからのグランド電圧が供給されて、集積回路装置２０の内部回路用の種々の電源電圧を内部回路に供給する。例えば電源回路６０は、電源電圧ＶＤＤに基づくレギュレート電源電圧を発振回路３０等に供給する。そして電源回路６０は、基準電圧生成回路６２、レギュレーター６４を含む。基準電圧生成回路６２は基準電圧を生成して出力する。基準電圧生成回路６２は、例えばバンドギャップリファレンス回路や、ゲートの仕事関数差を用いた回路や、或いはチャンネル不純物濃度を変えることによる閾値電圧の差を利用した回路などにより実現できる。レギュレーター６４は、電源電圧ＶＤＤが供給されて、各種のレギュレート電源電圧を生成する。例えばレギュレーター６４は、基準電圧生成回路６２により生成された基準電圧に基づいて、電源電圧ＶＤＤを降圧した定電圧のレギュレート電源電圧を生成し、生成したレギュレート電源電圧を、集積回路装置２０の各回路ブロックに供給する。

ロジック回路７０は制御回路であり、種々の制御処理を行う。例えばロジック回路７０は、集積回路装置２０の全体の制御を行ったり、集積回路装置２０の動作シーケンスの制御を行う。例えばロジック回路７０は、発振回路３０、出力回路５０、電源回路６０又は温度補償回路８０等の集積回路装置２０の各回路ブロックの制御を行う。ロジック回路７０は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。

温度補償回路８０は、発振回路３０の発振信号ＯＳＣの温度補償を行う。発振信号ＯＳＣの温度補償は発振回路３０の発振周波数の温度補償である。具体的には温度補償回路８０は、温度センサー回路９０からの温度検出情報に基づいて温度補償を行う。例えば温度補償回路８０は、温度センサー回路９０からの温度検出電圧ＶＴに基づいて温度補償電圧ＶＣＰを生成し、生成された温度補償電圧ＶＣＰを発振回路３０に出力することで、発振回路３０の発振信号ＯＳＣの温度補償を行う。例えば温度補償回路８０は、発振回路３０が有する可変容量回路に対して、当該可変容量回路の容量制御電圧となる温度補償電圧ＶＣＰを出力することで、温度補償を行う。この場合には発振回路３０の可変容量回路は、バラクター等の可変容量素子により実現される。温度補償は、温度変動による発振周波数の変動を抑制して補償する処理である。例えば温度補償回路８０は、多項式近似によるアナログ方式の温度補償を行う。例えば振動子１０の周波数温度特性を補償する温度補償電圧が多項式により近似される場合に、温度補償回路８０は、当該多項式の係数情報に基づいてアナログ方式の温度補償を行う。なお温度補償回路８０がデジタル方式の温度補償を行うようにしてもよい。

温度センサー回路９０は、温度を検出するセンサー回路である。具体的には温度センサー回路９０は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧ＶＴとして出力する。例えば温度センサー回路９０は、温度依存性を有する回路素子を利用して温度検出電圧ＶＴを生成する。具体的には温度センサー回路９０は、ＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電圧値が変化する温度検出電圧ＶＴを出力する。ＰＮ接合の順方向電圧としては、例えばバイポーラートランジスターのベース・エミッター間電圧などを用いることができる。なおデジタル方式の温度補償処理を行う場合には、温度センサー回路９０は、環境温度などの温度を測定し、その結果を温度検出データとして出力する。

また集積回路装置２０は、電源パッドＰＶＤＤ、グランドパッドＰＧＮＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥ、振動子接続用のパッドＰＸ１、ＰＸ２を含む。これらのパッドは、例えば半導体チップである集積回路装置２０の端子である。

電源パッドＰＶＤＤは電源電圧ＶＤＤが供給されるパッドである。例えば外部の電源供給デバイスからの電源電圧ＶＤＤが電源パッドＰＶＤＤに供給される。グランドパッドＰＧＮＤは、グランド電圧であるＧＮＤが供給される端子である。ＧＮＤはＶＳＳと呼ぶこともでき、グランド電圧は例えば接地電位である。本実施形態ではグランドを、適宜、ＧＮＤと記載する。クロックパッドＰＣＫは、クロック信号ＣＫＱが出力されるパッドである。例えば発振回路３０での発振信号ＯＳＣに基づくクロック信号ＣＫＱがクロックパッドＰＣＫから外部に出力される。出力イネーブルパッドＰＯＥは、クロック信号ＣＫＱの出力イネーブルを制御するためのパッドである。具体的には出力イネーブルパッドＰＯＥを介して入力される出力イネーブル信号ＯＥに基づいて、クロック信号ＣＫＱの出力イネーブルの制御が行われる。例えばロジック回路７０は、出力イネーブルパッドＰＯＥからの出力イネーブル信号ＯＥを受け、出力回路５０でのクロック信号ＣＫＱの出力イネーブル制御を行う。

電源パッドＰＶＤＤ、グランドパッドＰＧＮＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥは、各々、発振器４の外部接続用の外部端子ＴＶＤＤ、ＴＧＮＤ、ＴＣＫ、ＴＯＥに電気的に接続される。例えばパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて電気的に接続される。そして発振器４の外部端子ＴＶＤＤ、ＴＧＮＤ、ＴＣＫ、ＴＯＥは外部デバイスに電気的に接続される。またパッドＰＸ１、ＰＸ２は振動子１０の接続用のパッドである。例えばパッドＰＸ１は、振動子１０の一端に電気的に接続され、パッドＰＸ２は、振動子１０の他端に電気的に接続される。例えば振動子１０及び集積回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と集積回路装置２０のパッドＰＸ１、ＰＸ２とが電気的に接続される。

図１１に基準電圧生成回路６２の構成例を示す。図１１の基準電圧生成回路６２は、ＶＤＤノードとＧＮＤノードの間に設けられるＮ型のトランジスターＴＤ１、抵抗ＲＤ１、ＲＤ２、ＲＤ３、バイポーラートランジスターＢＰ１、ＢＰ２を含む。また基準電圧生成回路６２は、バイアス電圧ＶＢがゲートに入力されるＰ型のトランジスターＴＤ２、ＴＤ３と、トランジスターＴＤ２のドレインノードとＧＮＤノードとの間に設けられるバイポーラートランジスターＢＰ３を含む。基準電圧生成回路６２は、バンドギャップリファレンス回路であり、バンドギャップ電圧による基準電圧ＶＲＥＦを生成して出力する。例えばＰＮＰ型のバイポーラートランジスターＢＰ１、ＢＰ２のベース・エミッター間電圧をＶＢＥ１、ＶＢＥ２とし、ΔＶＢＥ＝ＶＢＥ１－ＶＢＥ２とする。基準電圧生成回路６２は、例えばＶＲＥＦ＝Ｋ×ΔＶＢＥ＋ＶＢＥ２となる基準電圧ＶＲＥＦを出力する。Ｋは抵抗ＲＤ１、ＲＤ２の抵抗値により設定される。例えばＶＢＥ２は負の温度特性を有し、ΔＶＢＥは正の温度特性を有するため、抵抗ＲＤ１、ＲＤ２の抵抗値を調整することで、温度依存性のない定電圧の基準電圧ＶＲＥＦを生成できるようになる。そして生成される基準電圧ＶＲＥＦはグランド電圧を基準とした定電圧になる。

図１２に基準電圧生成回路６２の他の構成例を示す。図１２の基準電圧生成回路６２もバンドギャップリファレンス回路であり、Ｎ型のトランジスターＴＥ１、ＴＥ２と、Ｐ型のトランジスターＴＥ３、ＴＥ４、ＴＥ５と、抵抗ＲＥ１、ＲＥ２と、ＰＮ接合を有するダイオードＤＩ１、ＤＩ２、ＤＩ３を含む。Ｎ型のトランジスターＴＥ１、ＴＥ２はカレントミラー回路を構成しており、Ｐ型のトランジスターＴＥ３、ＴＥ４、ＴＥ５もカレントミラー回路を構成しているため、これらのトランジスターに流れる電流は、ほぼ等しくなる。またＮ型のトランジスターＴＥ１、ＴＥ２のソースの電圧も、ほぼ等しくなる。またダイオードＤＩ２におけるＰＮ接合の並列接続数は、ダイオードＤＩ１におけるＰＮ接合の並列接続数のＭ倍になるように形成されている。このため、ダイオードＤＩ１の飽和電流をＩｓとした場合に、ダイオードＤＩ２の飽和電流はＭ×Ｉｓになる。ここでトランジスターＴＥ３、ＴＥ４、ＴＥ５に流れる電流をＩ、ダイオードＤＩ１、ＤＩ２、ＤＩ３の各々の両端電圧をＶｄ１、Ｖｄ２、Ｖｄ３、抵抗ＲＥ１、ＲＥ２の抵抗値をＲ１、Ｒ２とすると、基準電圧生成回路６２が生成する基準電圧ＶＲＥＦは下式（１）のように表される。

ＶＲＥＦ＝Ｉ・Ｒ２＋Ｖｄ３
＝（Ｒ２／Ｒ１）・（ｋＴ／ｑ）・Ｉｎ（Ｍ）＋Ｖｄ３（１）

ここでｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは電子の電荷である。上式（１）を絶対温度Ｔで微分すると下式（２）のようになる。

ｄＶＲＥＦ／ｄＴ＝（Ｒ２／Ｒ１）・（ｋ／ｑ）・Ｉｎ（Ｍ）＋Ｖｄ３／ｄＴ（２）

上式（２）において、Ｖｄ３／ｄＴの項は負の温度特性を有し、これに対応して（Ｒ２／Ｒ１）・（ｋ／ｑ）・Ｉｎ（Ｍ）の値を正の値に調整することで、上式（２）の値をゼロにすることができ、温度依存性がキャンセルされた基準電圧ＶＲＥＦを生成できるようになる。なお基準電圧生成回路６２は図１１、図１２の構成に限定されず、例えばトランジスターの仕事関数差電圧を用いて基準電圧ＶＲＥＦを生成する回路などの種々の構成の回路を用いることができる。

なお以上では、本実施形態のデバイスが発振器４であり、この発振器４に組み込まれる集積回路装置２０の構成例について説明したが、本実施形態はこれに限定されない。例えば本実施形態のデバイスは、ジャイロセンサーや加速度センサーなどのセンサーデバイス、表示パネルに画像を表示する表示デバイス、所定の通信規格で通信を行う通信デバイス、プリンターの所定の機構を駆動する駆動デバイス又は電源の供給や制御を行う電源デバイス等であってもよい。そして本実施形態の集積回路装置２０も、発振器４に組み込まれるものには限定されず、上述のセンサーデバイス、表示デバイス、通信デバイス又は電源デバイス等に組み込まれるＩＣ（Integrated Circuit）であってもよい。例えばデバイスがジャイロセンサーである場合には、集積回路装置２０は、ジャイロセンサーの振動子を駆動する駆動回路や、振動子からのセンサー信号の検出を行う検出回路などを含むことができる。デバイスが加速度センサーである場合には、集積回路装置２０は、（ＭＥＭＳMicro Electro Mechanical Systems）等により実現される加速度のセンサー素子の駆動回路や検出回路を含むことができる。センサーが表示デバイスである場合には、集積回路装置２０は表示パネルの駆動回路や表示データの処理を行うロジック回路などを含むことができる。センサーが通信デバイスである場合には、集積回路装置２０は、通信の物理層回路やリンク層回路やロジック回路を含むことができる。このように集積回路装置２０としては種々の構成の回路を採用できる。

３．レイアウト配置
図１３に、図１０の集積回路装置２０のレイアウト配置例を示す。集積回路装置２０の外形は、辺ＳＤ１と、辺ＳＤ１に対向する辺ＳＤ２を含む。辺ＳＤ１は第１辺であり、辺ＳＤ２は第２辺であり、辺ＳＤ２は辺ＳＤ１の対辺である。また集積回路装置２０の外形は、辺ＳＤ１及び辺ＳＤ２に交差する辺ＳＤ３や辺ＳＤ４を含む。辺ＳＤ３は第３辺であり、辺ＳＤ４は第４辺であり、辺ＳＤ４は辺ＳＤ３の対辺である。集積回路装置２０の外形は、集積回路装置２０である例えば矩形の半導体チップの外形である。例えば辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４は半導体チップの基板の辺である。半導体チップはシリコンダイとも呼ばれる。ここで辺ＳＤ１から辺ＳＤ２に向かう方向をＤＲ１とし、辺ＳＤ３から辺ＳＤ４に向かう方向をＤＲ２とする。また方向ＤＲ１の反対方向を方向ＤＲ３とし、方向ＤＲ２の反対方向を方向ＤＲ４とする。方向ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４は、各々、第１方向、第２方向、第３方向、第４方向である。

図１３に示すように集積回路装置２０には、グランドパッドＰＧＮＤ、電源パッドＰＶＤＤ、クロックパッドＰＣＫ、出力イネーブルパッドＰＯＥが設けられている。電源パッドＰＶＤＤとクロックパッドＰＣＫは辺ＳＤ１に沿って配置される。そしてクロックパッドＰＣＫは例えば辺ＳＤ１と辺ＳＤ４が交差する第１コーナー部に配置される。出力イネーブルパッドＰＯＥとグランドパッドＰＧＮＤは辺ＳＤ２に沿って配置される。そしてグランドパッドＰＧＮＤは例えば辺ＳＤ２と辺ＳＤ４が交差する第２コーナー部に配置される。また温度センサー回路９０は、例えば辺ＳＤ２と辺ＳＤ３が交差する第３コーナー部に配置される。なお温度センサー回路９０を例えば平面視において出力イネーブルパッドＰＯＥに重なるように配置してもよい。

ここで出力イネーブルパッドＰＯＥは図３の入力パッドＰＩに相当し、クロックパッドＰＣＫは図４の出力パッドＰＱに相当する。またグランドパッドＰＧＮＤは図５のグランドパッドＰＧＮＤである。そして集積回路装置２０に配置される出力イネーブルパッドＰＯＥ、クロックパッドＰＣＫ、グランドパッドＰＧＮＤ、電源パッドＰＶＤＤは、図１等で説明したように長手方向及び短手方向を有する形状のパッドになっており、具体的には長方形のパッドになっている。例えば、これらのパッドは、方向ＤＲ１を長手方向とし、方向ＤＲ２を短手方向とするパッドである。即ち集積回路装置２０は、方向ＤＲ１を長手方向とし、方向ＤＲ２を短手方向とする複数のパッドを含む。そして方向ＤＲ１が例えば図８で説明した超音波の振動方向になる。換言すれば、集積回路装置２０は、複数のパッドとしてパッド及び第２パッドを含み、パッドと第２パッドはそれぞれ長手方向と短手方向を有する形状である。そして、パッドの長手方向と第２パッドの長手方向とは同じ方向ＤＲ１であり、方向ＤＲ１が超音波の振動方向になる。

また集積回路装置２０には、振動子接続用のパッドＰＸ１、ＰＸ２が設けられている。振動子接続用のパッドＰＸ１、ＰＸ２は、辺ＳＤ３に沿って配置される。例えば辺ＳＤ３に沿って発振回路３０が配置され、この発振回路３０の領域に振動子接続用のパッドＰＸ１、ＰＸ２が配置される。また出力回路５０は辺ＳＤ１に沿って配置され、電源回路６０は辺ＳＤ４に沿って配置される。そしてロジック回路７０は発振回路３０と電源回路６０との間に配置される。また温度補償回路８０は発振回路３０と出力回路５０との間に配置され、ロジック回路７０は温度補償回路８０と辺ＳＤ２との間に配置される。

そして図１３では、平面視においてグランドパッドＰＧＮＤに重なるように基準電圧生成回路６２が配置されている。即ち図５で説明したようにグランドパッドＰＧＮＤの下方に基準電圧生成回路６２が配置されている。このようにすれば、グランドパッドＰＧＮＤによるシールド効果により、高周波ノイズが基準電圧生成回路６２に伝達されるのが抑制され、基準電圧生成回路６２が生成する基準電圧に電位変動が発生して、クロック周波数の精度が低下してしまうのを防止できる。またグランドパッドＰＧＮＤの配置領域を有効利用して基準電圧生成回路６２を配置できるため、集積回路装置２０の小面積化を実現できる。なお電源回路６０のうち、基準電圧生成回路６２以外の回路は、平面視においてグランドパッドＰＧＮＤに重ならずに、例えば辺ＳＤ４に沿って配置される。

また図１３では、平面視においてクロックパッドＰＣＫに重なるように出力バッファー回路５２が配置されている。即ち図４で説明したように、クロックパッドＰＣＫの下方に出力バッファー回路５２が配置されている。なお出力回路５０のうち、出力バッファー回路５２以外の回路は、平面視においてクロックパッドＰＣＫに重ならずに、例えば辺ＳＤ１に沿って配置される。

このように平面視においてクロックパッドＰＣＫと出力バッファー回路５２とが重なるように配置することで、出力バッファー回路５２から、その直上に配置されるクロックパッドＰＣＫへと向かうショートパスのクロック配線の経路で、出力バッファー回路５２からのクロック信号ＣＫＱをクロックパッドＰＣＫに対して出力できるようになる。これによりクロック配線のインピーダンスを最小限に抑えることができ、当該インピーダンスに起因する電位変動を抑制できる。出力バッファー回路５２は、外部の大きな負荷を駆動する必要があるため、高い駆動能力を有している。このため、クロック配線のインピーダンスが高いと、その電位変動も大きくなり、クロック信号ＣＫＱの信号品質が劣化してしまう。この点、平面視においてクロックパッドＰＣＫと出力バッファー回路５２とが重なるように配置すれば、出力バッファー回路５２とクロックパッドＰＣＫを接続するクロック配線の経路をショートパスの経路にすることができ、クロック配線のインピーダンスを最小限に抑えることができるため、クロック信号ＣＫＱの信号品質の劣化を抑制できるようになる。また、出力バッファー回路５２は、外部負荷を駆動できるように高い駆動能力を有しているため、発生する高周波ノイズが大きく、出力バッファー回路５２や、クロック信号ＣＫＱが出力されるクロックパッドＰＣＫは、高周波ノイズ源となる。この点、平面視においてクロックパッドＰＣＫと出力バッファー回路５２とが重なるように配置すれば、このような高周波ノイズ源を１つの場所にまとめて配置できるようになる。これにより、この高周波ノイズ源からのノイズの悪影響を軽減するためのレイアウト配置などの施策を容易に実現することが可能になる。

また図１３に示すように集積回路装置２０の外形は、辺ＳＤ１と、辺ＳＤ１に対向する辺ＳＤ２とを含み、辺ＳＤ１側に、出力バッファー回路５２とクロックパッドＰＣＫとが配置され、辺ＳＤ２側に、基準電圧生成回路６２とグランドパッドＰＧＮＤとが配置される。辺ＳＤ１は第１辺であり、辺ＳＤ２は第２辺である。例えば辺ＳＤ２に比べて辺ＳＤ１に近い場所に、出力バッファー回路５２とクロックパッドＰＣＫが配置される。また辺ＳＤ１に比べて辺ＳＤ２に近い場所に、基準電圧生成回路６２とグランドパッドＰＧＮＤが配置される。例えば辺ＳＤ１と、辺ＳＤ１と辺ＳＤ２の中央線との間の第１領域に、出力バッファー回路５２及びクロックパッドＰＣＫが配置され、辺ＳＤ２と、辺ＳＤ１と辺ＳＤ２の中央線との間の第２領域に、基準電圧生成回路６２及びグランドパッドＰＧＮＤが配置される。このようにすれば、高周波ノイズ源となる出力バッファー回路５２及びクロックパッドＰＣＫが、辺ＳＤ１側に配置される一方で、高周波ノイズを避ける必要がある基準電圧生成回路６２及びグランドパッドＰＧＮＤが、辺ＳＤ２側に配置されるようになる。これにより、高周波ノイズ源となる出力バッファー回路５２及びクロックパッドＰＣＫと、基準電圧生成回路６２及びグランドパッドＰＧＮＤとの距離を離すことが可能になる。従って、出力バッファー回路５２及びクロックパッドＰＣＫからの高周波ノイズが、基準電圧生成回路６２及びグランドパッドＰＧＮＤに伝達されるのを抑制することができ、高周波ノイズを原因とするクロック周波数の精度の劣化を防止できる。

また集積回路装置２０の外形は、辺ＳＤ１、辺ＳＤ２に交差する第３辺である辺ＳＤ３を含み、発振回路３０は、辺ＳＤ３側に設けられる。例えば辺ＳＤ３に沿って発振回路３０が設けられる。具体的には発振回路３０の例えば長辺が辺ＳＤ３に沿うように発振回路３０が配置される。このように発振回路３０が辺ＳＤ３側に配置されることで、辺ＳＤ１側に配置される出力バッファー回路５２等と発振回路３０との間の距離を離すことができ、出力バッファー回路５２の高周波ノイズが発振信号ＯＳＣに重畳されて、発振特性が劣化する事態を防止できるようになる。また発振回路３０が辺ＳＤ３側に配置されることで、辺ＳＤ２側に配置される基準電圧生成回路６２等と発振回路３０との間の距離を離すことができ、発振回路３０からの発振ノイズが基準電圧生成回路６２の基準電圧等に重畳されて、クロック周波数の精度が低下するなどの事態を防止できるようになる。

また集積回路装置２０は、発振信号ＯＳＣの発振周波数の温度補償を行う温度補償回路８０を含む。そして図１３に示すように温度補償回路８０は、発振回路３０と、クロックパッドＰＣＫとの間に設けられる。例えば発振回路３０の方向ＤＲ２側に温度補償回路８０が設けられ、温度補償回路８０の方向ＤＲ２側に、クロックパッドＰＣＫが設けられる。このように温度補償回路８０を、発振回路３０とクロックパッドＰＣＫとの間に設けることで、発振回路３０とクロックパッドＰＣＫとの間の領域を有効利用して、温度補償回路８０を配置できるようになり、効率の良いレイアウト配置が可能になる。またノイズ源となるクロックパッドＰＣＫと発振回路３０との間の距離を離すことができ、発振回路３０にクロックパッドＰＣＫからのノイズが伝達されるのを抑制できる。また温度補償回路８０を発振回路３０の近傍に配置することが可能になり、温度補償回路８０からの温度補償電圧ＶＣＰをショートパスの信号経路で発振回路３０に入力して、発振周波数の温度補償を実現できるようになる。

４．発振器
図１４に本実施形態のデバイスの一例である発振器４の構造例を示す。発振器４は、振動子１０と、集積回路装置２０と、振動子１０及び集積回路装置２０を収容するパッケージ１５を有する。パッケージ１５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子１０及び集積回路装置２０が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１５により、振動子１０及び集積回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。

パッケージ１５はベース１６とリッド１７を有する。具体的にはパッケージ１５は、振動子１０及び集積回路装置２０を支持するベース１６と、ベース１６との間に収容空間を形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１０は、ベース１６の内側に設けられた段差部に端子電極を介して支持されている。また集積回路装置２０は、ベース１６の内側底面である面ＳＦに配置されている。具体的には集積回路装置２０は、能動面がベース１６の内側底面に向くように配置されている。能動面は集積回路装置２０の回路素子が形成される面である。また集積回路装置２０の端子であるパッド２にバンプＢＭＰが形成されている。そして集積回路装置２０は、導電性のバンプＢＭＰを介してベース１６の面ＳＦに支持される。導電性のバンプＢＭＰは例えば金バンプ等の金属バンプである。そしてバンプＢＭＰの一端は、集積回路装置２０のパッド２に接続され、バンプＢＭＰの他端は、集積回路装置２０の実装面である面ＳＦに設けられ端子ＴＭに接続される。これにより集積回路装置２０のパッド２は、バンプＢＭＰや端子ＴＭや内部配線を介して、発振器４の外部接続端子である外部端子１８、１９や、振動子１０に電気的に接続されるようになる。外部端子１８、１９は、パッケージ１５の外側底面に形成されている。外部端子１８、１９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより集積回路装置２０は外部デバイスに対してクロック信号などを出力できるようになる。

図１４において集積回路装置２０をパッケージ１５の面ＳＦにフリップ実装する際に、図８で説明した超音波接合が用いられる。具体的には、一端が集積回路装置２０のパッド２に接続されるバンプＢＭＰの他端を、パッケージ１５の面ＳＦの端子ＴＭに接続する際に、超音波接合が用いられる。この場合に本実施形態では、超音波接合における超音波振動の方向が長手方向ＤＬになるパッド２が、集積回路装置２０に配置される。これにより超音波振動が原因で配線のショート等の不具合が発生するのを抑制できる。またパッド２の短手方向ＤＳに沿って、パッド２の長手側の外縁ＥＤＬから引き出し配線５を引き出して、ビア群６を介して、パッド２の下方の回路８の配線７に引き出し配線５を電気的に接続している。ここれにより超音波振動等によるストレスが引き出し配線５やビア群６にかかって不具合が発生するのを抑制できるようになる。

以上のように本実施形態の発振器４等のデバイスは、集積回路装置２０と、集積回路装置２０が収容されるパッケージ１５と、パッケージ１５の面ＳＦに設けられる端子ＴＭと、端子ＴＭと集積回路装置２０のパッド２とを電気的に接続するバンプＢＭＰを含む。このようにすれば、集積回路装置２０のパッド２とパッケージ１５の面ＳＦに設けられる端子ＴＭを、バンプＢＭＰを介して電気的に接続できるようになり、集積回路装置２０からの信号を端子ＴＭに出力したり、或いは端子ＴＭからの信号を集積回路装置２０に入力することが可能になる。そしてこのように集積回路装置２０をパッケージ１５の面ＳＦに実装した場合にも、パッド２を、長手方向を有する形状にすると共に、パッド２の引き出し配線５を長手側の外縁ＥＤＬから引き出すことで、上述した種々の不具合の発生を抑制できるようになる。

例えば図８で説明したように、バンプＢＭＰは、超音波接合により端子ＴＭに接続され、パッド２の長手方向は、超音波接合の超音波振動の方向となっている。このようにすれば、超音波接合における超音波振動のストレスがかかった場合にも、パッド２を、長手方向を有する形状にすると共に、パッド２の引き出し配線５を長手側の外縁ＥＤＬから引き出すことで、超音波振動を原因とする不具合の発生を抑制できるようになる。

また本実施形態のデバイスは、図１４に示すようにパッケージ１５に収容される振動子１０を含み、図１０に示すように集積回路装置２０は、振動子１０を振動させて発振信号ＯＳＣを生成する発振回路３０を含む。これにより本実施形態のデバイスとして、図１０、図１４で説明したような発振器４を実現できるようになる。そして発振器４に組み込まれる集積回路装置２０のパッド２を、長手方向を有する形状にすると共に、パッド２の引き出し配線５を長手側の外縁ＥＤＬから引き出すことで、上述した種々の不具合の発生を抑制できる発振器４を実現でき、発振器４の信頼性等を向上できる。

なお本実施形態のデバイスは、図１４に示すような発振器４には限定されず、上述したようにセンサーデバイス、表示デバイス、通信デバイス又は電源デバイス等のデバイスであってもよい。

図１５は本実施形態のデバイスの製造方法の一例を示す製造工程図である。本実施形態の製造方法は、集積回路装置２０と集積回路装置２０が収容されるパッケージ１５とを含むデバイスの製造方法であって、集積回路装置２０の製造工程Ｓ１と、集積回路装置２０のパッケージ１５への実装工程である工程Ｓ２、Ｓ３、Ｓ４を含む。

製造工程Ｓ１では、パッド２と、パッド２に電気的に接続される回路８と、パッド２の引き出し配線５と、引き出し配線５と回路８の配線７とを電気的に接続するビア群とを、集積回路装置２０の能動面に形成する。能動面は回路素子の形成領域である。図１、図２等で説明したように、パッド２は、長手方向及び短手方向を有する形状のパッドであり、回路８は、平面視においてパッド２と重なると共に、パッド２に電気的に接続される。引き出し配線５は、パッド２の短手方向ＤＳに沿って、パッド２の長手側の外縁ＥＤＬから引き出される。ビア群６は、引き出し配線５と回路８の配線７とを電気的に接続し、平面視においてパッド２に重ならない位置に設けられる。集積回路装置２０の製造工程Ｓ１は半導体プロセスにより実現される。半導体プロセスは、導電膜や絶縁膜などの成膜工程、レジスト等を用いてパターニングを行うリソグラフィー工程、不要な酸化膜等を除去するエッチング工程、不純物を注入して熱処理により活性化するイオン注入工程等を含むが、これらは公知であるため詳細な説明は省略する。

集積回路装置の製造工程Ｓ１の後の実装工程では、集積回路装置２０のパッド２にバンプＢＭＰを形成する（工程Ｓ２）。例えばスタッドバンプと呼ばれるバンプＢＭＰを形成する。なおバンプＢＭＰはスタッドバンプに限定されるものではない。次に図１４で説明したようにパッケージ１５の面ＳＦに能動面が対向するように集積回路装置２０を配置する（工程Ｓ３）。そしてパッド２の長手方向を振動方向とする超音波接合により、パッケージ１５の面ＳＦに設けられる端子ＴＭと、パッド２に形成されたバンプＢＭＰとを接続する（工程Ｓ４）。例えば金のバンプＢＭＰと、金メッキの電極である端子ＴＭとを、超音波振動を利用して擦り合わせて接合する。超音波の振幅により接合界面同士の距離が近づくことで、お互いの金属原子が拡散し、この金属拡散により接合される。これによりバンプＢＭＰと端子ＴＭとの低温での接合が可能になる。

このように本実施形態の製造方法によれば、集積回路装置２０のパッド２と、パッケージ１５の面に設けられた端子ＴＭとを超音波振動を用いて接合できるようになる。そしてこの場合にも本実施形態では、集積回路装置２０のパッド２を、長手方向を有する形状にすると共に、パッド２の引き出し配線５を長手側の外縁ＥＤＬから引き出しているため、超音波振動によるストレスを原因とする不具合の発生を効果的に抑制できるようになる。

以上に説明したように本実施形態の集積回路装置は、長手方向及び短手方向を有する形状のパッドと、平面視においてパッドと重なると共に、パッドに電気的に接続される回路と、パッドの短手方向に沿って、パッドの長手側の外縁から引き出される引き出し配線と、引き出し配線と回路の配線とを電気的に接続し、平面視においてパッドに重ならないビア群と、を含む。

本実施形態では、平面視においてパッドに重なるように回路が配置される。従って、パッドの領域を有効利用して回路を配置でき、集積回路装置の小面積化を実現できる。またパッドは長手方向及び短手方向を有する形状になっており、パッドの長手側の外縁からパッドの短手方向に沿って引き出した引き出し配線と、回路の配線とを、ビア群により電気的に接続しているため、パッドの長手方向に沿った力が働くことによる不具合等の発生も抑制できる。従って、パッドに重なるように回路を配置して集積回路装置の小面積化を実現しながらパッドと当該回路を電気的に接続する適切な引き出し配線を実現できる集積回路装置等の提供が可能になる。

また本実施形態では、配線は、パッドの金属層より下層の金属層の配線であり、配線は、平面視において一部がパッドと重なってもよい。

このようにすれば、パッドからの引き出し配線が、ビア群を介して配線の一端に接続され、配線の他端が回路の回路素子に接続されることで、パッドに重なるように配置される回路の回路素子にパッドを電気的に接続できるようになる。

また本実施形態では、配線は、パッドの金属層よりも一層以上間隔をあけて配置される金属層の配線であってもよい。

このようにすれば、パッドに加重が加わった場合などにおいて、配線がダメージを受けて不具合が発生してしまうのを抑制できるようになる。

また本実施形態では、引き出し配線は、パッドの長手方向が長手方向となる形状を有してもよい。

このようにすれば、パッドの長手側の外縁から、横方向に短い長さの引き出し配線を引き出して、ビア群を介して、引き出し配線を回路の配線に電気的に接続できるようになる。

また本実施形態では、ビア群の複数のビアが、引き出し配線の長手方向に沿って並んで設けられてもよい。

このようにすれば、引き出し配線と回路の配線を電気的に接続するためのビア群の数を増やすことが可能になる。

また本実施形態では、引き出し配線は、平面視においてコーナー部が面取りされた形状を有してもよい。

このようにすれば、パッドに静電気等が印加されたときに、コーナー部に電荷が集中して不具合が発生するのを抑制できるようになる。

また本実施形態では、パッドは、入力信号が入力される入力パッドであり、回路は、入力パッドから入力信号が入力されるＩ／Ｏ回路であってもよい。

このようにすれば、入力パッドへの入力信号を、引き出し配線、ビア群、配線を介してＩ／Ｏ回路に入力できるようになると共に、入力パッドの領域を有効活用した集積回路装置の小面積化を実現できる。

また本実施形態では、パッドは、出力信号を出力する出力パッドであり、回路は、出力パッドに出力信号を出力する出力バッファー回路であってもよい。

このようにすれば、出力バッファー回路からの出力信号を、配線、ビア群、引き出し配線を介して出力パッドから出力できるようになる。また出力バッファー回路からのノイズを原因とする集積回路装置の性能低下も抑制できるようになる。

また本実施形態では、パッドは、グランドが供給されるグランドパッドであり、回路は、基準電圧を生成する基準電圧生成回路であってもよい。

このようにすれば、グランドパッドに供給されるグランド電圧を、引き出し配線、ビア群、配線を介して、基準電圧生成回路に供給できるようになる。またグランドパッドがシールド層になって、集積回路装置の他の回路からのノイズが伝達されて、基準電圧生成回路が生成する基準電圧にノイズが重畳されてしまうのを抑制できるようになる。

また本実施形態では、パッドの長手方向に沿って、パッドの短手側の外縁から引き出される第２引き出し配線を含み、第２引き出し配線は、パッドと同じ層の金属層により構成されてもよい。

このように、パッドによっては、パッドの短手側の外縁から第２引き出し配線が引き出されるパッドがあってもよい。

また本実施形態では、長手方向及び短手方向を有する形状の第２パッドを含み、パッドの長手方向と第２パッドの長手方向とは同じ方向であってもよい。

このようにすれば、集積回路装置をパッケージに接合する際、パッド及び第２パッドの長手方向に沿って超音波接合の振動を印加することができ、超音波振動によるストレスが引き出し配線やビア群にかかるのを抑制できるようになる。

また本実施形態は、集積回路装置が収容されるパッケージと、パッケージの面に設けられる端子と、端子と集積回路装置のパッドとを電気的に接続するバンプと、を含むデバイスに関係する。

このようにすれば、集積回路装置のパッドとパッケージの面に設けられる端子とを、バンプを介して電気的に接続できるようになると共に、パッドの長手方向に沿って働く力等による不具合の発生も抑制できるようになる。

また本実施形態では、バンプは、端子に超音波接合されており、パッドの長手方向は、バンプの長手方向であってもよい。

このようにすれば、超音波接合における超音波振動のストレスを原因とする不具合の発生を抑制できるようになる。

また本実施形態では、パッケージに収容される振動子を含み、集積回路装置は、振動子を振動させて発振信号を生成する発振回路を含んでもよい。

このようすれば、種々の不具合の発生を抑制できる信頼性の高い発振器を実現できるようになる。

また本実施形態は、集積回路装置と集積回路装置が収容されるパッケージとを含むデバイスの製造方法であって、集積回路装置の製造工程と、集積回路装置をパッケージに実装する実装工程と、を含む。製造工程では、長手方向及び短手方向を有する形状のパッドと、平面視においてパッドと重なると共に、パッドに電気的に接続される回路と、パッドの短手方向に沿って、パッドの長手側の外縁から引き出される引き出し配線と、引き出し配線と回路の配線とを電気的に接続し、平面視においてパッドに重ならないビア群とを、集積回路装置の能動面に形成する。実装工程では、集積回路装置のパッドにバンプを形成し、パッケージの面に能動面が対向するように集積回路装置を配置し、パッドの長手方向を振動方向とする超音波接合により、パッケージの面に設けられる端子と、パッドに形成されたバンプとを接続する。

このような製造方法によれば、集積回路装置のパッドと、パッケージの面に設けられた端子とを超音波振動を用いて接合できるようになる。そして集積回路装置のパッドが長手方向を有する形状になると共に、パッドの引き出し配線がパッドの長手側の外縁から引き出されることで、超音波振動によるストレスを原因とする不具合の発生も抑制できるようになる。従って、パッドに重なるように回路を配置して集積回路装置の小面積化を実現しながらパッドと当該回路を電気的に接続する適切な引き出し配線を実現できる製造方法の提供が可能になる。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また集積回路装置、デバイスの構成・動作や製造方法等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

２…パッド、３…パシベーション膜、４…発振器、５…引き出し配線、６…ビア群、７…配線、８…回路、９…第２引き出し配線、１０…振動子、１５…パッケージ、１６…ベース、１７…リッド、１８…外部端子、１９…外部端子、２０…集積回路装置、２１…静電気保護回路、２２…Ｉ／Ｏ回路、３０…発振回路、５０…出力回路、５２…出力バッファー回路、６０…電源回路、６２…基準電圧生成回路、６４…レギュレーター、７０…ロジック回路、８０…温度補償回路、９０…温度センサー回路、９１…パッドメタル、９２、９３、９４…導電層、ＡＬＡ～ＡＬＥ…金属層、ＢＭＰ…バンプ、ＢＰ１、ＢＰ２、ＢＰ３…バイポーラートランジスター、ＣＫＱ…クロック信号、ＤＩ１、ＤＩ２、ＤＩ３…ダイオード、ＤＬ…長手方向、ＤＲ、ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４…方向、ＤＳ…短手方向、ＥＤＬ、ＥＤＳ…外縁、ＯＥ…出力イネーブル信号、ＯＳＣ…発振信号、ＰＣＫ…クロックパッド、ＰＧＮＤ…グランドパッド、ＰＩ…入力パッド、ＰＯＥ…出力イネーブルパッド、ＰＱ…出力パッド、ＰＶＤＤ…電源パッド、ＰＸ１…パッド、ＰＸ２…パッド、ＲＤ１～ＲＤ３、ＲＥ１、ＲＥ２…抵抗、ＳＤ１～ＳＤ４…辺、ＳＦ…面、ＴＤ１～ＴＤ３、ＴＥ１～ＴＥ５…トランジスター、ＴＭ…端子、ＴＣＫ、ＴＧＮＤ、ＴＯＥ、ＴＶＤＤ…外部端子、ＶＢ…バイアス電圧、ＶＣＰ…温度補償電圧、ＶＤＤ…電源電圧、ＶＲＥＦ…基準電圧、ＶＴ…温度検出電圧

Claims

長手方向及び短手方向を有する形状のパッドと、
平面視において前記パッドと重なると共に、前記パッドに電気的に接続される回路と、
前記パッドの前記短手方向に沿って、前記パッドの長手側の外縁から引き出される引き出し配線と、
前記引き出し配線と前記回路の配線とを電気的に接続し、前記平面視において前記パッドに重ならないビア群と、
を含むことを特徴とする集積回路装置。
請求項１の集積回路装置において、
前記配線は、前記パッドの金属層より下層の金属層の配線であり、
前記配線は、前記平面視において一部が前記パッドと重なることを特徴とする集積回路装置。
請求項２の集積回路装置において、
前記配線は、前記パッドの金属層よりも一層以上間隔をあけて配置される金属層の配線であることを特徴とする集積回路装置。
請求項１乃至３のいずれか一項に記載の集積回路装置において、
前記引き出し配線は、前記パッドの前記長手方向が長手方向となる形状を有することを特徴とする集積回路装置。
請求項４に記載の集積回路装置において、
前記ビア群の複数のビアが、前記引き出し配線の前記長手方向に沿って並んで設けられることを特徴とする集積回路装置。
請求項１乃至５のいずれか一項に記載の集積回路装置において、
前記引き出し配線は、前記平面視においてコーナー部が面取りされた形状を有することを特徴とする集積回路装置。
請求項１乃至６のいずれか一項に記載の集積回路装置において、
前記パッドは、入力信号が入力される入力パッドであり、
前記回路は、前記入力パッドから前記入力信号が入力されるＩ／Ｏ回路であることを特徴とする集積回路装置。
請求項１乃至６のいずれか一項に記載の集積回路装置において、
前記パッドは、出力信号を出力する出力パッドであり、
前記回路は、前記出力パッドに前記出力信号を出力する出力バッファー回路であることを特徴とする集積回路装置。
請求項１乃至６のいずれか一項に記載の集積回路装置において、
前記パッドは、グランドが供給されるグランドパッドであり、
前記回路は、基準電圧を生成する基準電圧生成回路であることを特徴とする集積回路装置。
請求項１乃至６のいずれか一項に記載の集積回路装置において、
前記パッドの前記長手方向に沿って、前記パッドの短手側の外縁から引き出される第２引き出し配線を含み、
前記第２引き出し配線は、前記パッドと同じ層の金属層により構成されることを特徴とする集積回路装置。
請求項１乃至１０のいずれか一項に記載の集積回路装置において、
長手方向及び短手方向を有する形状の第２パッドを含み、
前記パッドの前記長手方向と前記第２パッドの前記長手方向とは同じ方向であることを特徴とする集積回路装置。
請求項１乃至９のいずれか一項に記載の集積回路装置と、
前記集積回路装置が収容されるパッケージと、
前記パッケージの面に設けられる端子と、
前記端子と前記集積回路装置の前記パッドとを電気的に接続するバンプと、
を含むことを特徴とするデバイス。
請求項１２に記載のデバイスにおいて、
前記バンプは、前記端子に超音波接合されており、
前記パッドの前記長手方向は、前記バンプの長手方向であることを特徴とするデバイス。
請求項１２又は１３に記載のデバイスにおいて、
前記パッケージに収容される振動子を含み、
前記集積回路装置は、前記振動子を振動させて発振信号を生成する発振回路を含むことを特徴とするデバイス。
集積回路装置と前記集積回路装置が収容されるパッケージとを含むデバイスの製造方法であって、
前記集積回路装置の製造工程と、
前記集積回路装置を前記パッケージに実装する実装工程と、
を含み、
前記製造工程では、
長手方向及び短手方向を有する形状のパッドと、平面視において前記パッドと重なると共に、前記パッドに電気的に接続される回路と、前記パッドの前記短手方向に沿って、前記パッドの長手側の外縁から引き出される引き出し配線と、前記引き出し配線と前記回路の配線とを電気的に接続し、前記平面視において前記パッドに重ならないビア群とを、前記集積回路装置の能動面に形成し、
前記実装工程では、
前記集積回路装置の前記パッドにバンプを形成し、
前記パッケージの面に前記能動面が対向するように前記集積回路装置を配置し、
前記パッドの前記長手方向を振動方向とする超音波接合により、前記パッケージの面に設けられる端子と、前記パッドに形成された前記バンプとを接続することを特徴とする製造方法。