JP2022110940A - Probe card and electronic component testing device - Google Patents

Probe card and electronic component testing device Download PDF

Info

Publication number
JP2022110940A
JP2022110940A JP2021006694A JP2021006694A JP2022110940A JP 2022110940 A JP2022110940 A JP 2022110940A JP 2021006694 A JP2021006694 A JP 2021006694A JP 2021006694 A JP2021006694 A JP 2021006694A JP 2022110940 A JP2022110940 A JP 2022110940A
Authority
JP
Japan
Prior art keywords
probe card
housing
opening
openings
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021006694A
Other languages
Japanese (ja)
Other versions
JP7539843B2 (en
Inventor
義弘 阿部
Yoshihiro Abe
治 立石
Osamu Tateishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2021006694A priority Critical patent/JP7539843B2/en
Publication of JP2022110940A publication Critical patent/JP2022110940A/en
Application granted granted Critical
Publication of JP7539843B2 publication Critical patent/JP7539843B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

To provide a probe card capable of accelerating a test signal.SOLUTION: A probe card 20 comprises a probe head 30 having a probe 31 in contact with a plurality of DUTs 101 formed on a semiconductor wafer 100, a wiring board 40, and a relay member 50 interposed between the probe head 30 and the wiring board 40. The relay member 50 includes a plurality of interposers 51 electrically connecting the probe head 30 and the wiring board 40, and a housing 52 that holds the plurality of interposers 51 while opposing the plurality of interposers 51 to the probe head 30 and the wiring board 40.SELECTED DRAWING: Figure 3

Description

本発明は、半導体ウェハに形成された集積回路素子等の被試験電子部品(DUT:Device Under Test)の試験に用いられるプローブカード、及び、それを備えた電子部品試験装置に関するものである。 The present invention relates to a probe card used for testing an electronic component under test (DUT: Device Under Test) such as an integrated circuit element formed on a semiconductor wafer, and an electronic component testing apparatus equipped with the same.

プローブカードは、プローブ針が実装された第1の基板と、試験装置本体に電気的に接続される第2の基板と、第1及び第2の基板の間に介在して当該第1及び第2の基板を電気的に接続するインタポーザと、を備えている。このインタポーザとして、異方導電性ゴムシートが用いられている(例えば特許文献1参照)。 The probe card includes a first substrate on which probe needles are mounted, a second substrate electrically connected to the test apparatus main body, and a substrate interposed between the first and second substrates. an interposer for electrically connecting the two substrates. An anisotropically conductive rubber sheet is used as this interposer (see, for example, Patent Document 1).

特開2009-002865号公報JP 2009-002865 A

分割された複数の異方導電性ゴムシートを組み合わせて上述のインタポーザを構成することで、半導体ウェハの大型化に対応することができる。しかしながら、当該異方導電性ゴムシート同士の境界で信号配線の配置が制限されるため、試験信号の高速化が阻害されてしまう、という問題がある。 By combining a plurality of divided anisotropically conductive rubber sheets to configure the above-described interposer, it is possible to cope with an increase in size of a semiconductor wafer. However, since the arrangement of signal wiring is restricted at the boundary between the anisotropically conductive rubber sheets, there is a problem that speeding up of the test signal is hindered.

本発明が解決しようとする課題は、試験信号の高速化を図ることが可能なプローブカード、及び、それを備えた電子部品試験装置を提供することである。 The problem to be solved by the present invention is to provide a probe card capable of increasing the speed of test signals, and an electronic component test apparatus including the same.

[1]本発明に係るプローブカードは、ウェハに形成された複数のDUTに接触するプローブを有するプローブヘッドと、配線板と、前記プローブヘッドと前記配線板との間に介在する中継部材と、を備え、前記中継部材は、前記プローブヘッドと前記配線板とを電気的に接続する複数のインタポーザと、前記複数のインタポーザを前記プローブヘッド及び前記配線板に対向させつつ前記複数のインタポーザを保持する保持部材と、を備えたプローブカードである。 [1] A probe card according to the present invention includes a probe head having probes that contact a plurality of DUTs formed on a wafer, a wiring board, a relay member interposed between the probe head and the wiring board, wherein the relay member includes a plurality of interposers electrically connecting the probe head and the wiring board, and holding the plurality of interposers while facing the probe head and the wiring board. A probe card comprising a holding member.

[2]上記発明において、前記保持部材は、前記インタポーザをそれぞれ収容可能な大きさを持つ複数の開口を有する板状のハウジングであり、それぞれの前記開口は、前記ハウジングを貫通していてもよい。 [2] In the above invention, the holding member may be a plate-shaped housing having a plurality of openings each having a size capable of accommodating the interposer, and each of the openings may pass through the housing. .

[3]上記発明において、前記複数の開口は、前記複数のDUTに個別に対応するように配置されており、それぞれの前記開口は、平面視において、一つの前記DUTに接触する複数の前記プローブの先端を内包していてもよい。 [3] In the above invention, the plurality of openings are arranged so as to individually correspond to the plurality of DUTs, and each of the openings is a plurality of probes contacting one of the DUTs in a plan view. may include the tip of the

[4]上記発明において、前記複数の開口は、不均一に配置されていてもよい。 [4] In the above invention, the plurality of openings may be non-uniformly arranged.

[5]上記発明において、前記ハウジングは、相互に並べられた複数の前記開口からそれぞれ構成される複数の開口群を有しており、相互に隣り合う前記開口群同士の間の間隔は、前記開口よりも広い部分を含んでいてもよい。 [5] In the above invention, the housing has a plurality of opening groups each composed of a plurality of the openings arranged side by side, and the interval between the mutually adjacent opening groups is equal to the above-mentioned A portion wider than the opening may be included.

[6]上記発明において、前記開口群を構成する複数の前記開口は、非直線状に並べられていてもよい。 [6] In the above invention, the plurality of openings forming the opening group may be arranged in a non-linear manner.

[7]上記発明において、前記複数の開口は、前記ハウジングの中心線上に位置する開口を含んでいてもよい。 [7] In the above invention, the plurality of openings may include an opening positioned on the centerline of the housing.

[8]上記発明において、前記複数の開口は、相互に実質的に同一の形状を有しており、前記複数のインタポーザも、相互に実質的に同一の形状を有していてもよい。 [8] In the above invention, the plurality of openings may have substantially the same shape, and the plurality of interposers may also have substantially the same shape.

[9]上記発明において、前記ハウジングは、前記開口の内側に向かって突出して前記インタポーザを保持する保持部を有してもよい。 [9] In the above invention, the housing may have a holding portion that protrudes toward the inside of the opening and holds the interposer.

[10]上記発明において、前記保持部は、前記インタポーザに対して前記プローブヘッド側に位置していてもよい。 [10] In the above invention, the holding part may be positioned on the probe head side with respect to the interposer.

[11]上記発明において、前記保持部は、前記ハウジングにおいて前記プローブヘッドに対向している第1の主面に位置していてもよい。 [11] In the above invention, the holding portion may be located on a first main surface of the housing facing the probe head.

[12]上記発明において、前記ハウジングは、前記開口の内側に向かって突出して、前記開口に対して前記インタポーザを相対的に位置決めする位置決め部を有していてもよい。 [12] In the above invention, the housing may have a positioning portion that protrudes toward the inside of the opening and positions the interposer relative to the opening.

[13]上記発明において、前記位置決め部は、前記ハウジングにおいて前記配線板に対向している第2の主面から露出していてもよい。 [13] In the above invention, the positioning portion may be exposed from a second main surface of the housing facing the wiring board.

[14]上記発明において、前記ハウジングは、前記開口の内側に向かって突出して前記インタポーザを前記開口内に拘束する拘束部を有していてもよい。 [14] In the above invention, the housing may have a restraining portion that protrudes toward the inside of the opening and restrains the interposer in the opening.

[15]上記発明において、前記拘束部は、前記インタポーザに対して前記配線板側に位置していてもよい。 [15] In the above invention, the restraining portion may be located on the wiring board side with respect to the interposer.

[16]上記発明において、前記拘束部は、前記ハウジングにおいて前記配線板に対向している第2の主面に位置していてもよい。 [16] In the above invention, the restraining portion may be located on a second main surface of the housing facing the wiring board.

[17]上記発明において、前記ハウジングは、前記開口に連通した切欠を前記開口の周囲に有していてもよい。 [17] In the above invention, the housing may have a notch communicating with the opening around the opening.

[18]上記発明において、前記切欠は、前記ハウジングにおいて前記配線板に対向している第2の主面から露出していてもよい。 [18] In the above invention, the notch may be exposed from a second main surface of the housing facing the wiring board.

[19]上記発明において、前記ハウジングは、略円形の形状を有していてもよい。 [19] In the above invention, the housing may have a substantially circular shape.

[20]上記発明において、前記プローブカードは、前記配線板に取り付けられたスティフナをさらに備え、前記配線板は、前記中継部材に対向する主面とは反対側の主面に実装されたコネクタを有していてもよい。 [20] In the above invention, the probe card further includes a stiffener attached to the wiring board, and the wiring board has a connector mounted on the main surface opposite to the main surface facing the relay member. may have.

[21]本発明に係る電子部品試験装置は、ウェハに形成されたDUTを試験する電子部品試験装置であって、上記のプローブカードが接続されたテストヘッドと、前記テストヘッドを介して前記DUTを試験するテスタと、を備えた電子部品試験装置である。 [21] An electronic device testing apparatus according to the present invention is an electronic device testing apparatus for testing a DUT formed on a wafer, comprising: a test head to which the probe card is connected; and a tester for testing the electronic component test apparatus.

本発明では、中継部材が、複数のインタポーザと、当該複数のインタポーザを保持する保持部材と、を備えている。このため、インタポーザを任意の位置に配置することができ、信号配線の配置が制限されることがないので、試験信号の高速化を図ることができる。 In the present invention, the relay member includes a plurality of interposers and a holding member that holds the plurality of interposers. Therefore, the interposer can be arranged at any position, and the arrangement of the signal wiring is not restricted, so that the speed of the test signal can be increased.

図1は、本発明の実施形態における電子部品試験装置を示す概略図である。FIG. 1 is a schematic diagram showing an electronic device testing apparatus according to an embodiment of the present invention. 図2は、本発明の実施形態におけるテストヘッド、プローブカード、及び、プローバの接続関係を示す断面図である。FIG. 2 is a cross-sectional view showing the connection relationship among the test head, probe card, and prober in the embodiment of the present invention. 図3は、本発明の実施形態におけるプローブカードを示す分解斜視図である。FIG. 3 is an exploded perspective view showing the probe card in the embodiment of the invention. 図4は、本発明の実施形態におけるプローブカードの分解断面図であり、図2のIV部に対応する図である。FIG. 4 is an exploded cross-sectional view of the probe card according to the embodiment of the present invention, corresponding to the IV section in FIG. 図5は、本発明の実施形態における中継部材を示す斜視図である。FIG. 5 is a perspective view showing a relay member in the embodiment of the invention. 図6は、図5のVI部を示す拡大図である。6 is an enlarged view showing the VI section of FIG. 5. FIG. 図7は、本発明の実施形態におけるインタポーザを示す斜視図である。FIG. 7 is a perspective view showing an interposer in an embodiment of the invention. 図8は、図7のVIII-VIII線に沿った断面図である。8 is a cross-sectional view taken along line VIII-VIII of FIG. 7. FIG. 図9は、本発明の実施形態におけるハウジングを示す斜視図である。FIG. 9 is a perspective view showing a housing in an embodiment of the invention; 図10は、本発明の実施形態における開口を示す斜視図であり、図9のX部を示す拡大図である。10 is a perspective view showing the opening in the embodiment of the present invention, and an enlarged view showing the X section of FIG. 9. FIG. 図11は、本発明の実施形態におけるハウジングの開口、プローブ、及び、DUTの位置関係を示す透視平面図である。FIG. 11 is a perspective plan view showing the positional relationship of the housing opening, probe, and DUT in the embodiment of the present invention. 図12は、本発明の実施形態におけるハウジングにおける開口のレイアウトを示す平面図である。FIG. 12 is a plan view showing the layout of the openings in the housing according to the embodiment of the present invention;

以下、本発明の実施形態を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings.

図1は本実施形態における電子部品試験装置を示す概略図であり、図2は本実施形態におけるテストヘッド、プローブカード、及び、プローバの接続関係を示す断面図である。 FIG. 1 is a schematic diagram showing an electronic device testing apparatus according to this embodiment, and FIG. 2 is a sectional view showing the connection relationship among a test head, a probe card, and a prober according to this embodiment.

本実施形態における電子部品試験装置1は、図1に示すように、テストヘッド10、テスタ70、及び、プローバ90を備えている。テスタ70は、ケーブル71を介してテストヘッド10に電気的に接続されており、半導体ウェハ100(図2参照)に形成されたICデバイス等のDUT101(図11参照)に対してテスト信号を入出力することで、当該DUT101の電気的特性を試験することが可能となっている。テストヘッド10は、マニピュレータ95によってメンテナンス位置(図1にて破線で示す)から反転されてプローバ90の上方に配置される。 An electronic device testing apparatus 1 according to the present embodiment includes a test head 10, a tester 70, and a prober 90, as shown in FIG. The tester 70 is electrically connected to the test head 10 via a cable 71, and inputs a test signal to a DUT 101 (see FIG. 11) such as an IC device formed on a semiconductor wafer 100 (see FIG. 2). By outputting, it is possible to test the electrical characteristics of the DUT 101 . The test head 10 is turned over by the manipulator 95 from the maintenance position (indicated by the dashed line in FIG. 1) and placed above the prober 90 .

テストヘッド10は、DUT101と試験信号を授受する複数のピンエレクトロニクスカード(不図示)を内蔵している。また、図1及び図2に示すように、テストヘッド10の下部にはマザーボード11が装着されている。このマザーボード11の下面には、例えば、ZIF(Zero Insertion Force)コネクタやLIF(Low Insertion Force)コネクタ等のコネクタ12が設けられている。このコネクタ12には同軸ケーブル13が接続されており、この同軸ケーブル13を介して、マザーボード11上のコネクタ12とピンエレクトロニクス等が電気的に接続されている。マザーボード11には、DUT101とテストヘッド10との間の電気的な接続を確立するためのプローブカード20が装着されている。 The test head 10 incorporates a plurality of pin electronics cards (not shown) that exchange test signals with the DUT 101 . Also, as shown in FIGS. 1 and 2, a motherboard 11 is attached to the lower portion of the test head 10 . A connector 12 such as a ZIF (Zero Insertion Force) connector or a LIF (Low Insertion Force) connector is provided on the bottom surface of the motherboard 11 . A coaxial cable 13 is connected to this connector 12 , and via this coaxial cable 13 , the connector 12 on the mother board 11 and pin electronics etc. are electrically connected. A probe card 20 for establishing electrical connection between the DUT 101 and the test head 10 is mounted on the motherboard 11 .

図3は本実施形態におけるプローブカードを示す分解斜視図であり、図4は本実施形態におけるプローブカードの分解断面図であり、図2のIV部に対応する図である。 3 is an exploded perspective view showing the probe card in this embodiment, and FIG. 4 is an exploded cross-sectional view of the probe card in this embodiment, corresponding to the IV section in FIG.

プローブカード20は、図3及び図4に示すように、プローブヘッド30と、配線板40と、中継部材50と、スティフナ60と、を備えている。なお、図4では、スティフナ60の図示を省略している。本実施形態における配線板40が、本発明における「配線板」の一例に相当する。 The probe card 20 includes a probe head 30, a wiring board 40, a relay member 50, and stiffeners 60, as shown in FIGS. 4, illustration of the stiffener 60 is omitted. The wiring board 40 in this embodiment corresponds to an example of the "wiring board" in the present invention.

プローブヘッド30は、図4に示すように、半導体ウェハ100に形成されたDUT101のパッド102に電気的に接触する複数のプローブ31と、当該プローブ31が実装された配線板32と、を備えている。 As shown in FIG. 4, the probe head 30 includes a plurality of probes 31 electrically contacting the pads 102 of the DUT 101 formed on the semiconductor wafer 100, and a wiring board 32 on which the probes 31 are mounted. there is

プローブ31は、MEMS(Micro Electro Mechanical Systems)技術を利用してシリコン基板等の半導体基板から形成したプローブ針である。それぞれのプローブ31は、当該プローブ31の先端311がDUT101のパッド102に対向するように、配線板32の下面に実装されている。なお、プローブ31として、ポゴピン等の垂直タイプや、絶縁膜にバンプを形成したメンブレンタイプを用いてもよい。 The probe 31 is a probe needle formed from a semiconductor substrate such as a silicon substrate using MEMS (Micro Electro Mechanical Systems) technology. Each probe 31 is mounted on the lower surface of the wiring board 32 so that the tip 311 of the probe 31 faces the pad 102 of the DUT 101 . As the probe 31, a vertical type such as a pogo pin or a membrane type in which bumps are formed on an insulating film may be used.

配線板32は、例えばセラミックス等の熱膨張率が比較的小さな材料から構成された基材33を備えている。この基材33の下面に配線パターン34が形成されており、プローブ31は、半田接続部35を介してこの配線パターン34に接続されることで、配線板32に実装されている。複数のプローブ31は、半導体ウェハ100に形成された複数のDUT101の中の一部のDUT101を同時に接触することが可能なように、配線板32の下面において当該一部のDUT101に対向する部分に局所的に配置されている。配線パターン34の端部には基材33を貫通する導電路36が接続されている。この導電路36は、基材33の上面に設けられた上側パッド37に接続されている。 The wiring board 32 includes a base material 33 made of a material having a relatively small coefficient of thermal expansion, such as ceramics. A wiring pattern 34 is formed on the lower surface of the base material 33 , and the probes 31 are mounted on the wiring board 32 by being connected to the wiring pattern 34 via solder connection portions 35 . The plurality of probes 31 are provided on the lower surface of the wiring board 32 in a portion facing the DUTs 101 of the plurality of DUTs 101 formed on the semiconductor wafer 100 so as to be able to simultaneously contact the DUTs 101 . Locally located. A conductive path 36 penetrating through the substrate 33 is connected to the end of the wiring pattern 34 . This conductive path 36 is connected to an upper pad 37 provided on the upper surface of the substrate 33 .

これに対し、配線板40は、多層のプリント配線板であり、例えばガラスエポキシ樹脂等から構成される基材41を備えている。この基材41を貫通する導電路42の一端は、基材31の下面に設けられた下側パッド43に接続されている。この下側パッド43は、配線板32の上側パッド37に対向する位置に配置されている。 On the other hand, the wiring board 40 is a multilayer printed wiring board, and includes a base material 41 made of, for example, glass epoxy resin. One end of the conductive path 42 penetrating the base material 41 is connected to a lower pad 43 provided on the bottom surface of the base material 31 . This lower pad 43 is arranged at a position facing the upper pad 37 of the wiring board 32 .

基材41の上面に複数のコネクタ44が実装されている。このコネクタ44には、上述の導電路42の他端が接続されている。このコネクタ44としては、例えば、ZIFコネクタやLIFコネクタ等を用いることができる。このコネクタ44に上述のマザーボード11のコネクタ12が嵌合する。図3に示すように、複数のコネクタ44は、配線板40の上面に円周状に配置されている。スティフナ60は、この円周状に配列されたコネクタ44を囲むように、配線板40の上面に設けられており、プローブカード20を補強している。 A plurality of connectors 44 are mounted on the upper surface of the base material 41 . The connector 44 is connected to the other end of the conductive path 42 described above. As this connector 44, for example, a ZIF connector, a LIF connector, or the like can be used. The connector 12 of the motherboard 11 described above is fitted to this connector 44 . As shown in FIG. 3, a plurality of connectors 44 are circumferentially arranged on the upper surface of wiring board 40 . The stiffener 60 is provided on the upper surface of the wiring board 40 so as to surround the circularly arranged connectors 44 and reinforces the probe card 20 .

図5は本実施形態における中継部材を示す斜視図であり、図6は図5のVI部を示す拡大図である。 FIG. 5 is a perspective view showing the relay member in this embodiment, and FIG. 6 is an enlarged view showing the VI section of FIG.

本実施形態のプローブカード20は、プローブヘッド30と配線板40との間に介在している中継部材50を備えている。この中継部材50は、図5及び図6に示すように、複数のインタポーザ51と、ハウジング52と、を備えている。インタポーザ51は、プローブヘッド30と配線板40とを電気的に接続する。ハウジング52は、このインタポーザ51をプローブヘッド30及び配線板40に対向させつつ、当該インタポーザ51を保持している。本実施形態では、中継部材50が有する全てのインタポーザ51が同一の形状を有している。 The probe card 20 of this embodiment includes a relay member 50 interposed between the probe head 30 and the wiring board 40 . This relay member 50 includes a plurality of interposers 51 and a housing 52, as shown in FIGS. The interposer 51 electrically connects the probe head 30 and the wiring board 40 . The housing 52 holds the interposer 51 while facing the probe head 30 and the wiring board 40 . In this embodiment, all the interposers 51 included in the relay member 50 have the same shape.

図7は本実施形態におけるインタポーザを示す斜視図であり、図8は図7のVIII-VIII線に沿った断面図である。 FIG. 7 is a perspective view showing an interposer according to this embodiment, and FIG. 8 is a cross-sectional view taken along line VIII-VIII of FIG.

インタポーザ51は、厚み方向に圧力を印加するとその印加部分で上下方向に電気的に導通する異方導電性フィルムである。このインタポーザ51は、図7及び図8に示すように、フレーム511と、複数の導電部515と、を備えている。 The interposer 51 is an anisotropically conductive film that electrically conducts in the vertical direction at the applied portion when pressure is applied in the thickness direction. This interposer 51 includes a frame 511 and a plurality of conductive portions 515, as shown in FIGS.

フレーム511は、樹脂材料等の電気絶縁性を有する材料から構成されており、全体として略板状の形状を有している。このフレーム511の中央部512に複数の導電部515が保持されているのに対し、当該フレーム511の外周部513は中央部512よりも薄くなっている。この薄肉の外周部513がハウジング52の突出部522(後述)に載置されることで、インタポーザ51がハウジング52に保持されている(図4参照)。 The frame 511 is made of an electrically insulating material such as a resin material, and has a substantially plate-like shape as a whole. A central portion 512 of the frame 511 holds a plurality of conductive portions 515 , while an outer peripheral portion 513 of the frame 511 is thinner than the central portion 512 . The interposer 51 is held by the housing 52 by placing the thin outer peripheral portion 513 on a projecting portion 522 (described later) of the housing 52 (see FIG. 4).

また、フレーム511の外周部513の四隅には切り欠き514がそれぞれ形成されている。それぞれの切り欠き514は、フレーム511の外縁から内側に向かって延在する直線部514aと、当該直線部514aの先端に位置する円形部514bと、を備えている。後述するように、インタポーザ51がハウジング52の開口521に挿入される際に、ハウジング52の位置決めピン523がこの切り欠き514に嵌合することで、インタポーザ51がハウジング52の開口521に対して位置決めされる。 Notches 514 are formed at the four corners of the outer peripheral portion 513 of the frame 511 . Each notch 514 has a straight portion 514a extending inward from the outer edge of the frame 511 and a circular portion 514b located at the tip of the straight portion 514a. As will be described later, when the interposer 51 is inserted into the opening 521 of the housing 52 , the positioning pin 523 of the housing 52 fits into the notch 514 , thereby positioning the interposer 51 with respect to the opening 521 of the housing 52 . be done.

それぞれの導電部515は、図8に示すように、弾性を有する樹脂材料から構成された円柱部516と、当該円柱部516内に分散配置された導電性粒子517と、を備えている。特に限定されないが、円柱部516を構成する材料としては、例えばシリコーンゴムを例示することができる。本実施形態では、この円柱部516は、フレーム511を構成する樹脂材料と同一の樹脂材料で構成されているが、特にこれに限定されない。本実施形態では、図7に示すように、複数の導電部515は、フレーム511の中央部512にマトリクス状に規則的に配置されている。 Each conductive portion 515 includes a cylindrical portion 516 made of an elastic resin material and conductive particles 517 dispersed in the cylindrical portion 516, as shown in FIG. Although not particularly limited, examples of the material forming the cylindrical portion 516 include silicone rubber. In the present embodiment, the columnar portion 516 is made of the same resin material as the resin material forming the frame 511, but it is not particularly limited to this. In this embodiment, as shown in FIG. 7, the plurality of conductive portions 515 are regularly arranged in a matrix in the central portion 512 of the frame 511 .

図9は本実施形態におけるハウジングを示す斜視図であり、図10は本実施形態における開口を示す斜視図であり、図9のX部を示す拡大図である。また、図11は本実施形態におけるハウジングの開口、プローブ、及び、DUTの位置関係を示す透視平面図であり、図12は本実施形態におけるハウジングにおける開口のレイアウトを示す平面図である。 9 is a perspective view showing a housing in this embodiment, FIG. 10 is a perspective view showing an opening in this embodiment, and is an enlarged view showing a portion X in FIG. FIG. 11 is a perspective plan view showing the positional relationship between the housing opening, probe, and DUT in this embodiment, and FIG. 12 is a plan view showing the layout of the openings in the housing in this embodiment.

ハウジング52は、図9に示すように、複数の開口521が形成された略円形の形状を有しており、半導体ウェハ100に対応した形状を有している。特に限定されないが、このハウジング52を構成する金属材料としては、低い熱膨張率を有する材料を用いることができ、例えば42アロイを例示することができる。本実施形態では、ハウジング52に形成された全ての開口521が同一の形状を有している。 The housing 52 has a substantially circular shape with a plurality of openings 521 formed therein, as shown in FIG. 9, and has a shape corresponding to the semiconductor wafer 100 . Although not particularly limited, as the metal material forming the housing 52, a material having a low coefficient of thermal expansion can be used, for example, 42 alloy can be exemplified. In this embodiment, all the openings 521 formed in the housing 52 have the same shape.

それぞれの開口521は、図9及び図10に示すように、インタポーザ51の外形に対応した矩形状の平面形状を有していると共に、ハウジング52を当該ハウジング52の厚さ方向に貫通している。本実施形態では、一つの開口521に一つのインタポーザ51を収容することが可能となっている。複数の開口521は、半導体ウェハ100に形成された複数のDUT101の中の一部のDUT101に個別に対応するように配置されており、一つの開口521が一つのDUT101に対応しているので、一つのインタポーザ51が一つのDUT101に対応している。より具体的には、それぞれの開口521は、図11に示す平面視において、同一のDUT101が有する全てのパッド102に接触する全てのプローブ31の先端311を内包している。 9 and 10, each opening 521 has a rectangular planar shape corresponding to the outer shape of the interposer 51 and penetrates the housing 52 in the thickness direction thereof. . In this embodiment, one interposer 51 can be accommodated in one opening 521 . The plurality of openings 521 are arranged so as to individually correspond to some DUTs 101 among the plurality of DUTs 101 formed on the semiconductor wafer 100. Since one opening 521 corresponds to one DUT 101, One interposer 51 corresponds to one DUT 101 . More specifically, each opening 521 includes the tips 311 of all the probes 31 contacting all the pads 102 of the same DUT 101 in plan view shown in FIG.

本実施形態では、図12に示すように、ハウジング52は5つの開口群520A~520Eを備えている。それぞれの開口群520A~520Eは、相互に並べられた複数の開口521から構成されている。それぞれの開口群520A~520Eは、非直線状に並べられており、結果的に、ハウジング52において複数の開口521は非均一に配置されている。 In this embodiment, as shown in FIG. 12, the housing 52 has five aperture groups 520A-520E. Each aperture group 520A to 520E is composed of a plurality of apertures 521 arranged side by side. Each opening group 520A to 520E is arranged in a non-linear manner, and as a result, the plurality of openings 521 in the housing 52 are arranged non-uniformly.

本実施形態では、それぞれの開口群520A~520Eは、略円弧状に並べられた複数の開口521から構成されている。相互に隣り合う開口群520A,520Bの間の間隔Lは、開口521の長さL(図10参照)よりも大きな部分を含んでいる(L>L)。 In this embodiment, each of the aperture groups 520A to 520E is composed of a plurality of apertures 521 arranged in a substantially arc shape. The interval L 1 between the mutually adjacent aperture groups 520A and 520B includes a portion larger than the length L 0 (see FIG. 10) of the aperture 521 (L 1 >L 0 ).

同様に、相互に隣り合う開口群520B,520Cの間の間隔Lも、開口521の長さLよりも大きな部分を含んでいる(L>L)。相互に隣り合う開口群520C,520Dの間の間隔Lも、開口521の長さLよりも大きな部分を含んでいる(L>L)。相互に隣り合う開口群520D,520Eの間の間隔Lも、開口521の長さLよりも大きな部分を含んでいる(L>L)。 Similarly, the interval L 2 between the mutually adjacent opening groups 520B and 520C also includes a portion larger than the length L 0 of the opening 521 (L 2 >L 0 ). The interval L 3 between the mutually adjacent opening groups 520C and 520D also includes a portion larger than the length L 0 of the opening 521 (L 3 >L 0 ). The interval L 4 between the mutually adjacent aperture groups 520D and 520E also includes a portion larger than the length L 0 of the aperture 521 (L 4 >L 0 ).

また、複数の開口521は、ハウジング52の中心線CL上に位置する開口521aを含んでいる。同様に、複数の開口521は、当該中心線CLに対して実質的に直交する直交線OL上に位置する開口521bも含んでいる。 Also, the plurality of openings 521 includes an opening 521 a located on the centerline CL of the housing 52 . Similarly, the multiple openings 521 also include openings 521b positioned on an orthogonal line OL that is substantially orthogonal to the centerline CL.

なお、ハウジング52に形成された複数の開口521の配列は、上記に特に限定されず、半導体ウェハ上において同時に試験されるDUTの配列等に応じて、任意に設定することができる。 The arrangement of the plurality of openings 521 formed in the housing 52 is not particularly limited to the above, and can be arbitrarily set according to the arrangement of DUTs to be tested simultaneously on the semiconductor wafer.

図10に示すように、本実施形態のハウジング52は、それぞれの開口521に、突出部522、位置決めピン523、拘束片524、及び、切欠525をさらに備えている。 As shown in FIG. 10 , the housing 52 of this embodiment further includes protrusions 522 , positioning pins 523 , restraining pieces 524 and notches 525 in each opening 521 .

本実施形態における突出部522が本発明における「保持部」の一例に相当し、本実施形態における位置決めピン523が本発明における「位置決め部」の一例に相当し、本実施形態における拘束片524が本発明における「拘束部」の一例に相当し、本実施形態における切り欠き525が本発明における「切欠」の一例に相当する。 The projecting portion 522 in this embodiment corresponds to an example of the "holding portion" in the present invention, the positioning pin 523 in the present embodiment corresponds to an example of the "positioning portion" in the present invention, and the restraining piece 524 in the present embodiment It corresponds to an example of a "restraining portion" in the present invention, and the notch 525 in this embodiment corresponds to an example of a "notch" in the present invention.

突出部522は、開口521の周縁から当該開口521の内側に向かって突出しており、プローブヘッド30に対向しているハウジング52の下面52b(図4参照)に位置している。従って、開口521の下部は、この突出部522によって狭められている。開口521内に挿入されたインタポーザ51のフレーム511の外周部513がこの突出部522に載置されることで、当該インタポーザ51がハウジング52に保持される。 The protruding portion 522 protrudes from the periphery of the opening 521 toward the inside of the opening 521 and is positioned on the lower surface 52b (see FIG. 4) of the housing 52 facing the probe head 30. As shown in FIG. Therefore, the lower portion of the opening 521 is narrowed by the projecting portion 522 . The interposer 51 is held by the housing 52 by placing the outer peripheral portion 513 of the frame 511 of the interposer 51 inserted into the opening 521 on the projecting portion 522 .

なお、本実施形態では突出部522が開口521の全周に亘って設けられているが、インタポーザ51を安定的に保持できるのであれば、特にこれに限定されず、突出部522が開口521の周縁から部分的に突出していてもよい。 In this embodiment, the protruding portion 522 is provided along the entire circumference of the opening 521, but is not particularly limited to this as long as the interposer 51 can be stably held. It may partially protrude from the peripheral edge.

位置決めピン523は、開口521の周縁から当該開口521の内側に向かって突出しており、配線板40に対向しているハウジング52の上面52aから露出している。より具体的には、この位置決めピン523は、上述のインタポーザ51の切り欠き514に対応した形状を有しており、開口521の周縁から当該開口521の内側に向かって延在する直線部523aと、当該直線部523aの先端に位置する円形部523bと、を備えている。本実施形態では、4つの位置決めピン523が、インタポーザ51の切り欠き511cに対応するように、開口521の四隅の近傍に配置されている。開口521内に挿入されたインタポーザ51のフレーム511の切り欠き514にこの位置決めピン523が嵌合することで、インタポーザ51がハウジング52の開口521に対して位置決めされる。 The positioning pin 523 protrudes from the periphery of the opening 521 toward the inside of the opening 521 and is exposed from the upper surface 52 a of the housing 52 facing the wiring board 40 . More specifically, the positioning pin 523 has a shape corresponding to the notch 514 of the interposer 51 described above, and has a linear portion 523a extending from the periphery of the opening 521 toward the inside of the opening 521. , and a circular portion 523b located at the tip of the straight portion 523a. In this embodiment, four positioning pins 523 are arranged near four corners of the opening 521 so as to correspond to the cutouts 511c of the interposer 51 . The interposer 51 is positioned with respect to the opening 521 of the housing 52 by fitting the positioning pin 523 into the notch 514 of the frame 511 of the interposer 51 inserted into the opening 521 .

拘束片524は、開口521の周縁から当該開口521の内側に向かって突出しており、配線板40に対向しているハウジング52の上面52aに位置している。より具体的には、この拘束片524は、略三角形状を有しており、開口521の周縁と位置決めピン523の直線部523aとの間に架け渡されている。特に限定されないが、本実施形態のハウジング52は、開口521の対角線上で相互に対向する一対の隅部に配置された2つの拘束片524を有しており、他の対角線上で相互に対向する他の一対の隅部には拘束片は設けられていない。 The restraining piece 524 protrudes from the peripheral edge of the opening 521 toward the inside of the opening 521 and is positioned on the upper surface 52 a of the housing 52 facing the wiring board 40 . More specifically, the restraining piece 524 has a substantially triangular shape and spans between the peripheral edge of the opening 521 and the linear portion 523 a of the positioning pin 523 . Although not particularly limited, the housing 52 of this embodiment has two restraining pieces 524 arranged at a pair of corners facing each other on the diagonal line of the opening 521, and on the other diagonal line facing each other. No restraining piece is provided at the other pair of corners.

開口521内に挿入され突出部522に保持されたインタポーザ51の外周部513の一部をこの拘束片524が上方から覆う。これにより、ハウジング52に対するインタポーザ51の上方への移動を拘束することができ、インタポーザ51がハウジング52の開口521から飛び出してしまうのを抑制することができる。 A part of the outer peripheral portion 513 of the interposer 51 inserted into the opening 521 and held by the projecting portion 522 is covered from above by the restraining piece 524 . As a result, the upward movement of the interposer 51 with respect to the housing 52 can be restrained, and the interposer 51 can be prevented from jumping out of the opening 521 of the housing 52 .

切欠525は、開口521の周囲に配置されており、当該開口521に連通している。この切欠525は、ハウジング52の上面52aから露出している。この切欠525を介してインタポーザ51とハウジング52の間に治具等を挿入することで、インタポーザ51をハウジング52から取り外すことが可能となっている。 The notch 525 is arranged around the opening 521 and communicates with the opening 521 . This notch 525 is exposed from the upper surface 52 a of the housing 52 . The interposer 51 can be removed from the housing 52 by inserting a jig or the like between the interposer 51 and the housing 52 through the notch 525 .

本実施形態のハウジング52は以下のように製造することができる。すなわち、複数枚の金属板を準備し、金属板に対してエッチング処理を個別に行うことで、上述の開口521、突出部522、位置決めピン523、拘束片524、及び、切欠525を積層位置に応じて金属板に形成する。次いで、これらの金属板を相互に積層し、例えば拡散接合により当該金属板同士を接合することで、ハウジング52が形成される。従って、本実施形態では、突出部522、位置決めピン523、及び、拘束片524は、ハウジング52に一体的に形成されている。 The housing 52 of this embodiment can be manufactured as follows. That is, by preparing a plurality of metal plates and individually performing an etching process on the metal plates, the openings 521, the protrusions 522, the positioning pins 523, the restraining pieces 524, and the cutouts 525 are formed at the stacked positions. It is formed on a metal plate according to the requirements. Then, the housing 52 is formed by stacking these metal plates on each other and bonding the metal plates together by, for example, diffusion bonding. Therefore, in this embodiment, the protrusion 522 , the positioning pin 523 and the restraining piece 524 are formed integrally with the housing 52 .

次いで、このハウジング52の開口521にインタポーザ51をそれぞれ挿入することで、中継部材50を形成する。この際、インタポーザ51のフレーム511の外周部513の一部が変形しながら拘束片524を乗り越えることで、インタポーザ51が拘束片524により拘束される。この状態において、突出部522は、インタポーザ51に対してプローブヘッド30側に位置しているのに対し、拘束片524は、インタポーザ51に対して配線板40側に位置している。次いで、当該中継部材50をプローブヘッド30と配線板40との間に挟んだ状態で、特に図示しないボルト締結等によりプローブヘッド30をスティフナ60に固定することで、プローブカード20が完成する。 Next, by inserting the interposers 51 into the openings 521 of the housing 52, the relay members 50 are formed. At this time, the interposer 51 is restrained by the restraining piece 524 by overcoming the restraining piece 524 while partially deforming the outer peripheral portion 513 of the frame 511 of the interposer 51 . In this state, the projecting portion 522 is located on the probe head 30 side with respect to the interposer 51 , while the restraining piece 524 is located on the wiring board 40 side with respect to the interposer 51 . Next, with the relay member 50 sandwiched between the probe head 30 and the wiring board 40, the probe card 20 is completed by fixing the probe head 30 to the stiffener 60 by bolting or the like (not shown).

図2に戻り、プローブカード20は、プローブ31が開口81を介して下方を臨むような姿勢で、環状のホルダ80に保持されている。また、プローブカード20を保持しているホルダ80は、環状のアダプタ85に保持されており、さらに、このアダプタ85は、プローバ90のトッププレート91に形成された開口92に保持されている。このアダプタ85は、半導体ウェハ100の品種やテストヘッド10の形状に対応してサイズの異なるプローブカード20を、プローバ90の開口92に適合されるためのものである。プローブカード20とマザーボード11とは、図2に示すように、マザーボード11の下部に設けられたフック14と、アダプタ85に設けられたフック86とを係合させることで、機械的に連結されている。 Returning to FIG. 2, the probe card 20 is held by the annular holder 80 in such a posture that the probes 31 face downward through the openings 81 . The holder 80 holding the probe card 20 is held by an annular adapter 85 , and this adapter 85 is held in an opening 92 formed in a top plate 91 of the prober 90 . This adapter 85 is for fitting probe cards 20 of different sizes corresponding to the types of semiconductor wafers 100 and the shapes of the test heads 10 to the openings 92 of the prober 90 . As shown in FIG. 2, the probe card 20 and the motherboard 11 are mechanically connected by engaging the hooks 14 provided on the bottom of the motherboard 11 with the hooks 86 provided on the adapter 85. there is

プローバ90は、吸着ステージ93により吸着保持している半導体ウェハ100をXYZ方向に移動させると共に、Z軸を中心としてθ回転させることが可能な搬送アーム94を有している。試験に際して、搬送アーム94は、開口92を介してプローバ90内に臨んでいるプローブカード20に半導体ウェハ100を対向させ、当該ウェハ100をプローブカード20に押し付け、DUT101のパッド102にプローブ31を接触させる。この状態で、DUT101に対してテスタ70がテスト信号を入力すると共に、当該DUT101からの応答信号を受信し、この応答信号を所定の期待値と比較することで、DUT101の電気的特性を評価する。 The prober 90 has a transfer arm 94 capable of moving the semiconductor wafer 100 sucked and held by the suction stage 93 in the XYZ directions and rotating the semiconductor wafer 100 around the Z axis by θ. During testing, the transfer arm 94 causes the semiconductor wafer 100 to face the probe card 20 facing the inside of the prober 90 through the opening 92 , presses the wafer 100 against the probe card 20 , and brings the probes 31 into contact with the pads 102 of the DUT 101 . Let In this state, the tester 70 inputs a test signal to the DUT 101, receives a response signal from the DUT 101, and compares the response signal with a predetermined expected value to evaluate the electrical characteristics of the DUT 101. .

本実施形態では、上述のように、複数のプローブ31は、半導体ウェハ100に形成された複数のDUT101の中の一部のDUT101を同時に接触することが可能なように、配線板32の下面に局所的に配置されている。このため、複数回のタッチダウンを繰り返すことで、半導体ウェハ100に形成された全てのDUT101の試験が完了する。 In this embodiment, as described above, the plurality of probes 31 are provided on the lower surface of the wiring board 32 so as to be able to simultaneously contact some of the plurality of DUTs 101 formed on the semiconductor wafer 100. Locally located. Therefore, by repeating the touchdown a plurality of times, testing of all the DUTs 101 formed on the semiconductor wafer 100 is completed.

以上のように、本実施形態では、中継部材50が、複数のインタポーザ51と、当該複数のインタポーザ51を保持するハウジング52と、を備えている。このため、インタポーザ51を任意の位置に配置することができ、従来のようなインタポーザ同士の境界で信号配線の配置が制限されることがない。従って、より正確なインピーダンス整合が可能となるので、試験信号の高速化を図ることができる。 As described above, in the present embodiment, the relay member 50 includes the multiple interposers 51 and the housing 52 that holds the multiple interposers 51 . Therefore, the interposer 51 can be arranged at any position, and the arrangement of signal wiring is not restricted at the boundary between interposers as in the conventional case. Therefore, since more accurate impedance matching is possible, it is possible to increase the speed of the test signal.

また、本実施形態では、インタポーザ51をハウジング52の開口521に挿入してハウジング52に保持させるだけで、中継部材50を形成することができるので、中継部材50の組立性に優れている。 Further, in the present embodiment, the relay member 50 can be formed simply by inserting the interposer 51 into the opening 521 of the housing 52 and holding it in the housing 52 , so that the relay member 50 can be assembled easily.

また、本実施形態では、複数のインタポーザ51を一つのハウジング52で保持している中継部材50をプローブヘッド30と配線板40との間に介在させるので、プローブカード20の組立性も優れている。 In addition, in this embodiment, since the relay member 50 holding a plurality of interposers 51 with one housing 52 is interposed between the probe head 30 and the wiring board 40, the assembling of the probe card 20 is also excellent. .

また、本実施形態では、中継部材50が必要な箇所のみにインタポーザ51を有しており、プローブヘッド30と配線板40との間に介在している導電部515の総数を従来よりも少なくすることができる。このため、プローブヘッド30をスティフナ60に固定するボルトの本数を少なくすることができ、プローブカード20における配線レイアウトの自由度が向上する。 In addition, in this embodiment, the interposer 51 is provided only at a location where the relay member 50 is required, and the total number of the conductive portions 515 interposed between the probe head 30 and the wiring board 40 is reduced compared to the conventional art. be able to. Therefore, the number of bolts for fixing the probe head 30 to the stiffener 60 can be reduced, and the flexibility of wiring layout in the probe card 20 is improved.

さらに、本実施形態では、複数の開口521は、複数のDUT101に個別に対応するように配置されており、それぞれの開口521は、平面視において、一つのDUT101に接触する複数のプローブ31の先端を内包している。また、ハウジング52が有する全ての開口521は、相互に実質的に同一の形状を有していると共に、中継部材50が有する全てのインタポーザ51も、相互に実質的に同一の形状を有している。このため、プローブカード20が同時に接触するDUT91の配列が変更された場合、変更後のDUT101の配列に対応したハウジング52のみを準備すればよいので、プローブカード20の低コスト化を図ることもできる。 Furthermore, in the present embodiment, the plurality of openings 521 are arranged so as to individually correspond to the plurality of DUTs 101, and each opening 521 corresponds to the tips of the plurality of probes 31 contacting one DUT 101 in plan view. is included. All the openings 521 of the housing 52 have substantially the same shape, and all the interposers 51 of the relay member 50 have substantially the same shape. there is Therefore, when the arrangement of the DUTs 91 that are in contact with the probe card 20 is changed, only the housing 52 corresponding to the arrangement of the DUTs 101 after the change needs to be prepared, so that the cost of the probe card 20 can be reduced. .

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 It should be noted that the embodiments described above are described to facilitate understanding of the present invention, and are not described to limit the present invention. Therefore, each element disclosed in the above embodiments is meant to include all design changes and equivalents that fall within the technical scope of the present invention.

例えば、上述の実施形態では、インタポーザ51としていわゆる異方導電性フィルムを用いているが、インタポーザが電気的に中継する機能を備えているのであれば、インタポーザの構成は特にこれに限定されない。 For example, in the above-described embodiment, a so-called anisotropic conductive film is used as the interposer 51, but the configuration of the interposer is not particularly limited to this as long as the interposer has a function of electrically relaying.

また、上述の実施形態では、保持部材として金属製のハウジング52を用いているが、インタポーザ51を保持可能な部材であれば、保持部材の構成は特にこれに限定されない。 Further, in the above-described embodiment, the metal housing 52 is used as the holding member, but the holding member is not particularly limited to this as long as it can hold the interposer 51 .

1…電子部品試験装置
10…テストヘッド
11…マザーボード
20…プローブカード
30…プローブヘッド
31…プローブ
32…配線板
40…配線板
44…コネクタ
50…中継部材
51…インタポーザ
511…フレーム
515…導電部
52…ハウジング
520A~520E…開口群
521…開口
522…突出部
523…位置決めピン
524…拘束片
525…切欠
60…スティフナ
70…テスタ
90…プローバ
91…トッププレート
100…半導体ウェハ
101…DUT
102…パッド
DESCRIPTION OF SYMBOLS 1... Electronic component testing apparatus 10... Test head 11... Motherboard 20... Probe card 30... Probe head 31... Probe 32... Wiring board 40... Wiring board 44... Connector 50... Relay member 51... Interposer 511... Frame 515... Conductive part 52 Housing 520A to 520E Aperture group 521 Aperture 522 Projection 523 Positioning pin 524 Restraining piece 525 Notch 60 Stiffener 70 Tester 90 Prober 91 Top plate 100 Semiconductor wafer 101 DUT
102 Pad

Claims (15)

ウェハに形成された複数のDUTに接触するプローブを有するプローブヘッドと、
配線板と、
前記プローブヘッドと前記配線板との間に介在する中継部材と、を備え、
前記中継部材は、
前記プローブヘッドと前記配線板とを電気的に接続する複数のインタポーザと、
前記複数のインタポーザを前記プローブヘッド及び前記配線板に対向させつつ前記複数のインタポーザを保持する保持部材と、を備えたプローブカード。
a probe head having probes that contact a plurality of DUTs formed on a wafer;
a wiring board;
a relay member interposed between the probe head and the wiring board,
The relay member is
a plurality of interposers electrically connecting the probe head and the wiring board;
a holding member that holds the plurality of interposers while facing the plurality of interposers to the probe head and the wiring board.
請求項1に記載のプローブカードであって、
前記保持部材は、前記インタポーザをそれぞれ収容可能な大きさを持つ複数の開口を有する板状のハウジングであり、
それぞれの前記開口は、前記ハウジングを貫通しているプローブカード。
The probe card according to claim 1,
The holding member is a plate-shaped housing having a plurality of openings each having a size capable of accommodating the interposer,
Each said opening extends through said housing.
請求項2に記載のプローブカードであって、
前記複数の開口は、前記複数のDUTに個別に対応するように配置されており、
それぞれの前記開口は、平面視において、一つの前記DUTに接触する複数の前記プローブの先端を内包しているプローブカード。
The probe card according to claim 2,
The plurality of openings are arranged to individually correspond to the plurality of DUTs,
A probe card in which each of the openings contains tips of a plurality of the probes contacting one of the DUTs in plan view.
請求項2又は3に記載のプローブカードであって、
前記複数の開口は、不均一に配置されているプローブカード。
The probe card according to claim 2 or 3,
The probe card, wherein the plurality of openings are non-uniformly arranged.
請求項2~4のいずれか一項に記載のプローブカードであって、
前記ハウジングは、相互に並べられた複数の前記開口からそれぞれ構成される複数の開口群を有しており、
相互に隣り合う前記開口群同士の間の間隔は、前記開口よりも広い部分を含んでいるプローブカード。
The probe card according to any one of claims 2 to 4,
The housing has a plurality of opening groups each composed of a plurality of the openings arranged side by side,
The probe card, wherein a space between the groups of openings adjacent to each other includes a portion wider than the openings.
請求項5に記載のプローブカードであって、
前記開口群を構成する複数の前記開口は、非直線状に並べられているプローブカード。
The probe card according to claim 5,
The probe card, wherein the plurality of openings forming the opening group are arranged in a non-linear manner.
請求項2~6のいずれか一項に記載のプローブカードであって、
前記複数の開口は、前記ハウジングの中心線上に位置する開口を含んでいるプローブカード。
The probe card according to any one of claims 2 to 6,
The probe card, wherein the plurality of apertures includes an aperture located on a centerline of the housing.
請求項2~7のいずれか一項に記載のプローブカードであって、
前記複数の開口は、相互に実質的に同一の形状を有しており、
前記複数のインタポーザも、相互に実質的に同一の形状を有しているプローブカード。
The probe card according to any one of claims 2 to 7,
the plurality of openings have substantially the same shape as each other;
The probe card, wherein the plurality of interposers also have substantially the same shape.
請求項2~8のいずれか一項に記載のプローブカードであって、
前記ハウジングは、前記開口の内側に向かって突出して前記インタポーザを保持する保持部を有しているプローブカード。
The probe card according to any one of claims 2 to 8,
The housing includes a probe card having a holding portion that protrudes toward the inside of the opening and holds the interposer.
請求項2~9のいずれか一項に記載のプローブカードであって、
前記ハウジングは、前記開口の内側に向かって突出して、前記開口に対して前記インタポーザを相対的に位置決めする位置決め部を有しているプローブカード。
The probe card according to any one of claims 2 to 9,
The probe card, wherein the housing has a positioning portion that protrudes toward the inside of the opening and positions the interposer relative to the opening.
請求項2~10のいずれか一項に記載のプローブカードであって、
前記ハウジングは、前記開口の内側に向かって突出して前記インタポーザを前記開口内に拘束する拘束部を有しているプローブカード。
The probe card according to any one of claims 2 to 10,
The probe card, wherein the housing has a restraining portion that protrudes toward the inside of the opening and restrains the interposer in the opening.
請求項2~11のいずれか一項に記載のプローブカードであって、
前記ハウジングは、前記開口に連通した切欠を前記開口の周囲に有しているプローブカード。
The probe card according to any one of claims 2 to 11,
The probe card, wherein the housing has a notch around the opening communicating with the opening.
請求項2~12のいずれか一項に記載のプローブカードであって、
前記ハウジングは、略円形の形状を有しているプローブカード。
The probe card according to any one of claims 2 to 12,
The probe card, wherein the housing has a substantially circular shape.
請求項1~13のいずれか一項にプローブカードであって、
前記プローブカードは、前記配線板に取り付けられたスティフナをさらに備え、
前記配線板は、前記中継部材に対向する主面とは反対側の主面に実装されたコネクタを有しているプローブカード。
The probe card according to any one of claims 1 to 13,
The probe card further comprises a stiffener attached to the wiring board,
The probe card, wherein the wiring board has a connector mounted on the main surface opposite to the main surface facing the relay member.
ウェハに形成されたDUTを試験する電子部品試験装置であって、
請求項1~14のいずれか一項に記載のプローブカードが接続されたテストヘッドと、
前記テストヘッドを介して前記DUTを試験するテスタと、を備えた電子部品試験装置。
An electronic component testing apparatus for testing DUTs formed on wafers,
A test head to which the probe card according to any one of claims 1 to 14 is connected;
and a tester for testing the DUT via the test head.
JP2021006694A 2021-01-19 2021-01-19 Probe cards and electronic device test equipment Active JP7539843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021006694A JP7539843B2 (en) 2021-01-19 2021-01-19 Probe cards and electronic device test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021006694A JP7539843B2 (en) 2021-01-19 2021-01-19 Probe cards and electronic device test equipment

Publications (2)

Publication Number Publication Date
JP2022110940A true JP2022110940A (en) 2022-07-29
JP7539843B2 JP7539843B2 (en) 2024-08-26

Family

ID=82570295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021006694A Active JP7539843B2 (en) 2021-01-19 2021-01-19 Probe cards and electronic device test equipment

Country Status (1)

Country Link
JP (1) JP7539843B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864201B2 (en) 2002-09-30 2006-12-27 日本電子材料株式会社 Probe card
US7808259B2 (en) 2007-09-26 2010-10-05 Formfactor, Inc. Component assembly and alignment
US7960989B2 (en) 2008-12-03 2011-06-14 Formfactor, Inc. Mechanical decoupling of a probe card assembly to improve thermal response
US8622752B2 (en) 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
JP6424719B2 (en) 2015-04-06 2018-11-21 三菱電機株式会社 Semiconductor test jig, test method of semiconductor device

Also Published As

Publication number Publication date
JP7539843B2 (en) 2024-08-26

Similar Documents

Publication Publication Date Title
US8134381B2 (en) Connection board, probe card, and electronic device test apparatus comprising same
US7372286B2 (en) Modular probe card
US6343940B1 (en) Contact structure and assembly mechanism thereof
JP4842640B2 (en) Probe card and inspection method
KR101674135B1 (en) Probe card
US7129730B2 (en) Probe card assembly
WO2007026774A1 (en) Probe card
JP2009541715A (en) Sewing the corner of the tile on the probe card board
WO2005083773A1 (en) Probe card, and method of producing the same
JP2012093375A (en) Lsi chip inspection device using contact piece assembly
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US6292005B1 (en) Probe card for IC testing apparatus
JP5100217B2 (en) Probe card and electronic component testing apparatus
JP7539843B2 (en) Probe cards and electronic device test equipment
KR20110093242A (en) Probe block assembly
JP7109856B1 (en) test carrier
JP4999398B2 (en) Wiring board
US11988687B2 (en) Inspection jig and board inspection apparatus including the same
KR20010050313A (en) Semiconductor substrate testing apparatus
JP5047322B2 (en) Probe card and manufacturing method thereof
JPH04294559A (en) Probe card
US11579187B1 (en) Test carrier and electronic component testing apparatus
JP3051599B2 (en) Semiconductor chip test socket
JP2679684B2 (en) Anisotropic conductive film and semiconductor wafer measuring jig using anisotropic conductive film
JP5077736B2 (en) Contact assembly and LSI chip inspection apparatus using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240814

R150 Certificate of patent or registration of utility model

Ref document number: 7539843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150