JP2022072219A - アクティブマトリクス基板および表示装置 - Google Patents

Abstract

【課題】薄膜トランジスタの好適な遮光と遮光層同士の間隔の確保とを両立する。【解決手段】アクティブマトリクス基板において、薄膜トランジスタ群（３４）毎に、各薄膜トランジスタ（３２）に重畳するように個別に設けられた遮光層（１６）を備えており、薄膜トランジスタ（３２）に含まれる配線は、当該薄膜トランジスタ群（３４）内において隣接する薄膜トランジスタ（３２）方向に寄せて配置されている。【選択図】図８

Description

本発明は、アクティブマトリクス基板および表示装置に関する。

従来、格子状に配置された電極を用いて各画素を制御するアクティブマトリクス方式によって駆動するTFT液晶が広く普及している。また、TFT液晶においては、リーク電流の増加に起因するクロストークやフリッカ等による映像品位の低下を抑制するために、アクティブマトリクス基板上に遮光膜を配置することが一般的になされており、比較的解像度の低いTFT液晶においては、TFTチャネル単位、或いは１サブ画素に含まれる複数のTFTチャネル単位に遮光膜が配置されることがある。特許文献１では、複数の基板に設けられた遮光部の作用によってコントラスト性能の低下が抑制可能な表示装置が開示されている。

特開２０２０－０２７３０１号公報

しかしながら、低温ポリシリコンを用いた薄膜トランジスタが８μｍ以下毎に配置された超高精細画素設計においては、加工精度上、薄膜トランジスタを十分に遮光した上で遮光膜同士の間隔を確保することが困難であり、遮光膜の電位が画面の映像品位に影響する虞がある。

本発明の一態様は、上記の問題に鑑みてなされたものであり、薄膜トランジスタの十分な遮光と遮光層（遮光膜）同士の間隔の確保とを両立可能なアクティブマトリクス基板を実現することを目的とする。

上記の課題を解決するために、本発明の一態様に係るアクティブマトリクス基板は、複数の画素がマトリクス状に配置されたアクティブマトリクス基板であって、各画素が各色に対応する複数のサブ画素を備えて構成されるアクティブマトリクス基板において、サブ画素毎に１又は複数設けられた薄膜トランジスタと、所定の数の前記薄膜トランジスタよりなる薄膜トランジスタ群毎に、各薄膜トランジスタに重畳するように個別に設けられた遮光層とを備えており、前記薄膜トランジスタ群の少なくとも一端における薄膜トランジスタに含まれる配線であって、前記アクティブマトリクス基板の半導体層に形成され、ソースラインと画素電極とに接続する配線は、当該薄膜トランジスタ群内において隣接する薄膜トランジスタ方向に寄せて配置されていることを特徴としている。

本発明の一態様によれば、薄膜トランジスタの好適な遮光と遮光層同士の間隔の確保とを両立可能なアクティブマトリクス基板を実現できる。

アクティブマトリクス基板の一例を示す図である。 アクティブマトリクス基板の一例を示す図である。 アクティブマトリクス基板の一例を示す図である。 アクティブマトリクス基板の一例を示す図である。 アクティブマトリクス基板と、表示装置の一部であるフォトスペーサとの一例を示す図である。 アクティブマトリクス基板と、表示装置の一部であるフォトスペーサとの一例を示す図である。 アクティブマトリクス基板の一例を示す図である。 アクティブマトリクス基板の一例を示す図である。 アクティブマトリクス基板の一例を示す図である。 アクティブマトリクス基板の一例を示す図である。

以下、本発明の実施形態について、図１～図１０を参照して詳細に説明する。ただし、本実施形態に記載されている構成は、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。

〔実施形態１〕
以下、本発明の一実施形態について、図１～図４を参照して説明する。本実施形態においては、解像度の高い液晶パネルにも適用可能な、映像品位を向上させるためのアクティブマトリクス基板を備える表示装置の一例について説明する。

図１は、本実施形態に係る表示装置１が備えるアクティブマトリクス基板１０の一例を示す図である。なお、図１及び以降の図においては、アクティブマトリクス基板１０を構成する絶縁膜等の一部の部材は不図示である。

図１（Ａ）において、ソースライン（ソース線）１２は、アクティブマトリクス基板１０上に垂直方向に配置された配線である。ゲートライン（ゲート線）１４は、アクティブマトリクス基板１０上に水平方向に配置された配線である。すなわち、ソースライン１２とゲートライン１４とは、格子状に並んで形成されており、ソースライン１２とゲートライン１４の交差部付近に薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）３２が配置されており、半導体層の配線１８を含んでいる。そして、ソースライン１２はＴＦＴのソースに接続され、ゲートライン１４はＴＦＴのゲートに接続されている。また、ＴＦＴのドレインは画素電極に接続されている。ＴＦＴはソースに電圧が印加されている状態で、ゲートに走査信号（アクティブ電圧）が入力されると、ソース－ドレイン間に電流が流れ、画素電極に電荷が蓄積（充電）される。

液晶パネルでは、画素電極と対向電極との間で発生する電界によって液晶分子が回転する。

また、液晶パネルによる画面表示においては、いわゆる点順次駆動走査方式、線順次駆動走査方式、或いは面順次駆動走査方式の何れが用いられてもよい。

また、画素１５は、RGB(Red, Green, Blue)の各色に対応するサブ画素（サブピクセル）を備えている構成である。また、上記の構成においては、各サブ画素に対するバックラ
イト光自体が赤色(R)、緑色(G)および青色(B)であってもよいし、対向基板にカラーフィルタが配置される構成であってもよい。

また、図１（Ａ）に示す例においては、１サブ画素あたり２個の薄膜トランジスタ３２が設けられているが、これに限定されず、１サブ画素あたりに設けられた薄膜トランジスタ３２の個数は１個でもよいし、３個以上であってもよい。

遮光膜（遮光層）１６は、リーク電流の増加に起因するクロストークやフリッカ等による映像品位の低下を抑制するためのものであって、光を反射しにくい材料で形成されている。このような遮光膜１６の材料として、例えば、MO（モリブデン）、W（タングステン）又はTa（タンタル）等の高融点メタルが挙げられる。

また、遮光膜１６は、所定の数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられている。なお、上述した「重畳」とは、対象となる遮光膜１６と薄膜トランジスタ群３４とが互いに接触していることを必ずしも要しない。

Ｓｉ半導体層の配線１８は、コンタクトホール２０を介して画素電極（図示せず）に接続し、コンタクトホール２１を介してソースライン１２に接続する。配線１８のうち、ゲートライン１４と重畳する部分１８ｓは、半導体であって、薄膜トランジスタ３２のチャネルとして機能する。配線１８のうち、ゲートライン１４と重畳しない部分１８ｃは、導体である。ゲートライン１４に走査信号（走査パルス）が入力されると、薄膜トランジスタ３２がＯＮとなり、ソースライン１２からのデータ信号（電荷）が、コンタクトホール２１、配線１８およびコンタクトホール２０を経由して画素電極に書き込まれる。

また、図１（Ｂ）は、図１（Ａ）と同一のアクティブマトリクス基板１０であって、薄膜トランジスタ３２が図示されていないアクティブマトリクス基板１０を示す図である。図１（Ｂ）は、遮光膜１６が６つのサブ画素に対応する数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられていることを示している。この例において、上述した所定の数とは、６と１サブ画素に設けられた薄膜トランジスタ３２の数２との積である１２である。また、図１（Ｂ）に示すように、遮光膜１６のそれぞれは、千鳥状に配置されており、分割箇所が互い違いになっている構成である。これにより、拡大レンズ越しに視認しても違和感の無いディスプレイの実現に寄与する。

図１及び以降の図に例示するように、遮光膜１６が薄膜トランジスタ群３４ごとに重畳するように設けられていることによって、遮光膜１６の長手方向（水平方向）において上記方向のブラックマトリクスに準じた遮光が行われる。

図９（Ａ）は、従来のアクティブマトリクス基板の断面図を示している。また、図９の各図において、「color」は、カラーフィルタを示しており、「ＢＭ」は、ブラックマトリクスを示している。また「ＬＣ」は、液晶層を示しており、「pix electrode」は、画素電極を示している。また「insulator」は、絶縁膜を示しており、「Gate」は、ゲートライン１４を示している。また「ＳＩ半導体層」は、シリコンを用いている半導体層を示しており、「ＬＳ」は、遮光膜１６を示している。また、図９の上方、即ちカラーフィルタ側がディスプレイの表面側に対応し、図９の下方がバックライト側に対応する。

遮光膜１６が薄膜トランジスタ群３４ごとに重畳するように設けられている構成によれば、図９（Ｂ）に示すように、遮光膜１６の長手方向にブラックマトリクスが積層されていることを要しない。即ち上記の構成においては、遮光膜の短手方向には、ブラックマトリクスが積層されており、遮光膜の長手方向には、ブラックマトリクスが積層されていなくともよい。

図２（Ａ）は、アクティブマトリクス基板１０を、図１とは異なる表現によって図示した図である。また、図２（Ｂ）、図３（Ａ）及び図３（Ｂ）は、本実施形態に係る図２（Ａ）に示す構成との比較例として説明に供する図である。ここで、図２（Ｂ）は、遮光膜１６が３つのサブ画素に対応する数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられたアクティブマトリクス基板１０を示す図である。また、図３（Ａ）は、遮光膜１６が９つのサブ画素に対応する数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられたアクティブマトリクス基板１０を示す図である。また、図３（Ｂ）は、遮光膜１６が１２つのサブ画素に対応する数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられたアクティブマトリクス基板１０を示す図である。

図２（Ａ）に示す、本実施形態に係るアクティブマトリクス基板１０においては、遮光膜１６が３つのサブ画素に対応する数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられた場合に比べ、ソースライン１２毎の負荷の差異が小さく抑えられるため、スジムラや色度ズレが生じにくく良好な映像品位を得ることができる。また、上記の場合に比べ、遮光膜１６の分割箇所の数は半減するため、光漏れが抑えられコントラストの向上を図ることができる。

一方で、図２（Ｂ）に示すアクティブマトリクス基板１０においては、遮光膜１６の分割位置に重複、或いは近接するソースライン１２は他のソースライン１２に比べて負荷が軽くなるため、スジムラや色度ズレの原因になる可能性がある。また、遮光膜１６が６つのサブ画素に対応する数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられた場合に比べ、遮光膜１６の分割箇所が多く、光漏れが生じ易いため、コントラストが低下する懸念がある。

また、に示すアクティブマトリクス基板１０においては、斜め一方向のみに沿って、即ち図３（Ａ）の例においては左上から右下のみに沿って遮光膜１６の分割箇所が並んで配列されるため、斜めスジとして視認される可能性がある。

また、図３（Ｂ）に示すアクティブマトリクス基板１０においては、遮光膜１６の分割位置がソースライン１２の６本周期で配置されるため、同色ソースライン１２間で負荷が異なってしまい、スジムラや色度ズレの原因になる可能性がある。

上述したように、本実施形態に係るアクティブマトリクス基板１０は、各画素が各色に対応する複数のサブ画素を備えて構成され、サブ画素毎に１又は複数設けられた薄膜トランジスタ３２と、所定の数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４毎に、各薄膜トランジスタ３２に重畳するように個別に設けられた遮光層１６とを備えており、前記所定の数は、１画素が備える薄膜トランジスタ３２の数の２倍である構成である。
上記の構成によれば、解像度の高い液晶パネルにも適用可能な、映像品位を向上させるためのアクティブマトリクス基板１０を実現できる。

また、図４は、図１（Ａ）に対応する図であって、従来のアクティブマトリクス基板を示す図である。上記アクティブマトリクス基板が解像度の低い液晶パネルに備えられるものである場合、基板上に薄膜トランジスタ３２等を配置するスペースには余裕があり、配置のレイアウトについてはさほど問題にはならない。なお、上記の場合においては、図４に示すように、薄膜トランジスタ３２のチャネルごとに遮光膜１６を分割配置し、ソースライン１２間の負荷を均等にする構成もあり得る。

〔実施形態２〕
本発明の第２の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。また、以降の実施形態においても同様である。

本実施形態においては、表示装置がアクティブマトリクス基板と、フォトスペーサとを備える構成の一例について説明する。図５は、本実施形態に係るアクティブマトリクス基板１０と、表示装置の一部であるフォトスペーサ２２との一例を示す図である。

図５において、フォトスペーサ２２は、基板間の距離を保つためのスペーサであって、例えば柱状の形状をしている。また、フォトスペーサ２２は、図面と垂直な軸方向（前後方向）において、アクティブマトリクス基板１０よりも前面に位置する対向基板に備えられており、また、先端がアクティブマトリクス基板１０に接していることを要しない。

また、図５（Ｂ）は、図５（Ａ）と同一のアクティブマトリクス基板１０であって、薄膜トランジスタ３２が図示されていないアクティブマトリクス基板１０を示す図である。図５（Ｂ）に示すように、フォトスペーサ２２は、個別の遮光膜（遮光層）１６の中央に対応する箇所に設けられている。具体的には、フォトスペーサ２２は、サブ画素RとBとの間に対応する箇所であって、遮光膜１６の分割箇所ではない箇所に配置されている。また、図５（Ｂ）は、各遮光膜１６の中央部分の幅が他の部分よりも広いことを示している。つまり、個別の遮光膜１６のそれぞれは、中央部に設けられた幅広部分である幅広部と、中央部以外の位置に設けられた幅狭部とを備えている構成である。これにより、遮光膜１６が画素１５間だけでなくフォトスペーサ２２周辺における遮光も兼ねることができる。つまり上記の構成によれば、フォトスペーサ２２周辺における光漏れを抑制し、コントラストの向上に寄与する。

なお、フォトスペーサ２２は、サブ画素RとBとの間の箇所に配置される構成に限定されない。例えば図６（Ａ）のようにサブ画素Bのみに対応する箇所に配置されていてもよいし、図６（Ｂ）のようにサブ画素Rのみに対応する箇所に配置されていてもよい。図６（Ａ）および図６（Ｂ）構成においても、図５に例示した構成による効果と同様の効果を奏することができる。

〔実施形態３〕
本発明の第３の実施形態について、以下に説明する。実施形態１においては、各画素がサブ画素RGB（Red, Green, Blue）の３つのサブ画素により構成される態様について説明したが、本実施形態に係るアクティブマトリクス基板１０は、各画素が４つのサブ画素により構成される。ここで、４つのサブ画素とは、例えばRGBW（Red, Green, Blue, White）の各色に対応するサブ画素であってもよい。

図１（Ａ）に示す構成と同様に１サブ画素あたり２個の薄膜トランジスタ３２が設けられている例の場合、本実施形態において、薄膜トランジスタ群３４は、１画素が備える薄膜トランジスタ３２の数の２倍である１６個の薄膜トランジスタ３２を含んでいる。
即ち、本実施形態に係るアクティブマトリクス基板１０は、各画素が各色に対応する４つのサブ画素を備えて構成されるアクティブマトリクス基板であって、サブ画素毎に１又は複数設けられた薄膜トランジスタ３２と、１画素が備える薄膜トランジスタ３２の数の２倍の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４毎に、各薄膜トランジスタ３２に重畳するように個別に設けられた遮光膜１６とを備える構成である。また、本実施形態においても、図１（Ｂ）と同様に、遮光膜１６がゲートラインごとに千鳥状に配置され、分割箇所が互い違いになっていることが望ましい。また、後述する実施形態４においても同様である。

これにより、例えば各画素がRGBW（Red, Green, Blue, White）の４つのサブ画素により構成される場合において、解像度の高い液晶パネルにも適用可能な、映像品位を向上させるためのアクティブマトリクス基板を実現できる。

〔実施形態４〕
本発明の第４の実施形態について以下に説明する。本実施形態に係るアクティブマトリクス基板１０は、実施形態３と同様に各画素が４つのサブ画素により構成される。また、アクティブマトリクス基板１０を備える本実施形態に係る表示装置１は、実施形態２と同様に表示装置１が遮光膜１６の中央に対応する箇所にフォトスペーサ２２を備える構成である。

例えば上記４つのサブ画素がRGBW（Red, Green, Blue, White）の各色に対応し、この順番に配置されている場合であって、遮光膜１６が第１の画素が備えるサブ画素R（に対応する薄膜トランジスタ３２）から、第１の画素に隣接する第２の画素が備えるサブ画素Wにまで重畳されて配置されている場合、フォトスペーサ２２は、第１の画素が備えるサブ画
素Gから第２の画素が備えるサブ画素Bまでの少なくとも何れかに対応する連続的な箇所に設けられていてもよい。また、遮光膜１６の中央に対応する箇所であって、特にフォトスペーサ２２の周辺の箇所については、実施形態２と同様に、他の部分よりも幅が広くてもよい。つまり、個別の遮光膜１６のそれぞれは、中央部に設けられた幅広部分である幅広部と、中央部以外の位置に設けられた幅狭部とを備えている構成であってもよい。

〔実施形態５〕
本発明の第５の実施形態について以下に説明する。本実施形態では、薄膜トランジスタ３２が８μｍ以下毎に配置された超高精細画素設計において、薄膜トランジスタ３２の好適な遮光と遮光膜同士の間隔の確保とを両立可能なアクティブマトリクス基板１０の一例について説明する。

まず、図７（Ａ）は、薄膜トランジスタ３２が約１０μｍ毎に配置された画素設計におけるアクティブマトリクス基板１０を示している。遮光膜１６が所定の数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４ごとに重畳するように設けられている構成において、薄膜トランジスタ３２が約１０μｍ毎に配置された画素設計では、図７（Ａ）の矢印部分に示すように遮光膜１６同士の間隔を確保してアクティブマトリクス基板１０を製造することが可能である。

しかしながら、薄膜トランジスタ３２が８μｍ以下毎に配置された超高精細画素設計においては、図７（Ｂ）に示すように、遮光膜１６同士の間隔を確保してアクティブマトリクス基板１０を製造することが加工精度上困難となる。また、遮光膜１６同士の間隔が十分でない場合、遮光膜１６の電位の影響によって画面の映像品位が低下する虞がある。一方で、図７（Ｂ）のアクティブマトリクス基板１０において遮光膜１６同士の間隔を広くした場合、遮光性能が十分に得られない虞がある。

図８の図８（Ａ）は、遮光膜１６を図示していない、図７（Ｂ）のアクティブマトリクス基板１０に対応する。また、図８（Ｂ）は、図８（Ａ）に示すアクティブマトリクス基板１０と比較して、薄膜トランジスタ群３４の両端における薄膜トランジスタ３２の半導体層の配線を、当該薄膜トランジスタ群３４において隣接する薄膜トランジスタ３２方向に寄せて配置した場合の例を示している。また、上述した薄膜トランジスタ群３４の両端における薄膜トランジスタ３２とは、換言すると各遮光膜１６の両端において重畳される薄膜トランジスタ３２を意味している。また、上記隣接する薄膜トランジスタ３２方向とは、対象となる薄膜トランジスタ群３４の中央方向（内側方向）に対応する。

上記薄膜トランジスタ３２の配線を、上記の方向に寄せて配置した場合、図８（Ｃ）の矢印部分に示すように、薄膜トランジスタ群３４の間隔が広がることとなる。このように、本実施形態に係るアクティブマトリクス基板１０は、複数の画素がマトリクス状に配置されたアクティブマトリクス基板１０であって、各画素が各色に対応する複数のサブ画素を備えて構成されるアクティブマトリクス基板１０において、サブ画素毎に１又は複数設けられた薄膜トランジスタ３２と、所定の数の薄膜トランジスタ３２よりなる薄膜トランジスタ群３４毎に、各薄膜トランジスタ３２に重畳するように個別に設けられた遮光膜（遮光層）１６とを備えており、薄膜トランジスタ群３４の一端における薄膜トランジスタ３２に含まれる配線１８であって、アクティブマトリクス基板１０の半導体層に形成され、ソースライン１２と画素電極とに接続する配線１８は、当該薄膜トランジスタ群３４内において隣接する薄膜トランジスタ３２方向に寄せて配置されている。

具体的には、薄膜トランジスタ群３４の一端の薄膜トランジスタ３２に含まれる配線１８においては、ソースライン１２に接続する部分１８ｃ（導体）が、同じ薄膜トランジスタ群内において隣接する薄膜トランジスタ３２に近づくように屈曲する屈曲部を含んでいる。この屈曲部は、平面視においてソースライン１２と重畳する。薄膜トランジスタ群３４の他端の薄膜トランジスタ３２に含まれる配線１８についても同様である。

上記の構成によれば、薄膜トランジスタ３２を十分に遮光した上で、遮光膜１６同士の間隔を確保することが可能となり、映像品位の向上に寄与する。

なお、配線が中央方向に寄せられて配置される薄膜トランジスタ３２は、必ずしも薄膜トランジスタ群３４の両端における薄膜トランジスタ３２でなくともよく、何れか一端における薄膜トランジスタ３２であってもよい。上記及び以下の記載は、後述する実施形態においても同様である。

また、各遮光膜１６が重畳する薄膜トランジスタ３２の数は、特定の数に限定されないが、電位の影響を抑制するため、６画素分に対応する数以下の薄膜トランジスタ３２であることが望ましい。つまり、１画素あたり３つのサブ画素を備え、サブ画素毎に１つの薄膜トランジスタ３２が設けられる構成の場合、各遮光膜１６が重畳する薄膜トランジスタ３２の数は、１８以下であることが望ましい。

また、実施形態２及び４と同様に、本実施形態においても基板間の距離を保つフォトスペーサ２２が、個別の遮光膜１６の中央に対応する位置に設けられていてもよい。また、遮光膜１６は、個別の遮光膜１６の中央部に設けられた幅広部と、個別の遮光膜１６の中央部以外の位置に設けられた幅狭部とを備えていてもよい。

〔実施形態６〕
本発明の第６の実施形態について以下に説明する。本実施形態では、半導体層よりもバックライト側に積層された遮光膜１６ではなく、半導体層と液晶層との間に別途積層された金属膜（遮光膜、遮光層）３０によって、水平方向のブラックマトリクスに準じた遮光を行う構成の一例について説明する。金属膜３０は、少なくとも一部が金属材料からなり遮光性能を有する。また、金属膜３０は、１又は複数種類の金属材料からなる積層膜として実現される構成であってもよい。

図９（Ｃ）、及び図１０は、本実施形態に係るアクティブマトリクス基板１０を示している。図９（Ｃ）に示すように、金属膜３０は、半導体層と液晶層の間に積層されている。即ち、本実施形態に係るアクティブマトリクス基板１０の金属膜（遮光層）３０は、半導体層と液晶層との間に積層され、少なくとも一部が金属材料からなる構成である。また、図９（Ｃ）の例において、金属膜３０は、より正確には絶縁膜と画素電極との間に積層されている。

また、図１０に示すように、半導体層よりもバックライト側に積層された遮光膜１６は、従来のアクティブマトリクス基板１０同様、薄膜トランジスタ３２の配線とゲートライン１４とが交差する範囲に重畳するに留まる。一方で、金属膜３０が、薄膜トランジスタ群３４毎に各薄膜トランジスタ３２に重畳するように設けられている。

本実施形態の金属膜３０を用いた構成においても、薄膜トランジスタ群３４の両端における薄膜トランジスタ３２の配線を、当該薄膜トランジスタ群３４において隣接する薄膜トランジスタ３２方向に寄せて配置することによって、薄膜トランジスタ３２を十分に遮光した上で、遮光膜１６同士の間隔を確保することが可能となり、映像品位の向上に寄与する。

〔まとめ〕
本発明の態様１に係るアクティブマトリクス基板（１０）は、複数の画素（１５）がマトリクス状に配置されたアクティブマトリクス基板であって、各画素が各色に対応する複数のサブ画素を備えて構成され、サブ画素毎に１又は複数設けられた薄膜トランジスタ（３２）と、所定の数の前記薄膜トランジスタよりなる薄膜トランジスタ群（３４）毎に、各薄膜トランジスタに重畳するように個別に設けられた遮光層（１６、３０）とを備えており、前記薄膜トランジスタ群の少なくとも一端における薄膜トランジスタの配線であって、前記アクティブマトリクス基板上のソースライン（１２）と画素電極とを接続する半導体層（１８）の配線は、当該薄膜トランジスタ群内において隣接する薄膜トランジスタ方向に寄せて配置されている構成である。上記の構成によれば、薄膜トランジスタの好適な遮光と遮光層同士の間隔の確保とを両立可能なアクティブマトリクス基板を実現できる。

本発明の態様２に係るアクティブマトリクス基板は、上記の態様１において、前記遮光層は、６画素分に対応する数以下の前記薄膜トランジスタよりなる薄膜トランジスタ群毎に、各薄膜トランジスタに重畳するように個別に設けられている構成としてもよい。上記の構成によれば、遮光層の電位の影響によって画面の映像品位が低下することを抑制することができる。

本発明の態様３に係るアクティブマトリクス基板は、上記の態様１又は２において、前記遮光層は、前記半導体層と液晶層との間に積層され、少なくとも一部が金属材料からなる構成としてもよい。上記の構成によれば、少なくとも一部が金属材料からなる遮光層によって、薄膜トランジスタの好適な遮光と遮光層同士の間隔の確保とを両立できる。

本発明の態様４に係るアクティブマトリクス基板は、上記の態様１から３までの何れかにおいて、前記遮光層の短手方向には、ブラックマトリクスが積層されており、前記遮光層の長手方向には、ブラックマトリクスが積層されていない構成としてもよい。上記の構成によれば、アクティブマトリクス基板の製造工程の簡略化に寄与する。

本発明の態様５に係る表示装置（１）は、上記の態様１から４の何れかに記載のアクティブマトリクス基板と、前記個別の遮光層の中央に対応する位置に設けられた１又は複数のフォトスペーサと（２２）を備えている構成としてもよい。上記の構成によれば、上記の構成によれば、フォトスペーサ周辺における光漏れを抑制し、コントラストの向上に寄与する。

本発明の態様６に係る表示装置は、上記の態様５において、前記個別の遮光層は、前記個別の遮光層の中央部に設けられた幅広部と、前記個別の遮光層の中央部以外の位置に設けられた幅狭部と、を備えている構成としてもよい。上記の構成によれば、フォトスペーサ周辺における光漏れを更に抑制し、コントラストの向上に寄与する。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

１０ アクティブマトリクス基板
１２ ソースライン（ソース線）
１４ ゲートライン（ゲート線）
１５ 画素
１６ 遮光膜（遮光層）
１８ 半導体層
２０、２１ コンタクトホール
２２ フォトスペーサ
３２ 薄膜トランジスタ
３４ 薄膜トランジスタ群

Claims (6)

1. 複数の画素がマトリクス状に配置されたアクティブマトリクス基板であって、各画素が各色に対応する複数のサブ画素を備えて構成されるアクティブマトリクス基板において、
   サブ画素毎に１又は複数設けられた薄膜トランジスタと、
   所定の数の前記薄膜トランジスタよりなる薄膜トランジスタ群毎に、各薄膜トランジスタに重畳するように個別に設けられた遮光層と
   を備えており、
   前記薄膜トランジスタ群の少なくとも一端における薄膜トランジスタに含まれる配線であって、前記アクティブマトリクス基板の半導体層に形成され、ソースラインと画素電極とに接続する配線は、当該薄膜トランジスタ群内において隣接する薄膜トランジスタ方向に寄せて配置されている
   ことを特徴とするアクティブマトリクス基板。
2. 前記遮光層は、
   ６画素分に対応する数以下の前記薄膜トランジスタよりなる薄膜トランジスタ群毎に、各薄膜トランジスタに重畳するように個別に設けられている
   ことを特徴とする請求項１に記載のアクティブマトリクス基板。
3. 前記遮光層は、
   前記半導体層と液晶層との間に積層され、少なくとも一部が金属材料からなる
   ことを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
4. 前記遮光層の短手方向には、ブラックマトリクスが積層されており、
   前記遮光層の長手方向には、ブラックマトリクスが積層されていない
   ことを特徴とする請求項１から３までの何れか１項に記載のアクティブマトリクス基板。
5. 請求項１から４の何れかに記載のアクティブマトリクス基板と、
   前記個別の遮光層の中央に対応する位置に設けられた１又は複数のフォトスペーサと
   を備えていることを特徴とする表示装置。
6. 前記個別の遮光層は、
   前記個別の遮光層の中央部に設けられた幅広部と、
   前記個別の遮光層の中央部以外の位置に設けられた幅狭部と、
   を備えていることを特徴とする請求項５に記載の表示装置。

Images