JP2021190221A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021190221A
JP2021190221A JP2020092407A JP2020092407A JP2021190221A JP 2021190221 A JP2021190221 A JP 2021190221A JP 2020092407 A JP2020092407 A JP 2020092407A JP 2020092407 A JP2020092407 A JP 2020092407A JP 2021190221 A JP2021190221 A JP 2021190221A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
semiconductor device
pull
contact component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020092407A
Other languages
English (en)
Other versions
JP7468149B2 (ja
Inventor
力宏 丸山
Rikihiro Maruyama
聖一 ▲高▼橋
Seiichi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020092407A priority Critical patent/JP7468149B2/ja
Priority to DE102021107034.1A priority patent/DE102021107034A1/de
Priority to CN202110313423.9A priority patent/CN113745183A/zh
Priority to US17/213,957 priority patent/US11626358B2/en
Publication of JP2021190221A publication Critical patent/JP2021190221A/ja
Application granted granted Critical
Publication of JP7468149B2 publication Critical patent/JP7468149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】一定の押し込み荷重を確保することができる。【解決手段】半導体装置は、回路パターンと、円筒状の貫通孔３１ｃが形成され、回路パターンに一方の開口端部３１ｃ２が接合されたコンタクト部品３０と、角柱状の胴体部５１を備え、胴体部５１の先端部５３側が貫通孔３１ｃに挿入された外部接続端子５０と、を有する。そして、外部接続端子５０は、テーパ面５３ａが胴体部５１の外面部に形成されている。コンタクト部品３０は、挿入係止部３５が貫通孔３１ｃの内周面３１ａに形成されている。この際、挿入係止部３５が、貫通孔３１ｃに挿入された外部接続端子５０のテーパ面５３ａから挿入方向側に形成されている。このため、コンタクト部品３０に外部接続端子５０を挿入するために一定の押し込み荷重が確保される。【選択図】図７

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulted Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
半導体装置は、絶縁板と絶縁板のおもて面に形成された複数の回路パターンとを有する基板を備えている。また、回路パターン上に半導体素子及び外部接続端子が配置されている。外部接続端子から印加された信号が回路パターンを経由して半導体素子に入力される。
この外部接続端子を回路パターンに取り付ける際には、円筒状のコンタクト部品が用いられる。コンタクト部品は回路パターン上にはんだを介して接合される。外部接続端子は、このようなコンタクト部品に圧入される。外部接続端子はコンタクト部品を経由して回路パターンに電気的に接続される（例えば、特許文献１参照）。
また、半導体装置を組み立てるにあたり、加熱（または冷却）工程を複数含む。例えば、回路パターンに半導体チップ及びコンタクト部品をはんだにより接合する場合、基板にケースを接着剤で取り付ける場合等に加熱することがある。このため、半導体装置の構成部品は様々な温度変化を受けることになる。
米国特許出願公開第２００９／０１９４８８４号明細書
半導体装置では、受けた温度変化等が起因して、複数のコンタクト部品に対する外部接続端子の圧入時の押し込み荷重にばらつきが生じることがある。このため、所定の装置を用いて、複数のコンタクト部品に対して外部接続端子をそれぞれ一斉に圧入しても、複数のコンタクト部品に対する複数の外部接続端子の圧入具合にばらつきが生じる。例えば、コンタクト部品にそれぞれ圧入された複数の外部接続端子には、コンタクト部品に対する入り込みの深さにばらつきが存在する。これにより、複数のコンタクト部品に圧入された複数の外部接続端子の高さが異なってしまう。複数の外部接続端子の高さが異なると、複数の外部接続端子に対してプリント基板を適切に取り付けることが難しくなる。
本発明は、このような点に鑑みてなされたものであり、一定の押し込み荷重を確保することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、回路パターンと、円筒状の貫通孔が形成され、前記回路パターンに一方の開口端部が接合されたコンタクト部品と、角柱状の胴体部を備え、前記胴体部の先端部側が前記貫通孔に挿入された外部接続端子と、を有し、前記外部接続端子は、挿入被係止部が前記胴体部の外面部に形成され、前記コンタクト部品は、挿入係止部が前記貫通孔の内周面に形成され、前記挿入係止部は、前記貫通孔に挿入された前記外部接続端子の前記挿入被係止部から挿入方向側に形成されている、半導体装置が提供される。
開示の技術によれば、一定の押し込み荷重を確保して、外部接続端子をコンタクト部品に適切に圧入することができる半導体装置を提供することができる。
第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置に含まれる絶縁回路基板の平面図である。 第１の実施の形態の半導体装置に含まれるコンタクト部品を説明するための図である。 第１の実施の形態の半導体装置に含まれる外部接続端子の正面図である。 第１の実施の形態の半導体装置に含まれる外部接続端子の平面断面図である。 第１の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入前の側断面図である。 第１の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の側断面図である。 第１の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図（その１）である。 第１の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図（その２）である。 第２の実施の形態の半導体装置に含まれるコンタクト部品を説明するための図である。 第２の実施の形態の半導体装置に含まれる外部接続端子の正面図である。 第２の実施の形態の半導体装置に含まれる外部接続端子の平面断面図である。 第２の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の側断面図である。 第２の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図（その１）である。 第２の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図（その２）である。 第２の実施の形態の半導体装置に含まれる別のコンタクト部品に対する外部接続端子の挿入後の側断面図（その１）である。 第２の実施の形態の半導体装置に含まれる別のコンタクト部品に対する外部接続端子の挿入後の側断面図（その２）である。 第３の実施の形態の半導体装置に含まれるコンタクト部品を説明するための図である。 第３の実施の形態の半導体装置に含まれる外部接続端子を説明するための図である。 第３の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の側断面図である。 第３の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１において、上側を向いた面を表す。同様に、「上」とは、図１の半導体装置１において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１において、下側を向いた面を表す。同様に、「下」とは、図１の半導体装置１において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において、「主成分」とは、全体の成分の中で８０ｖｏｌ％以上含むことを表す。
［第１の実施の形態］
第１の実施の形態の半導体装置１について図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の断面図であり、図２は、第１の実施の形態の半導体装置に含まれる絶縁回路基板の平面図である。なお、図２は、図１の半導体装置１からケース４０を取り外した場合の平面図を表している。また、本実施の形態では、複数の回路パターン１２、第１，第２半導体チップ２０，２１、複数のコンタクト部品３０、複数のボンディングワイヤ１５、複数の外部接続端子５０に対して、それぞれ区別することなく、同じ符号を付して説明する。なお、これら以外の構成についても、複数あるものはそれぞれ区別することなく、同じ符号を付して同じ符号で説明する。
半導体装置１は、図１及び図２に示されるように、絶縁回路基板１０と絶縁回路基板１０のおもて面に接合された第１，第２半導体チップ２０，２１並びに電子部品２３とを有している。半導体装置１は、絶縁回路基板１０のおもて面に接合されたコンタクト部品３０を有している。第１，第２半導体チップ２０，２１、電子部品２３及びコンタクト部品３０は、絶縁回路基板１０のおもて面に接合部材（図示を省略）を介して接合されている。また、半導体装置１は、絶縁回路基板１０のおもて面と第１，第２半導体チップ２０，２１の主電極とを電気的に接続するボンディングワイヤ１５を有している。また、コンタクト部品３０には外部接続端子５０が圧入されている。半導体装置１は、これらがケース４０により覆われている。ケース４０は、絶縁回路基板１０の絶縁板１１の外周部に接着剤４１ａを介して接合されている。なお、外部接続端子５０の先端部はケース４０から上方に延出している。さらに、半導体装置１は、ケース４０内が封止部材４３で封止されている。
絶縁回路基板１０は、絶縁板１１と絶縁板１１のおもて面に設けられた複数の回路パターン１２と絶縁板１１の裏面に設けられた金属板１３とを含んでいる。絶縁板１１及び金属板１３は、平面視で矩形状である。また、絶縁板１１及び金属板１３は、角部がＲ形状や、Ｃ形状に面取りされていてもよい。金属板１３のサイズは、平面視で、絶縁板１１のサイズより小さく、絶縁板１１の内側に形成されている。絶縁板１１は、絶縁性を備え、熱伝導性に優れた材質により構成されている。このような絶縁板１１は、セラミックスまたは絶縁樹脂により構成されている。
複数の回路パターン１２は、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を主成分とする合金である。また、複数の回路パターン１２の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。複数の回路パターン１２の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。絶縁板１１に対して複数の回路パターン１２は、絶縁板１１のおもて面に金属層を形成し、この金属層に対してエッチング等の処理を行って得られる。または、あらかじめ金属層から切り出した複数の回路パターン１２を絶縁板１１のおもて面に圧着させてもよい。なお、図２に示す複数の回路パターン１２は一例である。必要に応じて、回路パターン１２の個数、形状、大きさ等を適宜選択してもよい。
コンタクト部品３０は、複数の回路パターン１２のうち、絶縁板１１の外縁部側の回路パターン１２にはんだを介して設けられていることが多い。一方、第１，第２半導体チップ２０，２１は、複数の回路パターン１２のうち、外縁部側の回路パターン１２よりも内側の回路パターン１２にはんだを介して配置されていることが多い。
金属板１３は、熱伝導性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を主成分とする合金である。また、金属板１３の厚さは、０．１ｍｍ以上、２．５ｍｍ以下である。金属板１３の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。なお、絶縁板１１及び金属板１３は平面視で、矩形状を成している。また、金属板１３は平面視で、絶縁板１１よりも面積が小さく、回路パターン１２が形成されている領域の面積よりも広く、矩形状を成している。
ボンディングワイヤ１５は、第１，第２半導体チップ２０，２１と回路パターン１２との間、または、複数の第１，第２半導体チップ２０，２１間を適宜電気的に接続する。このようなボンディングワイヤ１５は、導電性に優れた材質により構成されている。当該材質として、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの一種を含む合金により構成されている。また、ボンディングワイヤ１５の径は、例えば、１１０μｍ以上、２００μｍ以下である。または、ボンディングワイヤ１５の径は、例えば、３５０μｍ以上、５００μｍ以下であってもよい。
このような構成を有する絶縁回路基板１０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板、樹脂絶縁基板を用いることができる。また、絶縁回路基板１０の金属板１３に冷却ユニット（図示を省略）をサーマルインターフェースマテリアルを介して取り付けこともできる。これにより、半導体装置１の放熱性を向上させることができる。
第１半導体チップ２０は、シリコンまたは炭化シリコンから構成されるパワーデバイス素子を含んでいる。パワーデバイス素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子である。このような第１半導体チップ２０は、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。第２半導体チップ２１は、シリコンまたは炭化シリコンにより構成されたダイオード素子である。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような第２半導体チップ２１は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。第１，第２半導体チップ２０，２１は、その裏面側が所定の回路パターン１２上に接合部材（図示を省略）により接合されている。上記の第１，第２半導体チップ２０，２１は、その裏面側が所定の回路パターン１２上に接合されている。なお、第１，第２半導体チップ２０，２１は、回路パターン１２上に接合部材（図示を省略）を介して接合されている。なお、接合部材は、はんだ、または、金属焼結体である。また、必要に応じて、第１，第２半導体チップ２０，２１に代わり、例えば、リードフレーム、外部接続端子（ピン端子、コンタクト部品等）、電子部品（サーミスタ、電流センサ）等を配置することが可能である。電子部品２３は、コンデンサ、抵抗、サーミスタ、電流センサ、制御ＩＣ（Integrated Circuit）等を含む。回路パターン１２には、半導体装置１における所望の機能が得られるために、１または複数の電子部品２３を配置してもよい。電子部品２３は、当該機能を実現するために適宜組み合わせて用いることもできる。
コンタクト部品３０は、内部に円筒状の貫通孔が形成された本体部と本体部の開口端部にそれぞれ設けられたフランジとを備えている。コンタクト部品３０は、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。コンタクト部品３０の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜を形成してもよい。めっき膜に用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。このようなコンタクト部品３０において、開口端部における貫通孔の半径は、０．１ｍｍ以上、１．０ｍｍ以下である。また、開口端部におけるフランジの外径の半径は、０．５ｍｍ以上、２．０ｍｍ以下である。なお、コンタクト部品３０の詳細については後述する。
外部接続端子５０は、角柱状の胴体部と胴体部の両端部にそれぞれ設けられた円錐台状の先端部とを備える。外部接続端子５０は、コンタクト部品３０の貫通孔に挿入される。外部接続端子５０は、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、ニッケル、または、少なくともこれらの一種を含む合金である。外部接続端子５０の表面に対して、耐食性を向上させるために、めっき処理によりめっき膜を形成してもよい。めっき膜に用いられるめっき材は、例えば、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金である。なお、外部接続端子５０の詳細については後述する。
ケース４０は、外囲部４１と上蓋部４２とを有している。外囲部４１は、上記の絶縁回路基板１０の周囲を囲む。外囲部４１は、平面視で略長方形状を成している箱型である。外囲部４１の平面視で四隅に固定孔（図示を省略）がそれぞれ形成されている。固定孔は、外囲部４１をおもて面から裏面に貫通する孔である。上蓋部４２は、外囲部４１の開口上部を覆って、外囲部４１に一体的に取り付けられている。また、上蓋部４２には、挿通孔４２ａが、外部接続端子５０に対応して形成されている。このようなケース４０は、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリイミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂等である。
封止部材４３は、例えば、シリコーンゲルであってよい。また、封止部材４３は、熱硬化性樹脂とフィラーとして熱硬化性樹脂に含有される充填剤とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂である。充填剤は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。このような封止部材４３の一例として、エポキシ樹脂とエポキシ樹脂にフィラーとして二酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填剤とを含んでいる。
上記の部品より構成されている半導体装置１に対して、プリント回路基板（図示を省略）を取り付けてもよい。プリント回路基板は、絶縁板と絶縁板のおもて面及び裏面の少なくとも一方に形成された複数の回路パターンとを備えている。プリント回路基板は、おもて面から裏面に貫通する複数の貫通孔が半導体装置１の外部接続端子５０に対応する位置に形成されている。絶縁板は、平板状であって絶縁性の材質により構成されている。絶縁板の具体例としては、紙フェノール基板、紙エポキシ基板、ガラスエポキシ基板、ガラスポリイミド基板、ガラスコンポジット基板が用いられる。このような絶縁板もまた、平面視で矩形状である。絶縁板は、角部がＲ形状や、Ｃ形状に面取りされていてもよい。回路パターンは、所定の回路が構成されるよう複数のパターン形状を成している。回路パターンは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、ニッケル、または、少なくともこれらの一種を含む合金等により構成されている。上部回路パターン及び下部回路パターンの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。このめっき処理で用いられる材料は、ニッケル、ニッケル−リン合金、ニッケル−ボロン合金等がある。また、貫通孔は、適宜、上部回路パターン及び下部回路パターンの少なくともいずれか一方に電気的に接続されている。半導体装置１では、外部接続端子５０がこのようなプリント回路基板の貫通孔に挿入され、電気的に接続される。これにより、プリント基板と半導体装置１とは電気的に接続されている。
次に、半導体装置１に含まれるコンタクト部品３０について図３を用いて説明する。図３は、第１の実施の形態の半導体装置に含まれるコンタクト部品を説明するための図である。なお、図３（Ａ）は、図３（Ｂ）の開口端部３１ｃ１側の平面図である。図３（Ｂ）は、図３（Ａ）の一点鎖線Ｘ−Ｘにおける断面図である。
コンタクト部品３０は、本体部３１と本体部３１の開口端部３１ｃ１，３１ｃ２にそれぞれ設けられたフランジ３２，３３とを備えている。本体部３１は、円筒状の貫通孔３１ｃが形成され、内周面３１ａと外周面３１ｂとを含んでいる。本体部３１は、貫通孔３１ｃの内周面３１ａに開口端部３１ｃ１側に形成された引き抜き係止部３４と内周面３１ａの開口端部３１ｃ２側に形成された挿入係止部３５とを備えている。引き抜き係止部３４及び挿入係止部３５は、内周面３１ａに環状に、貫通孔３１ｃの中心に向かって突出して形成されている。引き抜き係止部３４及び挿入係止部３５は、内周面３１ａに対して環状に限らず、後述するように、外部接続端子５０を係止するように、内周面３１ａの内周に沿って不連続に形成されてもよい。また、引き抜き係止部３４及び挿入係止部３５は、貫通孔３１ｃの内周面３１ａを塑性加工、研削、旋盤、切削等により形成してもよく、または、貫通孔３１ｃの内周面３１ａに熱的、接着的、溶接的に接合してもよい。なお、引き抜き係止部３４及び挿入係止部３５は、図３等では、本体部３１と異なり斜線が表示されているものの、本体部３１と同じ材質により構成してもよい。
また、このような本体部３１では、貫通孔３１ｃの内径Ｂ１は、引き抜き係止部３４の内径Ｂ２及び挿入係止部３５の内径Ｂ３よりも長く、引き抜き係止部３４の内径Ｂ２は、挿入係止部３５の内径Ｂ３と同じかそれよりも長くなるように構成されている（内径Ｂ１＞内径Ｂ２≧内径Ｂ３）。なお、挿入係止部３５から引き抜き係止部３４までの高さ（長さ）は、高さＨである。高さＨは、後述するように、コンタクト部品３０に圧入された外部接続端子５０の肉厚部５１ｃ（引き抜き被係止部）が収まる高さである。すなわち、高さＨは、外部接続端子５０のテーパ面５３ａ（挿入被係止部）から肉厚部５１ｃ（引き抜き被係止部）の上部までの長さと同じかそれより若干小さい。高さＨは、好ましくは、外部接続端子５０のテーパ面５３ａ（挿入被係止部）から肉厚部５１ｃ（引き抜き被係止部）の上部までの長さの８０％以上、１００％以下である。フランジ３２，３３は、本体部３１の貫通孔３１ｃの開口端部３１ｃ１，３１ｃ２にそれぞれ形成されている。フランジ３２，３３の外径は本体部３１の外径よりも長い。
次に、半導体装置１に含まれる外部接続端子５０について図４及び図５を用いて説明する。図４は、第１の実施の形態の半導体装置に含まれる外部接続端子の正面図であり、図５は、第１の実施の形態の半導体装置に含まれる外部接続端子の平面断面図である。なお、図５（Ａ）は、図４の一点鎖線Ｘ−Ｘにおける断面図であり、図５（Ｂ）は、外部接続端子５０の（図４の上側または下側からの）平面図である。
外部接続端子５０は、胴体部５１と先端部５２，５３とを含んでいる。胴体部５１は、角柱状を成している。胴体部５１は４つの外面部５１ｂにより四方が囲まれて、それぞれの外面部５１ｂが接合する４つの角部５１ａを含んでいる。胴体部５１は図４中の下端部から所定の位置の角部５１ａに当該角部５１ａから外側に突出した肉厚部５１ｃがそれぞれ設けられている。肉厚部５１ｃは、引き抜き被係止部である。また、肉厚部５１ｃは、胴体部５１に先端部５３から外部接続端子５０のコンタクト部品３０に対する挿入方向の反対側に設けられている。なお、この場合の挿入方向とは、先端部５２から先端部５３に向かう方向である。
肉厚部５１ｃは、胴体部５１の各外面部５１ｂを胴体部５１の中心に押圧する塑性加工により成形される。このため、図５（Ａ）に示されるように、外部接続端子５０では、胴体部５１の外面部５１ｂの中央部が胴体部５１の中心部にそれぞれ窪むと共に、肉厚部５１ｃが胴体部５１の角部５１ａに当該角部５１ａから外側に突出している。また、このような肉厚部５１ｃの外面には引き抜き被係止面５１ｃ３が構成される。引き抜き被係止面５１ｃ３は、挿入方向に平行に所定の長さを成している。引き抜き被係止面５１ｃ３は、先端部５２側から先端部５３側に連れて胴体部５１から離間している。そして、引き抜き被係止面５１ｃ３は、その中心部で最も胴体部５１から離間して、当該中心部を越えて先端部５３に連れて胴体部５１に近づいていくような曲面状を成している。このような引き抜き被係止面５１ｃ３は、図５（Ｂ）に示されるように、角部５１ｅがＲ形状に面取りされている。
先端部５２，５３は、胴体部５１の両端部にそれぞれ設けられている。先端部５２，５３は、それぞれ、円錐台状を成している。すなわち、先端部５２，５３は、外部接続端子５０の上下方向に向かって縮径する側面を成すテーパ面５２ａ，５３ａ（挿入被係止部）を備えている。さらに、先端部５２，５３の先端面（上面）の直径Ａ４は、上面に対向する底面の直径Ａ３よりも短い。このような先端部５２，５３は、胴体部５１の両端部に熱的、接着的、溶接的に接合してもよい。または、先端部５２，５３は、胴体部５１の両端部を塑性加工、研削、旋盤、切削等により形成してもよい。
このような外部接続端子５０では、さらに、胴体部５１の対角線の長さを長さＡ１、胴体部５１の中心部を挟んで対向する肉厚部５１ｃの角部５１ｅの間の長さを長さＡ２とする場合、長さＡ２＞長さＡ１＞直径Ａ３＞直径Ａ４となるように構成されている（図５（Ｂ）を参照）。
次に、コンタクト部品３０に対する外部接続端子５０の挿入について、図６〜図９を用いて説明する。図６は、第１の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入前の側断面図であり、図７は、第１の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の側断面図である。図８は、第１の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図である。なお、図６及び図７では、コンタクト部品３０が設けられている回路パターン１２の図示は省略している。また、図６及び図７では、少なくとも説明に要する構成の符号を付している。図８（Ａ）は、図７の一点鎖線Ｘ１−Ｘ１における断面図、図８（Ｂ）は、図７の一点鎖線Ｘ２−Ｘ２における断面図をそれぞれ表している。また、図９は、図８（Ａ）に対応しており、図８の場合に対してコンタクト部品３０及び外部接続端子５０の寸法が異なる場合である。
まず、図６に示されるように、コンタクト部品３０の貫通孔３１ｃの開口端部３１ｃ１に外部接続端子５０を先端部５３から挿入する。この際、先端部５３はテーパ面５３ａが形成されているために、貫通孔３１ｃの開口端部３１ｃ１に容易に挿入することができる。そして、外部接続端子５０を開口端部３１ｃ２側にさらに挿入する。なお、以下では、開口端部３１ｃ１から開口端部３１ｃ２への挿入を挿入方向とする。この際、肉厚部５１ｃの引き抜き被係止面５１ｃ３が曲面状である。このため、外部接続端子５０の肉厚部５１ｃは貫通孔３１ｃに形成された引き抜き係止部３４を乗り越えることができる。なお、乗り越える時には、貫通孔３１ｃ全体が押し広げられ、肉厚部５１ｃ及び引き抜き係止部３４は、当接されても押しつぶされることなく、その形状がほぼ維持されている。そして、乗り越えた後には、貫通孔３１ｃは、ほぼ元の形状に戻っている。
そして、外部接続端子５０は、肉厚部５１ｃが引き抜き係止部３４を乗り越えてさらに挿入されると、図７に示されるように、先端部５３のテーパ面５３ａが貫通孔３１ｃの挿入係止部３５に対向する。先端部５３のテーパ面５３ａは、挿入被係止部である。なお、この際、外部接続端子５０の挿入が、先端部５３のテーパ面５３ａ（挿入被係止部）と挿入係止部３５とが当接することにより抑止されていればよい。したがって、抑止された状態において、先端部５３の先端面は、挿入係止部３５よりも上方、挿入係止部３５と同じ位置、または、挿入係止部３５よりも下方であってよい。このように外部接続端子５０がコンタクト部品３０に抑止された状態において、挿入係止部３５は貫通孔３１ｃに挿入された外部接続端子５０のテーパ面５３ａ（挿入被係止部）よりも挿入方向側に形成されていることになる。また、挿入係止部３５は、外部接続端子５０のテーパ面５３ａ（挿入被係止部）が当接されても、押しつぶされることなく、内周面３１ａから中心に向かって突出していて、その形状がほぼ維持されている。
また、この際、外部接続端子５０の肉厚部５１ｃが貫通孔３１ｃの内周面３１ａと接触して、外部接続端子５０が貫通孔３１ｃに圧入される。さらに、外部接続端子５０の肉厚部５１ｃ（の上部）が貫通孔３１ｃの引き抜き係止部３４に当接する。なお、この際、外部接続端子５０の肉厚部５１ｃ（の上部）は、貫通孔３１ｃの引き抜き係止部３４に当接せずに、多少の隙間が生じていてもよい。すなわち、外部接続端子５０が貫通孔３１ｃに挿入されると、肉厚部５１ｃは、引き抜き係止部３４と挿入係止部３５の間に位置する。特に、外部接続端子５０の肉厚部５１ｃ（の上部）が貫通孔３１ｃの引き抜き係止部３４に当接している場合には、外部接続端子５０は、肉厚部５１ｃが引き抜き係止部３４に係止され、テーパ面５３ａが挿入係止部３５に係止される。また、引き抜き係止部３４は、肉厚部５１ｃが当接されても、押しつぶされることなく、内周面３１ａから中心に向かって突出していて、その形状がほぼ維持されている。したがって、外部接続端子５０は貫通孔３１ｃに圧入されると共に、引き抜き係止部３４及び挿入係止部３５により固定される。
上記のようにコンタクト部品３０に対して外部接続端子５０を挿入すると、引き抜き係止部３４に対して、図８（Ａ）に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、長さＡ２≧内径Ｂ１＞内径Ｂ２≧長さＡ１となるように構成されている。ここにおいて、長さＡ２＝内径Ｂ１の場合は、断面方向でもコンタクト部品３０に外部接続端子５０が圧入できる。特に、長さＡ２＞内径Ｂ１の場合は、外部接続端子５０の肉厚部５１ｃに押し込まれることでコンタクト部品３０の内周面３１ａの一部に窪みが生じて、コンタクト部品３０に外部接続端子５０がさらに強固に圧入できる。また、挿入係止部３５に関して、図８（Ｂ）に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、直径Ａ３＞内径Ｂ３＞直径Ａ４となるように構成される。このため、確実にテーパ面５３ａが、挿入係止部３５に係止される。
あるいは、図９に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、内径Ｂ１＞長さＡ２＞内径Ｂ２≧長さＡ１となるように構成されていてもよい。この場合、断面方向では、コンタクト部品３０と外部接続端子５０との間に隙間があり、圧入されていない。こうした場合でも、外部接続端子５０は、肉厚部５１ｃが引き抜き係止部３４に係止され、テーパ面５３ａが挿入係止部３５に係止されることで、貫通孔３１ｃに圧入されると共に、引き抜き係止部３４及び挿入係止部３５により固定される。
図８あるいは図９に示すように、コンタクト部品３０及び外部接続端子５０はこのような嵌め合い寸法であるために、コンタクト部品３０の挿入係止部３５により外部接続端子５０の入り込み過ぎを抑制することができる。このため、コンタクト部品３０に外部接続端子５０を挿入するために一定の押し込み荷重が確保される。したがって、複数のコンタクト部品３０に対して複数の外部接続端子５０を一定の押し込み荷重で押圧することで、複数の外部接続端子５０を複数のコンタクト部品３０に対して確実に圧入でき、複数の外部接続端子５０の高さを揃えることができる。これにより、半導体装置１の複数の外部接続端子５０にプリント基板を確実かつ安全に取り付けることができ、半導体装置１に対する損傷の発生を低減することができる。
さらに、コンタクト部品３０は挿入係止部３５から挿入方向の逆方向に引き抜き係止部３４が形成されている。このため、コンタクト部品３０から外部接続端子５０を引き抜くために一定の引き抜き荷重が確保される。したがって、当該引き抜き荷重を越えなければ、外部接続端子５０が引き抜かれることはない。
上記半導体装置１は、回路パターン１２と、円筒状の貫通孔３１ｃが形成され、回路パターン１２に一方の開口端部３１ｃ２が接合されたコンタクト部品３０と、角柱状の胴体部５１を備え、胴体部５１の先端部５３側が貫通孔３１ｃに挿入された外部接続端子５０と、を有する。そして、外部接続端子５０は、テーパ面５３ａが胴体部５１の外面部５１ｂに形成されている。コンタクト部品３０は、挿入係止部３５が貫通孔３１ｃの内周面３１ａに形成されている。この際、挿入係止部３５が、貫通孔３１ｃに挿入された外部接続端子５０のテーパ面５３ａから挿入方向側に形成されている。このため、コンタクト部品３０に外部接続端子５０を挿入するために一定の押し込み荷重が確保される。したがって、複数のコンタクト部品３０に対して複数の外部接続端子５０を一定の押し込み荷重で押圧することで、複数の外部接続端子５０を複数のコンタクト部品３０に対して確実に圧入でき、複数の外部接続端子５０の高さを揃えることができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態とは異なるコンタクト部品３０及び外部接続端子５０が用いられる。但し、第２の実施の形態でも、第１の実施の形態の半導体装置１が用いられる。以下では、第２の実施の形態のコンタクト部品３０及び外部接続端子５０について図１０〜図１２を用いて説明する。図１０は、第２の実施の形態の半導体装置に含まれるコンタクト部品を説明するための図である。図１１は、第２の実施の形態の半導体装置に含まれる外部接続端子の正面図であり、図１２は、第２の実施の形態の半導体装置に含まれる外部接続端子の平面断面図である。なお、図１２（Ａ）は、いずれも、図１１の一点鎖線Ｘ−Ｘにおける断面図である。図１２（Ｂ）は、図１２（Ａ）とは別の断面図である。
図１０に示される第２の実施の形態のコンタクト部品３０は、第１の実施の形態と同様に、本体部３１と本体部３１の開口端部３１ｃ１，３１ｃ２にそれぞれ設けられたフランジ３２，３３とを備えている。但し、第２の実施の形態のコンタクト部品３０では、本体部３１の外周面３１ｂの所定の位置に外周面３１ｂの外周に沿って本体部３１の中心部に向かって加圧することで、内周面３１ａに引き抜き係止部３４及び挿入係止部３５が成形されている。また、この場合も、引き抜き係止部３４及び挿入係止部３５は、内周面３１ａに環状に、貫通孔３１ｃの中心に向かって突出して成形されても、または、内周に沿って不連続に成形されてもよい。また、第２の実施の形態のコンタクト部品３０においても、内周面３１ａに対して引き抜き係止部３４及び挿入係止部３５は、内径Ｂ１＞内径Ｂ２≧内径Ｂ３となるように成形される。
図１１に示される第２の実施の形態の外部接続端子５０は、第１の実施の形態と同様に、角柱状の胴体部５１と円錐台状の先端部５２，５３とを含んでいる。但し、第２の実施の形態では、胴体部５１の一対の対向する外面部５１ｂに、当該外面部５１ｂから外側に突出した肉厚部５１ｃが設けられている（図１２（Ａ））。当該肉厚部５１ｃは、例えば、胴体部５１の（肉厚部５１ｃの成形予定ではない）一対の対向する外面部５１ｂ同士を対向する方向に挟持して、塑性加工により成形される。また、このような肉厚部５１ｃも、引き抜き被係止部であり、肉厚部５１ｃの外面に引き抜き被係止面５１ｃ３が構成される。引き抜き被係止面５１ｃ３は、挿入方向に平行に所定の長さを成している。引き抜き被係止面５１ｃ３は、先端部５２側から先端部５３側に連れて胴体部５１から離間している。そして、引き抜き被係止面５１ｃ３は、その中心部で最も胴体部５１から離間して、当該中心部を越えて先端部５３に連れて胴体部５１に近づいていくような曲面状を成している。また、この際の胴体部５１を挟んだ肉厚部５１ｃの対角線の長さＡ５は、胴体部５１の対角線の長さＡ１よりも長く構成される（Ａ５＞Ａ１）。
また、肉厚部５１ｃは、図１２（Ｂ）に示されるように、胴体部５１の一対の対向する角部５１ａに当該角部５１ａから外側に突出して設けられている。また、このような肉厚部５１ｃも、引き抜き被係止部であり、肉厚部５１ｃの外面に、図１２（Ａ）と同様の曲面状の引き抜き被係止面５１ｃ３が構成される。但し、この場合の引き抜き被係止面５１ｃ３は、図５（Ｂ）に示されるように、角部５１ｅがＲ形状に面取りされている。このような肉厚部５１ｃは、胴体部５１を塑性加工することにより成形される。すなわち、肉厚部５１ｃは、胴体部５１の一対の対向する角部５１ａを胴体部５１の中心に挟持するように押圧して成形される。塑性加工により、図１２（Ｂ）に示されるように、押圧された面が胴体部５１の対角線に垂直を成すと共に、肉厚部５１ｃが胴体部５１の角部５１ａに当該角部５１ａから外側に突出して成形される。また、この際の胴体部５１の中心部を挟んで対向する肉厚部５１ｃの角部５１ｅの間の長さＡ６は、胴体部５１の対角線の長さＡ１よりも長く構成される（Ａ６＞Ａ１）。
次に、このようなコンタクト部品３０に対する外部接続端子５０の挿入について、図１３〜図１５を用いて説明する。なお、ここでは、図１２（Ａ）の場合の外部接続端子５０の挿入について説明する。図１３は、第２の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の側断面図である。図１４及び図１５は、第２の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図である。なお、図１３〜図１５では、少なくとも説明に要する構成の符号を付している。また、図１４（Ａ）は、図１３の一点鎖線Ｘ１−Ｘ１における断面図、図１４（Ｂ）は、図１３の一点鎖線Ｘ２−Ｘ２における断面図をそれぞれ表している。また、図１５は、図１４（Ａ）に対応しており、図１４の場合に対してコンタクト部品３０及び外部接続端子５０の寸法が異なる場合である。
まず、第１の実施の形態と同様に、コンタクト部品３０の貫通孔３１ｃの開口端部３１ｃ１に外部接続端子５０を先端部５３から挿入する（図６を参照）。この際、先端部５３はテーパ面５３ａが形成されているために、貫通孔３１ｃの開口端部３１ｃ１に容易に挿入することができる。そして、外部接続端子５０を開口端部３１ｃ２側にさらに挿入する。この際、肉厚部５１ｃの引き抜き被係止面５１ｃ３が曲面状である。このため、外部接続端子５０の肉厚部５１ｃは貫通孔３１ｃに形成された引き抜き係止部３４を乗り越えることができる。
そして、外部接続端子５０は、肉厚部５１ｃが引き抜き係止部３４を乗り越えて、さらに挿入されると、図１３に示されるように、先端部５３のテーパ面５３ａが貫通孔３１ｃの挿入係止部３５に対向する。なお、この際も、外部接続端子５０の挿入が挿入係止部３５により、先端部５３のテーパ面５３ａ（挿入被係止部）と挿入係止部３５とが当接することにより抑止されていればよい。したがって、抑止された状態において、先端部５３の先端面は、挿入係止部３５よりも上方、挿入係止部３５と同じ位置、または、挿入係止部３５よりも下方であってよい。このように外部接続端子５０がコンタクト部品３０に抑止された状態において、挿入係止部３５は貫通孔３１ｃに挿入された外部接続端子５０のテーパ面５３ａよりも挿入方向側に形成されていることになる。また、挿入係止部３５は、外部接続端子５０のテーパ面５３ａが当接されても、押しつぶされることなく、その形状がほぼ維持されている。
また、この際も、第１の実施の形態と同様に、外部接続端子５０の肉厚部５１ｃが貫通孔３１ｃの内周面３１ａと接触して、外部接続端子５０が貫通孔３１ｃに圧入される。さらに、外部接続端子５０の肉厚部５１ｃ（の上部）が貫通孔３１ｃの引き抜き係止部３４に当接し、または、多少の隙間が生じていてもよい。すなわち、外部接続端子５０が貫通孔３１ｃに挿入されると、肉厚部５１ｃは、引き抜き係止部３４と挿入係止部３５の間に位置する。特に、外部接続端子５０の肉厚部５１ｃ（の上部）が貫通孔３１ｃの引き抜き係止部３４に当接している場合には、外部接続端子５０は、肉厚部５１ｃが引き抜き係止部３４に係止され、テーパ面５３ａが挿入係止部３５に係止される。したがって、外部接続端子５０は貫通孔３１ｃに圧入されると共に、引き抜き係止部３４及び挿入係止部３５により固定される。
上記のようにコンタクト部品３０に対して外部接続端子５０を挿入すると、引き抜き係止部３４に対して、図１４（Ａ）に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、長さＡ６≧内径Ｂ１＞内径Ｂ２≧長さＡ１となるように構成される。ここにおいて、長さＡ６＝内径Ｂ１の場合は、断面方向でもコンタクト部品３０に外部接続端子５０が圧入できる。特に長さＡ６＞内径Ｂ１の場合は、外部接続端子５０の肉厚部５１ｃに押込まれることでコンタクト部品３０の内周の一部に窪みが生じて、コンタクト部品３０に外部接続端子５０がさらに強固に圧入される。また、挿入係止部３５に関して、図１４（Ｂ）に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、直径Ａ３＞内径Ｂ３＞直径Ａ４となるように構成される。このため、確実にテーパ面５３ａが、挿入係止部３５に係止される。
あるいは、図１５に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、内径Ｂ１＞長さＡ６＞内径Ｂ２≧長さＡ１となるように構成されていてもよい。この場合、断面方向では、コンタクト部品３０と外部接続端子５０との間に隙間があり、圧入されていない。こうした場合でも、外部接続端子５０は、肉厚部５１ｃが引き抜き係止部３４に係止され、テーパ面５３ａが挿入係止部３５に係止されることで、貫通孔３１ｃに圧入されると共に、引き抜き係止部３４及び挿入係止部３５により固定される。
コンタクト部品３０及び外部接続端子５０はこのような嵌め合い寸法であるために、第１の実施の形態と同様に、コンタクト部品３０に外部接続端子５０を挿入するために一定の押し込み荷重が確保される。したがって、複数のコンタクト部品３０に対して複数の外部接続端子５０を一定の押し込み荷重で押圧することで、複数の外部接続端子５０を複数のコンタクト部品３０に対して確実に圧入でき、複数の外部接続端子５０の高さを揃えることができる。これにより、半導体装置１の複数の外部接続端子５０にプリント基板を確実かつ安全に取り付けることができ、半導体装置１に対する損傷の発生を低減することができる。
さらに、第１の実施の形態と同様に、コンタクト部品３０から外部接続端子５０を引き抜くために一定の引き抜き荷重が確保される。したがって、当該引き抜き荷重を越えなければ、外部接続端子５０が引き抜かれることはない。
このようなコンタクト部品３０に設けられる引き抜き係止部３４及び挿入係止部３５と外部接続端子５０に設けられる肉厚部５１ｃの別の例について図１６及び図１７を用いて説明する。図１６及び図１７は、第３の実施の形態の半導体装置に含まれる別のコンタクト部品に対する外部接続端子の圧入後の側断面図である。
例えば、図１６に示されるように、引き抜き係止部３４及び挿入係止部３５の断面が、三角形状となるようにしてもよい。また、このような引き抜き係止部３４及び挿入係止部３５は内周面３１ａに対して環状に成形されても、または、不連続に成形されても外部接続端子５０を係止できればよい。引き抜き係止部３４及び挿入係止部３５は、貫通孔３１ｃの内周面３１ａを塑性加工、研削、旋盤、切削等により形成してもよく、または、貫通孔３１ｃの内周面３１ａに熱的、接着的、溶接的に接合してもよい。
これに伴い、外部接続端子５０の肉厚部５１ｃもまた、断面が引き抜き係止部３４に対して逆三角形状になるように形成されている。この肉厚部５１ｃは、図５または図１２に示したように胴体部５１の外面部５１ｂから外側に突出して形成することができる。このような肉厚部５１ｃも、引き抜き被係止部であり、肉厚部５１ｃの外面に引き抜き被係止面が構成されている。また、肉厚部５１ｃは、胴体部５１に対して塑性加工により成形することができる。これにより、肉厚部５１ｃは引き抜き係止部３４を乗り越えやすく、また、引き抜き係止部３４に対して係止されやすくなる。また、挿入係止部３５の傾斜角度は、外部接続端子５０の先端部５３のテーパ面５３ａと同じ角度であることが望ましい。
また、図１７に示されるように、引き抜き係止部３４及び挿入係止部３５の断面が、四分円状となるようにしてもよい。また、このような引き抜き係止部３４及び挿入係止部３５は内周面３１ａに対して環状に成形されても、または、不連続に成形されても外部接続端子５０を係止できればよい。引き抜き係止部３４及び挿入係止部３５は、貫通孔３１ｃの内周面３１ａを塑性加工、研削、旋盤、切削等により形成してもよく、または、貫通孔３１ｃの内周面３１ａに熱的、接着的、溶接的に接合してもよい。
これに伴い、外部接続端子５０の肉厚部５１ｃもまた、断面が引き抜き係止部３４に対して逆向きの四分円状になるように形成されている。この肉厚部５１ｃは、図５または図１２に示したように胴体部５１の外面部５１ｂから外側に突出して形成することができる。このような肉厚部５１ｃも、引き抜き被係止部であり、肉厚部５１ｃの外面に引き抜き被係止面が構成されている。また、肉厚部５１ｃは、胴体部５１に対して塑性加工により成形することができる。これにより、肉厚部５１ｃは引き抜き係止部３４を乗り越えやすく、また、引き抜き係止部３４に対して係止されやすくなる。なお、図１６及び図１７の場合も、貫通孔３１ｃの内径Ｂ１は、引き抜き係止部３４の内径Ｂ２及び挿入係止部３５の内径Ｂ３よりも長く、引き抜き係止部３４の内径Ｂ２は、挿入係止部３５の内径Ｂ３と同じ長さかそれよりも長くなるように構成されている（内径Ｂ１＞内径Ｂ２≧内径Ｂ３）。図１６及び図１７に示したコンタクト部品３０及び外部接続端子５０でも、第１の実施の形態と同様の効果が得られる。
［第３の実施の形態］
第３の実施の形態のコンタクト部品３０及び外部接続端子５０について図１８及び図１９を用いて説明する。図１８は、第３の実施の形態の半導体装置に含まれるコンタクト部品を説明するための図であり、図１９は、第３の実施の形態の半導体装置に含まれる外部接続端子を説明するための図である。なお、図１９（Ａ）は、外部接続端子５０の正面図、図１９（Ｂ）は、図１９（Ａ）の一点鎖線Ｘ−Ｘにおける平面断面図である。
図１８に示される第３の実施の形態のコンタクト部品３０もまた、本体部３１と本体部３１の開口端部３１ｃ１，３１ｃ２にそれぞれ設けられたフランジ３２，３３とを備えている。本体部３１は、円筒状の貫通孔３１ｃを備え、内周面３１ａと外周面３１ｂとを含んでいる。本体部３１は、貫通孔３１ｃの内周面３１ａに開口端部３１ｃ１側に形成された上部凸部３１ｄと内周面３１ａの開口端部３１ｃ２側に形成された下部凸部３１ｅとを備えている。このような本体部３１は、例えば、矩形状のブランク板に対して上部凸部３１ｄ及び下部凸部３１ｅに対応する凸部をそれぞれ張り出し加工により成形して、円筒状に丸めて成形される。本体部３１は、この方法以外で成形してもよい。
このようにして成形された上部凸部３１ｄは、内周面３１ａに対して環状に成形されても、または、不連続に成形されても外部接続端子５０を係止できればよい。また、上部凸部３１ｄは、上部挿入係止面３１ｄ１と支持面３１ｄ２と引き抜き係止面３１ｄ３とを備えている。上部挿入係止面３１ｄ１は、内周面３１ａに、挿入方向に対して反対方向に傾斜して設けられている。すなわち、上部挿入係止面３１ｄ１は、開口端部３１ｃ１側を向くように傾斜している。支持面３１ｄ２は、挿入方向に平行である。引き抜き係止面３１ｄ３は、内周面３１ａに、挿入方向に傾斜して設けられている。すなわち、引き抜き係止面３１ｄ３は、開口端部３１ｃ２側を向くように傾斜している。
また、下部凸部３１ｅは、内周面３１ａに対して環状に成形されても、または、不連続に成形されても外部接続端子５０を係止できればよい。このような下部凸部３１ｅは、少なくとも、下部挿入係止面３１ｅ１を備えている。下部挿入係止面３１ｅ１は、挿入方向に対して反対方向に傾斜している。すなわち、下部挿入係止面３１ｅ１は、開口端部３１ｃ１側を向くように傾斜している。このような本体部３１でも、貫通孔３１ｃの内径Ｂ１は、上部凸部３１ｄの内径Ｂ２及び下部凸部３１ｅの内径Ｂ３よりも長く、上部凸部３１ｄの内径Ｂ２は、下部凸部３１ｅの内径Ｂ３と同じかそれよりも長くなるように構成されている（内径Ｂ１＞内径Ｂ２≧内径Ｂ３）。また、上部凸部３１ｄから下部凸部３１ｅまでの高さ（長さ）は、高さＨである。高さＨは、後述するように、コンタクト部品３０に圧入された外部接続端子５０の先頭部５１ｆが収まる高さである。すなわち、高さＨは、外部接続端子５０のテーパ面５３ａ（挿入被係止部）から引き抜き被係止面５１ｄ３の上部までの長さと同じかそれより若干小さい。高さＨは、好ましくは、外部接続端子５０のテーパ面５３ａ（挿入被係止部）から引き抜き被係止面５１ｄ３の上部までの長さの８０％以上、１００％以下である。フランジ３２，３３は、本体部３１の貫通孔３１ｃの開口端部３１ｃ１，３１ｃ２にそれぞれ形成されている。フランジ３２，３３の外径は本体部３１の外径よりも長い。
図１９（Ａ）に示される第３の実施の形態の外部接続端子５０もまた、第１の実施の形態と同様に、胴体部５１と先端部５２，５３とを含んでいる。但し、第３の実施の形態では、胴体部５１の角部５１ａの先端部５３から挿入方向に対して反対側に凹部５１ｄがそれぞれ形成されている。凹部５１ｄは、挿入被係止部及び引き抜き被係止部を含む。第３の実施の形態では、凹部５１ｄが胴体部５１の４つの角部５１ａにそれぞれ形成されている場合を示している。凹部５１ｄは、この場合に限らず、胴体部５１の少なくとも一対の対向する角部５１ａに形成されていればよい。また、凹部５１ｄは、挿入被係止面５１ｄ１と被支持面５１ｄ２と引き抜き被係止面５１ｄ３とを含んでいる。ここで、挿入被係止部は、挿入被係止面５１ｄ１を備えた部分である。また、引き抜き被係止部は、引き抜き被係止面５１ｄ３を備えた部分である。挿入被係止面５１ｄ１は、胴体部５１に、挿入方向に対して反対方向に傾斜して設けられている。すなわち、挿入被係止面５１ｄ１は、先端部５３側を向くように傾斜している。被支持面５１ｄ２は、挿入方向に平行である。引き抜き被係止面５１ｄ３は、胴体部５１に、挿入方向に傾斜して設けられている。すなわち、引き抜き被係止面５１ｄ３は、先端部５２側を向くように傾斜している。なお、このような外部接続端子５０において、先端部５３から凹部５１ｄの部分を先頭部５１ｆとする。また、外部接続端子５０では、図１９（Ｂ）に示されるように、胴体部５１の対角線の長さＡ１は、凹部５１ｄが形成された胴体部５１の平面視で中心を通り、角部を結ぶ対角線（最長対角線）の長さＡ７よりも長く構成されている（長さＡ１＞長さＡ７）。このような凹部５１ｄは、塑性加工、研削、旋盤、切削等により形成される。
次に、このようなコンタクト部品３０に対する外部接続端子５０の挿入について、図２０及び図２１を用いて説明する。図２０は、第３の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の側断面図であり、図２１は、第３の実施の形態の半導体装置に含まれるコンタクト部品に対する外部接続端子の挿入後の平面断面図である。なお、図２１（Ａ）は、図２０の一点鎖線Ｘ１−Ｘ１における断面図、図２１（Ｂ）は、図２０の一点鎖線Ｘ２−Ｘ２における断面図をそれぞれ表している。
まず、第１の実施の形態と同様に、コンタクト部品３０の貫通孔３１ｃの開口端部３１ｃ１から外部接続端子５０を先端部５３から挿入する（図６を参照）。この際、先端部５３は縮径しているために、貫通孔３１ｃの開口端部３１ｃ１に容易に挿入することができる。そして、外部接続端子５０を開口端部３１ｃ２側にさらに挿入する。すると、先端部５３のテーパ面５３ａが上部凸部３１ｄの上部挿入係止面３１ｄ１を滑りながら先頭部５１ｆが上部凸部３１ｄに乗り上がる。外部接続端子５０がさらに挿入されると、先頭部５１ｆが上部凸部３１ｄを乗り越えて、図２０に示されるように、先端部５３のテーパ面５３ａが貫通孔３１ｃの下部凸部３１ｅの下部挿入係止面３１ｅ１に当接する。乗り越える時には、貫通孔３１ｃ全体が押し広げられ、上部凸部３１ｄは、当接されても押しつぶされることなく、その形状がほぼ維持されている。そして、乗り越えた後には、貫通孔３１ｃは、ほぼ元の形状に戻っている。なお、外部接続端子５０の挿入が挿入係止部３５により抑止されていればよく、先端部５３の先端面は、下部挿入係止面３１ｅ１よりも上方、下部挿入係止面３１ｅ１と同じ位置、または、下部挿入係止面３１ｅ１よりも下方であってよい。このように外部接続端子５０がコンタクト部品３０に抑止された状態において、下部挿入係止面３１ｅ１は貫通孔３１ｃに挿入された外部接続端子５０のテーパ面５３ａよりも挿入方向側に形成されていることになる。また、この際、外部接続端子５０の先頭部５１ｆが貫通孔３１ｃの（上部凸部３１ｄと下部凸部３１ｅとの間の）内周面３１ａと接触して、外部接続端子５０が貫通孔３１ｃに挿入される。
また、この際、コンタクト部品３０の上部凸部３１ｄが外部接続端子５０の凹部５１ｄに嵌る。そして、外部接続端子５０の凹部５１ｄの引き抜き被係止面５１ｄ３が上部凸部３１ｄの引き抜き係止面３１ｄ３に当接する。このようにして、コンタクト部品３０に対して外部接続端子５０を挿入することができる。コンタクト部品３０に外部接続端子５０が挿入されると、胴体部５１及び貫通孔３１ｃに対して、図２１（Ａ）に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、長さＡ１≧内径Ｂ１となるように構成される。また、胴体部５１及び上部凸部３１ｄに対して、図２１（Ｂ）に示されるように、コンタクト部品３０及び外部接続端子５０の寸法は、長さＡ１≧内径Ｂ１＞内径Ｂ２≧長さＡ７となるように構成される。ここにおいて、長さＡ１＞内径Ｂ１の場合は、コンタクト部品３０の内周の一部に窪みが生じることで、コンタクト部品３０に外部接続端子５０が圧入される。
コンタクト部品３０及び外部接続端子５０はこのような嵌め合い寸法であるために、第１の実施の形態と同様に、コンタクト部品３０に外部接続端子５０を挿入するために一定の押し込み荷重が確保される。したがって、複数のコンタクト部品３０に対して複数の外部接続端子５０を一定の押し込み荷重で押圧することで、複数の外部接続端子５０を複数のコンタクト部品３０に対して確実に圧入でき、複数の外部接続端子５０の高さを揃えることができる。これにより、半導体装置１の複数の外部接続端子５０にプリント基板を確実かつ安全に取り付けることができ、半導体装置１に対する損傷の発生を低減することができる。
さらに、第１の実施の形態と同様に、コンタクト部品３０から外部接続端子５０を引き抜くために一定の引き抜き荷重が確保される。したがって、当該引き抜き荷重を越えなければ、外部接続端子５０が引き抜かれることはない。
１ 半導体装置
１０ 絶縁回路基板
１１ 絶縁板
１２ 回路パターン
１３ 金属板
１５ ボンディングワイヤ
２０ 第１半導体チップ
２１ 第２半導体チップ
２３ 電子部品
３０ コンタクト部品
３１ 本体部
３１ａ 内周面
３１ｂ 外周面
３１ｃ 貫通孔
３１ｃ１，３１ｃ２ 開口端部
３１ｄ 上部凸部
３１ｄ１ 上部挿入係止面
３１ｄ２ 支持面
３１ｄ３ 引き抜き係止面
３１ｅ 下部凸部
３１ｅ１ 下部挿入係止面
３２，３３ フランジ
３４ 引き抜き係止部
３５ 挿入係止部
４０ ケース
４１ 外囲部
４１ａ 接着剤
４２ 上蓋部
４２ａ 挿通孔
４３ 封止部材
５０ 外部接続端子
５１ 胴体部
５１ａ，５１ｅ 角部
５１ｂ 外面部
５１ｃ 肉厚部
５１ｃ３，５１ｄ３ 引き抜き被係止面
５１ｄ 凹部
５１ｄ１ 挿入被係止面
５１ｄ２ 被支持面
５１ｆ 先頭部
５２，５３ 先端部
５２ａ，５３ａ テーパ面

Claims (20)

  1. 回路パターンと、円筒状の貫通孔が形成され、前記回路パターンに一方の開口端部が接合されたコンタクト部品と、角柱状の胴体部を備え、前記胴体部の先端部側が前記貫通孔に挿入された外部接続端子と、を有し、
    前記外部接続端子は、挿入被係止部が前記胴体部の外面部に形成され、
    前記コンタクト部品は、挿入係止部が前記貫通孔の内周面に形成され、
    前記挿入係止部は、前記貫通孔に挿入された前記外部接続端子の前記挿入被係止部から挿入方向側に形成されている、
    半導体装置。
  2. 前記挿入被係止部は、前記先端部において前記回路パターンに近づくにつれて縮径する側面を成すテーパ面である、
    請求項１に記載の半導体装置。
  3. 前記外部接続端子は、引き抜き被係止部が前記胴体部の外面部に形成され、
    前記コンタクト部品は、引き抜き係止部が前記貫通孔の内周面に形成され、
    前記引き抜き被係止部は、前記挿入被係止部から前記挿入方向の反対側に離間しており、
    前記引き抜き係止部は、前記引き抜き被係止部より前記挿入方向の反対側に形成されている、
    請求項１または２に記載の半導体装置。
  4. 前記挿入係止部は、前記コンタクト部品の前記貫通孔の内周面から突出した第１突出部であり、
    前記引き抜き係止部は、前記コンタクト部品の前記貫通孔の内周面から突出した第２突出部であり、
    前記挿入係止部の内径は、前記引き抜き係止部の内径よりも短くまたは同一である、
    請求項３に記載の半導体装置。
  5. 前記引き抜き被係止部は、前記外部接続端子の胴体部から外側に突出し、前記胴体部に前記先端部から前記挿入方向の反対側に離間して形成された肉厚部であり、
    前記胴体部の中心部を挟んで対向する前記肉厚部の角部間の長さは、前記胴体部の対角の長さよりも長い、
    請求項３または４に記載の半導体装置。
  6. 前記外部接続端子は、平面視で、前記外面部の中央部がそれぞれ窪むと共に、前記肉厚部が前記胴体部の角部から外側に突出してそれぞれ設けられている、
    請求項５に記載の半導体装置。
  7. 前記外部接続端子は、平面視で、前記胴体部の一対の対向する前記外面部に前記肉厚部がそれぞれ設けられている、
    請求項５に記載の半導体装置。
  8. 前記外部接続端子は、平面視で、前記肉厚部が前記胴体部の一対の対向する角部から外側に突出してそれぞれ設けられている、
    請求項５に記載の半導体装置。
  9. 前記胴体部の中心部を挟んで対向する前記肉厚部の角部間の長さは、前記コンタクト部品の前記貫通孔の内径よりも長くまたは同一であって、
    前記コンタクト部品の前記貫通孔の内径は、前記引き抜き係止部の内径よりも長く、
    前記引き抜き係止部の内径は、前記胴体部の対角線の長さよりも長く、または、同一である、
    請求項５に記載の半導体装置。
  10. 前記コンタクト部品の前記貫通孔の内径は、前記胴体部の中心部を挟んで対向する前記肉厚部の角部間の長さよりも長く、
    前記胴体部の前記肉厚部の角部間の長さは、前記引き抜き係止部の内径よりも長く、
    前記引き抜き係止部の内径は、前記胴体部の対角線の長さよりも長く、または、同一である、
    請求項５に記載の半導体装置。
  11. 前記挿入係止部は、前記コンタクト部品の前記貫通孔の内周面に前記挿入方向に対して反対方向に傾斜して形成され、前記テーパ面に対向する第１挿入係止面を備える、
    請求項２に記載の半導体装置。
  12. 前記引き抜き被係止部は、前記胴体部に前記先端部から前記挿入方向の反対側に前記外面部の周方向に沿って形成された凹部である、
    請求項３に記載の半導体装置。
  13. 前記引き抜き係止部は、前記コンタクト部品の前記貫通孔の内周面から突出して、前記凹部に嵌合する第２突出部である、
    請求項１２に記載の半導体装置。
  14. 前記引き抜き被係止部は、前記外部接続端子の前記凹部において前記挿入方向に対して反対方向に傾斜する引き抜き被係止面を備える、
    請求項１３に記載の半導体装置。
  15. 前記引き抜き被係止部は、前記第２突出部の挿入方向と反対側に、前記挿入方向に向かって傾斜して形成される引き抜き係止面を備える、
    請求項１４に記載の半導体装置。
  16. 前記外部接続端子は、平面視で、前記胴体部の前記凹部に対応する角部が面取りされている、
    請求項１５に記載の半導体装置。
  17. 前記外部接続端子の前記胴体部の対角線の長さは、前記コンタクト部品の前記貫通孔の内径よりも長く、または、同一である、
    請求項１６に記載の半導体装置。
  18. 前記コンタクト部品の前記貫通孔の内径は、前記引き抜き係止部の内径よりも長く、
    前記引き抜き係止部の内径は、前記胴体部の前記凹部の最長対角線の長さよりも長く、または、同一である、
    請求項１７に記載の半導体装置。
  19. 前記外部接続端子の前記凹部は、前記胴体部に前記引き抜き被係止面から前記挿入方向の反対側に離間して、前記挿入方向に傾斜する別の挿入被係止面を備える、
    請求項１７または１８に記載の半導体装置。
  20. 前記コンタクト部品の前記第２突出部は、前記貫通孔の内周面に前記挿入方向に対して反対方向に傾斜して形成され、前記別の挿入被係止面に対向する別の挿入係止面を含む、
    請求項１９に記載の半導体装置。
JP2020092407A 2020-05-27 2020-05-27 半導体装置 Active JP7468149B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020092407A JP7468149B2 (ja) 2020-05-27 2020-05-27 半導体装置
DE102021107034.1A DE102021107034A1 (de) 2020-05-27 2021-03-22 Halbleitervorrichtung
CN202110313423.9A CN113745183A (zh) 2020-05-27 2021-03-24 半导体装置
US17/213,957 US11626358B2 (en) 2020-05-27 2021-03-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020092407A JP7468149B2 (ja) 2020-05-27 2020-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2021190221A true JP2021190221A (ja) 2021-12-13
JP7468149B2 JP7468149B2 (ja) 2024-04-16

Family

ID=78509166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020092407A Active JP7468149B2 (ja) 2020-05-27 2020-05-27 半導体装置

Country Status (4)

Country Link
US (1) US11626358B2 (ja)
JP (1) JP7468149B2 (ja)
CN (1) CN113745183A (ja)
DE (1) DE102021107034A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024024378A1 (ja) * 2022-07-26 2024-02-01 ローム株式会社 半導体装置
US11929312B2 (en) 2021-03-19 2024-03-12 Fuji Electric Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
JP2011114039A (ja) * 2009-11-24 2011-06-09 Ibiden Co Ltd 半導体装置及びその製造方法
JP2013125803A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2016219554A (ja) * 2015-05-18 2016-12-22 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719822B1 (ko) * 2010-11-24 2017-03-27 삼성전기주식회사 솔더링 연결핀, 상기 솔더링 연결핀을 이용한 반도체 패키지 기판 및 반도체칩의 실장방법
EP2538761B1 (en) * 2011-06-20 2014-01-29 STMicroelectronics Srl Intelligent Power Module and related assembling method
JP6016611B2 (ja) 2012-12-20 2016-10-26 三菱電機株式会社 半導体モジュール、その製造方法およびその接続方法
CN109616792B (zh) * 2018-11-08 2020-07-28 番禺得意精密电子工业有限公司 电连接装置及芯片模块连接装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194884A1 (en) * 2008-01-23 2009-08-06 Infineon Technologies Ag Power semiconductor module including a contact element
JP2011114039A (ja) * 2009-11-24 2011-06-09 Ibiden Co Ltd 半導体装置及びその製造方法
JP2013125803A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2016219554A (ja) * 2015-05-18 2016-12-22 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929312B2 (en) 2021-03-19 2024-03-12 Fuji Electric Co., Ltd. Semiconductor device
WO2024024378A1 (ja) * 2022-07-26 2024-02-01 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE102021107034A1 (de) 2021-12-02
US11626358B2 (en) 2023-04-11
JP7468149B2 (ja) 2024-04-16
CN113745183A (zh) 2021-12-03
US20210375734A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
CN108630618B (zh) 半导体装置
JP2021190221A (ja) 半導体装置
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
JP6750721B1 (ja) 半導体装置及び半導体装置の製造方法
CN111081643A (zh) 半导体装置及半导体装置的制造方法
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
CN111386603B (zh) 半导体装置的制造方法和半导体装置
JP7476540B2 (ja) 半導体装置
JP2021180278A (ja) 半導体装置及び半導体装置の製造方法
JP2022053848A (ja) 半導体装置
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
CN115116998A (zh) 半导体装置
JP2002076259A (ja) パワーモジュール
US11631622B2 (en) Semiconductor device and semiconductor device manufacturing method
US20230187290A1 (en) Semiconductor device
JP2022020969A (ja) 半導体装置
JP2002134669A (ja) 半導体装置
JP2021158304A (ja) 半導体装置及び半導体装置の製造方法
CN115966528A (zh) 半导体模块
CN115732434A (zh) 半导体装置及半导体装置的制造方法
JP2023183648A (ja) 電力変換装置及び電力変換装置の製造方法
CN116368619A (zh) 半导体装置及半导体装置的制造方法
JP2023142184A (ja) 半導体装置及び半導体装置の製造方法
JP2021145037A (ja) 半導体装置の製造方法及び半導体装置
CN115394730A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150