JP2021185660A - 入力オフセットを補正するための複数の検知点を有するチョッパ増幅器 - Google Patents

Abstract

【課題】入力オフセットを補正するための複数の検知点を有するチョッパ増幅器を提供する。【解決手段】入力オフセットを補正するための複数の検知点を有するチョッパ増幅器が、本明細書に開示される。特定の実施形態では、チョッパ増幅器は、信号経路に沿ってカスケードに電気的に接続された、入力チョッピング回路、増幅回路、および出力チョッピング回路を含むチョッパ増幅器回路を含む。チョッパ増幅器は、信号経路の信号レベルを複数の信号点で検知することに基づいて入力オフセット補償信号を生成する多点検知オフセット補正回路をさらに含む。さらに、多点検知オフセット補正回路は、入力オフセット補償信号を信号経路に注入し、それによって、出力チョッピングリップルが発生するのを抑制しながら、増幅回路の入力オフセット電圧を補償する。【選択図】図１

Description

本発明の実施形態は、電子システムに関し、より具体的には、増幅器に関する。

演算増幅器や計装増幅器などの増幅器は、増幅器の入力オフセット電圧を補償する助けとなるチョッパ回路を含むことができる。例えば、チョッパ増幅器は、入力チョッピング動作中に増幅器の入力信号をチョップし、それによって増幅器の入力信号の周波数をアップシフトするために使用することができる入力チョッピング回路を含むことができる。チョッパ増幅器は、チョップされた入力信号を増幅するための増幅回路と、出力チョッピング動作中に、増幅された信号の周波数をダウンシフトするための出力チョッピング回路とをさらに含むことができる。この様式でチョッピングを提供することにより、増幅器の入力オフセット電圧は、チョップされた入力信号から周波数において分離され、したがって、フィルタリングされ、または別様に減衰させることができる。

入力オフセットを補正するための複数の検知点を有するチョッパ増幅器が本明細書に開示される。特定の実施形態では、チョッパ増幅器は、信号経路に沿ってカスケードに電気的に接続された、入力チョッピング回路、増幅回路、および出力チョッピング回路を含むチョッパ増幅器回路を含む。チョッパ増幅器は、信号経路の信号レベルを複数の信号点で検知することに基づいて入力オフセット補償信号を生成する多点検知オフセット補正回路をさらに含む。さらに、多点検知オフセット補正回路は、入力オフセット補償信号を信号経路に注入し、それによって、出力チョッピングリップルが発生するのを抑制しながら、増幅回路の入力オフセット電圧を補償する。

一態様では、チョッピングリップル抑制を有するチョッパ増幅器が提供される。チョッパ増幅器は、入力信号をチョップして、チョップされた入力信号を生成するように構成された入力チョッピング回路、チョップされた入力信号を増幅して、増幅信号を生成するように構成された増幅回路、および増幅信号をチョップして、チョップされた出力信号を生成するように構成された出力チョッピング回路を含むチョッパ増幅器回路を含む。入力チョッピング回路、増幅回路、および出力チョッピング回路は、チョッパ増幅器回路を通る信号経路に沿って接続される。チョッパ増幅器は、信号経路を２つ以上の信号点で検知することに基づいてチョッパ増幅器回路の入力オフセット補償信号を生成するように構成された多点検知オフセット補正回路をさらに含む。

別の態様では、抑制されたチョッピングリップルを有する増幅方法が提供される。方法は、入力チョッピング回路を使用して、入力信号をチョップして、チョップされた入力信号を生成することと、増幅回路を使用して、チョップされた入力信号を増幅して、増幅信号を生成することと、信号経路に沿って入力チョッピング回路および増幅回路に接続された出力チョッピング回路を使用して、増幅信号をチョップして、チョップされた出力信号を生成することと、多点検知オフセット補正回路を使用して、信号経路を２つ以上の信号点で検知することと、多点検知オフセット補正回路によって生成された入力オフセット補償信号を使用して、増幅回路を入力オフセットに対して補償することと、を含む。

別の態様では、チョッパ増幅器が提供される。チョッパ増幅器は、１対の入力端子と、１対の入力端子に結合された入力を含む入力チョッピング回路、入力チョッピング回路の出力に結合された入力を含む増幅回路、および増幅回路の出力に結合された入力を含む出力チョッピング回路を含むチョッパ増幅器回路と、を含む。入力チョッピング回路、増幅回路、および出力チョッピング回路は、チョッパ増幅器回路を通る信号経路に沿って接続される。チョッパ増幅器は、信号経路を２つ以上の信号点で検知することに基づいて入力オフセット補償信号を生成するように、かつ入力オフセット補償信号を増幅回路の出力に提供することによって、増幅回路の入力オフセットを補償するように構成された、多点検知オフセット補正回路をさらに含む。

一実施形態によるチョッパ増幅器の概略図である。 別の実施形態によるチョッパ増幅器の概略図である。 別の実施形態によるチョッパ増幅器の回路図である。 別の実施形態によるチョッパ増幅器の概略図である。 別の実施形態によるチョッパ増幅器の概略図である。 別の実施形態によるチョッパ増幅器の概略図である。 別の実施形態によるチョッパ増幅器の概略図である。 別の実施形態によるチョッパ増幅器の概略図である。 一実施形態によるチョッパ増幅器の開ループゲイン対周波数のグラフである。 チョッパ増幅器で使用することができるチョッピング回路の一実施例の概略図である。

以下の実施形態の詳細な説明では、本発明の特定の実施形態のさまざまな説明を提示する。しかしながら、本発明は、いくつもの異なる方式で具現化することができる。本説明では、図面を参照するが、図中、同様の参照番号は同一のまたは機能的に類似した要素を示し得る。図面に示された要素は、必ずしも縮尺通りに描かれているわけではないことが理解されよう。また、特定の実施形態は、図面に示されたよりも多くの要素および／または図面に示された要素のサブセットを含むことができることが理解されよう。さらに、いくつかの実施形態には、２つ以上の図面からの特徴の任意の好適な組み合わせを組み込むことができる。

補償がない場合、増幅器は、入力オフセット電圧および／または、より低い周波数でより大きくなる付随ノイズ電力スペクトル密度（ＰＳＤ）を有するフリッカノイズまたは１／ｆノイズなどの低周波ノイズを有することがある。

入力オフセット電圧および／または低周波ノイズを低減または除去するために、増幅器は、チョッパ回路を含むことができる。チョッパ回路を有する増幅器は、チョッパ増幅器と称される。一実施例では、チョッパ増幅器は、入力チョッピング動作中に増幅器の入力信号をチョップまたは変調し、それによって増幅器の入力信号の周波数をアップシフトする入力チョッピング回路を含む。さらに、チョッパ増幅器は、チョップされた入力信号を増幅する増幅回路と、出力チョッピング動作中に、増幅された信号をチョップまたは復調する出力チョッピング回路とを含む。このようにチョッピングを提供することによって、増幅器の入力オフセット電圧および／または低周波ノイズは、所望の信号から周波数において分離され、したがって、フィルタリングされ、または別様に減衰させることができる。

特定の実装形態では、チョッパ増幅器は、オートゼロ回路をさらに含むことができる。チョッパ増幅器にオートゼロ回路およびチョッパ回路の両方を含めると、全体的な入力オフセット電圧および／または低周波ノイズをさらに低くすることができる。本明細書の教示は、チョッピングを提供するチョッパ増幅器だけではなく、チョッピングをオートゼロ化および／または他の補償スキームと組み合わせたチョッパ増幅器にも適用可能である。

増幅器のチョッピング動作により、増幅器の出力電圧にリップルが現れる結果となることがある。チョッピングリップルは、増幅器の入力オフセット電圧および／または低周波ノイズの大きさに関連して変化する大きさを有することがある。したがって、チョッピングにより、増幅器の入力オフセット電圧および／または低周波ノイズは、キャンセルされず、代わりに、チョッピング周波数によって変調されて、増幅器の出力信号のスペクトル整合性を乱すチョッピングリップルを生成する結果となり得る。

ローパス後置フィルタを出力チョッピング回路の後に含めて、変調された入力オフセット電圧および／または変調された低周波ノイズに付随するチョッピングリップルをフィルタリングすることができるが、後置フィルタの必要性を回避するために、または後置フィルタの設計制約を緩和するために、増幅器の入力オフセット電圧および／または低周波ノイズを低減することが望ましいことがある。別の実施例では、切り替えコンデンサノッチフィルタを出力チョッピング回路の後に含めて、チョッピングリップルの減衰を提供することができる。

フィードバックまたはフィードフォワード補正経路を使用して、チョッピングリップルを抑制することもできる。しかしながら、特定のフィードバックまたはフィードフォワード補正経路は、増幅器の周波数応答特性に異常を導入することによって、信号の歪みを引き起こすことがある。例えば、特定のチョッピングリップル抑制スキームは、増幅器の開ループゲイン対周波数のプロットにおいて、チョッピング周波数付近にノッチの出現をもたらし得る。そのようなノッチを補償する助けとなる高周波フィードフォワード信号補償経路を含むように増幅器を実装することができるが、高周波フィードフォワード信号補償経路は、複雑さを増し、部品数を増やし、消費電力を高め、かつ／またはノッチを完全に補償しないことがあり得る。さらに、そのような増幅器への入力として範囲外の信号が適用されると、増幅器のループが乱され得、増幅器は、比較的遅い整定時間および／または不安定性を示し得る。

したがって、チョッピングリップルを低減するための従来の技術は、いくつかの欠点に苛まれている。補償がない場合、入力オフセット電圧および／または低周波ノイズは、高精度増幅器の機能を損なうであろう重要な要因である。さらに、低電力用途では、より高い消費電力またはバイアス電流で増幅器を動作させることによって低周波ノイズを低減することは可能でない場合がある。

入力オフセットを補正するための複数の検知点を有するチョッパ増幅器が、本明細書に開示される。特定の実施形態では、チョッパ増幅器は、信号経路に沿ってカスケードに電気的に接続された、入力チョッピング回路、増幅回路、および出力チョッピング回路を含むチョッパ増幅器回路を含む。チョッパ増幅器は、信号経路の信号レベルを複数の信号点で検知することに基づいて入力オフセット補償信号を生成する多点検知オフセット補正回路をさらに含む。さらに、多点検知オフセット補正回路は、入力オフセット補償信号を信号経路に注入し、それにより、出力チョッピングリップルが発生するのを抑制しながら、増幅回路の入力オフセット電圧を補償する。

したがって、本明細書のチョッパ増幅器は、高周波フィードフォワード信号補償経路の必要性を回避しながら、チョッピング時の低入力オフセット電圧と、（チョッピングに使用される周波数でを含め）優れたゲイン対周波数特性とを有することができる。

特定の実装形態では、複数の信号点は、入力チョッピング回路の前の信号経路に沿った第１の信号点と、出力チョッピング回路の後の信号経路に沿った第２の信号点とを含む。さらに、特定の実装形態では、入力オフセット補償信号は、増幅回路と出力チョッピング回路との間の信号経路の部分に注入される。

多点検知オフセット補正回路は、多種多様な方式で実装することができる。特定の実装形態では、多点検知オフセット補正回路は、複数の信号点のうちの第１の信号点に結合された入力を有する第１の検知増幅器と、複数の信号点のうちの第２の信号点に結合された入力を有する第２の検知増幅器とを含むことができる。加えて、第１および第２の検知増幅器からの出力信号を合成し、チョップして、合成センス信号を生成することができる。合成センス信号を、アナログ回路および／またはデジタル回路を使用して処理し、入力オフセット補償信号を生成することができる。

特定の実装形態では、デジタル回路を使用して、合成センス信号を処理し、チョッパ増幅器回路の入力オフセット補償信号を生成する。デジタル回路を使用することで、いくつかの利点を提供することができる。

第１の実施例では、デジタル回路は、増幅回路の入力オフセット電圧を表すデジタルデータを記憶するための不揮発性メモリを含むことができる。したがって、チョッパ増幅器の電源が切られ、その後電源が回復されるチョッパ増幅器の電源サイクルの後、チョッパ増幅器は、高精度増幅を迅速に再開することができる。対照的に、そのような特性のないチョッパ増幅器は、入力オフセット補償に使用される定常状態信号値への整定において、起動時に長い遅延を有することがある。

第２の実施例では、デジタル回路は、デジタルインターフェース（例えば、半導体ダイまたはチップの直列インターフェースまたは並列インターフェース）に結合され、デジタルデータをオフチップで見ること、および／または電源投入後にデジタルデータをチョッパ増幅器にロードして、ほとんどまたはまったく遅延なしに、入力オフセット補償を達成することが可能になる。

第３の実施例では、デジタル回路は、チョッピングクロック信号トグルスイッチを有することなく、入力オフセット補正データを無期限に保持することができる。したがって、ユーザは、任意の時点でかつ任意の継続時間の後に、チョッピングクロック信号を停止および再開することができる。対照的に、アナログ回路は、適切な入力オフセット補償を維持するために、アナログ回路をチョッピングクロック信号で定期的に動作させることを必要とする漏れ電流および／またはノイズを被ることがある。

本明細書の多点検知オフセット補正回路は、増幅回路の入力オフセット電圧を補償するが、本明細書のチョッピングリップル低減技術は、フリッカノイズおよび／または入力オフセット電圧を含むがこれらに限定されない、低周波入力ノイズ源およびＤＣオフセットを低減または排除するように動作することができる。これは、ひいては、チョッパ増幅器の低減された出力チョッピングリップル、より低いフリッカノイズ電流、および／または強化されたスペクトル出力純度につながる。

図１は、一実施形態によるチョッパ増幅器１０の概略図である。チョッパ増幅器１０は、チョッパ増幅器回路１と、出力チョッピングリップルを抑制しながらチョッパ増幅器回路１の入力オフセット電圧を補償するための多点検知オフセット補正回路２とを含む。

図１に示されるように、チョッパ増幅器１０は、１対の差動入力端子Ｖ_ＩＮ＋、Ｖ_ＩＮ−として動作する、正または非反転入力電圧端子Ｖ_ＩＮ＋と負または反転入力電圧端子Ｖ_ＩＮ−との間の差動入力信号を受信する。また、チョッパ増幅器１０は、１対の差動出力端子Ｖ_ＯＵＴ＋、Ｖ_ＯＵＴ−として動作する、正または非反転出力電圧端子Ｖ_ＩＮ＋と負または反転出力電圧端子Ｖ_ＩＮ−との差動出力信号を出力する。

図１は、チョッパ増幅器１０が差動出力信号を生成する構成を示するが、チョッパ増幅器１０は、例えばシングルエンド出力信号を含む、他の出力信号を生成するように適合させることができる。加えて、図１は、開ループ構成のチョッパ増幅器１０を示すが、チョッパ増幅器１０は、閉ループ構成で使用することができる。

図示の実施形態では、チョッパ増幅器回路１は、信号経路に沿ってカスケードに電気的に接続された、入力チョッピング回路３、増幅回路５、および出力チョッピング回路４を含み、増幅回路５は、入力チョッピング回路３と出力チョッピング回路４との間にある。増幅回路５の入力オフセット電圧は、正極性または負極性を有することができる電圧源Ｖ_ＯＳによって図に表される。

チョッパ増幅器回路１の特定の構成要素が示されるが、チョッパ増幅器回路１は、１つ以上の追加の増幅段、出力段、フィードフォワード経路、および／またはフィードバック経路を含むがこれらに限定されない、追加構成要素または回路を含むことができる。したがって、他の実装形態が可能である。

入力チョッピング回路３は、差動入力信号をチョップまたは変調して、チョップされた差動入力信号を生成するように動作し、チョップされた差動入力信号は、増幅回路５によって増幅されて、増幅差動信号を生成する。増幅回路５は、多種多様な方式で実装することができ、１つ以上の増幅段を含むことができる。増幅差動入力信号は、出力チョッピング回路４によってチョップされ、それによって信号周波数コンテンツをダウンシフトする。チョップされた差動出力信号は、さらなる処理（例えば、増幅、フィルタリング、および／または積分）の有無にかかわらず、出力されて、チョッパ増幅器１０の差動出力信号を生成することができる。

チョッパ増幅器１０は、チョッパ増幅器回路１の信号レベルを、チョッパ増幅器回路１を通る信号経路に沿った２つ以上の点または位置で検知する多点検知オフセット補正回路２をさらに含む。加えて、多点検知オフセット補正回路２は、入力オフセット電圧補償信号をチョッパ増幅器回路１の信号経路に注入して、入力オフセット電圧を補償し、かつチョッピングリップルを抑制する。

特定の実装形態では、複数の信号点は、入力チョッピング回路３の前のチョッパ増幅器回路１の信号経路に沿った第１の信号点と、出力チョッピング回路４の後のチョッパ増幅器回路１の信号経路に沿った第２の信号点とを含む。

図１を続けて参照すると、入力チョッピング回路３のチョッピング動作は、差動入力信号の周波数をアップシフトさせる。例えば、特定の実装形態では、入力チョッピング回路３のチョッピングクロック信号は、チョッピング周波数およびその奇数高調波でフーリエ系列の正弦波によって等価に表すことができる方形波である。そのような方形波によって差動入力信号を変調することによって、差動入力信号の周波数コンテンツがアップシフトされる。

したがって、チョップされた差動入力信号は、チョッピング周波数およびその奇数高調波の信号コンテンツを含む。したがって、チョップされた差動入力信号は、増幅回路５の入力オフセット電圧および／または低周波ノイズから周波数において分離される。

特定の実装形態では、入力オフセット補償信号は、増幅回路５と出力チョッピング回路４との間のチョッパ増幅器回路１の信号経路の部分に注入される。出力チョッピングの前にそのような低周波ノイズを補償することによって、差動出力信号におけるチョッピング電圧リップルの生成は、低減または排除される。したがって、本明細書のノイズ低減スキームは、出力チョッピング回路の後の後置フィルタのみを使用して、入力オフセット電圧および／または低周波ノイズの変調から生じるチョッピングリップルを低減し、実装形態に対して強化された性能を提供することができる。さらに、高周波フィードフォワード信号補償経路を必要とせずに、堅牢なゲイン対周波数特性を達成することができる。

図２は、別の実施形態によるチョッパ増幅器２０の概略図である。チョッパ増幅器２０は、チョッパ増幅器回路１と、多点検知オフセット補正回路１２とを含む。

図２のチョッパ増幅器２０は、図１のチョッパ増幅器１０と同様であるが、但し、図２の多点検知オフセット補正回路１２は、第１のセンス増幅器１３、第２のセンス増幅器１４、抵抗器１５、チョッピング回路１６、アナログフィルタ１７、および出力増幅器１８を含む。

図示の実施形態では、第１のセンス増幅器１３は、チョッパ増幅器回路１の信号経路に沿った第１の検知点に結合された差動入力を含み、第２のセンス増幅器１４は、チョッパ増幅器回路１の信号経路に沿った第２の検知点に結合された差動入力を含む。特定の実装形態では、第１の検知点は、入力チョッピング回路３の前であり、第２の検知点は、出力チョッピング回路４の後である。

第１のセンス増幅器１３および第２のセンス増幅器１４は各々、１つ以上の段を含むことができる。特定の実装形態では、第１のセンス増幅器１３の入力段は、スケーリングの有無にかかわらず、増幅回路５のレプリカである。

図２に示されるように、第１のセンス増幅器１３からの出力信号および第２のセンス増幅器１４からの出力信号は、合成され、その後、チョッピング回路１６を使用してチョップされて、アナログフィルタ１７に入力される合成センス信号を生成する。特定の実装形態では、第１のセンス増幅器１３からの出力信号および第２のセンス増幅器１４からの出力信号は、抵抗器１５を流れて、チョッピング回路１６のための入力電圧信号を生成する電流に対応する。

図２を続けて参照すると、アナログフィルタ１７は、合成センス信号をフィルタリングして、フィルタリングされた信号を生成し、フィルタリングされた信号は、出力増幅器１８によって増幅されて、チョッパ増幅器回路１に提供される差動入力オフセット補償信号を生成する。特定の実装形態では、差動入力オフセット補償信号は、増幅回路５の差動出力に提供されて、増幅回路５の入力オフセット電圧Ｖ_ＯＳ を補償する。

図３Ａは、別の実施形態によるチョッパ増幅器３０の概略図である。チョッパ増幅器３０は、チョッパ増幅器回路１と、多点検知オフセット補正回路２２とを含む。

図３Ａのチョッパ増幅器３０は、図２のチョッパ増幅器２０と同様であるが、但し、図３Ａの多点検知オフセット補正回路２２は、図２に示されたアナログフィルタ１７および出力増幅器１８の代わりに、アナログ−デジタル変換器（ＡＤＣ）２３、デジタル回路２４、およびデジタル−アナログ変換器（ＤＡＣ）２５を含む。

したがって、図３Ａの実施形態では、チョッピング回路１６から出力される合成センス信号は、ＡＤＣ２３によってデジタル化される。加えて、デジタル回路２４は、デジタルフィルタリング、デジタル蓄積、および／または他のデジタル処理を実行して、ＤＡＣ２５のための処理済デジタルデータを生成する。さらに、ＤＡＣ２５は、差動入力オフセット補償信号を出力する。

図３Ｂは、別の実施形態によるチョッパ増幅器３９の概略図である。チョッパ増幅器３９は、チョッパ増幅器回路１と、多点検知オフセット補正回路３６とを含む。

図３Ｂのチョッパ増幅器３９は、図３Ａのチョッパ増幅器３０と同様であるが、但し、図３Ｂの多点検知オフセット補正回路３６は、図３Ａに示されたチョッピング回路１６を省略している。加えて、多点検知オフセット補正回路３６は、デジタルチョッピング３８を提供するデジタル回路３７を含む。本明細書における多点検知オフセット補正回路のいずれも、デジタルチョッピングで動作するように適合させることができる。

図４は、別の実施形態によるチョッパ増幅器４０の概略図である。チョッパ増幅器４０は、チョッパ増幅器回路１と、多点検知オフセット補正回路３２とを含む。

図４のチョッパ増幅器４０は、図３Ａのチョッパ増幅器３０と同様であるが、但し、図４の多点検知オフセット補正回路３２は、不揮発性メモリ（ＮＶＭ）３５を含むデジタル回路３４を含む。ＮＶＭ３５は、差動入力オフセット補償信号の信号値を示すデジタルデータを記憶するために使用される。

ＮＶＭ３５を含むことによって、チョッパ増幅器４０は、電源サイクル後に増幅を迅速に再開することができる。そのような電源サイクルは、チョッパ増幅器の供給電圧のランプダウンおよびランプアップに対応することができ、かつ／またはパワーダウン信号（ＰＷＲ＿ＤＮ）を使用して、チョッパ増幅器４０をオンおよびオフにすることができる。ＮＶＭ３５を含むことにより、入力オフセット補償のための信号値を示すデータが、電源サイクル中に失われることはない。したがって、入力オフセット補償のための定常状態信号値への整定における起動遅延が回避される。

図５は、別の実施形態によるチョッパ増幅器５０の概略図である。チョッパ増幅器５０は、チョッパ増幅器回路１と、多点検知オフセット補正回路４２とを含む。

図５のチョッパ増幅器５０は、図３Ａのチョッパ増幅器３０と同様であるが、但し、図５の多点検知オフセット補正回路４２は、デジタルインターフェースに結合され、かつ揮発性または不揮発性とすることができるメモリ４６を含む、デジタル回路４５を含む。メモリ４６は、差動入力オフセット補償信号の信号値を示すデジタルデータを記憶するために使用され、デジタルインターフェースを使用して読み書きすることができ、デジタルインターフェースは、チョッパ増幅器５０が作製された半導体チップの直列インターフェースまたは並列インターフェースに対応することができる。

デジタル回路４５を実装してデジタルインターフェースを介して通信することにより、デジタルデータをオフチップで見ること、および／または電源投入後または電源サイクル後にデジタルデータをチョッパ増幅器５０にロードして、ほとんどまたはまったく遅延なしに、入力オフセット補償を達成することが可能になる。

図６は、別の実施形態によるチョッパ増幅器６０の概略図である。チョッパ増幅器６０は、チョッパ増幅器回路５１と、多点検知オフセット補正回路５２とを含む。チョッパ増幅器６０は、差動入力電圧Ｖ_Ｓｉｇを受け取るための１対の差動入力端子Ｖ_ＩＮ＋、Ｖ_ＩＮ−と、シングルエンド出力電圧を出力するためのシングルエンド出力端子Ｖ_ＯＵＴとをさらに含む。

図示の実施形態では、チョッパ増幅器回路５１は、（チョッピングクロック信号ＣＬＫ_ＣＨＯＰによって制御される）入力チョッピング回路５３、（電圧源Ｖ_ＯＳによって表された入力オフセット電圧を有し、差動信号電流Ｉ_ｍ１を出力する）第１の相互コンダクタンス増幅器Ｇ_ｍ１、（チョッピングクロック信号ＣＬＫ_ＣＨＯＰによって制御される）出力チョッピング回路５４、第２の相互コンダクタンス増幅器Ｇ_ｍ２、第１の抵抗器Ｒ_ＣＡ１、第２の抵抗器Ｒ_ＣＡ２、第１のコンデンサＣ_ＣＡ，、および第２のコンデンサＣ_ＣＢを含む。

チョッパ増幅器回路５１の一実施形態が示されているが、本明細書の教示は、多種多様な方式で実装されるチョッパ増幅器回路に適用可能である。したがって、他の実装形態が可能である。

図６を続けて参照すると、多点検知オフセット補正回路５２は、スケーリングの有無にかかわらず、第１の相互コンダクタンス増幅器Ｇ_ｍ１のレプリカに対応するレプリカ相互コンダクタンス増幅器Ｇ_{ｍ１Ｒｅｐ}を含む。多点検知オフセット補正回路５２は、スケーリングの有無にかかわらず、第１の抵抗器Ｒ_ＣＡ１および第２の抵抗器Ｒ_ＣＡ２の直列結合のレプリカに対応する第１の抵抗器Ｒ_{ＣＡＲｅｐ}をさらに含む。多点検知オフセット補正回路５２は、第１のセンス相互コンダクタンス増幅器Ｇ_ｍＳ１、第２のセンス相互コンダクタンス増幅器Ｇ_ｍＳ２、第２の抵抗器Ｒ_Ｓ、（チョッピングクロック信号ＣＬＫ_ＣＨＯＰによって制御される）チョッパ回路５５、（センス電圧Ｖ_{ｓｅｎｓｅ}を受け取り、補正電圧Ｖ_Ｃｏｒｒを出力する）アナログフィルタ５６、および（差動補正電流Ｉ_Ｃｏｒｒを出力する）出力相互コンダクタンス増幅器Ｇ_{ｍＣｏｒｒ}をさらに含む。

図６に示されるように、多点検知オフセット補正回路５２は、チョッパ増幅器回路５１の信号経路を、入力チョッピング回路５３への差動入力と、（Ｖ_Ｓ２ＰとＶ_Ｓ２Ｎとの間の電圧差に対応する）第１の抵抗器Ｒ_ＣＡ１および第２の抵抗器Ｒ_ＣＡ２の直列結合にまたがってとの両方で検知する。加えて、多点検知オフセット補正回路５２は、差動補正電流Ｉ_Ｃｏｒｒをチョッパ増幅器回路５１に注入し、したがって、差動補正電流Ｉ_Ｃｏｒｒは、差動信号電流Ｉ_ｍ１と合成される。

多点検知オフセット補正回路５２の一実施形態が示されるが、本明細書の教示は、多種多様な方式で実装される多点検知オフセット補正回路に適用可能である。したがって、他の実装形態が可能である。

図６に示されるように、センス電圧Ｖ_{ｓｅｎｓｅ}は、チョッピング回路５５からアナログフィルタ５６に提供される。Ｖ_Ｓｉｇ＝０ｍＶであり、Ｖ_ＯＳが０ｍＶでない場合、Ｖ_{ｓｅｎｓｅ}の１つの式は、以下の式１で与えられ、式中、α_ＦＢは、０〜１のフィードバックパラメータであり、Ｒ_ＣＡ＝Ｒ_ＣＡ１＋Ｒ_ＣＡ２．である。
式１
Ｖｓｅｎｃｅ＝αＦＢ＊ＶＯＳ＊（Ｇｍ１ＲｅｐＲＣＡＲｅｐ）＊（ＧｍＳ１ＲＳ）．
＋（１−αＦＢ）＊ＶＯＳ＊（Ｇｍ１ＲＣＡ）＊（ＧｍＳ１ＲＳ）

Ｇ_{ｍ１Ｒｅｐ}＊Ｒ_{ＣＡＲｅｐ}＝Ｇ_ｍ１＊Ｒ_ＣＡと設定することにより、Ｖ_{ｓｅｎｓｅ}は、以下の式２で与えられる。
式２
Ｖ_{ｓｅｎｃｅ}＝Ｖ_ＯＳ＊（Ｇ_ｍ１Ｒ_ＣＡ）＊（Ｇ_ｍＳ１Ｒ_Ｓ）

式２に示されるように、Ｖ_{ｓｅｎｓｅ}はＶ_ＯＳに比例するので、オフセット電圧Ｖ_ＯＳは、Ｖ_{ｓｅｎｓｅ}によって検知される。

一方、Ｖ_Ｓｉｇが０ｍＶではなく、Ｖ_ＯＳが０ｍＶであるとき、Ｖ_{ｓｅｎｓｅ}は、以下の式３によって与えられる。
式３
＝＊（１）＊（１）−＊（１）＊（１）

Ｇ_{ｍ１Ｒｅｐ}＊Ｒ_{ＣＡＲｅｐ}＝Ｇ_ｍ１＊Ｒ_ＣＡと設定することにより、Ｖ_{ｓｅｎｓｅ}は、約０ｍＶである。したがって、Ｖ_Ｓｉｇは、Ｖ_{ｓｅｎｓｅ}に影響を与えない。

図７は、別の実施形態によるチョッパ増幅器７０の概略図である。チョッパ増幅器７０は、チョッパ増幅器回路５１と、多点検知オフセット補正回路６２とを含む。

図７のチョッパ増幅器７０は、図６のチョッパ増幅器６０と同様であるが、但し、図７の多点検知オフセット補正回路６２は、図６に示されたアナログフィルタ５６および出力相互コンダクタンス増幅器Ｇ_{ｍＣｏｒｒ}ではなく、比較器６６、デジタルカウンタ６７、および電流ＤＡＣ（ｉＤＡＣ）６８を含む。比較器６６は、デジタルカウンタ６７の状態を制御するためのアップ信号ＵＰおよびダウン信号ＤＮを生成する１ビットＡＤＣとして機能する。デジタルカウンタ６７は、電流ＤＡＣ６８が差動補正電流Ｉ_Ｃｏｒｒを生成するために使用するデジタル補正データＤ_Ｃｏｒｒを出力する。

図示の実施形態では、チョッピング回路５５は、チョッピングクロック信号ＣＬＫ_ＣＨＯＰによって計時され、比較器６６は、比較器クロック信号ＣＬＫ_ＣＯＭＰによって計時され、デジタルカウンタ６７は、カウンタクロック信号ＣＬＫ_ＣＯＭＰによって計時される。特定の実装形態では、比較器クロック信号ＣＬＫ_ＣＯＭＰおよび／またはカウンタクロック信号ＣＬＫ_ＣＯＭＰは、チョッピングクロック信号ＣＬＫ_ＣＨＯＰまたはその分割バージョンを遅延させることによって生成される。図７の実施例では、電流ＤＡＣ６８は、クロック信号によって駆動されるのではなく、デジタル補正データＤ_Ｃｏｒｒの変化に応答する。計時の一実施例が示されるが、多点検知オフセット補正回路は、多種多様な方式で計時することができる。

多点検知オフセット補正回路６２の一実施形態が示されるが、本明細書の教示は、多種多様な方式で実装される多点検知オフセット補正回路に適用可能である。したがって、他の実装形態が可能である。

図８は、一実施形態によるチョッパ増幅器の開ループゲイン対周波数のグラフである。図８に示されるように、チョッパ増幅器は、チョッピング周波数（ｆｃｈｏｐ）付近のゲインに、ほとんどまたはまったくノッチがない。さらに、複雑さを増し、部品数を増やし、かつ／または消費電力を高めることがある高周波フィードフォワード信号補償経路を必要とせずに、そのような堅牢なゲイン対周波数特性を達成することができる。

図９は、チョッパ増幅器で使用することができるチョッピング回路１１０の一実施例の概略図である。チョッピング回路１１０は、本明細書のチョッパ増幅器で使用することができるチョッピング回路の一実装形態を示す。しかしながら、チョッピング回路は、他の方式で実装することができる。

図９に示されるように、チョッピング回路１００は、差動入力として動作する第１および第２の入力１０１ａ、１０１ｂと、差動出力として動作する第１および第２の出力１０２ａ、１０２ｂと、第１〜第４のスイッチ１０３ａ〜１０３ｄと、スイッチ制御回路１０４とを含む。図９に示されるように、スイッチ制御回路１０４は、時間の経過とともにスイッチ１０３ａ〜１０３ｄの状態を制御するために使用することができるチョッピングクロック信号ＣＬＫ_ＣＨＯＰを受信する。スイッチ制御回路１０４を含むとして示されるが、特定の構成では、複数のクロック信号（例えば、非オーバーラップの有無にかかわらず、チョッピングクロック信号の反転バージョンおよび非反転バージョン）をチョッピング回路１１０に提供することにして、スイッチ制御回路１０４は省略される。

第１の入力１０１ａは、第１のスイッチ１０３ａの第１の端部と、第２のスイッチ１０３ｂの第１の端部とに電気的に接続される。第２の入力１０１ｂは、第３のスイッチ１０３ｃの第１の端部と、第４のスイッチ１０３ｄの第１の端部とに電気的に接続される。第１の出力１０２ａは、第２のスイッチ１０３ｂの第２の端部と、第３のスイッチ１０３ｃの第２の端部とに電気的に接続される。第２の出力１０２ｂは、第１のスイッチ１０３ａの第２の端部と、第４のスイッチ１０３ｄの第２の端部とに電気的に接続される。

チョッピング回路１１０を使用して、第１の入力１０１ａと第２の入力１０１ｂとの間の、受信された差動入力信号をチョップして、第１の出力１０２ａと第２の出力１０２ｂとの間の、チョップされた差動信号を生成することができる。例えば、チョッピングクロック信号ＣＬＫ_ＣＨＯＰの第１のクロック位相の間、スイッチ制御回路１０４は、第２および第４スイッチ１０３ｂ、１０３ｄを閉じ、第１および第３スイッチ１０３ａ、１０３ｃを開くことができる。加えて、チョッピングクロック信号ＣＬＫ_ＣＨＯＰの第２のクロック位相の間、スイッチ制御回路１０４は、第１および第３のスイッチ１０３ａ、１０３ｃを閉じ、第２および第４のスイッチ１０３ｂ、１０３ｄを開くことができる。

本明細書で開示されたクロック信号は、例えば任意の好適なクロック生成器を使用することを含む、多種多様な方式で実装することができる。特定の実装形態では、共通クロック信号を使用して、チョッパ増幅器のチョッピング、自動ゼロ化、デジタル処理、および／または他の動作に使用されるクロック信号を合成する。

用途
上述のスキームを採用するデバイスは、さまざまな電子デバイスに実装することができる。電子デバイスの例には、これらに限定されないが、家電製品、電子テスト機器、通信システム、データコンバータなどが含まれる。

結論
前述の説明は、要素または特徴部を、一緒に「接続された」または「結合された」として言及している場合がある。本明細書で使用される場合、別途明示的に記述されない限り、「接続された」とは、１つの要素／特徴部が別の要素／特徴部に直接または間接的に接続され、必ずしも機械的にではないことを意味する。同様に、別途明示的に記述されない限り、「結合された」とは、１つの要素／特徴部が別の要素／特徴部に直接または間接的に結合され、必ずしも機械的にではないことを意味する。したがって、図に示されたさまざまな概略は、要素および構成部品の構成例を示すが、追加の介在要素、デバイス、特徴部、または構成部品が、（図示された回路の機能性は悪影響を受けないと仮定して）実際の実施形態に存在し得る。

特定の実施形態を記載してきたが、これらの実施形態は実施例としてのみ提示されており、本開示の範囲を限定することを意図するものではない。実際、本明細書に記載された新規の装置、方法、およびシステムは、さまざまな他の形態で具現化され得、さらに、本明細書に記載された方法およびシステムの形態におけるさまざまな省略、置換、および変更が、本開示の趣旨から逸脱することなく、行われ得る。例えば、開示された実施形態は、所与の構成で表されるが、代替実施形態は、異なる構成部品および／または回路トポロジを用いて同様の機能を実行し得、いくつかの要素は、削除、移動、追加、細分化、合成、および／または変更され得る。これらの要素の各々は、さまざまな異なる方式で実装され得る。上述のさまざまな実施形態の要素および動作の任意の好適な組み合わせを併用して、さらなる実施形態を提供することができる。したがって、本発明の範囲は、添付の特許請求の範囲を参照することによってのみ規定される。

本明細書に提示される特許請求の範囲は、ＵＳＰＴＯに出願するために単独従属形式であるが、それが明らかに技術的に実行可能でない場合を除き、いかなる特許請求項も、同種類のあらゆる先行する特許請求項に依存し得ることを理解されたい。

１０ チョッパ増幅器
１２ 多点検知オフセット補正回路
１３ 第１のセンス増幅器
１４ 第２のセンス増幅器
１５ 抵抗器
１６ チョッピング回路
１７ アナログフィルタ
１８ 出力増幅器
２０ チョッパ増幅器
２２ 多点検知オフセット補正回路
２３ アナログ−デジタル変換器（ＡＤＣ）
２４ デジタル回路
２５ デジタル−アナログ変換器（ＤＡＣ）
３０ チョッパ増幅器
３２ 多点検知オフセット補正回路
３４ デジタル回路
３５ 不揮発性メモリ（ＮＶＭ）
３６ 多点検知オフセット補正回路
３７ デジタル回路
３８ デジタルチョッピング
３９ チョッパ増幅器
４０ チョッパ増幅器
４２ 多点検知オフセット補正回路
４５ デジタル回路
４６ メモリ
５０ チョッパ増幅器
５１ チョッパ増幅器回路
５２ 多点検知オフセット補正回路
５３ 入力チョッピング回路
５４ 出力チョッピング回路
５５ チョッピング回路
５６ アナログフィルタ
６０ チョッパ増幅器
６２ 多点検知オフセット補正回路
６６ 比較器
６７ デジタルカウンタ
７０ チョッパ増幅器
１００ チョッピング回路
１０１ 入力
１０２ 出力
１０３ スイッチ
１０４ スイッチ制御回路
１１０ チョッピング回路

Claims (20)

1. チョッピングリップル抑制を有するチョッパ増幅器であって：
   入力信号をチョップして、チョップされた入力信号を生成するように構成された入力チョッピング回路、
   前記チョップされた入力信号を増幅して、増幅信号を生成するように構成された増幅回路、および
   前記増幅信号をチョップして、チョップされた出力信号を生成するように構成された出力チョッピング回路、を備えるチョッパ増幅器回路であって、前記入力チョッピング回路、前記増幅回路、および前記出力チョッピング回路は、前記チョッパ増幅器回路を通る信号経路に沿って接続されている、チョッパ増幅器回路と、
   前記信号経路を２つ以上の信号点で検知することに基づいて、前記チョッパ増幅器回路のための入力オフセット補償信号を生成するように構成された多点検知オフセット補正回路と、を備える、チョッパ増幅器。
2. 前記２つ以上の信号点は、前記入力チョッピング回路の前の第１の信号点を含む、請求項１に記載のチョッパ増幅器。
3. 前記２つ以上の信号点は、前記出力チョッピング回路の後の第２の信号点をさらに含む、請求項２に記載のチョッパ増幅器。
4. 前記多点検知オフセット補正回路は、前記入力オフセット補償信号を前記増幅回路の出力に提供するように構成されている、請求項１に記載のチョッパ増幅器。
5. 前記多点検知オフセット補正回路は、前記２つ以上の信号点のうちの第１の信号点に結合された入力を有する第１のセンス増幅器と、前記２つ以上の信号点のうちの第２の信号点に結合された入力を有する第２のセンス増幅器とを備える、請求項１に記載のチョッパ増幅器。
6. 前記第１のセンス増幅器の入力段は、前記増幅回路のレプリカを備える、請求項５に記載のチョッパ増幅器。
7. 前記入力信号を前記入力チョッピング回路に提供するように構成された１対の入力端子をさらに備え、前記第１のセンス増幅器の前記入力は、前記１対の入力端子にまたがって結合された差動入力を備える、請求項５に記載のチョッパ増幅器。
8. 前記チョッパ増幅器回路は、出力段と、前記出力段の出力と前記出力段の第１の入力との間のフィードバック経路に沿って接続された第１の抵抗器と、前記出力チョッピング回路の第１の出力と前記出力段の前記第１の入力との間に結合された第２の抵抗器とをさらに備え、前記第２のセンス増幅器の前記入力は、前記第１の抵抗器および前記第２の抵抗器にまたがって結合された差動入力を備える、請求項５に記載のチョッパ増幅器。
9. 前記多点検知オフセット補正回路は、前記第１のセンス増幅器および前記第２のセンス増幅器の合成出力信号をチョップすることに基づいてセンス信号を生成するように構成されたチョッピング回路と、前記センス信号をフィルタリングして補正信号を生成するように構成されたアナログフィルタと、前記補正信号を増幅して前記入力オフセット補償信号を生成するように構成された出力増幅器と、をさらに備える、請求項５に記載のチョッパ増幅器。
10. 前記多点検知オフセット補正回路は、前記第１のセンス増幅器の出力信号および前記第２のセンス増幅器の出力信号に基づいてセンス信号を生成するように構成され、前記多点検知オフセット補正回路は、前記センス信号をデジタル入力信号に変換するように構成されたアナログ−デジタル変換器と、前記デジタル入力信号を処理してデジタル補正信号を生成するように構成されたデジタル回路と、前記デジタル補正信号に基づいて前記入力オフセット補償信号を制御するように構成されたデジタル−アナログ変換器と、をさらに備える、請求項５に記載のチョッパ増幅器。
11. 前記多点検知オフセット補正回路は、前記第１のセンス増幅器および前記第２のセンス増幅器の合成出力信号をチョップすることに基づいて前記センス信号を生成するように構成されたチョッピング回路をさらに備える、請求項１０に記載のチョッパ増幅器。
12. 前記アナログ−デジタル変換器は、比較器を備え、前記デジタル回路は、カウンタを備える、請求項１０に記載のチョッパ増幅器。
13. 前記デジタル回路は、前記デジタル補正信号の値を示すデータを記憶するように構成された不揮発性メモリを備える、請求項１０に記載のチョッパ増幅器。
14. 前記デジタル回路は、前記デジタル補正信号の値を示すデータを記憶するように構成されたメモリを備え、前記デジタル回路は、前記メモリを読み書きするように動作可能なデジタルインターフェースに結合されている、請求項１０に記載のチョッパ増幅器。
15. 抑制されたチョッピングリップルを有する増幅方法であって、
    入力チョッピング回路を使用して、入力信号をチョップして、チョップされた入力信号を生成することと、
    増幅回路を使用して、前記チョップされた入力信号を増幅して、増幅信号を生成することと、
    信号経路に沿って前記入力チョッピング回路および前記増幅回路に接続されている出力チョッピング回路を使用して、前記増幅信号をチョップして、チョップされた出力信号を生成することと、
    多点検知オフセット補正回路を使用して、前記信号経路を２つ以上の信号点で検知することと、
    前記多点検知オフセット補正回路によって生成された入力オフセット補償信号を使用して、前記増幅回路を入力オフセットに対して補償することと、を含む方法。
16. 前記信号経路を２つ以上の信号点で検知することは、前記信号経路を、前記入力チョッピング回路の前の第１の信号点で検知することを含む、請求項１５に記載の方法。
17. 前記信号経路を２つ以上の信号点で検知することは、前記信号経路を、前記出力チョッピング回路の後の第２の信号点で検知することを含む、請求項１６に記載の方法。
18. 前記第１の信号点から捕捉された第１の信号と前記第２の信号点から捕捉された第２の信号とを合成することに基づいて合成信号を生成することと、前記合成信号に基づいてセンス信号を生成することと、をさらに含む、請求項１７に記載の方法。
19. チョッパ増幅器であって、
    １対の入力端子と、
    前記１対の入力端子に結合された入力を含む入力チョッピング回路、
    前記入力チョッピング回路の出力に結合された入力を含む増幅回路、および
    前記増幅回路の出力に結合された入力を含む出力チョッピング回路、を備えるチョッパ増幅器回路であって、前記入力チョッピング回路、前記増幅回路、および前記出力チョッピング回路は、前記チョッパ増幅器回路を通る信号経路に沿って接続されている、チョッパ増幅器回路と、
    前記信号経路を２つ以上の信号点で検知することに基づいて入力オフセット補償信号を生成するように、かつ前記入力オフセット補償信号を前記増幅回路の前記出力に提供することによって、前記増幅回路の入力オフセットを補償するように構成された、多点検知オフセット補正回路と、を備えるチョッパ増幅器。
20. 前記２つ以上の信号点は、前記入力チョッピング回路の前の第１の信号点と、前記出力チョッピング回路の後の第２の信号点とを含む、請求項１９に記載のチョッパ増幅器。

Images